JP5044443B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5044443B2 JP5044443B2 JP2008040642A JP2008040642A JP5044443B2 JP 5044443 B2 JP5044443 B2 JP 5044443B2 JP 2008040642 A JP2008040642 A JP 2008040642A JP 2008040642 A JP2008040642 A JP 2008040642A JP 5044443 B2 JP5044443 B2 JP 5044443B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor
- tunnel insulating
- silicon
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 42
- 239000010703 silicon Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 11
- 239000002245 particle Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000003963 antioxidant agent Substances 0.000 claims 1
- 230000003078 antioxidant effect Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 20
- 238000002955 isolation Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- -1 oxygen radicals Chemical class 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 241000588731 Hafnia Species 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、電気的に書き換え可能な不揮発性メモリセルを備えた半導体装置に関する。
浮遊ゲート電極を有する不揮発性半導体記憶装置では、制御ゲート電極の電圧を制御することにより、浮遊ゲート電極と制御ゲート電極との間の容量結合を通じて、浮遊ゲート電極の電圧を制御する。
半導体基板を接地した場合、浮遊ゲート電極の電圧Ｖｆｇは、浮遊ゲート電極と制御ゲート電極との間の容量Ｃ１、浮遊ゲート電極と半導体基板との間の容量Ｃ２、制御ゲート電極の電圧Ｖｃｇにより、
Ｖｆｇ＝Ｃ１／（Ｃ１＋Ｃ２）×Ｖｃｇ
で表される。上記のＣ１／（Ｃ１＋Ｃ２）は、カップリング比と呼ばれている。
Ｖｆｇ＝Ｃ１／（Ｃ１＋Ｃ２）×Ｖｃｇ
で表される。上記のＣ１／（Ｃ１＋Ｃ２）は、カップリング比と呼ばれている。
しかし、今後、さらなる素子構造の微細化が進むと、隣接するセルとの間に寄生容量（α）が生じ、
Ｖｆｇ＝Ｃ１／（Ｃ１＋Ｃ２＋α）×Ｖｃｇ
で表されるように、カップリング比は小さくなる。
Ｖｆｇ＝Ｃ１／（Ｃ１＋Ｃ２＋α）×Ｖｃｇ
で表されるように、カップリング比は小さくなる。
カップリング比が小さくなると、書き換え動作（メモリ書込み／消去動作）を行うために、より高い電圧を制御ゲート電極に印加することが必要となる。
しかし、書き換え動作のために制御ゲート電極に印加する電圧（書き換え電圧）を高くすると、インターポリ絶縁膜の劣化速度は速くなる。インターポリ絶縁膜の劣化は、絶縁破壊、リーク電流の増大、信頼性の低下を招く。
インターポリ絶縁膜の劣化を回避しつつ、書き換え電圧を低くするためには、トンネル絶縁膜の電荷注入効率を高くする必要がある。トンネル絶縁膜の電荷注入効率を高くする方法の一つとして、シリコン酸化膜で形成されたトンネル絶縁膜中にシリコン粒を含ませることが提案されている（特許文献１）。トンネル絶縁膜中にシリコン粒を含ませると、電子の閉じ込め効果により、トンネル絶縁膜の電荷注入効率は高くなる。
しかし、上記の方法には以下の問題が残っている。
トランジスタのゲート部（トンネル絶縁膜、浮遊ゲート電極、インターポリ絶縁膜、制御ゲート電極）の形成は、ドライエッチング加工により行われている。このドライエッチング加工の時に、ゲート部の側壁部（ゲート側壁部）はプラズマにより損傷を受け、トンネル絶縁膜の側壁部の膜質は低下する。トンネル絶縁膜は電荷注入ストレスを受ける。この電荷注入ストレスによって、膜質が低下しているトンネル絶縁膜の側壁部においてリーク電流（ストレス誘起リーク電流）が生じ、このリーク電流によって浮遊ゲート電極中の電子が抜け、電荷保持特性が劣化するという問題が生じる。
特開２００３−７８０５０号公報
本発明の目的は、電荷保持特性の劣化を招かずに電荷注入効率を高くできる電気的に書き換え可能な不揮発性メモリセルを備えた半導体装置およびその製造方法を提供することにある。
本発明の一態様による半導体装置は、半導体基板と、前記半導体基板上に設けられた不揮発性メモリセルであって、前記半導体基板の表面上に設けられ、両端部に含まれる半導体粒が他の部分に含まれる半導体粒よりも粒径が小さいトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた電荷蓄積層と、前記電荷蓄積層上に設けられた絶縁膜と、前記絶縁膜上に設けられた制御ゲート電極とを含む前記不揮発性メモリセルとを具備してなることを特徴とする。
本発明の一態様による半導体装置の製造方法は、半導体基板と、前記半導体基板上に設けられた不揮発性メモリセルであって、前記半導体基板の表面上に設けられ、両端部に含まれる半導体粒が他の部分に含まれる半導体粒よりも粒径が小さいトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた電荷蓄積層と、前記電荷蓄積層上に設けられた絶縁膜と、前記絶縁膜上に設けられた制御ゲート電極とを含む前記不揮発性メモリセルとを具備してなる半導体装置の製造法であって、前記半導体基板上に、内部に含まれる半導体粒の粒径が一様であるトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜の両端部に含まれる前記半導体粒の粒径を選択的に小さくする工程とを含むことを特徴とする。
本発明によれば、電荷保持特性の劣化を招かずに電荷注入効率を高くできる電気的に書き換え可能な不揮発性メモリセルを備えた半導体装置およびその製造方法を実現できるようになる。
以下、図面を参照しながら本発明の実施形態を説明する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を示す平面図であり、具体的には、半導体装置内のメモリセルアレイを構成している複数の不揮発性メモリセル（以下、単にメモリセルという。）を示す平面図である。
図１は、第１の実施形態に係る半導体装置を示す平面図であり、具体的には、半導体装置内のメモリセルアレイを構成している複数の不揮発性メモリセル（以下、単にメモリセルという。）を示す平面図である。
図２および図３は、それぞれ、図１の線分Ａ−Ａ’に沿った断面を示す断面図（チャネル長方向の断面図）および線分Ｂ−Ｂ’に沿った断面を示す断面図（チャネル幅方向の断面図）である。
上記メモリセルアレイは、ＮＡＮＤ型フラッシュメモリを構成している。上記半導体装置は、具体的には、不揮発性メモリ自体、あるいは不揮発性メモリを備えた音楽再生装置等の電子デバイスである。
各メモリセルは、トンネル絶縁膜、浮遊ゲート電極、制御ゲート電極、電極間絶縁膜およびソース／ドレイン領域を含む。以下、本実施形態のメモリセルについてさらに説明する。
シリコン基板１の表面には素子分離溝が設けられ、この素子分離溝は素子分離絶縁膜６で埋め込まれている。上記素子分離溝および素子分離絶縁膜６は素子分離領域（ＳＴＩ）を構成している。この素子分離領域によって、メモリセルのチャネル領域を含む、シリコン基板１内におけるアクティブエリア（ＡＡ領域）が規定される。
上記アクティブエリア上には、トンネル絶縁膜２が設けられている。トンネル絶縁膜２は、図４および図５に示すように、複数のシリコン粒２０を含むシリコン酸化膜２１で構成されている。本実施形態では、図４に示すように、チャネル長方向において、シリコン酸化膜２１の両端部のシリコン粒２０は、シリコン酸化膜２１の他の部分のシリコン粒２０に比べて、粒径は小さくなっている。一方、チャネル幅方向においては、図５に示すように、シリコン粒２０の粒径の大きさは一様である。
本実施形態のように、トンネル絶縁膜中にシリコン粒を含む領域（シリコン粒領域）が存在すると、シリコン粒の電子閉じ込め効果により、図６に示すように、トンネル絶縁膜の電子のエネルギーバンドにはシリコン基板中の伝導体の底からΔＥの高さのエネルギー障壁が生じる。このエネルギー障壁ΔＥにより、低電界におけるリーク電流の発生を抑制しながら、トンネル絶縁膜の電荷注入効率を高くできる。エネルギー障壁ΔＥは、図７に示すように、シリコン粒の粒径によって決まる。
リーク電流の抑制の観点からは、トンネル絶縁膜の両端部にはシリコン粒がないことが好ましい。しかし、トンネル絶縁膜の両端部にシリコン粒が全くないと、トンネル絶縁膜の両端部においては、電子閉じ込め効果による電荷注入効率の向上を期待できなくなる。したがって、低電界におけるリーク電流の発生を抑制しながら、電荷注入効率を向上させるためには、本実施形態のように、シリコン酸化膜２１の両端部におけるシリコン粒２０の粒径を中央部に比べて相対的に小さくすることが必要となる。
トンネル絶縁膜２の両端部は、製造途中のＲＩＥプロセスにより、ダメージを受けて膜質が低下しているが、この膜質が低下している部分にあるシリコン粒２の粒径は小さいので、エネルギー障壁ΔＥは高い。そのため、ゲート側壁部が電荷注入ストレスを受けることによるリーク電流（ストレス誘起リーク電流）の発生は抑制され、これにより、ゲート側壁部におけるリーク電流によって浮遊ゲート電極３中の電子が抜け、電荷保持特性が劣化するという問題を解決できる。したがって、本実施形態によれば、電荷保持特性の劣化を招かずに電荷注入効率を高くできる
トンネル絶縁膜２上には、浮遊ゲート電極３が設けられている。浮遊ゲート電極３の上方には、制御ゲート電極５が設けられている。浮遊ゲート電極３と制御ゲート電極５との間には電極間絶縁膜４が設けられている。制御ゲート電極５上には、加工マスクとして使用されたシリコン窒化膜８が設けられている。シリコン窒化膜８以外の絶縁膜も加工マスクとして使用できる。
トンネル絶縁膜２上には、浮遊ゲート電極３が設けられている。浮遊ゲート電極３の上方には、制御ゲート電極５が設けられている。浮遊ゲート電極３と制御ゲート電極５との間には電極間絶縁膜４が設けられている。制御ゲート電極５上には、加工マスクとして使用されたシリコン窒化膜８が設けられている。シリコン窒化膜８以外の絶縁膜も加工マスクとして使用できる。
図８−図１３を用いて、第１の実施形態の半導体装置の製造方法を説明する。図８−図１３の各図（ａ）はビット線方向（チャネル長方向）の断面図、各図（ｂ）はワード線方向（チャネル幅方向）の断面図を示している。
［図８］
シリコン基板１の表面に、トンネル絶縁膜２として、複数のシリコン粒を含むシリコン酸化膜を形成する。この段階では、チャネル長方向およびチャネル幅方向のいずれにおいても、シリコン粒の粒径の大きさは一様である。このようなシリコン粒の一例としては、Ｓｉドットで構成された量子ドットがあげられる（特許文献１）。シリコン粒の他の例としては、Ｓｉクラスタがあげられる。複数のＳｉクラスタを含むシリコン酸化膜の形成方法としては、例えば、非化学量子論組成を有するＳｉＯx に対して、窒素雰囲気中での３００〜１１００℃、１時間程度の熱処理を施す方法がある。
シリコン基板１の表面に、トンネル絶縁膜２として、複数のシリコン粒を含むシリコン酸化膜を形成する。この段階では、チャネル長方向およびチャネル幅方向のいずれにおいても、シリコン粒の粒径の大きさは一様である。このようなシリコン粒の一例としては、Ｓｉドットで構成された量子ドットがあげられる（特許文献１）。シリコン粒の他の例としては、Ｓｉクラスタがあげられる。複数のＳｉクラスタを含むシリコン酸化膜の形成方法としては、例えば、非化学量子論組成を有するＳｉＯx に対して、窒素雰囲気中での３００〜１１００℃、１時間程度の熱処理を施す方法がある。
浮遊ゲート電極となる多結晶シリコン膜３、素子分離加工のためのマスク材３０を順次ＣＶＤ（Chemical Vapor Deposition）法で堆積する。第１のレジストマスク（図示せず）を用いたＲＩＥ（Reactive Ion Etching）プロセスにより、マスク材３０、多結晶シリコン膜３、トンネル絶縁膜２を順次エッチング加工し、さらにシリコン基板１の露出領域をエッチングして、素子分離溝３１を形成する。この段階で、多結晶シリコン膜３からなる浮遊ゲート電極のチャネル幅方向の形状が決まる。
［図９］
全面に素子分離絶縁膜（例えば、シリコン酸化膜）６を堆積して、素子分離溝３１を埋め込み、その後、表面部分の素子分離絶縁膜６をＣＭＰ（Chemical Mechanical Polish）プロセスにより除去して、表面を平坦化する。このとき、マスク材３０は露出させる。
全面に素子分離絶縁膜（例えば、シリコン酸化膜）６を堆積して、素子分離溝３１を埋め込み、その後、表面部分の素子分離絶縁膜６をＣＭＰ（Chemical Mechanical Polish）プロセスにより除去して、表面を平坦化する。このとき、マスク材３０は露出させる。
［図１０］
マスク材３０を選択的にエッチング除去し、さらに、素子分離絶縁膜６の露出表面をエッチング除去することにより、多結晶シリコン膜３の上部側面を露出させる。これらのエッチング除去は例えば薬液を用いて行う。
マスク材３０を選択的にエッチング除去し、さらに、素子分離絶縁膜６の露出表面をエッチング除去することにより、多結晶シリコン膜３の上部側面を露出させる。これらのエッチング除去は例えば薬液を用いて行う。
［図１１］
全面に電極間絶縁膜４をＣＶＤプロセスにより形成する。電極間絶縁膜４上に、制御ゲート電極（ワード線）となる、多結晶シリコン膜５をＣＶＤプロセスにより形成する。浮遊ゲート電極よび制御ゲート電極が多結晶シリコン膜で構成されている場合、電極間絶縁膜４はインターポリ絶縁膜と呼ばれる。
全面に電極間絶縁膜４をＣＶＤプロセスにより形成する。電極間絶縁膜４上に、制御ゲート電極（ワード線）となる、多結晶シリコン膜５をＣＶＤプロセスにより形成する。浮遊ゲート電極よび制御ゲート電極が多結晶シリコン膜で構成されている場合、電極間絶縁膜４はインターポリ絶縁膜と呼ばれる。
多結晶シリコン膜５上に、ＲＩＥ加工時にマスク材として使用されるシリコン窒化膜８をＣＶＤプロセスにより形成する。
さらに、上記第１のレジストマスクと直交するパターンを有する第２のレジストマスク（図示せず）を用いたＲＩＥプロセスにより、シリコン窒化膜８、多結晶シリコン膜５、電極間絶縁膜４、多結晶シリコン膜３をエッチング加工する。このようにして制御ゲート電極（ワード線）５が形成され、かつ、トンネル絶縁膜２および浮遊ゲート電極３のチャネル長方向の形状・寸法が決定される。
［図１２］
酸素ラジカル４１を用いた酸化処理により、チャネル長方向におけるトンネル絶縁膜２の両端部のシリコン粒を酸化して粒径を選択的に小さくする。酸素ラジカル４１以外の酸化種も使用可能であるが、酸素ラジカル４１には以下の利点がある。
酸素ラジカル４１を用いた酸化処理により、チャネル長方向におけるトンネル絶縁膜２の両端部のシリコン粒を酸化して粒径を選択的に小さくする。酸素ラジカル４１以外の酸化種も使用可能であるが、酸素ラジカル４１には以下の利点がある。
すなわち、酸素ラジカル４１は活失しやすい酸化種なので、酸素ラジカル４１の拡散はトンネル絶縁膜２の両端部に留まり、これにより、トンネル絶縁膜２の両端部のシリコン粒の粒径を容易に選択的に小さくすることができる。
トンネル絶縁膜２の両端部は、図１１の工程のＲＩＥプロセスにより、ダメージを受けて膜質が低下している。この膜質が低下している部分にあるシリコン粒はリーク電流の発生の原因となる。しかし、本実施形態では、膜質が低下している部分にあるシリコン粒を酸化して粒径を小さくしているので、リーク電流の発生は抑制される。
［図１３］
イオン注入と熱アニールにより、ソース／ドレイン領域７を形成する。その後、層間絶縁膜の形成工程、配線層の形成工程等の周知の工程を経てＮＡＮＤ型フラッシュメモリが完成する。
イオン注入と熱アニールにより、ソース／ドレイン領域７を形成する。その後、層間絶縁膜の形成工程、配線層の形成工程等の周知の工程を経てＮＡＮＤ型フラッシュメモリが完成する。
（第２の実施形態）
図１４は、第２の実施形態に係る半導体装置を示す断面図である。図１４は図２に対応するチャネル長方向の断面図である。なお、図１４において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
図１４は、第２の実施形態に係る半導体装置を示す断面図である。図１４は図２に対応するチャネル長方向の断面図である。なお、図１４において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
本実施形態が第１の実施形態と異なる点は、浮遊ゲート電極３の側面にシリコン窒化膜９が設けられていることにある。シリコン窒化膜９を設けた理由は、図１２のシリコン粒の粒径を小さくするための酸化工程で、浮遊ゲート電極３が酸化されることを防止することにある。浮遊ゲート電極３の酸化を防止することで、浮遊ゲート電極３の電極としての機能の低下を防止できる。また、本実施形態でも第１の実施形態と同様の効果が得られる。
シリコン窒化膜９を形成する方法の一例としては、図１１の工程後、窒素ラジカルで、浮遊ゲート電極３の側面を窒化する方法がある。その後、第１の実施形態と同様に、図１２の工程等を行うことで、実施形態の半導体装置は得られる。
なお、本発明は、上記実施形態に限定されるものではない。
例えば、第１および第２の実施形態では、チャネル長方向におけるトンネル絶縁膜２の両端部のシリコン粒の粒径を小さくしたが、逆に、チャネル幅方向におけるトンネル絶縁膜２の両端部のシリコン粒の粒径を小さくしても構わない。このような構造は、例えば、図８の工程の後に、シリコン粒の粒径を小さくするための酸化を行うことで得られる。さらに、チャネル長方向およびチャネル幅方向の両方において、トンネル絶縁膜２の両端部のシリコン粒の粒径を小さくしても構わない。ｄ
また、第２の実施形態では、チャネル長方向における浮遊ゲート電極３の側面にシリコン窒化膜９を設けたが、逆に、チャネル幅方向における浮遊ゲート電極３の側面にシリコン窒化膜９を設けても構わない。このような構造は、例えば、図８の工程の後に、窒素ラジカルで、浮遊ゲート電極３の側面を窒化することで得られる。さらに、チャネル長方向およびチャネル幅方向の両方において、浮遊ゲート電極３の側面にシリコン窒化膜９を設けても構わない。
また、第２の実施形態では、チャネル長方向における浮遊ゲート電極３の側面にシリコン窒化膜９を設けたが、逆に、チャネル幅方向における浮遊ゲート電極３の側面にシリコン窒化膜９を設けても構わない。このような構造は、例えば、図８の工程の後に、窒素ラジカルで、浮遊ゲート電極３の側面を窒化することで得られる。さらに、チャネル長方向およびチャネル幅方向の両方において、浮遊ゲート電極３の側面にシリコン窒化膜９を設けても構わない。
また、第１および第２の実施形態では、トンネル絶縁膜として、シリコン粒（半導体粒）を含むシリコン酸化膜（絶縁膜）を用いたが、他の半導体粒と絶縁膜との組合せも使用可能である。例えば、シリコン粒とシリコン窒化膜との組合せ、シリコン粒と高誘電体絶縁膜（例えば、アルミナ膜、ハフニウムシリケート膜、ハフニウムアルミネート膜、ハフニア膜、ランタンアルミネート膜）との組合せも使用可能である。
また、第１および第２の実施形態では、電気的に書き換え可能な不揮発性メモリセルは浮遊ゲート電極を電荷蓄積層とするものであるが、窒化膜を電荷蓄積層とするＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Semiconductor）型不揮発性メモリセルなどの他の不揮発性メモリセルにも本発明は適用できる。
さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
１…シリコン基板、２…トンネル絶縁膜、３…浮遊ゲート電極、４…電極間絶縁膜、５…制御ゲート電極、６…素子分離絶縁膜、７…ソース／ドレイン領域、９…シリコン窒化膜（酸化防止膜）、２０…シリコン粒、２１…シリコン酸化膜、３０…マスク材、３１…素子分離溝。
Claims (5)
- 半導体基板と、
前記半導体基板上に設けられた不揮発性メモリセルであって、前記半導体基板の表面上に設けられ、両端部に含まれる半導体粒が他の部分に含まれる半導体粒よりも粒径が小さいトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた電荷蓄積層と、前記電荷蓄積層上に設けられた絶縁膜と、前記絶縁膜上に設けられた制御ゲート電極とを含む前記不揮発性メモリセルと
を具備してなることを特徴とする半導体装置。 - 前記トンネル絶縁膜は、前記半導体粒がシリコン粒であるシリコン酸化膜であることを特徴とする請求項１に記載の半導体装置。
- 前記トンネル絶縁膜の前記両端部上の前記電荷蓄積層の側面に設けられた酸化防止膜をさらに備えていることを特徴とする請求項１または２に記載の半導体装置。
- 半導体基板と、前記半導体基板上に設けられた不揮発性メモリセルであって、前記半導体基板の表面上に設けられ、両端部に含まれる半導体粒が他の部分に含まれる半導体粒よりも粒径が小さいトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた電荷蓄積層と、前記電荷蓄積層上に設けられた絶縁膜と、前記絶縁膜上に設けられた制御ゲート電極とを含む前記不揮発性メモリセルとを具備してなる半導体装置の製造法であって、
前記半導体基板上に、内部に含まれる半導体粒の粒径が一様であるトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜の両端部に含まれる前記半導体粒の粒径を選択的に小さくする工程とを含むことを特徴とする半導体装置の製造方法。 - 前記内部に含まれる前記半導体粒の粒径が一様である前記トンネル絶縁膜は、前記半導体粒がシリコン粒であるシリコン酸化膜であり、
酸化処理により、前記トンネル絶縁膜の両端部に含まれる前記半導体粒の粒径を選択的に小さくすることを特徴する請求項４に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008040642A JP5044443B2 (ja) | 2008-02-21 | 2008-02-21 | 半導体装置およびその製造方法 |
| US12/388,966 US8115248B2 (en) | 2008-02-21 | 2009-02-19 | Semiconductor device and method for manufacturing the same |
| US13/616,208 USRE44630E1 (en) | 2008-02-21 | 2012-09-14 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008040642A JP5044443B2 (ja) | 2008-02-21 | 2008-02-21 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009200265A JP2009200265A (ja) | 2009-09-03 |
| JP5044443B2 true JP5044443B2 (ja) | 2012-10-10 |
Family
ID=40997455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008040642A Expired - Fee Related JP5044443B2 (ja) | 2008-02-21 | 2008-02-21 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8115248B2 (ja) |
| JP (1) | JP5044443B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5531252B2 (ja) | 2009-03-04 | 2014-06-25 | 株式会社東芝 | 不揮発性半導体メモリ |
| US8542540B2 (en) * | 2009-03-27 | 2013-09-24 | Cornell University | Nonvolatile memory and methods for manufacturing the same with molecule-engineered tunneling barriers |
| JP5535227B2 (ja) | 2009-09-25 | 2014-07-02 | 株式会社東芝 | 不揮発性半導体メモリ |
| CN108630700A (zh) * | 2017-03-22 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060743A (en) * | 1997-05-21 | 2000-05-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same |
| JP3727449B2 (ja) * | 1997-09-30 | 2005-12-14 | シャープ株式会社 | 半導体ナノ結晶の製造方法 |
| JP4253473B2 (ja) | 2001-06-22 | 2009-04-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6958265B2 (en) * | 2003-09-16 | 2005-10-25 | Freescale Semiconductor, Inc. | Semiconductor device with nanoclusters |
| US7361543B2 (en) * | 2004-11-12 | 2008-04-22 | Freescale Semiconductor, Inc. | Method of forming a nanocluster charge storage device |
| US7186616B2 (en) * | 2005-03-16 | 2007-03-06 | Freescale Semiconductor, Inc. | Method of removing nanoclusters in a semiconductor device |
| JP4282702B2 (ja) * | 2006-09-22 | 2009-06-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2008
- 2008-02-21 JP JP2008040642A patent/JP5044443B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-19 US US12/388,966 patent/US8115248B2/en active Active
-
2012
- 2012-09-14 US US13/616,208 patent/USRE44630E1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| USRE44630E1 (en) | 2013-12-10 |
| US20090212349A1 (en) | 2009-08-27 |
| US8115248B2 (en) | 2012-02-14 |
| JP2009200265A (ja) | 2009-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6591291B2 (ja) | 半導体装置およびその製造方法 | |
| KR100719366B1 (ko) | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 | |
| KR100642898B1 (ko) | 반도체 장치의 트랜지스터 및 그 제조방법 | |
| US20060284241A1 (en) | Nanocrystal non-volatile memory device and method of fabricating the same | |
| JP6998267B2 (ja) | 半導体装置およびその製造方法 | |
| KR101139556B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2007311695A (ja) | 半導体装置の製造方法 | |
| JP2009252774A (ja) | 半導体記憶装置およびその製造方法 | |
| CN109786449B (zh) | 半导体器件及其制造方法 | |
| KR20110114970A (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN106024889B (zh) | 半导体器件及其制造方法 | |
| JP5044443B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008227403A (ja) | 半導体装置およびその製造方法 | |
| KR20090036832A (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| JP2007013082A (ja) | フラッシュメモリ素子及びその製造方法 | |
| JP2019117913A (ja) | 半導体装置およびその製造方法 | |
| US20120126304A1 (en) | Floating gate type semiconductor memory device and method of manufacturing the same | |
| JP2005260197A (ja) | 半導体素子及びその製造方法 | |
| US7486560B2 (en) | Apparatus and associated method for making a virtual ground array structure that uses inversion bit lines | |
| KR20080028256A (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| CN107644874B (zh) | 非挥发性存储器结构及其制作方法 | |
| US20130256779A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP5363004B2 (ja) | 半導体装置の製造方法 | |
| CN116648066A (zh) | 制造半导体器件的方法 | |
| JP5300248B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |