CN116648066A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN116648066A
CN116648066A CN202310031450.6A CN202310031450A CN116648066A CN 116648066 A CN116648066 A CN 116648066A CN 202310031450 A CN202310031450 A CN 202310031450A CN 116648066 A CN116648066 A CN 116648066A
Authority
CN
China
Prior art keywords
insulating film
gate electrode
film
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310031450.6A
Other languages
English (en)
Inventor
川嶋祥之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN116648066A publication Critical patent/CN116648066A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本公开的各种实施例涉及一种制造半导体器件的方法。第一栅极电极经由包含金属元素的第一绝缘膜形成于半导体衬底上。侧壁绝缘膜形成于第一栅极电极的侧表面上。第二栅极电极经由第二绝缘膜形成于半导体衬底上。第二栅极电极被形成为经由第二绝缘膜与第一栅极电极邻近。第二绝缘膜由具有第三绝缘膜、具有电荷累积功能的第四绝缘膜和第五绝缘膜的堆叠膜制成。第三绝缘膜由于通过热氧化处理对半导体衬底的部分进行氧化而形成于半导体衬底上，并且由于通过热氧化处理对所述侧壁绝缘膜进行氧化而形成于第一栅极电极的侧表面上。

Description

制造半导体器件的方法
背景技术
EEPROM(电可擦除和可编程只读存储器)已被广泛用作能够电写入和擦除的非易失性半导体存储设备。以当前广泛使用的闪速存储器为代表的这些存储设备具有导电浮栅电极或被MISFET的栅极电极下方的氧化物膜包围的捕获绝缘膜，并且浮栅或捕获绝缘膜中的电荷累积状态被用作存储信息，并且电荷累积状态被读取为晶体管的阈值。捕获绝缘膜是指能够累积电荷的绝缘膜，并且作为示例，捕获绝缘膜为氮化硅膜等。通过将电荷注入并释放到这样的电荷存储区域中，MISFET(金属绝缘体半导体场效应晶体管)的阈值被移位，使得MISFET作为存储设备操作。当诸如氮化硅膜的捕获绝缘膜用作电荷存储区域时，与导电浮栅膜被用作电荷存储区域的情况相比，它具有如下优点，诸如具有优异的数据保持可靠性以便离散地累积电荷，以及在氮化硅膜的顶部和底部上薄化氧化物膜以便在数据保持的可靠性方面优异，以及降低写入和擦除操作的电压是可能的。
日本未审查专利申请公开第2008-41832号公开了一种与具有非易失性存储器的半导体器件相关的技术。
下面列出了公开的技术。
[专利文献1]日本未审查专利申请公开第2008-41832号
发明内容
关于具有存储器元件的半导体器件，期望提高其性能。
其他问题和新颖特征将从本文的描述和附图中变得明显。
根据实施例，提供了一种制造半导体器件的方法，包括：(a)制备半导体衬底；b)经由包含金属元素的第一绝缘膜在半导体衬底上形成用于非易失性存储器的存储器元件的第一栅极电极；(c)在(b)之后，在第一栅极电极的侧表面上形成侧壁绝缘膜；以及(d)在(c)之后，经由第二绝缘膜在半导体衬底上形成用于存储器元件的第二栅极电极。此处，在(d)中，第二栅极电极被形成为经由第二绝缘膜与第一栅极电极邻近。第二绝缘膜由具有第三绝缘膜、第四绝缘膜和第五绝缘膜的堆叠膜制成，该第四绝缘膜具有电荷累积功能。(d)包括：(d1)通过热氧化处理形成第三绝缘膜；(d2)在第三绝缘膜上形成第四绝缘膜；以及(d3)在第四绝缘膜上形成第五绝缘膜。在(d1)中，位于第二栅极电极与半导体衬底之间的第三绝缘膜由于通过热氧化处理对半导体衬底的部分进行氧化而形成，并且位于第二栅极电极与第一栅极电极之间的第三绝缘膜由于通过热氧化处理对侧壁绝缘膜进行氧化而形成。
根据另一实施例，提供了一种制造半导体器件的方法，包括：(a)制备半导体衬底；b)经由包含金属元素的第一绝缘膜在半导体衬底上形成用于非易失性存储器的存储器元件的第一栅极电极；(c)在(b)之后，在第一栅极电极的侧表面上形成侧壁绝缘膜；以及(d)在(c)之后，经由第二绝缘膜在半导体衬底上形成用于存储器元件的第二栅极电极。此处，在(d)中，第二栅极电极被形成为经由第二绝缘膜与第一栅极电极邻近。第二绝缘膜由具有第三绝缘膜、第四绝缘膜和第五绝缘膜的堆叠膜制成，该第四绝缘膜具有电荷累积功能。(d)包括：(d1)通过热氧化处理形成第三绝缘膜；(d2)在第三绝缘膜上形成第四绝缘膜；以及d3)在第四绝缘膜上形成第五绝缘膜。在(d1)中，位于第二栅极电极与半导体衬底之间的第三绝缘膜由于通过热氧化处理对半导体衬底的部分进行氧化而形成，并且位于第二栅极电极与第一栅极电极之间的第三绝缘膜由于通过热氧化处理对侧壁绝缘膜的部分进行氧化而形成。
附图说明
图1是实施例的半导体器件的制造工艺期间的主要部分的截面图。
图2是在图1之后的半导体器件的制造工艺期间的主要部分的截面图。
图3是在图2之后的半导体器件的制造工艺期间的主要部分的截面图。
图4是在图3之后的半导体器件的制造工艺期间的主要部分的截面图。
图5是在图4之后的半导体器件的制造工艺期间的主要部分的截面图。
图6是在图5之后的半导体器件的制造工艺期间的主要部分的截面图。
图7是在图6之后的半导体器件的制造工艺期间的主要部分的截面图。
图8是在图7之后的半导体器件的制造工艺期间的主要部分的截面图。
图9是在图8之后的半导体器件的制造工艺期间的主要部分的截面图。
图10是在图9之后的半导体器件的制造工艺期间的主要部分的截面图。
图11是在图10之后的半导体器件的制造工艺期间的主要部分的截面图。
图12是在图11之后的半导体器件的制造工艺期间的主要部分的截面图。
图13是在图12之后的半导体器件的制造工艺期间的主要部分的截面图。
图14是在图13之后的半导体器件的制造工艺期间的主要部分的截面图。
图15是在图14之后的半导体器件的制造工艺期间的主要部分的截面图。
图16是在图15之后的半导体器件的制造工艺期间的主要部分的截面图。
图17是在图16之后的半导体器件的制造工艺期间的主要部分的截面图。
图18是在图17之后的半导体器件的制造工艺期间的主要部分的截面图。
图19是在图18之后的半导体器件的制造工艺期间的主要部分的截面图。
图20是研究示例的半导体器件的制造工艺期间的主要部分的截面图。
图21是在图20之后的半导体器件的制造工艺期间的主要部分的截面图。
图22是在图21之后的半导体器件的制造工艺期间的主要部分的截面图。
图23是另一实施例的半导体器件的制造工艺期间的主要部分的截面图。
图24是在图23之后的半导体器件的制造工艺期间的主要部分的截面图。
图25是在图24之后的半导体器件的制造工艺期间的主要部分的截面图。
图26是在图25之后的半导体器件的制造工艺期间的主要部分的截面图。
具体实施方式
在下面描述的实施例中，为了方便起见，当需要时，将在多个部分或实施例中描述本发明。然而，除非另有说明，否则这些部分或实施例并非彼此无关，并且其中一个部分或全部与另一部分相关，作为其修改示例、细节或补充说明。
此外，在下面描述的实施例中，当参考元件的数量(包括件数、值、数量、范围等)时，除非另有说明，否则元件的数量不限于特定数量，或者除非该数量原则上明显限于特定数量。大于或小于指定数量的数量也适用。
此外，在下面描述的实施例中，不用说，除非另有说明或除非部件在原则上显然是不可或缺的，否则部件(包括元件步骤)并不总是不可或缺的。
类似地，在下面描述的实施例中，当提及部件的形状、其位置关系等时，除非另有说明或可以设想其在原则上被明显排除的情况，否则基本上近似和类似的形状等包括在其中。上述数值和范围也是如此。
此外，在用于描述实施例的附图中，具有相同功能的部件由相同的附图标记表示，并且省略其重复描述。
另外，除非在以下实施例中特别需要，否则原则上不重复相同或类似部分的描述。
此外，在实施例中使用的一些附图中，甚至在平面图中使用阴影线，以使附图易于看到。
第一实施例
<关于半导体器件的制造工艺>
将参照图1至图19描述本实施例的半导体器件的制造工艺。图1至图19是根据本实施例的半导体器件的制造工艺期间的主要部分的截面图。
本实施例的半导体器件是具有非易失性存储器的半导体器件。在图1至图19中，示出了存储器元件形成区域的主要部分的截面图，该区域是形成构成非易失性存储器的存储器元件(存储器单元)MC的区域。在图1至图19中，示出了与构成存储器元件MC的存储器栅极电极MG和控制栅极电极CG的延伸方向垂直的截面。因此，与图1至图19的纸面垂直的方向是存储器栅极电极MG和控制栅极电极CG的栅极宽度方向。实际上，在半导体衬底SB上，以阵列形式形成多个存储器元件MC。
为了制造本实施例的半导体器件，如图1所示，首先，制备半导体衬底(半导体晶片)SB，该半导体衬底由例如具有约1至10Ωcm的比电阻的p型单晶硅制成。然后，使用STI(浅沟槽隔离)方法等在半导体衬底SB的主表面中形成限定有源区(未示出)的元件隔离区。
接着，如图2所示，使用离子注入方法等在存储器元件形成区域的半导体衬底SB上形成p型阱PW。P型阱PW从半导体衬底SB的主表面形成预定深度。
接着，通过由离子注入方法等将p型杂质引入p型阱PW的表面(上部)层部分，使用离子注入方法等形成用于控制晶体管的沟道区的半导体区域CC。由于执行该离子注入以调节控制晶体管的阈值电压，因此可以将其视为控制晶体管的沟道掺杂离子注入。半导体区域CC被形成为包括控制晶体管的沟道形成区域。半导体区域CC是p型半导体区域。
接着，在通过稀氢氟酸清洁等清洁半导体衬底SB的表面(图2中的半导体区域CC的表面)之后，如图3所示，在半导体衬底SB的主表面上形成绝缘膜GF1。绝缘膜GF1由氧化硅膜形成，并且可以优选地通过热氧化形成。作为绝缘膜GF1，也可以形成氮氧化硅膜代替氧化硅膜。在此阶段，绝缘膜GF1不包含金属元素。
接着，在绝缘膜GF1上形成绝缘膜GF2。绝缘膜GF2包含金属(金属元素)。因此，绝缘膜GF2也可以被视为包含金属元素的膜。包含金属元素的绝缘膜GF2用于调节控制晶体管的阈值电压，具体地，用于增加控制晶体管的阈值电压的绝对值。
作为绝缘膜GF2包含的金属元素，优选铪(Hf)、铝(Al)或锆(Zr)。此外，优选绝缘膜GF2还包含氧(O)。除了金属元素和氧之外，绝缘膜GF2还可以包含硅(Si)。因此，绝缘膜GF2优选为金属氧化物膜或金属硅酸盐膜。因此，作为绝缘膜GF2，氧化铪膜、硅酸铪膜、氧化铝膜、硅酸铝膜、氧化锆膜或硅酸锆膜是合适的。绝缘膜GF2可以使用例如CVD(化学气相沉积)方法或ALD(原子层沉积)方法形成。由于包含金属元素的绝缘膜GF2具有比氧化硅更高的介电常数，因此该绝缘膜也可以被视为高介电常数膜(高k膜)。例如，绝缘膜GF2中金属元素的面密度可以为约1×1012～2×1015原子/cm2。此外，在沉积绝缘膜GF2之后，例如通过等离子体氮化处理或氨气氛中的热处理，也可以将氮引入绝缘膜GF2中。
接着，在半导体衬底SB的主表面上，即在绝缘膜GF2上，形成作为用于形成控制栅极电极的导电膜的硅膜PS1。硅膜PS1由多晶硅膜形成，并且可以通过使用CVD法等来形成。此外，也可以在成膜期间将硅膜PS1形成为非晶硅膜，然后通过随后的热处理将非晶硅膜转变为多晶硅膜。当n型或p型杂质被引入硅膜PS1中时，可以在硅膜PS1上成膜时或成膜后引入n型或p型杂质。
接着，如图4所示，使用光刻和蚀刻技术对硅膜PS1进行图案化，以形成由图案化的硅膜PS1形成的控制栅极电极CG。控制栅极电极CG用作控制晶体管的栅极电极。在存储器元件形成区域中，除了被控制栅极电极CG覆盖的部分之外的绝缘膜GF2、GF1可以通过在硅膜PS1的图案化步骤中执行的干法蚀刻或者通过在干法蚀刻之后执行湿法蚀刻来去除。控制栅极电极CG下方的绝缘膜GF2、GF1保留而不被蚀刻以作为控制晶体管的栅极绝缘膜GF。以此方式，控制栅极电极CG处于经由由绝缘膜GF1和绝缘膜GF2形成的栅极绝缘膜GF形成于半导体衬底SB(半导体区域CC)上的状态。栅极绝缘膜GF由堆叠膜形成，该堆叠膜具有形成于绝缘膜GF1上的绝缘膜GF2和绝缘膜GF1。由于绝缘膜GF2包含金属元素，因此栅极绝缘膜GF也可以被视为包含金属元素的膜。
接着，如图5所示，使用控制栅极电极CG作为掩模(离子注入阻挡掩模)，通过离子注入方法将n型杂质引入半导体衬底SB的表面层部分，以形成用于存储器晶体管的沟道区的半导体区域CM。由于执行该离子注入以调节存储器晶体管的阈值电压，因此可以将其视为存储器晶体管的沟道掺杂离子注入。半导体区域CM被形成为包括存储器晶体管的沟道形成区域。
半导体区域CM是p型或n型半导体区域，其中半导体区域CM的有效杂质浓度可以通过形成半导体区域CC时的离子注入剂量和形成半导体区域CM时的离子注入剂量来调节。当半导体区域CM是p型时，半导体区域CM的有效p型杂质浓度(杂质的电荷密度)低于半导体区域CC的有效p型杂质浓度(杂质的电荷密度)。此外，当半导体区域CM是n型时，半导体区域CM的有效n型杂质浓度(杂
质的电荷密度)低于稍后形成的n型半导体区域EX2的有效n型杂5质浓度(杂质的电荷密度)。半导体区域CM在半导体衬底SB的表面层部分中形成于控制栅极电极CG的两侧。因此，在存储器元件形成区域的半导体衬底SB中，在控制栅极电极CG之下，不形成半导体区域CM，而是形成半导体区域CC，而半导体区域CM形成于未被控制栅极电极CG覆盖的区域中。
0接着，如图6所示，在半导体衬底SB的主表面上形成绝缘膜ZF1，
以覆盖控制栅极电极CG。绝缘膜ZF1优选由氮化硅膜形成，并且可以使用CVD法等形成。在存储器元件形成区域中，绝缘膜ZF1形成于控制栅极电极CG的上表面上、控制栅极电极CG的侧表面(侧壁)
上以及未被控制栅极电极CG覆盖的部分的半导体衬底SB(半导体5区域CM)上。
然后通过各向异性蚀刻技术回蚀绝缘膜ZF1，如图7所示。该回蚀工艺在控制栅极电极CG的两侧(侧壁)上留下绝缘膜ZF1，并且去除绝缘膜ZF1的其它部分。由此，如图7所示，在控制栅极电极CG的两侧，形成由剩余绝缘膜ZF1形成的侧壁绝缘膜ZF。在回蚀工0艺中去除控制栅极电极CG的上表面上的绝缘膜ZF1和未被控制栅极电极CG覆盖的部分的半导体衬底SB(半导体区域CM)上的绝缘膜ZF1。侧壁绝缘膜ZF被形成为覆盖控制栅极电极CG的侧表面和控制栅极电极CG之下的栅极绝缘膜GF的侧表面(端面)。侧壁绝缘膜ZF的厚度可以是例如约2至5nm。
5接着，通过执行热氧化处理，如图8所示，形成绝缘膜MZ1。绝缘膜MZ1是通过热氧化形成的氧化物膜(氧化硅膜)，并且形成在未被控制栅极电极CG覆盖的部分(半导体区域CM)的半导体衬底SB上、控制栅极电极CG的侧表面(侧壁)上和控制栅极电极CG的上表面上。即，通过半导体衬底SB的氧化，在半导体衬底SB上形成绝缘膜MZ1。通过侧壁绝缘膜ZF的氧化，在控制栅极电极CG的侧表面上形成绝缘膜MZ1。通过控制栅极电极CG的氧化，形成控制栅极电极CG绝缘膜MZ1的上表面。因此，在存储器元件形成区域中，绝缘膜MZ1形成于半导体衬底SB的主表面上，以覆盖控制栅极电极CG。
作为用于形成绝缘膜MZ1的热氧化处理，优选使用ISSG(原位蒸汽生成)氧化。此处，ISSG氧化是通过在加热的半导体衬底的表面附近使氢分子(H2)和氧分子(O2)反应来生成氧自由基(活性氧)并使用氧自由基的氧化方式。
在绝缘膜MZ1中，在未被控制栅极电极CG覆盖的部分的半导体衬底SB上形成的绝缘膜MZ1是由于半导体衬底SB的表面氧化而形成的氧化物膜(氧化硅膜)。此外，形成于控制栅极电极CG的上表面上的绝缘膜MZ1是由于构成控制栅极电极CG的硅膜的表面(上表面)氧化而形成的氧化物膜(氧化硅膜)。此外，形成于控制栅极电极CG的侧表面(侧壁)上的绝缘膜MZ1是由于侧壁绝缘膜ZF的氧化而形成的氧化物膜(氧化硅膜)。即，当通过热氧化处理(优选ISSG氧化处理)氧化整个侧壁绝缘膜ZF时，已经形成于控制栅极电极CG的侧表面上的侧壁绝缘膜ZF被转变为绝缘膜MZ1。因此，尽管在执行用于形成绝缘膜MZ1的热氧化工艺之前在控制栅极电极CG的两侧形成由氮化硅制成的侧壁绝缘膜ZF，但当执行用于形成绝缘膜MZ1的热氧化工艺时，在控制栅极电极CG的两侧上，由氧化硅制成的绝缘膜MZ1变成正在形成的状态，并且控制栅极电极CG的侧表面与绝缘膜MZ1接触。由于ISSG氧化物的氧化能力强，由氮化硅制成的侧壁绝缘膜ZF被精确地氧化，因此可以改变由氧化硅制成的绝缘膜MZ1。半导体衬底SB上的绝缘膜MZ1的厚度可以是例如约2至5nm。
接着，如图9所示，在绝缘膜MZ1上形成绝缘膜MZ2。绝缘膜MZ2是能够用作电荷累积部分(电荷累积层)的绝缘膜，优选由氮化硅膜制成。绝缘膜MZ2可以使用例如CVD法或ALD法形成。绝缘膜MZ2的厚度可以是例如约5至15nm。
接着，如图10所示，在绝缘膜MZ2上形成绝缘膜MZ3。绝缘膜MZ3优选由氧化硅膜制成。绝缘膜MZ3可以使用例如CVD法或ALD法形成。绝缘膜MZ3的厚度可以是例如约3至7nm。
以此方式，形成绝缘膜(层压绝缘膜)MZ，该绝缘膜具有绝缘膜MZ1、绝缘膜MZ1上的绝缘膜MZ2、绝缘膜MZ2上的绝缘膜MZ3。绝缘膜MZ形成于未被控制栅极电极CG覆盖的部分(半导体区域CM)的半导体衬底SB上、控制栅极电极CG的侧表面(具体地说，栅极绝缘膜GF和控制栅极电极CG的层压体的侧表面)上，以及控制栅极电极CG的上表面上。因此，在存储器元件形成区域中，绝缘膜MZ形成于半导体衬底SB的主表面上，以覆盖控制栅极电极CG。
接着，如图11所示，在半导体衬底SB的整个主表面上，即在绝缘膜MZ上，形成硅膜PS2，以覆盖控制栅极电极CG并作为用于形成存储器栅极电极的导电膜。硅膜PS2由多晶硅膜形成，并且可以通过使用CVD法等来形成。在成膜时，硅膜PS2被形成为非晶硅膜，然后还可以通过随后的热处理将非晶硅膜改变为多晶硅膜。当n型或p型杂质被引入硅膜PS2中时，可以在硅膜PS2上成膜时或成膜后引入n型或p型杂质。
然后通过各向异性蚀刻技术回蚀硅膜PS2。在该回蚀步骤中，通过以硅膜PS2的沉积膜厚度的量各向异性地蚀刻硅膜PS2，在控制栅极电极CG的两侧，经由绝缘膜MZ留下侧壁间隔件形状的硅膜PS2，并且去除其他区域的硅膜PS2。由此，如图12所示，在控制栅极电极CG的两侧中，存储器栅极电极MG由硅膜PS2形成，硅膜PS2经由一个侧表面上的绝缘膜MZ保持为侧壁间隔件形状。此外，在两个控制栅极电极CG的侧面中，硅间隔件SS由硅膜PS2形成，该硅膜PS2经由另一侧表面上的绝缘膜MZ保持为侧壁间隔件形状。存储器栅极电极MG形成于绝缘膜MZ上，以便经由绝缘膜MZ与控制栅极电极CG邻近。暴露未被存储器栅极电极MG和硅间隔件SS覆盖的区域中的绝缘膜MZ。
接着，如图13所示，使用光刻技术和蚀刻技术去除硅间隔件SS，留下控制栅极电极CG而不进行蚀刻。
接着，如图14所示，在绝缘膜MZ中，通过蚀刻(例如湿法蚀刻)去除未被存储器栅极电极MG覆盖而暴露的部分。此时，位于下部存储器栅极电极MG与存储器栅极电极MG和存储器栅极电极MG的控制栅极电极CG之间的绝缘膜MZ保留而不被去除，并且其他区域的绝缘膜MZ被去除。绝缘膜MZ在存储器栅极电极MG与半导体衬底SB之间的区域、存储器栅极电极MG与控制栅极电极CG之间的区域的两个区域上连续地延伸，存储器栅极电极MG之下的绝缘膜MZ用作存储器晶体管的栅极绝缘膜。
接着，通过使用控制栅极电极CG和存储器栅极电极MG作为掩模(离子注入阻挡掩模)将n型杂质引入半导体衬底SB(p型阱PW)，使用离子注入方法等形成n型半导体区域EX1、EX2，如图15所示。半导体衬底SB(PW)中的n型半导体区域EX1、EX2分别形成于具有控制栅极电极CG和存储器栅极电极MG的结构的两侧。同时，n型半导体区域EX1被形成为与控制栅极电极CG的侧表面自对准，并且n型半导体区域EX2被形成为与存储器栅极电极MG的侧表面自对准。
接着，在半导体衬底SB的主表面上，为了覆盖控制栅极电极CG和存储器栅极电极MG，在形成绝缘膜(例如氧化硅膜)之后，通过回蚀绝缘膜形成侧壁间隔件SW，如图16所示。侧壁间隔件SW经由控制栅极电极CG和存储器栅极电极MG的绝缘膜MZ形成于面向彼此的侧表面的另一侧表面(侧壁)上。
接着，如图17所示，通过离子注入方法等，通过使用控制栅极电极CG和存储器栅极电极MG以及在它们的侧表面上的侧壁间隔件SW作为掩模(离子注入阻挡掩模)将n型杂质引入半导体衬底SB(p型阱PW)，形成n+型半导体区域SD1、SD2。半导体衬底SB中的n+型半导体区域SD1、SD2分别形成于控制栅极电极CG的两侧，该结构由存储器栅极电极MG和侧壁间隔件SW组成。同时，n+型半导体区域SD1被形成为与在控制栅极电极CG的侧表面上形成的侧壁间隔件SW的侧表面自对准，并且n+型半导体区域SD2被形成为与在存储器栅极电极MG的侧表面上形成的侧壁间隔件SW的侧表面自对准。n+型半导体区域SD1、SD2的n型杂质浓度高于n型半导体区域EX1、EX2的n型杂质浓度。
接着，执行活化退火，这是目前为止引入的用于活化杂质的热处理。
以此方式，形成非易失性存储器的存储器元件MC。
然后使用硅化物(硅化物：自对准硅化物)技术形成金属硅化物层SL，如图18所示。金属硅化物层SL可以形成于n+型半导体区域SD1、SD2、控制栅极电极CG和存储器栅极电极MG的每个上部部分上。
接着，如图19所示，在半导体衬底SB的整个主表面上，形成绝缘膜IL1作为层间绝缘膜，以覆盖控制栅极电极CG、存储器栅极电极MG和侧壁间隔件SW。在形成绝缘膜IL1之后，根据需要使用CMP(化学机械抛光)方法等来使绝缘膜IL1的上表面平坦化。然后，在绝缘膜IL1中形成接触孔，然后在接触孔中形成导电插塞PG。插塞PG电连接至n+型固态区域SD1、n+型固态区域SD2、控制栅极元件CG、存储器栅极元件MG等。然后，在其中嵌入插塞PG的绝缘膜IL1上形成绝缘膜IL2，然后在绝缘膜IL2中形成布线槽之后，使用单镶嵌技术在布线槽中形成布线M1。此后，为了通过双镶嵌法等形成第二层和随后的布线，这里将省略其图示和描述。
如上文所描述，制造本实施例的半导体器件。
<半导体器件的结构>
接着，将参照图19描述本实施例的半导体器件的结构。
如图19所示，在半导体衬底SB上，形成存储器元件(存储器单元)MC，该存储器元件为由存储器晶体管和控制晶体管组成的非易失性存储器。实际上，在半导体衬底SB上，以阵列形式形成多个存储器元件MC。
如图19所示，作为非易失性存储器的存储器元件MC是分离栅极存储器元件，其中连接了具有控制栅极电极CG的控制晶体管和具有存储器栅极电极MG的存储器晶体管的两个MISFET。
此处，包括含有电荷累积部分的栅极绝缘膜(对应于绝缘膜MZ)和存储器栅极电极MG的MISFET被称为存储器晶体管，而包括栅极绝缘膜(对应于栅极绝缘膜GF)和控制栅极电极CG的MISFET被称为控制晶体管。由于控制晶体管是存储器单元选择晶体管，因此控制晶体管也可以被视为选择晶体管。
下面将具体描述存储器元件MC的配置。
如图19所示，非易失性存储器的存储器元件MC包括：形成于半导体衬底SB(p型阱PW)中的用于源极或漏极的n型半导体区域MS、MD；经由半导体衬底SB(p型阱PW)上的栅极绝缘膜GF形成的控制栅极电极CG；以及半导体衬底SB(p型阱PW)和经由绝缘膜MZ在(p型阱PW)上形成的存储器栅极电极MG。控制栅极电极CG和存储器栅极电极MG彼此邻近，绝缘膜MZ介于其间。
控制栅极电极CG和存储器栅极电极MG在使绝缘膜MZ介于其相对侧之间的状态下，沿着半导体衬底SB的主表面延伸，并且并排布置。控制栅极电极CG和存储器栅极电极MG经由绝缘膜GF或绝缘膜MZ形成于半导体区域MD与半导体区域MS之间的半导体衬底SB(p型阱PW)上。存储器栅极电极MG位于半导体区域MS侧，控制栅极电极CG位于半导体区域MD侧。然而，控制栅极电极CG经由栅极绝缘膜GF形成于半导体衬底SB上，并且存储器栅极电极MG经由绝缘膜MZ形成于半导体衬底SB上。
形成于控制栅极电极CG与半导体衬底SB之间的栅极绝缘膜GF(即，控制栅极电极CG之下的栅极绝缘膜GF)用作控制晶体管的栅极绝缘膜。如上文所描述，绝缘膜GF由其上具有绝缘膜GF1和绝缘膜GF2的绝缘膜形成。
在存储器元件MC中，绝缘膜MZ在存储器栅极电极MG与半导体衬底SB之间的区域和存储器栅极电极MG与控制栅极电极CG之间的区域的两个区域上延伸。如上文所描述，绝缘膜MZ由具有绝缘膜MZ1、绝缘膜MZ1上的绝缘膜MZ2和绝缘膜MZ2上的绝缘膜MZ3的堆叠膜形成。
存储器栅极电极MG与半导体衬底SB之间的绝缘膜MZ(即，5存储器栅极电极MG之下的绝缘膜MZ)用作存储器晶体管的栅极绝缘膜。另一方面，存储器栅极电极MG与控制栅极电极CG之间的绝缘膜MZ用作存储器栅极电极MG与控制栅极电极CG之间的用于绝缘(电隔离)的绝缘膜。存储器栅极电极MG在控制栅极电极CG的一个侧表面上经由绝缘膜MZ形成为侧壁间隔件形状。
0绝缘膜MZ2是形成于绝缘膜MZ中的捕获绝缘膜，并且其可以用作用于累积电荷的电荷累积层(电荷累积部分)。因此，绝缘膜MZ可以被视为其中具有电荷累积部分的绝缘膜(此处为绝缘膜MZ2)。
此处，捕获绝缘膜是指能够累积电荷的绝缘膜。
在绝缘膜MZ中，绝缘膜MZ3和绝缘膜MZ1可以用作电荷阻挡5层(此处为绝缘膜MZ2)，用于将电荷限制在捕获绝缘膜中。通过使用其中作为捕获绝缘膜的绝缘膜MZ2夹在用作电荷阻挡层的绝缘膜MZ1、MZ3之间的结构，电荷在绝缘膜MZ2上的累积变得可能。绝缘膜MZ1和绝缘膜MZ3的每个带隙大于作为捕获绝缘膜的绝缘膜MZ2的带隙。当绝缘膜MZ1、MZ3由氧化硅构成并且绝缘膜MZ2由0氮化硅构成时，绝缘膜MZ2可以适当地用作捕获绝缘膜，并且绝缘膜MZ1、MZ3可以分别适当地用作电荷阻挡层。
半导体区域MS和半导体区域MD中的每个区域都是用于源极或漏极的半导体区域。即，半导体区域MS是用作源极区或漏极区之一的半导体区域，半导体区域MD是用作源极区或漏极区中的另一个的5半导体区域。此处，半导体区域MS是用作源极区的半导体区域，半导体区域MD是用作漏极区的半导体区域。半导体区域MS、MD由其中引入n型杂质的半导体区域构成，并且每个都具有LDD结构。
即，用于漏极的半导体区域MD具有n型半导体区域EX1(扩展区域)和具有更高n型半导体区域EX1的n+型半导体区域SD1。此外，用于源极的n型区MS具有n型半导体区域EX2(扩展区域)和具有比n型半导体区域EX2更高电荷水平的n+型半导体区域SD2。
在存储器栅极电极MG和控制栅极电极CG的彼此不相邻的侧表面上，形成侧壁间隔件SW。
低密度n型半导体区域EX1形成于控制栅极电极CG侧的侧壁间隔件SW下方，以便与控制晶体管的沟道区邻近，并且高密度n+型半导体区域SD1被形成为与低密度n+型半导体区域EX1邻近，并且仅由n型半导体区域EX1与控制晶体管的沟道区分开。低密度n型半导体区域EX2形成为在存储器栅极元件MG侧的侧壁间隔件SW下方与存储器晶体管的沟道区邻近，并且n+型半导体区域SD2形成为与低密度n+型半导体区域EX2邻近，并且仅由n型半导体区域EX2与存储器晶体管的沟道区分开。在半导体衬底SB中，存储器晶体管的沟道区形成于存储器栅极电极MG之下的绝缘膜MZ之下，并且控制晶体管的沟道区形成于控制栅极电极CG之下的栅极绝缘膜GF之下。
在半导体衬底SB中，在存储器栅极电极MG之下的绝缘膜MZ之下，形成用于存储器晶体管的阈值调节的半导体区域CM。半导体区域CM位于存储器栅极电极MG和绝缘膜MZ的堆叠结构之下，并且被形成为与绝缘膜MZ接触。由于存储器晶体管的沟道区形成于半导体区域CM中，因此位于存储器栅极电极MG和绝缘膜MZ的堆叠结构之下的半导体区域CM也可以被视为存储器晶体管的沟道形成区域。
此外，在半导体衬底SB中，在控制栅极电极CG之下的栅极绝缘膜GF之下，形成用于控制晶体管的阈值调节的半导体区域CC。半导体区域CC位于控制栅极电极CG的堆叠结构之下，并且栅极绝缘膜GF被形成为与栅极绝缘膜GF接触。由于控制晶体管的沟道区形成于半导体区域CC中，因此位于控制栅极电极CG和栅极绝缘膜GF的堆叠结构之下的半导体区域CC也可以被视为控制晶体管的沟道形成区域。
<存储器元件的操作>
接着，将描述非易失性存储器元件MC的操作示例。
作为写入方法，可以使用被称为SSI(源侧注入)系统的通过源侧注入的热电子注入来执行写入的系统。在写入操作期间，通过向要写入的存储器元件的每个部分施加预定写入电压，将电子注入存储器元件的绝缘膜MZ中的绝缘膜MZ2中。注入的电子被捕获在绝缘膜MZ中的绝缘膜MZ2的捕获电平中，导致存储器晶体管的阈值电压升高，存储器晶体管变为写入状态。
作为擦除方法，可以使用通过BTBT(带到带隧穿)的热空穴注入执行擦除的方法，称为所谓的BTBT方法。此外，还可以使用通过FN(Fowler Nordheim，福勒-诺德海姆)隧穿执行擦除的方法，称为所谓的FN方法。在擦除操作期间，通过在存储器元件的绝缘膜MZ中的绝缘膜MZ2中注入空穴，向要擦除的存储器元件的每个部分施加预定擦除电压，从而执行擦除。注入的空穴被捕获在绝缘膜MZ中的绝缘膜MZ2的捕获电平中，导致存储器晶体管的阈值电压降低，并且存储器晶体管变为擦除状态。
为了读取存储器元件，存储器晶体管的阈值电压在写入状态与擦除状态之间不同。通过将在读取操作期间施加到存储器栅极电极MG的电压设置为处于写入状态的存储器晶体管的阈值电压和处于擦除状态的存储器晶体管的阈值电压之间的值，可以区分写入状态和擦除状态。
<研究背景>
接着，将描述本发明的发明人进行的研究的背景。
本发明的发明人已经研究了分离栅极型存储器元件。分离栅极型存储器元件由具有控制栅极电极CG的控制晶体管和具有存储器栅极电极MG的存储器晶体管构成，如上述图19所示，控制栅极电极CG和存储器栅极电极MG经由绝缘膜MZ彼此邻近。
为了在存储器元件关断时减少漏电流，增加控制晶体管的晶体管的阈值电压是有效的。注意，增加阈值电压对应于增加阈值电压的绝对值。作为增加控制晶体管的阈值电压的技术，存在增加控制晶体管的沟道形成区域中的杂质浓度的技术。然而，当增加沟道形成区域的杂质浓度时，可以增加阈值电压并增加结漏电流，但是存在特性的随
机变化增加的问题。因此，本发明的发明人已经研究了通过向控制晶5体管的栅极绝缘膜引入金属元素来增加控制晶体管的阈值电压。即，
在本实施例中，控制晶体管的栅极绝缘膜GF包含金属元素。由此，可以增加控制晶体管的阈值电压，可以抑制或防止出现增加特性的随机变化和增加漏电流的问题。此外，由于控制晶体管的栅极绝缘膜GF包含金属元素，因此可以增加控制晶体管的阈值电压，并且可以0降低控制晶体管的沟道形成区域(半导体区域CC)的杂质浓度。因此，可以降低存储器晶体管的沟道形成区域(半导体区域CM)的杂质浓度。由此，可以减小控制晶体管的沟道形成区域(半导体区域CC)与存储器晶体管的沟道形成区域(半导体区域CM)之间的杂质浓度差。即使在这方面，也可以抑制结泄漏。
5然而，当将金属元素引入控制晶体管的栅极绝缘膜时，在本发明的发明人的研究中已经发现，在不设计制造工艺的情况下，存在以下问题的可能性。这将参照图20至图22中的研究示例的半导体器件的制造工艺来描述。图20至图22是本发明的发明人研究的研究示例的半导体器件的制造工艺期间的主要部分的截面图。
0在获得上述图5的结构之前，即使在研究示例的情况下，也与本实施例的制造工艺相同。在研究示例的情况下，在获得上述图5的结构之后，与本实施例不同，不执行图6所示的绝缘膜ZF1的形成步骤，因此不形成图7所示的侧壁绝缘膜ZF。在研究示例的情况下，在获
得上述图5的结构之后，在控制栅极电极CG的侧表面上不形成侧壁5绝缘膜ZF，在暴露控制栅极电极CG的侧表面的同时通过执行热氧化处理在控制栅极电极CG的侧表面上形成如图20所示的绝缘膜MZ101。绝缘膜MZ101对应于绝缘膜MZ1。
绝缘膜MZ101形成于未被控制栅极电极CG覆盖的部分的半导体衬底SB上、控制栅极电极CG的侧表面上以及控制栅极电极CG的上表面上。因此，在存储器元件形成区域中，绝缘膜MZ101形成于半导体衬底SB的主表面上，以覆盖控制栅极电极CG。
在未被控制栅极电极CG覆盖的部分的半导体衬底SB上形成的绝缘膜MZ101是通过半导体衬底SB的表面的氧化而形成的氧化物膜(氧化硅膜)。此外，形成于控制栅极电极CG的上表面上的绝缘膜MZ101是通过氧化构成控制栅极电极CG的硅膜的上表面而形成的氧化物膜(氧化硅膜)。绝缘膜MZ101的这一点与绝缘膜MZ1相同。然而，在研究示例的情况下，没有形成对应于侧壁绝缘膜ZF的任何东西，在暴露控制栅极电极CG的侧表面的同时通过热氧化形成绝缘膜MZ101。因此，形成于控制栅极电极CG的侧表面上的绝缘膜MZ101是通过构成控制栅极电极CG的硅膜的侧表面的氧化而形成的氧化物膜(氧化硅膜)，这一点与本实施例的绝缘膜MZ1不同。
在形成绝缘膜MZ101之后，如图21所示，在绝缘膜MZ101上形成由氮化硅制成的绝缘膜MZ102，并且进一步在绝缘膜MZ102上形成由氧化硅制成的绝缘膜MZ103。绝缘膜MZ102对应于绝缘膜MZ2，绝缘膜MZ103对应于绝缘膜MZ3。
即使在研究示例的情况下，后续步骤也与图11至图18的上述步骤相同，因此，获得了与上述图18对应的图22的结构。图18的结构与图22的结构之间的主要区别在于，图18的绝缘膜MZ被绝缘膜MZ100代替，该绝缘膜是图22中的绝缘膜MZ101、绝缘膜MZ102和绝缘膜MZ103的堆叠膜。此后，即使在研究示例的情况下，也执行形成绝缘膜IL1的步骤和后续步骤，这里将省略其图示和描述。
在研究示例的情况下，如上文所描述，在获得图5的结构之后，在控制栅极电极CG的侧表面上没有形成侧壁绝缘膜ZF的情况下并且在暴露控制栅极电极CG的侧表面的同时，通过热氧化形成绝缘膜MZ101，如图20所示。因此，将执行用于形成绝缘膜MZ101的热氧化处理，同时在暴露控制栅极电极CG下方的栅极绝缘膜GF的侧表面(端面)。因此，在热氧化处理中，包含在栅极绝缘膜GF中的金属元素有可能扩散到待形成的绝缘膜MZ101中。可能会出现包含在栅极绝缘膜GF中的金属元素扩散到绝缘膜MZ101中的问题。即，当金属元素在绝缘膜MZ101中扩散时，绝缘膜MZ101将成为容易泄漏的膜，由此当注入到作为电荷累积层的绝缘膜MZ102中时捕获的电荷更容易通过写入或擦除通过绝缘膜MZ101泄漏到控制栅极电极CG或半导体衬底SB。这降低了具有存储器元件的半导体器件的性能或可靠性。此外，当包含在栅极绝缘膜GF中的金属元素扩散到绝缘膜MZ101中时，在绝缘膜MZ101附近，存在栅极绝缘膜GF中的金属元件的面密度相应地减小并且控制晶体管的阈值电压从目标值变化的担忧。这降低了具有存储器元件的半导体器件的性能或可靠性。此外，当在包含金属元素的栅极绝缘膜GF的侧表面被暴露的状态下执行用于形成绝缘膜MZ101的热氧化处理时，也存在用于执行热氧化处理的处理器件被金属元素污染的可能性。这使得难以执行热氧化处理的工艺控制。
<实施例的特征和效果>
本实施例的主要特征之一是构成存储器元件MC的控制晶体管的栅极绝缘膜GF包含金属元素。由此，由于可以增加控制晶体管的阈值电压，所以可以减少存储器元件MC关断时的漏电流。此外，由于栅极绝缘膜GF包含金属元素，因此可以增加控制晶体管的阈值电压，并且即使不增加控制晶体管的沟道形成区域(半导体区域CC)的有效杂质浓度，也可以确保控制晶体管的高阈值电压。因此，可以抑制或防止当增加控制晶体管的沟道形成区域(半导体区域CC)的杂质浓度时可能出现的问题。
本实施例的另一个主要特征是在侧壁绝缘膜ZF形成于控制栅极电极CG的侧表面上的同时执行用于形成绝缘膜MZ1的热氧化处理。因此，在本实施例中，如图7所示，当控制栅极电极CG的侧表面(侧壁)和控制栅极电极CG下方的栅极绝缘膜GF的侧表面(端面)被侧壁绝缘膜ZF覆盖时，执行用于形成绝缘膜MZ1的热氧化处理。
换句话说，由于在栅极绝缘膜GF的上表面被控制栅极电极CG覆盖的同时执行用于形成绝缘膜MZ1的热氧化处理，栅极绝缘膜GF的下表面与半导体衬底SB接触，并且栅极绝缘膜GF的侧表面被侧壁绝缘膜ZF覆盖，因此用于形成绝缘膜MZ1的热氧化处理在栅极绝缘膜GF未暴露的状态下执行。因此，在用于形成绝缘膜MZ1的热氧化处理中，可以防止或抑制包含在栅极绝缘膜GF中的金属元素扩散到所形成的绝缘膜MZ1中。因此，可以防止当包含在栅极绝缘膜GF中的金属元素扩散到绝缘膜MZ1中时可能发生的问题。
更具体地，如果金属元素在绝缘膜MZ1中扩散，则绝缘膜MZ1成为容易泄漏的膜，但是本实施例可以抑制或防止金属元素从绝缘膜GF扩散到绝缘膜MZ1中。由此，可以抑制或防止绝缘膜MZ1由于金属元素的扩散而容易泄漏。以此方式，可以防止或抑制通过写入或擦除被注入到作为电荷存储层的绝缘膜MZ2中而捕获的电荷的扩散，以及金属元素通过绝缘膜MZ1泄漏到控制栅极电极CG或半导体衬底SB。此外，在本实施例中，由于可以抑制或防止金属元素从栅极绝缘膜GF扩散到绝缘膜MZ1，因此可以防止由于金属元素的扩散而导致的栅极绝缘膜GF中的金属元素的面密度降低，从而可以防止控制晶体管的阈值电压从目标值变化。因此，可以提高具有存储器元件的半导体器件的性能。此外，可以提高具有存储器元件的半导体器件的可靠性。此外，由于用于形成绝缘膜MZ1的热氧化处理是在包含金属元素的栅极绝缘膜GF未暴露的状态下执行的，因此可以防止用于执行热氧化处理的处理器件被金属元素污染。由此，容易执行热氧化处理的工艺控制。
第二实施例
将参照图23至图26描述第二实施例的半导体器件的制造工艺。图23至图26是根据本实施例的半导体器件的制造工艺期间的主要部分的截面图。
在第二实施例的情况下，以与图1至图7的步骤相同的方式获得与上述图7对应的图23的结构。图23的结构与图7的结构的不同之处在于，侧壁绝缘膜ZF的厚度比图7中的侧壁绝缘膜ZF的厚度更厚。为了增加侧壁绝缘膜ZF的厚度，当在图6的步骤中形成绝缘膜ZF1时，足以增加绝缘膜ZF1的形成膜的厚度。除了侧壁绝缘膜ZF的厚度之外，图23的结构与图7的结构相同。
对于第二实施例，如图24所示，通过执行热氧化处理在获得图7的结构后形成绝缘膜MZ1。绝缘膜MZ1是通过在未被控制栅极电极CG覆盖的部分的半导体衬底SB上、在控制栅极电极CG的侧表面上的侧壁绝缘膜ZF上以及在控制栅极电极CG的上表面上进行热氧化而形成的氧化物膜(氧化硅膜)。即，当半导体衬底SB被氧化时，绝缘膜MZ1形成于半导体衬底SB上，当侧壁绝缘膜ZF的部分被氧化时，绝缘膜MZ1形成于侧壁绝缘膜ZF上，并且当控制栅极电极CG被氧化时，形成控制栅极电极CG绝缘膜MZ1的上表面。因此，在存储器元件形成区域中，绝缘膜MZ1形成于半导体衬底SB的主表面上，以覆盖控制栅极电极CG。绝缘膜MZ1通过与实施例模式2中的第一实施例相同的方法形成，并且优选使用ISSG氧化物。
在未被控制栅极电极CG覆盖的部分的半导体衬底SB上形成的绝缘膜MZ1是通过半导体衬底SB的表面的氧化而形成的氧化物膜(氧化硅膜)。此外，形成于控制栅极电极CG的上表面上的绝缘膜MZ1是通过氧化构成控制栅极电极CG的硅膜的表面(上表面)而形成的氧化物膜(氧化硅膜)。第二实施例的这一点也与第一实施例相同。
然而，在第二实施例的情况下，形成于侧壁绝缘膜ZF上的绝缘膜MZ1是通过氧化侧壁绝缘膜ZF的部分而形成的氧化物膜(氧化硅膜)。即，与第一实施例相比，侧壁绝缘膜ZF的整个厚度通过用于形成绝缘膜MZ1的热氧化工艺被氧化。在第二实施例中，用于形成绝缘膜MZ1的热氧化工艺的氧化不是在侧壁绝缘膜ZF的整个厚度中实现的，而是侧壁绝缘膜ZF的厚度的部分。
因此，在第一实施例中，当用于形成绝缘膜MZ1的热氧化工艺结束时，控制栅极电极CG的侧表面上的侧壁绝缘膜ZF没有保留，并且绝缘膜MZ1与控制栅极电极CG的侧表面接触。相比之下，在第二实施例的情况下，即使在终止用于形成绝缘膜MZ1的热氧化工艺之后，控制栅极电极CG的侧表面上的侧壁绝缘膜ZF仍然保留，并且绝缘膜MZ1不与控制栅极电极CG的侧表面接触。即，在第二实施例的情况下，即使在完成绝缘膜MZ1形成步骤之后，侧壁绝缘膜ZF也介于控制栅极电极CG的侧表面与绝缘膜MZ1之间，并且在该状态下执行绝缘膜MZ2形成步骤。即使在制造的半导体器件中，也可以保持侧壁绝缘膜ZF介于控制栅极电极CG的侧表面与绝缘膜MZ1之间的状态。然而，侧壁绝缘膜ZF在终止用于形成绝缘膜MZ1的热氧化处理的步骤(图24的步骤)时的厚度比侧壁绝缘膜ZF在执行用于形成绝缘膜MZ1的热氧化处理的步骤(图23的步骤)时的厚度更薄。这是因为侧壁绝缘膜ZF的厚度的部分通过热氧化处理被氧化，侧壁绝缘膜ZF的厚度减小。
第二实施例的后续步骤也与第一实施例相同。即，如图25所示，在绝缘膜MZ1上形成绝缘膜MZ2，在绝缘膜MZ2上形成绝缘膜MZ3。由此，形成由绝缘膜MZ1、绝缘膜MZ1上的绝缘膜MZ2和绝缘膜MZ2上的绝缘膜MZ3形成的绝缘膜MZ。第二实施例的绝缘膜MZ2、MZ3的材料和形成方法与第一实施例相同。此后，以与图11至图18的步骤相同的方式获得与上述图18对应的图26的结构。此后，当执行绝缘膜IL1的形成步骤和后续步骤时，这里将省略其图示和描述。
参照第一实施例的图18和第二实施例的图26可以理解，所形成的存储器元件MC的结构与第二实施例中的第一实施例的结构在以下方面不同。
即，在第二实施例中，绝缘膜MZ介于存储器栅极电极MG与半导体衬底SB之间，并且侧壁绝缘膜ZF和绝缘膜MZ也介于存储器栅极电极MG与控制栅极电极CG之间。侧壁绝缘膜ZF介于控制栅极电极CG与绝缘膜MZ之间，并且构成绝缘膜MZ的绝缘膜MZ1与侧壁绝缘膜ZF接触。由于第二实施例的半导体器件的其他配置与第一实施例基本相同，因此这里省略其重复描述。
同样，在本发明的第二实施例中，与第一实施例类似，在侧壁绝缘膜ZF形成于控制栅极电极CG的侧表面上的状态下，执行用于形成绝缘膜MZ1的热氧化处理。因此，同样在本实施例的第二实施例的情况下，如图23所示，控制栅极电极CG的侧表面和控制栅极电极CG下方的栅极绝缘膜GF的侧表面(端面)覆盖有侧壁绝缘膜ZF，
并且在该状态下执行用于形成绝缘膜MZ1的热氧化处理。即，由于5执行用于形成绝缘膜MZ1的热氧化处理，栅极绝缘膜GF的上表面覆盖有控制栅极电极CG，栅极绝缘膜GF的下表面与半导体衬底SB接触，并且栅极绝缘膜GF的侧表面覆盖有侧壁绝缘膜，因此用于形成绝缘膜MZ1的热氧化处理在未暴露栅极绝缘膜GF的状态下执行。因
此，在用于形成绝缘膜MZ1的热氧化处理中，可以防止或抑制包含0在栅极绝缘膜GF中的金属元素扩散到待形成的绝缘膜MZ1中。因此，
可以防止当包含在栅极绝缘膜GF中的金属元素扩散到绝缘膜MZ1中时可能出现的上述问题。因此，可以提高具有存储器元件的半导体器件的性能。此外，可以提高具有存储器元件的半导体器件的可靠性。
此外，容易执行热氧化处理的工艺控制。
5此外，在第二实施例中，即使在形成绝缘膜MZ1之后，在控制栅极电极CG的侧表面上仍保留由氮化硅制成的侧壁绝缘膜ZF。由于氮化硅是适合于捕获绝缘膜的绝缘材料，当由氮化硅制成的侧壁绝缘膜ZF保留在所制造的半导体器件中的控制栅极电极CG的侧表面上
时，由于电荷累积在与控制栅极电极CG邻近的侧壁绝缘膜ZF中，0因此存在对存储器元件产生不利影响的问题。因此，在完成用于形成绝缘膜MZ1的热氧化处理的步骤(图24中的步骤)时，保留在控制栅极电极CG的侧表面上的侧壁绝缘膜ZF的厚度优选地为2nm或更小。当保留在控制栅极电极CG的侧表面上的侧壁绝缘膜ZF的厚度
较厚时，捕获在侧壁绝缘膜ZF中的电荷难以逃逸，并且当保留在控5制栅极电极CG的侧表面上的侧壁绝缘膜ZF的厚度为2nm或更小时，
即使当电荷被捕获在侧壁绝缘膜ZF中时，电荷也可以立即逃逸到控制栅极电极CG侧。由此，可以抑制累积在侧壁绝缘膜ZF中的电荷。因此，可以防止由于累积在侧壁绝缘膜ZF中的电荷而对存储器元件产生不利影响。
另一方面，在第一实施例中，在形成绝缘膜MZ1之后，在控制栅极电极CG的侧表面上不保留由氮化硅制成的侧壁绝缘膜ZF，并且控制栅极电极CG的侧表面与绝缘膜MZ1接触。绝缘膜MZ1是可以用作电荷阻挡层以限制绝缘膜MZ2中的电荷的膜。因此，在第一实施例的情况下，几乎不担心电荷累积在与控制栅极电极CG邻近的绝缘膜MZ1中，因此，电荷累积在与控制栅极电极CG邻近的绝缘膜(此处，绝缘膜MZ1)中，并且可以消除对存储器元件产生不利影响的问题。因此，从更准确地防止电荷累积在与控制栅极电极CG的侧表面邻近的绝缘膜中的观点来看，在第一实施例中更有利的是，在控制栅极电极CG的侧表面上不留下由氮化硅制成的侧壁绝缘膜ZF。
此外，在上述第一实施例和第二实施例中，绝缘膜MZ1通过热氧化形成，更优选地，通过ISSG氧化形成。此处，与上述第一实施例和第二实施例不同，假设绝缘膜MZ1通过CVD方法形成。当使用CVD方法来形成绝缘膜MZ1时，与使用热氧化的情况相比，由于半导体衬底SB的加热温度较低，因此在形成绝缘膜MZ1时包含在栅极绝缘膜GF中的金属元素难以扩散到绝缘膜MZ1中。然而，与使用CVD方法形成绝缘膜MZ1的情况相比，当使用热氧化形成绝缘膜MZ1时，所形成的绝缘膜MZ1的膜质量更好，并且更适合于用作在绝缘膜MZ2中限制电荷的电荷阻挡层的绝缘膜MZ1。因此，在上述第一实施例和第二实施例中，优选热氧化作为形成绝缘膜MZ1的方法，更优选地，是ISSG氧化。然而，在本发明的发明人进行的研究中已经发现，当使用热氧化来形成绝缘膜MZ1时，由于半导体衬底SB的加热温度高，因此存在当形成绝缘膜MZ1时包含在栅极绝缘膜GF中的金属元素扩散到绝缘膜MZ1中的问题。为此，在上述第一实施例和第二实施例中，通过在形成绝缘膜MZ1之前在控制栅极电极CG的侧表面上形成侧壁绝缘膜ZF，并且通过热氧化、更优选通过ISSG氧化在该状态下形成绝缘膜MZ1。由此，在用于形成绝缘膜MZ1的热氧化处理中，可以抑制或防止包含在栅极绝缘膜GF中的金属元素扩散到绝缘膜MZ1中。
此外，与上述第一实施例和第二实施例不同，假设侧壁绝缘膜ZF在用于形成绝缘膜MZ1的热氧化处理中完全不被氧化。在这种情况下，绝缘膜MZ1不形成于覆盖控制栅极电极CG的侧表面的侧壁绝缘膜ZF上。因此，在完成的存储器元件中，绝缘膜ZF和绝缘膜MZ2以及绝缘膜MZ3的堆叠结构介于存储器栅极电极MG与控制栅极电极之间，并且绝缘膜MZ1将不介于绝缘膜ZF与绝缘膜MZ2之间。在这种情况下，控制栅极电极CG的侧表面与由氮化硅制成的绝缘膜ZF邻近，并且绝缘膜ZF将与由氮化硅制成的绝缘膜MZ2邻近。即，由绝缘膜ZF和绝缘膜MZ2堆叠而成的氮化硅膜(即相当厚的氮化硅膜)被形成为在控制栅极电极CG的侧表面上接触控制栅极电极CG。在这种情况下，电荷在与控制栅极电极CG侧表面邻近的厚氮化硅膜中累积，并且存在对存储器元件产生不利影响的问题。
相比之下，在第一实施例中，整个侧壁绝缘膜ZF在用于形成绝缘膜MZ1的热氧化工艺中被氧化，并且其被改变为构成绝缘膜MZ1的氧化物膜(氧化硅膜)。此外，在上述第二实施例中，侧壁绝缘膜ZF的部分在用于形成绝缘膜MZ1的热氧化处理中被氧化，并且其被改变为构成绝缘膜MZ1的氧化物膜(氧化硅膜)。因此，在完成的存储器元件中，在第一实施例的情况下，绝缘膜MZ1和绝缘膜MZ2以及绝缘膜MZ3的层叠结构将介于存储器栅极电极MG与控制栅极电极之间，而在第二实施例的情况下，绝缘膜ZF和绝缘膜MZ2以及绝缘膜MZ3的堆叠结构介于存储器栅极电极MG与控制栅极电极之间。即，在上述第一实施例和第二实施例中，绝缘膜MZ1也介于存储器栅极电极MG与控制栅极电极之间。因此，在第一实施例中，由于控制栅极电极CG的侧表面与绝缘膜MZ1接触，在完成的存储器元件中，可以防止控制栅极电极CG的侧表面邻近氮化硅膜。在这种情况下，可以消除由于在与控制栅极电极CG的侧表面邻近的氮化硅膜中累积的电荷而对存储器元件产生不利影响的问题。此外，在第二实施例的情况下，尽管控制栅极电极CG的侧表面与绝缘膜ZF接触，但由于绝缘膜ZF与绝缘膜MZ1而不是绝缘膜MZ2接触，因此在完成的存储设备中，可以抑制与控制栅极电极CG的侧表面的氮化硅膜的厚度。在这种情况下，电荷可以累积在与控制栅极电极CG侧表面邻近的氮化硅膜中，从而改善或减少对存储器元件产生不利影响的问题。
在上文中，已经基于实施例具体描述了本发明的发明人所做的发明。然而，不用说，本发明不限于上述实施例，并且可以在本发明的范围内进行各种修改和变更。

Claims (18)

1.一种制造半导体器件的方法，所述半导体器件具有非易失性存储器的存储器元件，包括：
(a)制备半导体衬底；
(b)经由包含金属元素的第一绝缘膜在所述半导体衬底上形成用于所述存储器元件的第一栅极电极；
(c)在所述(b)之后，在所述第一栅极电极的侧表面上形成侧壁绝缘膜；
(d)在所述(c)之后，经由第二绝缘膜在所述半导体衬底上形成用于所述存储器元件的第二栅极电极，
其中，在所述(d)中，所述第二栅极电极被形成为经由所述第二绝缘膜与所述第一栅极电极邻近，
其中所述第二绝缘膜包括具有第三绝缘膜、第四绝缘膜和第五绝缘膜的堆叠膜，
其中所述(d)包括：
(d1)通过热氧化处理形成所述第三绝缘膜；
(d2)在所述第三绝缘膜上形成所述第四绝缘膜；以及
(d3)在所述第四绝缘膜上形成所述第五绝缘膜，
其中所述第四绝缘膜是具有电荷累积功能的绝缘膜，以及
其中，在所述(d1)中，位于所述第二栅极电极与所述半导体衬底之间的所述第三绝缘膜由于通过所述热氧化处理对所述半导体衬底的部分进行氧化而形成，并且位于所述第二栅极电极与所述第一栅极电极之间的所述第三绝缘膜由于通过所述热氧化处理对所述侧壁绝缘膜进行氧化而形成。
2.根据权利要求1所述的制造半导体器件的方法，
其中所述侧壁绝缘膜由氮化硅制成。
3.根据权利要求1所述的制造半导体器件的方法，
其中在所述(d1)中形成的所述第三绝缘膜与所述第一栅极电极的所述侧表面接触。
4.根据权利要求1所述的制造半导体器件的方法，
其中，在所述(c)中，所述侧壁绝缘膜被形成为覆盖所述第一绝缘膜的所述侧表面。
5.根据权利要求1所述的制造半导体器件的方法，
其中所述(d1)中的所述热氧化处理是ISSG氧化工艺。
6.根据权利要求1所述的制造半导体器件的方法，
其中所述第一绝缘膜包含铪、铝或锆。
7.根据权利要求1所述的制造半导体器件的方法，
其中所述第三绝缘膜由氧化硅制成，
其中所述第四绝缘膜由氮化硅制成，并且
其中所述第五绝缘膜由氧化硅制成。
8.根据权利要求1所述的制造半导体器件的方法，
其中所述第三绝缘膜和所述第五绝缘膜的每个带隙大于所述第四绝缘膜的带隙。
9.根据权利要求1所述的制造半导体器件的方法，还包括：
(e)在所述(d)之后，在所述半导体衬底中形成用于所述存储器元件的源极或漏极的半导体区域。
10.一种制造半导体器件的方法，所述半导体器件具有非易失性存储器的存储器元件，包括：
(a)制备半导体衬底；
(b)经由包含金属元素的第一绝缘膜在所述半导体衬底上形成用于所述存储器元件的第一栅极电极；
(c)在所述(b)之后，在所述第一栅极电极的侧表面上形成侧壁绝缘膜；以及
(d)在所述(c)之后，经由第二绝缘膜在所述半导体衬底上形成用于所述存储器元件的第二栅极电极，
其中，在所述(d)中，所述第二栅极电极被形成为经由所述第二绝缘膜与所述第一栅极电极邻近，
其中所述第二绝缘膜包括具有第三绝缘膜、第四绝缘膜和第五绝缘膜的堆叠膜，
其中所述(d)包括：
(d1)通过热氧化处理形成所述第三绝缘膜；
(d2)在所述第三绝缘膜上形成所述第四绝缘膜；以及
(d3)在所述第四绝缘膜上形成所述第五绝缘膜，
其中所述第四绝缘膜是具有电荷累积功能的绝缘膜，以及
其中，在所述(d1)中，位于所述第二栅极电极与所述半导体衬底之间的所述第三绝缘膜由于通过所述热氧化处理对所述半导体衬底的部分进行氧化而形成，并且位于所述第二栅极电极与所述第一栅极电极之间的所述第三绝缘膜通过所述热氧化处理对所述侧壁绝缘膜的部分进行氧化而形成。
11.根据权利要求10所述的制造半导体器件的方法，
其中所述侧壁绝缘膜由氮化硅制成。
12.根据权利要求10所述的制造半导体器件的方法，
其中所述(d2)是在所述侧壁绝缘膜介于所述第三绝缘膜与所述第一栅极电极的所述侧表面之间的状态下执行。
13.根据权利要求10所述的制造半导体器件的方法，
其中，在所述(c)中，所述侧壁绝缘膜被形成为覆盖所述第一绝缘膜的所述侧表面。
14.根据权利要求10所述的制造半导体器件的方法，
其中所述(d1)中的所述热氧化处理是ISSG氧化工艺。
15.根据权利要求10所述的制造半导体器件的方法，
其中所述第一绝缘膜包含铪、铝或锆。
16.根据权利要求10所述的制造半导体器件的方法，
其中所述第三绝缘膜由氧化硅制成，
所述第四绝缘膜由氮化硅制成，
所述第五绝缘膜由氧化硅制成。
17.根据权利要求10所述的制造半导体器件的方法，
其中所述第三绝缘膜和所述第五绝缘膜的每个带隙大于所述第四绝缘膜的带隙。
18.根据权利要求10所述的制造半导体器件的方法，还包括：
(e)在所述(d)之后，在所述半导体衬底中形成用于所述存储器元件的源极或漏极的半导体区域。
CN202310031450.6A 2022-02-23 2023-01-10 制造半导体器件的方法 Pending CN116648066A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/678,460 US11978772B2 (en) 2022-02-23 2022-02-23 Method of manufacturing semiconductor device
US17/678,460 2022-02-23

Publications (1)

Publication Number Publication Date
CN116648066A true CN116648066A (zh) 2023-08-25

Family

ID=87574928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310031450.6A Pending CN116648066A (zh) 2022-02-23 2023-01-10 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US11978772B2 (zh)
CN (1) CN116648066A (zh)
TW (1) TW202335192A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142494B2 (ja) 2006-08-03 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5985293B2 (ja) * 2011-10-04 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20230268400A1 (en) 2023-08-24
US11978772B2 (en) 2024-05-07
TW202335192A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
CN107507864B (zh) 半导体器件及其制造方法
TWI591723B (zh) 半導體裝置及其製造方法
TWI458101B (zh) 非揮發性半導體裝置
JP4762036B2 (ja) 半導体装置
US8482053B2 (en) Nonvolatile semiconductor memory device with high-K insulating film
JP5781733B2 (ja) 不揮発性メモリセル及びその製造方法
JP2012114269A (ja) 半導体装置および半導体装置の製造方法
CN108231561B (zh) 半导体装置的制造方法和半导体装置
JP2004165553A (ja) 半導体記憶装置
US20070269972A1 (en) Method of manufacturing a semiconductor device
US10446569B2 (en) Semiconductor device and manufacturing method thereof
JP6998267B2 (ja) 半導体装置およびその製造方法
US11133422B2 (en) Method for manufacturing a semiconductor device
US8497184B2 (en) Method for manufacturing semiconductor device
JP5232425B2 (ja) 不揮発性半導体記憶装置およびその製造方法
TWI822805B (zh) 半導體元件及其製造方法
KR20100080243A (ko) 반도체 소자 및 그 제조 방법
JP5937172B2 (ja) 半導体装置および半導体装置の製造方法
US11978772B2 (en) Method of manufacturing semiconductor device
US10483273B2 (en) Method of manufacturing semiconductor device
KR20060089530A (ko) 하프 리세스된 부유게이트를 갖는 플래쉬 메모리 셀 및 그제조방법
US20220157999A1 (en) Semiconductor device
US20220157964A1 (en) Semiconductor device
US20160247931A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication