JP2008091917A - バルブ型埋め込みチャネルを備えた半導体素子及びその製造方法 - Google Patents
バルブ型埋め込みチャネルを備えた半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2008091917A JP2008091917A JP2007254779A JP2007254779A JP2008091917A JP 2008091917 A JP2008091917 A JP 2008091917A JP 2007254779 A JP2007254779 A JP 2007254779A JP 2007254779 A JP2007254779 A JP 2007254779A JP 2008091917 A JP2008091917 A JP 2008091917A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- gate conductive
- valve
- thickness
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000007789 gas Substances 0.000 claims description 92
- 238000010438 heat treatment Methods 0.000 claims description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 26
- 230000008021 deposition Effects 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 17
- 238000010926 purge Methods 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 10
- 239000011261 inert gas Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 2
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 claims description 2
- 238000005108 dry cleaning Methods 0.000 claims 1
- 239000011800 void material Substances 0.000 abstract description 31
- 230000015572 biosynthetic process Effects 0.000 description 26
- 125000006850 spacer group Chemical group 0.000 description 23
- 238000005530 etching Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000011065 in-situ storage Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- IJKVHSBPTUYDLN-UHFFFAOYSA-N dihydroxy(oxo)silane Chemical compound O[Si](O)=O IJKVHSBPTUYDLN-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】ゲート電極として用いられる導電膜を形成する際、ボールパターンの内部に発生するボイドの成長及び移動を阻止し得るバルブ型埋め込みチャネルを備えた半導体素子及びその製造方法を提供すること。
【解決手段】半導体素子の製造方法は、基板にバルブ型埋め込み領域（２４、２６）を形成するステップと、バルブ型埋め込み領域（２４、２６）の形成された基板（２１Ｂ）の上にゲート絶縁膜（２７）を形成するステップと、ゲート絶縁膜（２７）の上に２つの以上の導電膜からなり、これらの導電膜の間に不連続界面（３０）を有するゲート導電膜（２８Ａ、２９）を形成して、バルブ型埋め込み領域（２４、２６）を埋め込むステップとを含む。
【選択図】図４Ｉ
【解決手段】半導体素子の製造方法は、基板にバルブ型埋め込み領域（２４、２６）を形成するステップと、バルブ型埋め込み領域（２４、２６）の形成された基板（２１Ｂ）の上にゲート絶縁膜（２７）を形成するステップと、ゲート絶縁膜（２７）の上に２つの以上の導電膜からなり、これらの導電膜の間に不連続界面（３０）を有するゲート導電膜（２８Ａ、２９）を形成して、バルブ型埋め込み領域（２４、２６）を埋め込むステップとを含む。
【選択図】図４Ｉ
Description
本発明は、半導体素子の製造方法に関し、特にバルブ型埋め込みチャネル（Bulb-type recessed channel）を備えたトランジスタの形成方法に関する。
ＤＲＡＭ素子の集積度が増加するに伴い、１００ｎｍ以下のデザインルールを有するメモリアレイトランジスタ素子が求められる。しかしながら、１００ｎｍ以下のアレイトランジスタの場合、ショートチャネル効果によって、極めて低いしきい値電圧特性を示す。これにより、データ保持時間が次第に減少する。
このような短所を解決し得る埋め込みチャネルを有するトランジスタが開発された。埋め込みチャネルを有するトランジスタは、既存の平面形態（プレーナ型）のトランジスタとは異なり、非常に長いチャネル長を有することから、非常に長いデータ保持時間特性を示す。
最近では、このような埋め込みチャネルよりもさらに優れたデータ保持時間特性及び電流特性を得るために、埋め込みチャネル長をさらに増大させる方法が提案された。埋め込みチャネル長を増大させるために、埋め込みチャネルのトレンチ下部を、ボール形状になるように追加的なエッチングを行う。それにより、バルブ型埋め込みチャネルが形成される。バルブ型埋め込みチャネルを有するトランジスタをＢＲＣＡＴ（Bulb type Recessed Channel Array Transistor）という。
図１は、従来の技術に係るバルブ型埋め込みチャネルを備えたトランジスタの形成方法を簡略に示す図である。
図１に示すように、半導体基板１１にトレンチパターン１２Ａとボールパターン１２Ｂとからなるバルブ型埋め込み領域を形成する。
バルブ型埋め込み領域及び基板１１の表面の上にゲート絶縁膜１３を形成する。ゲート絶縁膜１３の上にバルブ型埋め込み領域を満たすゲート電極として用いられるゲート導電膜１４を形成する。ゲート導電膜１４は、一例としてポリシリコンで形成される。
しかしながら、従来の技術のバルブ型埋め込みチャネルを形成するとき、バルブ型埋め込み領域においてボールパターン１２Ｂの幅がトレンチパターン１２Ａの幅より広いため、ゲート導電膜１４を形成する際にボールパターン１２Ｂの内部にゲート導電膜１４が完全に充填されないこともある。その場合、結果的にボールパターン１２Ｂの内部の中央にボイド（符号Ｖで示す）が形成され得る。
後続の高温の熱処理によりゲート導電膜１４が再結晶化されるに伴い、ボイドＶがゲート絶縁膜１３の方に動き得る。従って、ボイドＶは、ゲート絶縁膜１３の上にゲート導電膜１４が存在しない空間を形成する原因になり得る。
図２Ａは、後続の高温の熱処理を行った後のボイドの動きを示す断面図であり、図２Ｂは、後続の高温の熱処理を行った後のボイドが動いた結果を示す電子顕微鏡（ＴＥＭ）写真である。ここで、高温の熱処理は、約６５０℃から約１０５０℃までの範囲の温度で行われた。ゲート導電膜１４には、ポリシリコンを使用した。ボイドは、この高温の熱処理の進行中にボールパターン１２Ｂの中央から前記ゲート絶縁膜１３の界面へ移動する。したがって、ボイドＶは、ゲート絶縁膜１３と接触し得る。
後続の高温の熱処理時にゲート導電膜の内部に平衡状態で溶けている空孔（vacancy）がボールパターン内部の中央に位置するボイドを成長及び移動させるため、ボイドが動く。ここで、空孔は、結晶格子から原子が抜けている格子欠陥である。
そこで、本発明は、上述の問題を解決するためになされたものであって、その目的は、ゲート電極として用いられる導電膜を形成する際、ボールパターンの内部に発生するボイドの成長及び移動を阻止し得るバルブ型埋め込みチャネルを備えた半導体素子及びその製造方法を提供することにある。
上記の目的を達成すべく、本発明の第１の半導体素子の製造方法は、基板にバルブ型埋め込み領域を形成するステップと、該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成するステップと、該ゲート絶縁膜の上に２つの以上の導電膜からなり、これらの導電膜の間に不連続界面を有するゲート導電膜を形成して、前記バルブ型埋め込み領域を埋め込むステップとを含むことを特徴とする。
そして、本発明の半導体素子は、基板と、該基板に形成されたバルブ型埋め込み領域と、該バルブ型埋め込み領域及び基板の表面の上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上で前記バルブ型埋め込み領域の内部を埋め込むように形成され、２つ以上の導電膜からなっており、これらの導電膜の間に不連続界面が存在するゲート導電膜とを含むことを特徴とする。
また、本発明の第２の半導体素子の製造方法は、基板にバルブ型埋め込み領域を形成するステップと、該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成するステップと、該ゲート絶縁膜の上に第１厚さを有する第１ゲート導電膜を形成するステップと、該第１厚さを有する該第１ゲート導電膜に対して熱処理を行うステップと、熱処理された該第１厚さを有する該第１ゲート導電膜の上に、前記バルブ型埋め込み領域を埋め込む第２厚さを有する第２ゲート導電膜を形成するステップとを含み、前記第２ゲート導電膜が、前記バルブ型埋め込み領域を満たし、前記第１ゲート導電膜と前記第２ゲート導電膜との間に不連続界面を有することを特徴とする。
また、上記の目的を達成すべく、本発明の第３の半導体素子の製造方法は、基板にバルブ型埋め込み領域を形成するステップと、該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成するステップと、該ゲート絶縁膜の上にソースガスを供給して、第１厚さを有する第１ゲート導電膜を蒸着するステップと、前記ソースガスの供給を一時的に中止するステップと、前記ソースガスを再び供給して、第２厚さを有する第２ゲート導電膜を連続して蒸着するステップとを含み、前記第２ゲート導電膜が、前記バルブ型埋め込み領域を満たし、前記第１ゲート導電膜と前記第２ゲート導電膜との間に不連続界面を有することを特徴とする。
前記第１ゲート導電膜及び第２ゲート導電膜は、シリコン混合ガスからなるソースガスを利用してシリコン膜で形成される。前記シリコン膜は、結晶質膜又は非晶質膜である。
前記ソースガスの供給時にドーピングガスとパースガスは同時に供給される。
一実施形態によれば、前記ソースガスの供給が一時的に中止されるとき、前記ドーピングガスの供給は一時的に中止され、パージガスの供給は続けられる。
他の実施形態によれば、前記ソースガスの供給が一時的に中止されるとき、ドーピングガス及びパージガスの供給は続けられる。
本発明によれば、ゲート電極として用いられるゲート導電膜の蒸着途中に空孔を外方拡散させることができ、バルブ型埋め込み領域の内部に不連続界面を形成する熱処理を行うか、又は蒸着途中にソースガスの供給を一時的に中止することによって、後続の熱処理時にバルブ型埋め込み領域の内部にボイドが発生してもそのボイドの成長及び移動を阻止して、信頼性に優れた素子を製造することができる。
以下、本発明が属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるように詳細に説明するために、本発明の最も好ましい実施形態を、添付図面を参照して説明する。
後述の実施形態において、バルブ型埋め込みパターンの内部に埋め込まれるゲート導電膜物質でシリコン膜を蒸着するとき、蒸着途中に熱処理を行うか（第１の実施形態）又は蒸着途中にソースガスの供給を一時的に中止することによって（第２の実施形態）、シリコン膜内に不連続界面を形成する。このように、不連続界面を形成すれば、バルブ型埋め込みパターンの内部を埋め込むゲート導電膜を蒸着する際にボイドが発生しても、後続の高温の熱処理によりボイドが成長及び移動するのを阻止することができる。
（第１の実施形態）
図３は、本発明の第１の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子（トランジスタ）の構造を示す断面図である。バルブ型埋め込みチャネルを備えた半導体素子は、等方性エッチング（Isotropic etch）された基板２１Ｂ、等方性エッチングされた基板２１Ｂの上に形成されたトレンチパターン２４とボールパターン２６とからなるバルブ型埋め込み領域、バルブ型埋め込み領域及び等方性エッチングされた基板２１Ｂの表面の上に形成されたゲート絶縁膜２７、ゲート絶縁膜２７の上に形成された空孔が除去された第１ゲート導電膜２８Ａを備えている。後続の高温の熱処理により、第１ゲート導電膜２８（図４Ｇを参照）の空孔が除去される。空孔が除去された第１ゲート導電膜２８Ａの上でバルブ型埋め込み領域の内部を満たすように形成された第２ゲート導電膜２９を、さらに備える。
（第１の実施形態）
図３は、本発明の第１の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子（トランジスタ）の構造を示す断面図である。バルブ型埋め込みチャネルを備えた半導体素子は、等方性エッチング（Isotropic etch）された基板２１Ｂ、等方性エッチングされた基板２１Ｂの上に形成されたトレンチパターン２４とボールパターン２６とからなるバルブ型埋め込み領域、バルブ型埋め込み領域及び等方性エッチングされた基板２１Ｂの表面の上に形成されたゲート絶縁膜２７、ゲート絶縁膜２７の上に形成された空孔が除去された第１ゲート導電膜２８Ａを備えている。後続の高温の熱処理により、第１ゲート導電膜２８（図４Ｇを参照）の空孔が除去される。空孔が除去された第１ゲート導電膜２８Ａの上でバルブ型埋め込み領域の内部を満たすように形成された第２ゲート導電膜２９を、さらに備える。
詳細に説明すると、第１ゲート導電膜２８及び第２ゲート導電膜２９は、シリコン膜である。シリコン膜は、後続工程により不純物がドーピングされ得、又はインサイチュー（In-situ）でドーピングされ得る。ここで、不純物は、リン（Ｐ）又はボロン（Ｂ）であり、そのドーピング濃度は、約１×１０１９ａｔｏｍｓ／ｃｍ３から約５×１０２０ａｔｏｍｓ／ｃｍ３までの範囲である。第１ゲート導電膜２８が有する第１厚さと第２ゲート導電膜２９が有する第２厚さとの総厚は、バルブ型埋め込み領域の入り口を十分に塞ぐことができる厚さである。第１ゲート導電膜２８が有する第１厚さは、バルブ型埋め込み領域の入り口の幅の半分よりも小さい値を有する。したがって、第１厚さを有する第１ゲート導電膜２８を形成するとき、バルブ型埋め込み領域の内部でボイドを形成しない。
また、第１ゲート導電膜２８の空孔は、炉内で熱処理により除去される。このときの熱処理は、約６００℃から約１２００℃までの温度範囲であり、約１０ｍＴｏｒｒ以下の低い圧力又は７６０ｍＴｏｒｒ程度の常圧で行われる。そして、熱処理時の雰囲気は、不活性ガス雰囲気又は酸化ガス雰囲気下で行われる。例えば、不活性ガスは、窒素（Ｎ２）又はアルゴン（Ａｒ）を含み、酸化ガスは、酸素（Ｏ２）又はオゾン（Ｏ３）を含む。
ゲート電極を形成する空孔が除去された第１ゲート導電膜２８Ａと第２導電膜２９は、実質的に同じ物質である。しかしながら、第１ゲート導電膜２８に熱処理が行われたため、第１ゲート導電膜２８に存在していた空孔が除去され得るので、空孔が除去された第１ゲート導電膜２８Ａと第２ゲート導電膜２９との間に不連続界面３０が形成される。これにより、たとえ第２ゲート導電膜２９を蒸着する際にボイドが発生しても、後続の熱処理によりボイドが成長及び移動するのを阻止することができる。
図４Ａ〜図４Ｉは、本発明の第１の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子（トランジスタ）の形成方法を工程順に示す断面図である。
図４Ａに示すように、素子分離膜（図示せず）が形成された基板２１の上にハードマスク２２を形成する。ここで、基板２１は、シリコン基板である。そして、ハードマスク２２は、後続のバルブ型埋め込みチャネルのためのエッチング時に用いられる。ハードマスク２２には、シリコン酸化膜（ＳｉＯ２）のような誘電層が含まれる。ハードマスク２２の上にマスクパターン２３を形成する。マスクパターン２３には、感光膜パターンが含まれる。
図４Ｂに示すように、マスクパターン２３をエッチングマスクとしてハードマスク２２をエッチングする。ハードマスク２２のエッチング後に露出した基板２１は、バルブ型埋め込みチャネルのトレンチパターン２４を形成するためにエッチングされる。このとき、トレンチパターン２４は、約１００Åから約２００Åまでの範囲の幅を有している。
トレンチパターン２４の形成後にマスクパターン２３は除去され得る。符号２１Ａと２２Ａとは、それぞれエッチングされた状態の基板２１と残留するハードマスクパターン２２Ａを意味する。
図４Ｃに示すように、トレンチパターン２４と残留するハードマスク２２Ａを含む全面にスペーサ誘電層２５を形成する。スペーサ誘電層２５は、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）及びシリコン酸化窒化膜（ＳｉＯＮ）、並びにそれらの組み合わせからなる群の中から選択される。スペーサ誘電層２５は、約３０Åから約１５０Åの範囲の厚さを有する。
図４Ｄに示すように、スペーサ誘電層２５の一部をエッチングして、トレンチパターン２４の側壁と残留するハードマスクパターン２２Ａの上にスペーサ誘電層２５Ａを残留させる（エッチングされた後に残留するスペーサ誘電層を２５Ａで表す）。スペーサ誘電層２５は、エッチバック（Etch back）を利用して垂直にエッチングされる。したがって、エッチバック後に残留するハードマスクパターン２２Ａの上部とトレンチパターン２４の底とが露出し、エッチングされたスペーサ誘電層２５Ａは、トレンチパターン２４の側壁と残留するハードマスクパターン２２Ａの上に残留する。一方、スペーサ誘電層２５のエッチバック時に残留するハードマスクパターン２２Ａが一部除去され得る。
図４Ｅに示すように、露出したトレンチパターン２４の底を等方性エッチング２６Ａして球状のボールパターン２６を形成する。等方性エッチング２６Ａは、テトラフルオロメタン（四フッ化炭素；ＣＦ４）、Ｏ２プラズマを利用して行われる。符号２１Ｂは、等方性のエッチングされた状態の基板を表す。
図４Ｆに示すように、エッチングされたスペーサ誘電層２５Ａ及び残留するハードマスクパターン２２Ａは、ウェット洗浄により除去される。このとき、エッチングされたスペーサ誘電層２５Ａと残留するハードマスクパターン２２Ａとが酸化膜物質の場合には、フッ酸（ＨＦ）を含む溶液を使用して除去し、窒化膜物質の場合には、リン酸（Ｈ３ＰＯ４）を含む溶液を使用して除去する。
前記ウェット洗浄後、トレンチパターン２４とボールパターン２６とからなるバルブ型埋め込み領域が形成される。ボールパターン２６の幅は、トレンチパターン２４の幅より広い。
図４Ｇに示すように、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、シリコン酸化物（ＳｉＯ２）、シリコン酸窒化物（ＳｉＯＮ）、シリコン窒化物（Ｓｉ３Ｎ４）、ハフニウムシリケート（Hf-silicate）及びハフニウムシリオキシナイトライド（Ｈｆ−ＳｉＯＮ）からなる群の中から選択される少なくともいずれか一つの物質で形成される。
次に、一定厚を有した第１ゲート導電膜２８を絶縁膜２７の上に形成する。このとき、第１ゲート導電膜２８は、バルブ型埋め込み領域の入り口であるトレンチパターン２４を閉鎖しない厚さに形成される。したがって、ボイドが形成されないこともある。
好ましくは、第１ゲート導電膜２８は、シリコン膜を含む。シリコン膜は、約４５０℃から６５０℃の範囲の蒸着温度で形成される。シリコン膜は、非晶質又は結晶質構造で形成される。また、シリコン膜は、不純物が後続の工程でドーピングされるか、インサイチューで不純物がドーピングされ得る。不純物は、リン（Ｐ）又はボロン（Ｂ）であり、不純物のドーピング濃度は、約１×１０１９ａｔｏｍｓ／ｃｍ３から約５×１０２０ａｔｏｍｓ／ｃｍ３までの範囲である。
図４Ｈに示すように、第１ゲート導電膜２８の内部に平衡状態で溶けている空孔を外方拡散（out diffusion）させるために熱処理を行う。このとき、熱処理は、炉で約６００℃から約１２００℃までの範囲の温度で１０ｍＴｏｒｒ以下の圧力又は大気圧、すなわち、７６０ｍＴｏｒｒで行う。熱処理時に非活性ガス雰囲気又は酸化ガス雰囲気下で行う。例えば、不活性ガスは、Ｎ２ガス又はＡｒガスであり、酸化ガスは、Ｏ２ガス又はＯ３ガスである。
したがって、熱処理により空孔が除去された第１ゲート導電膜２８Ａが形成される。一方、空孔を除去するための熱処理時の温度は、少なくとも第１ゲート導電膜２８及び後続の第２ゲート導電膜２９が形成される時の温度よりも高く設定する。
熱処理の進行時に絶縁物質が形成されるとき、熱処理後に絶縁物質を除去するためにさらに洗浄を行う。このとき、洗浄処理は、ウェットエッチング又はドライエッチングで行う。一方、洗浄は、空孔が除去された第１ゲート導電膜２８Ａの上に絶縁物質が生成されない場合には省略することもできる。
図４Ｉに示すように、空孔が除去された第１ゲート導電膜２８Ａの上にバルブ型埋め込み領域を満たすまで、全面に第２ゲート導電膜２９を形成する。
好ましくは、第２ゲート導電膜２９は、空孔が除去された第１ゲート導電膜２８Ａと同様にシリコン膜である。シリコン膜は、約４５０℃から６５０℃の範囲の蒸着温度で形成される。シリコン膜は、非晶質又は結晶質構造で形成される。また、シリコン膜は、不純物が後続の工程でドーピングされるか、又はインサイチューで不純物がドーピングされ得る。不純物は、リン（Ｐ）又はボロン（Ｂ）であり、不純物のドーピング濃度は、約１×１０１９ａｔｏｍｓ／ｃｍ３から約５×１０２０ａｔｏｍｓ／ｃｍ３までの範囲である。
説明の便宜上、第１ゲート導電膜２８と第２ゲート導電膜２９とに区分したが、第１の実施形態では、ゲート導電膜を一定厚の分離された２つのゲート導電膜として形成する。分離された２つのゲート導電膜の形成の間に熱処理を行うことによって、後続の熱処理を行うときに引き起こされ得るボイドの成長及び移動を阻止することができる。ゲート導電膜が２つのステップにより形成されるとき、最初のステップで形成された第１ゲート導電膜２８の厚さは、総厚の半分に限定されることはない。第１ゲート導電膜２８は、ボイドが発生しない厚さに形成されればよい。
上述の本発明の第１の実施形態によれば、第１ゲート導電膜２８の蒸着後に熱処理を行って、第１ゲート導電膜２８に存在している空孔を外方拡散させることによって、第２ゲート導電膜２９の蒸着の際にボイドＶが発生したとしても、後続の熱処理によりボイドが成長及び移動するのを阻止できる。また、第１ゲート導電膜２８の蒸着後に熱処理を行うことにより、空孔が除去された第１ゲート導電膜２８Ａと第２ゲート導電膜２９との界面には、不連続界面３０が形成される。不連続界面３０もまた、後続の熱処理により引き起こされ得るボイドの成長及び移動を阻止する。
（第２の実施形態）
図５は、本発明の第２の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子（トランジスタ）の構造を示す図である。バルブ型埋め込みチャネルを備えた半導体素子は、等方性エッチングされた基板３１Ｂ、等方性エッチングされた基板３１Ｂの上に形成されたトレンチパターン３４とボールパターン３６とからなるバルブ型埋め込み領域、バルブ型埋め込み領域及び等方性エッチングされた基板３１Ｂの表面の上に形成されたゲート絶縁膜３７、ゲート絶縁膜３７の上に形成された空孔が除去された第１ゲート導電膜３８Ａ、及び空孔が除去された第１ゲート導電膜３８Ａの上でバルブ型埋め込みパターンの内部を満たすように形成された第２ゲート導電膜３９を含む。好ましくは、第１ゲート導電膜２８及び第２ゲート導電膜２９はシリコン膜であり、このシリコン膜には不純物がドーピングされている。ここで、不純物は、リン（Ｐ）又はボロン（Ｂ）であり、そのドーピング濃度は、約１×１０１９ａｔｏｍｓ／ｃｍ３から約５×１０２０ａｔｏｍｓ／ｃｍ３までの範囲を有する。
（第２の実施形態）
図５は、本発明の第２の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子（トランジスタ）の構造を示す図である。バルブ型埋め込みチャネルを備えた半導体素子は、等方性エッチングされた基板３１Ｂ、等方性エッチングされた基板３１Ｂの上に形成されたトレンチパターン３４とボールパターン３６とからなるバルブ型埋め込み領域、バルブ型埋め込み領域及び等方性エッチングされた基板３１Ｂの表面の上に形成されたゲート絶縁膜３７、ゲート絶縁膜３７の上に形成された空孔が除去された第１ゲート導電膜３８Ａ、及び空孔が除去された第１ゲート導電膜３８Ａの上でバルブ型埋め込みパターンの内部を満たすように形成された第２ゲート導電膜３９を含む。好ましくは、第１ゲート導電膜２８及び第２ゲート導電膜２９はシリコン膜であり、このシリコン膜には不純物がドーピングされている。ここで、不純物は、リン（Ｐ）又はボロン（Ｂ）であり、そのドーピング濃度は、約１×１０１９ａｔｏｍｓ／ｃｍ３から約５×１０２０ａｔｏｍｓ／ｃｍ３までの範囲を有する。
不連続界面４０は、空孔が除去された第１ゲート導電膜３８Ａと第２ゲート導電膜３９との間に形成される。不連続界面４０は、第１ゲート導電膜３８（図６Ｇ参照）と第２ゲート導電膜３９の蒸着途中にソースガスの供給を一時的に中止させることによって得ることができる。ソースガスの供給の中止時にも蒸着温度を一定に維持しているので、このような蒸着温度により第１の実施形態のように第１ゲート導電膜３８に熱処理の効果が発生する。熱処理の効果は、好ましくは第１の実施形態で示したものと同様である。
空孔が除去された第１ゲート導電膜３８Ａが有する第１厚さと第２ゲート導電膜３９が有する第２厚さとの総厚は、バルブ型埋め込み領域の入り口を十分に塞ぐことができる厚さである。空孔が除去された第１ゲート導電膜２８Ａの第１厚さは、バルブ型埋め込み領域の入り口の幅の半分よりも小さな厚さを有する。したがって、第１厚さを有する空孔が除去された第１ゲート導電膜３８Ａを形成するとき、バルブ型埋め込み領域の内部でボイドが形成されない。
ゲート電極をなす空孔が除去された第１ゲート導電膜３８Ａと第２ゲート導電膜３９は、好ましくは同一物質で形成され、また第１ゲート導電膜３８と第２ゲート導電膜３９との間に不連続界面４０が生じる。したがって、第２ゲート導電膜３９を形成する際にボイドが発生しても、後続の熱処理により引き起こされるボイドの成長及び移動を阻止することができる。
ソースガスの供給を一時的に中止させる方法と、このような方法により不連続界面を形成する具体的な方法については後述する。
図６Ａ〜図６Ｈは、本発明の第２の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子（トランジスタ）の形成方法を工程順に示す断面図である。
図６Ａに示すように、素子分離膜（図示せず）を含む基板３１の上にハードマスク３２を形成する。ハードマスク３２は、後続のバルブ型埋め込みチャネルのためのエッチング時に用いられ得る。ハードマスク３２は、シリコン酸化膜（ＳｉＯ２）のような誘電層で形成する。ハードマスク３２の上にマスクパターン３３を形成する。マスクパターン３３には、感光膜パターンが含まれる。
図６Ｂに示すように、マスクパターン３３をエッチングバリアとしてハードマスク３２をエッチングする。ハードマスク３２のエッチング後に露出した基板３１を一定の深さにエッチングして、バルブ型埋め込みチャネルのトレンチパターン３４を形成する。トレンチパターン３４の幅は、約１００Åから約２００Åの範囲を有する。
トレンチパターン３４の形成後にマスクパターン３３が残留していなくてもよく、そのときには、ハードマスクパターン３２Ａがエッチングバリアとしての機能を果たす。符号３１Ａは、エッチングされた状態の基板３１Ａを意味する。
図６Ｃに示すように、残留するハードマスクパターン３２Ａとトレンチパターン３４とを含んだ全面にスペーサ誘電層３５を形成する。スペーサ誘電層３５は、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）及びシリコン酸化窒化膜（ＳｉＯＮ）からなる群の中から選択される少なくともいずれか一つの膜である。スペーサ誘電層３５の厚さは、約３０Åから約１５０Åの範囲を有する。
図６Ｄに示すように、スペーサ誘電層３５の一部をエッチングしてトレンチパターン３４の側壁にスペーサ誘電層３５Ａを残留させる（エッチングされた後に残留するスペーサ誘電層を３５Ａで表す）。このとき、スペーサ誘電層３５は、エッチバックを利用して垂直にエッチングされる。したがって、エッチバックにより残留するハードマスクパターン３２Ａの上部とトレンチパターン３４の底が露出し、エッチングされたスペーサ誘電層３５Ａは、トレンチパターン３４の側壁に残留する。一方、スペーサ誘電層３５のエッチバック時に残留するハードマスクパターン３２Ａの一部が除去され得る。
図６Ｅに示すように、露出したトレンチパターン３４の底を等方性エッチング２６Ａしてボールパターン３６を形成する。等方性エッチング３６Ａは、テトラフルオロメタン（ＣＦ４）とＯ２プラズマとを利用して行われる。符号３１Ｂは、等方性エッチングされた状態の基板３１Ｂを意味する。
図６Ｆに示すように、エッチングされたスペーサ誘電層３５Ａ及び残留するハードマスクパターン３２Ａを、ウェット洗浄を利用して除去する。このとき、エッチングされたスペーサ誘電層３５Ａと残留するハードマスクパターン３２Ａが酸化物質の場合には、フッ酸（ＨＦ）を含む溶液を使用して除去し、窒化物質の場合には、リン酸（Ｈ３ＰＯ４）を含む溶液を使用して除去する。
ウェット洗浄後、トレンチパターン３４とボールパターン３６とからなるバルブ型埋め込み領域が形成される。ボールパターン３６の幅は、トレンチパターン３４の幅に比べて広い。
図６Ｇに示すように、ゲート絶縁膜３７をバルブ型埋め込み領域の表面と等方性エッチングされた基板３１Ｂの上に形成する。ゲート絶縁膜３７は、シリコン酸化物（ＳｉＯ２）、シリコン酸窒化物（ＳｉＯＮ）、シリコン窒化物（Ｓｉ３Ｎ４）、ハフニウムシリケート及びハフニウムシリオキシナイトライドからなる群の中から選択される少なくともいずれか一つの物質で形成される。
次に、所定厚の第１ゲート導電膜３８を形成する。このとき、第１ゲート導電膜３８は、バルブ型埋め込み領域の入り口のトレンチパターン３４を完全には満たさない厚さに形成することによって、ボイドのない形態となる。すなわち、トレンチパターン３４を完全には満たさない厚さに蒸着すると、ボールパターン３６の内部でボイドが形成されない。好ましくは、第１ゲート導電膜３８の蒸着厚は、トレンチパターン３４の入り口の幅の半分よりも小さな厚さを有する。
好ましくは、第１ゲート導電膜３８はシリコン膜であり、シリコン膜の蒸着温度は４５０〜６５０℃の範囲であり、非晶質又は結晶質構造に蒸着する。そして、シリコン膜は、不純物がドーピングされなくても、インサイチューで不純物がドーピングされてもよい。ここで、不純物は、リン（Ｐ）又はボロン（Ｂ）であり、そのドーピング濃度は、約１×１０１９ａｔｏｍｓ／ｃｍ３から約５×１０２０ａｔｏｍｓ／ｃｍ３までの範囲である。
好ましくは、第１ゲート導電膜３８は、パージガス供給、ソースガス供給及びドーピングガスの供給により形成される。
図６Ｈに示すように、空孔が除去された第１ゲート導電膜３８Ａの上にバルブ型埋め込み領域を満たすまで全面に第２ゲート導電膜３９を蒸着する。
好ましくは、第２ゲート導電膜３９は、第１ゲート導電膜３８と同じ物質で形成される。例えば、第２ゲート導電膜３９は、シリコン膜であり、シリコン膜は、約４５０℃から６５０℃の範囲の蒸着温度で形成される。シリコン膜は、非晶質又は結晶質構造に形成される。そして、シリコン膜は、不純物が後続の工程でドーピングされるか、インサイチューで不純物がドーピングされ得る。ここで、不純物は、リン（Ｐ）又はボロン（Ｂ）であり、不純物のドーピング濃度は、約１×１０１９ａｔｏｍｓ／ｃｍ３から約５×１０２０ａｔｏｍｓ／ｃｍ３までの範囲である。
本発明の第２の実施形態は、ゲート導電膜を、一定の厚さを有した分離された２つのゲート導電膜に分けて形成する。分離された２つのゲート導電膜の蒸着途中に導電膜の形成に利用されるソースガスの供給を一時的に中止させる。２つのステップでゲート導電膜を形成するとき、第１ステップで形成される第１ゲート導電膜の厚さは、総厚の半分に限定されない。第１ゲート導電膜は、ボイドが発生しない厚さに形成されればよい。
好ましくは、第２ゲート導電膜３９の形成は、第１ゲート導電膜３８の形成と同様に行われる。しかしながら、蒸着途中に第１ゲート導電膜３８に対して熱処理効果を与え、かつ同時に第１ゲート導電膜３８と第２ゲート導電膜３９との間に不連続界面４０を形成するために、ソースガスの供給を一時的に中止する。
図６Ｇ及び図６Ｈを参照して、本発明の第２の実施形態に係る空孔が除去された第１ゲート導電膜３８Ａと第２ゲート導電膜３９の形成方法について詳細に説明する。
ゲート絶縁膜３７が形成された基板３１をチャンバー内部にロードする。その後、チャンバー内部は、第１ゲート導電膜３８が蒸着され得る温度に上昇される。例えば、チャンバー内部の温度は、４５０℃〜６５０℃に上昇され得る。チャンバー内部の温度は、第２ゲート導電膜３９が形成されるまで維持される。チャンバー内部の温度を上昇させると同時に、チャンバー内部にソースガスを一定時間供給する。ソースガスは、シリコン化合物ガスであり、一例として、シリコン化合物ガスはシラン（ＳｉＨ４）ガスである。これにより、第１ゲート導電膜３８が形成される。一方、ソースガス供給と同時にパージガス及びドーピングガスを同時に供給できる。パージガスは、反応副生成物を除去する役割を果たし、ドーピングガスは、シリコン膜に不純物をインサイチューでドーピングさせる役割を果たす。また、パージガスは、基板のロード前にチャンバー内部に供給され蒸着雰囲気を形成する機能を果たす。ソースガスの供給時には、パージガスの供給量が一時的に減少され得る。
第１ゲート導電膜３８を蒸着した後には、ソースガスの供給を一定時間の間だけ一時的に中止させる。すなわち、第１ゲート導電膜３８を蒸着するチャンバー内部にソースガスの供給を一時的に中止させることによって、第１ゲート導電膜３８の蒸着が中止される。そうして、約４５０℃から６５０℃の範囲のチャンバー内部の温度により第１ゲート導電膜３８が熱処理される効果を得ることができる。
一時的にソースガスの供給を中止した後に、第２ゲート導電膜３９を蒸着するために再びソースガスを供給する。第２ゲート導電膜３９の蒸着は、チャンバー内部にソースガスを再び供給することによって行われる。ゲート導電膜をなす空孔が除去された第１ゲート導電膜３８Ａと第２ゲート導電膜３９とは、好ましくは同じ物質で形成される。
ソースガスの供給を一時的に中止した後に再びソースガスを供給して第２ゲート導電膜３９を蒸着するので、空孔が除去された第１ゲート導電膜３８Ａと第２ゲート導電膜３９との間には不連続界面４０が存在するようになる。第１ゲート導電膜３８の蒸着後に熱処理が行われるため、ゲート導電膜の内部に不連続界面４０が形成される。
本発明の第２の実施形態によれば、第１ゲート導電膜３８の形成後の一時的なソースガスの供給中止により、第１ゲート導電膜３８に熱処理の効果が発生して第１ゲート導電膜３８内の空孔が除去される。その結果、第２ゲート導電膜３９を形成する際にボイドＶが発生しても、後続の熱処理により引き起こされるボイドの成長及び移動を阻止することができる。また、一時的にソースガスの供給を中止することによって、空孔が除去された第１ゲート導電膜３８Ａと第２ゲート導電膜３９との間に不連続界面４０が形成され、このような不連続界面４０もボイドＶがゲート絶縁膜３７へ移動するのを阻止する。
図７Ａ及び図７Ｂは、本発明の第２の実施形態に係るソースガスの一時的中止方法を示す図である。
図７Ａは、パージガス、ソースガス及びドーピングガスを供給する場合、ソースガスとドーピングガスとを同時に且つ一時的に供給を中止させる方法を示す。図７Ｂは、パージガス、ソースガス及びドーピングガスを供給する場合、ソースガスの供給のみを一時的に中止させる方法を示す。ここで、パージガスにはＮ２ガスを使用し、ソースガスにはＳｉＨ４ガスを使用し、ドーピングガスにはホスフィン（ＰＨ３）又はジボラン（Ｂ２Ｈ６）ガスを使用する。
図７Ａ及び図７Ｂに示すように、Ｔ１は、バルブ型埋め込み領域を含んでいる基板をロードさせる時間を意味し、Ｔ２は、工程進行のための目標温度に到達するまでチャンバー内部の温度を上げる時間を意味する。Ｔ３は、第１ゲート導電膜３８の形成のための時間を意味し、Ｔ４は、ゲート電極の形成を一時的に中止する時間を意味する。Ｔ５は、第２ゲート導電膜３９を形成する時間を意味し、Ｔ６は、第２ゲート導電膜３９の形成を終了する時間を意味する。Ｔ３は、トレンチパターン３４が閉鎖されないような短い時間を意味し、Ｔ４は、第１ゲート導電膜３８に熱処理効果を十分に与えるような長い時間を意味する。Ｔ５は、トレンチパターン３４とボールパターン３６を含むバルブ型埋め込み領域を十分に満たすような長い時間を意味する。
上述のように、第１ゲート導電膜に対して行なわれる熱処理は十分に提供され、一時的に工程を中止させる時間を調整することにより、第１ゲート導電膜と第２ゲート導電膜との間に不連続界面が形成される。
なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
本発明は、ゲート電極として用いられるゲート導電膜の蒸着途中に空孔を外方拡散させることができ、バルブ型埋め込み領域の内部に不連続界面を形成する熱処理を行うか、又は蒸着途中にソースガスの供給を一時的に中止することによって、後続の熱処理時にバルブ型埋め込み領域の内部にボイドが発生してもそのボイドの成長及び移動を阻止して、信頼性に優れた素子を製造することができるという効果を奏する。
２１、３１ 基板
２１Ａ、３１Ａ エッチングされた状態の基板
２１Ｂ、３１Ｂ 等方向性エッチングされた状態の基板
２２、３２ ハードマスク
２２Ａ、３２Ａ 残留するハードマスクパターン
２３、３３ マスクパターン
２４、３４ トレンチパターン
２５、３５ スペーサ誘電層
２６、３６ ボールパターン
２７、３７ ゲート絶縁膜
２８、３８ 第１ゲート導電膜
２８Ａ、３８Ａ 空孔が除去された第１ゲート導電膜
２９、３９ 第２ゲート導電膜
３０、４０ 不連続界面
２１Ａ、３１Ａ エッチングされた状態の基板
２１Ｂ、３１Ｂ 等方向性エッチングされた状態の基板
２２、３２ ハードマスク
２２Ａ、３２Ａ 残留するハードマスクパターン
２３、３３ マスクパターン
２４、３４ トレンチパターン
２５、３５ スペーサ誘電層
２６、３６ ボールパターン
２７、３７ ゲート絶縁膜
２８、３８ 第１ゲート導電膜
２８Ａ、３８Ａ 空孔が除去された第１ゲート導電膜
２９、３９ 第２ゲート導電膜
３０、４０ 不連続界面
Claims (25)
- 基板にバルブ型埋め込み領域を形成する第１ステップと、
該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成する第２ステップと、
該ゲート絶縁膜の上に２つの以上の導電膜からなり、これらの導電膜の間に不連続界面を有するゲート導電膜を形成して、前記バルブ型埋め込み領域を埋め込む第３ステップと
を含むことを特徴とする半導体素子の製造方法。 - 前記不連続界面を有する前記ゲート導電膜を形成する前記第３ステップが、
該ゲート絶縁膜の上に第１厚さを有する第１ゲート導電膜を形成する第４ステップと、
該第１厚さを有する該第１ゲート導電膜に対して熱処理を行う第５ステップと、
熱処理された前記第１厚さを有する前記第１ゲート導電膜の上に前記バルブ型埋め込み領域を埋め込む第２厚さを有する第２ゲート導電膜を形成する第６ステップと
を含む請求項１に記載の半導体素子の製造方法。 - 前記第５ステップにおける熱処理時の温度が、前記第１厚さ及び第２厚さのゲート導電膜の蒸着温度よりも高く設定されることを特徴とする請求項２に記載の半導体素子の製造方法。
- 前記第５ステップにおける熱処理が、炉内での熱処理であることを特徴とする請求項２に記載の半導体素子の製造方法。
- 前記第５ステップにおける熱処理が、６００℃から１２００℃までの範囲の温度で行われることを特徴とする請求項４に記載の半導体素子の製造方法。
- 前記第５ステップにおける熱処理が、不活性ガスの雰囲気又は酸化雰囲気下で行われることを特徴とする請求項２に記載の半導体素子の製造方法。
- 前記第５ステップにおける熱処理後に洗浄処理をさらに行うことを特徴とする請求項２に記載の半導体素子の製造方法。
- 前記洗浄処理が、ウェット洗浄又はドライ洗浄で行われることを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記不連続界面を有する前記ゲート導電膜を形成する前記第３ステップが、
ソースガスを供給して、第１厚さを有する第１ゲート導電膜を蒸着する第７ステップと、
前記ソースガスの供給を一時的に中止する第８ステップと、
前記ソースガスを再び供給して、第２厚さを有する第２ゲート導電膜を連続して蒸着する第９ステップと
を含むことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記第１厚さの前記第１ゲート導電膜を形成する前記第７ステップ及び前記第２厚さの前記第２ゲート導電膜を蒸着する前記第９ステップが、
同一のチャンバー内部で、同じ蒸着温度で行われることを特徴とする請求項９に記載の半導体素子の製造方法。 - 前記ソースガスの供給を一時的に中止する前記第８ステップにおいて、蒸着温度を一定に維持し続けることを特徴とする請求項９に記載の半導体素子の製造方法。
- 少なくとも前記第７及び第９ステップにおける前記ソースガス供給時に、パージガス及びドーピングガスを同時に供給することを特徴とする請求項９に記載の半導体素子の製造方法。
- 前記ソースガスの供給を一時的に中止する前記第８ステップにおいて、前記ドーピングガスの供給を中止し、前記パージガスを供給し続けることを特徴とする請求項１２に記載の半導体素子の製造方法。
- 前記ソースガスの供給を一時的に中止する前記第８ステップにおいて、前記ドーピングガス及びパージガスを供給し続けることを特徴とする請求項１２に記載の半導体素子の製造方法。
- 前記ドーピングガスが、ホスフィン（ＰＨ３）ガス又はジボラン（Ｂ２Ｈ６）ガスを含むことを特徴とする請求項１２に記載の半導体素子の製造方法。
- 前記蒸着温度が、４５０℃から６５０℃までの範囲内の温度である請求項１１に記載の半導体素子の製造方法。
- 前記第１厚さが、前記バルブ型埋め込み領域の入り口の幅の半分よりも小さな厚さであることを特徴とする請求項９に記載の半導体素子の製造方法。
- 基板と、
該基板に形成されたバルブ型埋め込み領域と、
該バルブ型埋め込み領域及び基板の表面の上に形成されたゲート絶縁膜と、
該ゲート絶縁膜の上で前記バルブ型埋め込み領域の内部を埋め込むように形成され、２つ以上の導電膜からなっており、これらの導電膜の間に不連続界面が存在するゲート導電膜と
を含むことを特徴とする半導体素子。 - 前記ゲート導電膜が、
前記ゲート絶縁膜の上で第１厚さを有して形成された第１ゲート導電膜と、
該第１ゲート導電膜の上で前記バルブ型埋め込み領域の内部を埋め込む第２厚さを有して形成された第２ゲート導電膜と
を含むことを特徴とする請求項１８に記載の半導体素子。 - 前記第１厚さが、前記バルブ型埋め込み領域の入り口の幅の半分よりも小さな厚さであることを特徴とする請求項１９に記載の半導体素子。
- 前記第１ゲート導電膜及び第２ゲート導電膜が、シリコン膜を含むことを特徴とする請求項１９に記載の半導体素子。
- 前記シリコン膜が、不純物のドーピングされたシリコン膜を含むことを特徴とする請求項２１に記載の半導体素子。
- 前記第１ゲート導電膜が、熱処理の行われたシリコン膜を含むことを特徴とする請求項１９に記載の半導体素子。
- 基板にバルブ型埋め込み領域を形成するステップと、
該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成するステップと、
該ゲート絶縁膜の上に第１厚さを有する第１ゲート導電膜を形成するステップと、
該第１厚さを有する該第１ゲート導電膜に対して熱処理を行うステップと、
熱処理された該第１厚さを有する該第１ゲート導電膜の上に、前記バルブ型埋め込み領域を埋め込む第２厚さを有する第２ゲート導電膜を形成するステップと
を含み、
前記第２ゲート導電膜が、前記バルブ型埋め込み領域を満たし、
前記第１ゲート導電膜と前記第２ゲート導電膜との間に不連続界面を有することを特徴とする半導体素子の製造方法半導体素子。 - 基板にバルブ型埋め込み領域を形成するステップと、
該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成するステップと、
該ゲート絶縁膜の上にソースガスを供給して、第１厚さを有する第１ゲート導電膜を蒸着するステップと、
前記ソースガスの供給を一時的に中止するステップと、
前記ソースガスを再び供給して、第２厚さを有する第２ゲート導電膜を連続して蒸着するステップと
を含み、
前記第２ゲート導電膜が、前記バルブ型埋め込み領域を満たし、
前記第１ゲート導電膜と前記第２ゲート導電膜との間に不連続界面を有することを特徴とする半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096359A KR100772715B1 (ko) | 2006-09-29 | 2006-09-29 | 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성방법 |
| KR1020060096523A KR100798775B1 (ko) | 2006-09-29 | 2006-09-29 | 반도체 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008091917A true JP2008091917A (ja) | 2008-04-17 |
Family
ID=39260278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007254779A Pending JP2008091917A (ja) | 2006-09-29 | 2007-09-28 | バルブ型埋め込みチャネルを備えた半導体素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7838364B2 (ja) |
| JP (1) | JP2008091917A (ja) |
| TW (1) | TWI354334B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026931A (ja) * | 2007-07-19 | 2009-02-05 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| WO2013179589A1 (ja) * | 2012-05-31 | 2013-12-05 | 株式会社デンソー | 半導体装置 |
| JP2020150134A (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 成膜方法及び熱処理装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8022472B2 (en) * | 2007-12-04 | 2011-09-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US8685828B2 (en) | 2011-01-14 | 2014-04-01 | Infineon Technologies Ag | Method of forming a capacitor |
| US8318575B2 (en) | 2011-02-07 | 2012-11-27 | Infineon Technologies Ag | Compressive polycrystalline silicon film and method of manufacture thereof |
| KR102181609B1 (ko) | 2014-02-04 | 2020-11-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102433290B1 (ko) * | 2018-02-08 | 2022-08-17 | 에스케이하이닉스 주식회사 | 강유전성 소자의 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376480A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH07169735A (ja) * | 1993-12-13 | 1995-07-04 | Nec Corp | 半導体装置の製造方法 |
| JP2000058775A (ja) * | 1998-08-10 | 2000-02-25 | Toshiba Corp | 半導体装置の製造方法 |
| JP2000269485A (ja) * | 1999-03-18 | 2000-09-29 | Hyundai Electronics Ind Co Ltd | 半導体素子およびその製造方法 |
| JP2005180310A (ja) * | 2003-12-19 | 2005-07-07 | Ishigaki Co Ltd | ランナベーンの水圧駆動装置。 |
| JP2005236160A (ja) * | 2004-02-23 | 2005-09-02 | Toyota Motor Corp | 半導体装置およびその製造方法 |
| JP2007250855A (ja) * | 2006-03-16 | 2007-09-27 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6132569A (ja) | 1984-07-25 | 1986-02-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0214548A (ja) | 1988-07-01 | 1990-01-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3431467B2 (ja) * | 1997-09-17 | 2003-07-28 | 株式会社東芝 | 高耐圧半導体装置 |
| KR19990061107A (ko) | 1997-12-31 | 1999-07-26 | 김영환 | 모스 전계효과 트랜지스터의 제조방법 |
| US6159801A (en) * | 1999-04-26 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Method to increase coupling ratio of source to floating gate in split-gate flash |
| JP4200626B2 (ja) * | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
| US6312993B1 (en) * | 2000-02-29 | 2001-11-06 | General Semiconductor, Inc. | High speed trench DMOS |
| US6573154B1 (en) * | 2000-10-26 | 2003-06-03 | Institute Of Microelectronics | High aspect ratio trench isolation process for surface micromachined sensors and actuators |
| US6613695B2 (en) * | 2000-11-24 | 2003-09-02 | Asm America, Inc. | Surface preparation prior to deposition |
| KR20020055938A (ko) | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100401130B1 (ko) * | 2001-03-28 | 2003-10-10 | 한국전자통신연구원 | 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법 |
| US6936511B2 (en) * | 2003-01-03 | 2005-08-30 | International Business Machines Corporation | Inverted buried strap structure and method for vertical transistor DRAM |
| KR100618861B1 (ko) | 2004-09-09 | 2006-08-31 | 삼성전자주식회사 | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 |
| US20060289931A1 (en) * | 2004-09-26 | 2006-12-28 | Samsung Electronics Co., Ltd. | Recessed gate structures including blocking members, methods of forming the same, semiconductor devices having the recessed gate structures and methods of forming the semiconductor devices |
| US20060113590A1 (en) * | 2004-11-26 | 2006-06-01 | Samsung Electronics Co., Ltd. | Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor |
| KR100589056B1 (ko) | 2004-11-26 | 2006-06-12 | 삼성전자주식회사 | 리세스 게이트 및 그 형성 방법 |
| KR100711520B1 (ko) | 2005-09-12 | 2007-04-27 | 삼성전자주식회사 | 리세스된 게이트 전극용 구조물과 그 형성 방법 및리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조방법. |
| KR100703027B1 (ko) | 2005-09-26 | 2007-04-06 | 삼성전자주식회사 | 리세스 게이트 형성 방법 |
| JP2007180310A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | 半導体装置 |
| US7883965B2 (en) * | 2006-07-31 | 2011-02-08 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
| KR100753106B1 (ko) * | 2006-09-28 | 2007-08-31 | 주식회사 하이닉스반도체 | 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 제조방법 |
-
2007
- 2007-09-27 TW TW096135895A patent/TWI354334B/zh not_active IP Right Cessation
- 2007-09-27 US US11/862,453 patent/US7838364B2/en active Active
- 2007-09-28 JP JP2007254779A patent/JP2008091917A/ja active Pending
-
2010
- 2010-11-23 US US12/953,255 patent/US8288819B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376480A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH07169735A (ja) * | 1993-12-13 | 1995-07-04 | Nec Corp | 半導体装置の製造方法 |
| JP2000058775A (ja) * | 1998-08-10 | 2000-02-25 | Toshiba Corp | 半導体装置の製造方法 |
| JP2000269485A (ja) * | 1999-03-18 | 2000-09-29 | Hyundai Electronics Ind Co Ltd | 半導体素子およびその製造方法 |
| JP2005180310A (ja) * | 2003-12-19 | 2005-07-07 | Ishigaki Co Ltd | ランナベーンの水圧駆動装置。 |
| JP2005236160A (ja) * | 2004-02-23 | 2005-09-02 | Toyota Motor Corp | 半導体装置およびその製造方法 |
| JP2007250855A (ja) * | 2006-03-16 | 2007-09-27 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| JPN6013000120; Ｊ．Ｙ．Ｋｉｍ ｅｔ ａｌ．: 'Ｓ-ＲＣＡＴ（Ｓｐｈｅｒｅ-ｓｈａｐｅｄ-Ｒｅｃｅｓｓ-Ｃｈａｎｎｅｌ-Ａｒｒａｙ Ｔｒａｎｓｉｓｔｏｒ）Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ７０ｎｍ ＤＲＡＭ ｆｅａｔｕｒｅ ｓｉｚｅ ａｎｄ ｂｅｙｏｎ' ２００５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ , 20050614, ｐｐ．３４-３５, ＩＥＥＥ * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026931A (ja) * | 2007-07-19 | 2009-02-05 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| WO2013179589A1 (ja) * | 2012-05-31 | 2013-12-05 | 株式会社デンソー | 半導体装置 |
| JP2013251397A (ja) * | 2012-05-31 | 2013-12-12 | Denso Corp | 半導体装置 |
| JP2020150134A (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 成膜方法及び熱処理装置 |
| JP7213726B2 (ja) | 2019-03-13 | 2023-01-27 | 東京エレクトロン株式会社 | 成膜方法及び熱処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110068380A1 (en) | 2011-03-24 |
| US7838364B2 (en) | 2010-11-23 |
| US20080079048A1 (en) | 2008-04-03 |
| TWI354334B (en) | 2011-12-11 |
| TW200822239A (en) | 2008-05-16 |
| US8288819B2 (en) | 2012-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008091917A (ja) | バルブ型埋め込みチャネルを備えた半導体素子及びその製造方法 | |
| JP2008010806A (ja) | Ｎａｎｄフラッシュメモリ素子の製造方法 | |
| JP2005197643A (ja) | フラッシュセメモリ素子の製造方法 | |
| KR100942961B1 (ko) | 주상 구조의 폴리실리콘 게이트전극을 구비한 반도체소자의제조 방법 | |
| TW202008513A (zh) | 非揮發性記憶體裝置及其製造方法 | |
| KR100603588B1 (ko) | 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법 | |
| KR20070000758A (ko) | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 | |
| US20120261748A1 (en) | Semiconductor device with recess gate and method for fabricating the same | |
| JP4029559B2 (ja) | 半導体装置の製造方法 | |
| US7049230B2 (en) | Method of forming a contact plug in a semiconductor device | |
| JP4834304B2 (ja) | 半導体素子の製造方法 | |
| KR100469128B1 (ko) | 자기정렬된 얕은 트렌치 소자분리를 갖는 불휘발성 메모리장치의 플로팅 게이트 형성방법 | |
| KR100590396B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| KR100908823B1 (ko) | 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법 | |
| CN100550307C (zh) | 具有球型凹陷沟道的半导体器件及其制造方法 | |
| KR100745954B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR101002477B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| KR100772715B1 (ko) | 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성방법 | |
| US20050112841A1 (en) | Method for isolating semiconductor devices | |
| KR20070065482A (ko) | 불 휘발성 메모리의 플로팅 게이트 형성 방법 | |
| KR20070000603A (ko) | 불 휘발성 메모리의 플로팅 게이트 형성 방법 | |
| JP2013105812A (ja) | シリコン膜の形成方法及び半導体装置の製造方法 | |
| KR100485176B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| JP2005516416A (ja) | 一つの処理ステップで異なる厚さの高品質酸化物層を形成するためのデバイス及び方法 | |
| JP2009111091A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130618 |