KR100772715B1 - 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성방법 - Google Patents
벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성방법 Download PDFInfo
- Publication number
- KR100772715B1 KR100772715B1 KR1020060096359A KR20060096359A KR100772715B1 KR 100772715 B1 KR100772715 B1 KR 100772715B1 KR 1020060096359 A KR1020060096359 A KR 1020060096359A KR 20060096359 A KR20060096359 A KR 20060096359A KR 100772715 B1 KR100772715 B1 KR 100772715B1
- Authority
- KR
- South Korea
- Prior art keywords
- bulb
- transistor
- recessed channel
- forming
- type recessed
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 14
- 238000004140 cleaning Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000011148 porous material Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000000151 deposition Methods 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 10
- 239000011800 void material Substances 0.000 description 10
- 230000008021 deposition Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 게이트전극으로 사용되는 도전막 형성시 볼패턴 내부에서 발생되는 보이드의 성장 및 이동을 방지할 수 있는 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성 방법을 제공하기 위한 것으로, 본 발명의 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법은 기판에 벌브형 리세스패턴을 형성하는 단계; 상기 벌브형 리세스패턴이 형성된 기판 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 제1게이트도전막을 형성하는 단계; 상기 제1게이트도전막 내부의 공공을 외확산시키기 위한 열처리를 진행하는 단계; 및 상기 열처리된 제1게이트 도전막 상에 상기 벌브형 리세스패턴을 매립하는 제2게이트도전막을 형성하는 단계를 포함하고, 상술한 본 발명은 게이트전극으로 사용되는 게이트도전막 증착 중간에 공공을 외확산시킬 수 있는 열공정을 진행하므로써, 벌브형 리세스패턴의 내부에 보이드가 발생하더라도 그 보이드의 성장 및 이동을 억제하여 신뢰성이 우수한 소자를 제조할 수 있는 효과가 있다.
벌브형리세스드채널, 보이드, 열처리, 공공, 외확산
Description
도 1은 종래기술에 따른 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법을 간략히 도시한 도면.
도 2a 및 도 2b는 고온열처리후 보이드가 움직인 경우를 나타낸 TEM 사진.
도 3은 본 발명의 실시예에 따른 벌브형 리세스드 채널을 구비한 트랜지스터의 구조를 도시한 도면.
도 4a 내지 도 4i는 본 발명의 실시예에 따른 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 기판 22 : 하드마스크
23 : 마스크패턴 24 : 트렌치패턴
25, 25A : 스페이서유전층 26 : 볼패턴
27 : 게이트절연막 28A : 제1게이트도전막
29 : 제2게이트도전막
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 벌브형 리세스드 채널(Bulb type recessed channel)을 구비한 트랜지스터의 형성 방법에 관한 것이다.
DRAM 소자의 집적도가 증가함에 따라 서브100nm 이하 디자인룰을 갖는 메모리 어레이 트랜지스터 소자가 요구된다. 서브 100nm 이하의 어레이 트랜지스터의 경우 숏채널효과 등의 문제로 인해, 매우 낮은 문터전압특성을 보이며, 이에 따라 데이터유지시간(Retention time)이 점점 감소한다.
이러한 문제를 해결할 수 있는 리세스드 채널을 갖는 트랜지스터가 개발되었는데, 이는 기존 플라나(Planar) 형태의 트랜지스터와는 달리 매우 긴 채널길이(Channel length)를 가지기 때문에 매우 긴 데이터유지시간특성을 보이는 장점이 있다.
최근에는 이러한 리세스드 채널보다 더 우수한 데이터유지시간 특성 및 전류 특성을 얻기 위해 리세스드 채널의 길이를 더 늘리는 방법이 제안되었고, 이를 구현하기 위해 리세스드 채널의 트렌치 하부를 볼(Ball) 형태로 추가 식각하여, 소위 벌브형 리세스드 채널(Bulb type Recessed channel)을 형성하였다. 이와 같이 벌브형 리세스드 채널을 갖는 트랜지스터를 BRCAT(Bulb type Recessed Channel Array Transistor, BRCAT)라고 한다.
도 1은 종래기술에 따른 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법을 간략히 도시한 도면이다.
도 1에 도시된 바와 같이, 반도체기판(11)에 트렌치패턴(12A)과 볼패턴(12B)으로 이루어진 벌브형 리세스 패턴(12)을 형성한다.
이어서, 벌브형 리세스 패턴의 표면 상에 게이트절연막(13)을 형성한 후, 게이트절연막(13) 상에 벌브형 리세스패턴을 채우는 게이트전극으로 사용되는 게이트도전막(14)을 형성한다. 여기서, 게이트도전막(14)은 일예로 폴리실리콘이다.
그러나, 종래기술의 벌브형 리세스드 채널의 경우, 벌브형 리세스패턴에서 트렌치패턴(12A)의 폭 대비 볼패턴(12B)의 크기가 더 크기 때문에 게이트도전막(14) 형성시 볼패턴(12B) 내부에 게이트도전막(14)이 다 채워지지 않아 볼패턴(12B) 내부의 가운데에 보이드(Void, 'V')가 형성되는 문제가 있다.
특히, 후속 고온 열공정에 의해 게이트도전막(14)이 재결정화되면서 보이드(15)가 게이트절연막(13)쪽으로 움직여 게이트절연막(13) 상부에 게이트도전막(14)이 존재하지 않는 부분이 발생할 수 있다.
도 2a 및 도 2b는 고온열처리후 보이드가 움직인 경우를 나타낸 단면도 및 TEM 사진이다. 여기서, 후속 고온 열처리는 650∼1050℃ 범위에서 진행된 경우이며, 게이트도전막은 폴리실리콘을 사용한 경우이다.
도 2a 및 도 2b를 참조하면, 볼패턴의 내부 중앙에 존재하던 보이드(V)가 움직여 게이트절연막(13)과 접촉하고 있음을 알 수 있다.
전술한 바와 같이, 후속 고온 열처리시 보이드가 움직이는 이유는, 게이트도전막 내부에 평형 상태로 녹아있는 공공(vacancy)이 고온 열처리에 의해 볼패턴 내 부 가운데의 보이드를 성장 및 이동시키기 때문이다. 여기서, 공공(vacancy)이라 함은, 결정의 공간격자점에 있어야 할 원자가 빠져 있는 경우를 나타내는 격자결함의 하나로서, 빈격자점 또는 공격자점이라고도 한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 게이트전극으로 사용되는 도전막 형성시 볼패턴 내부에서 발생되는 보이드의 성장 및 이동을 방지할 수 있는 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 벌브형 리세스드 채널을 구비한 트랜지스터는 기판; 상기 기판에 형성된 벌브형 리세스드 패턴; 상기 벌브형 리세스드 패턴 및 기판 표면 상에 형성된 게이트절연막; 상기 게이트절연막 상에 형성되며 열처리에 의해 공공이 제거된 제1게이트도전막; 및 상기 제1게이트도전막 상에서 상기 벌브형 리세스드 채널 내부를 채우도록 형성된 제2게이트도전막을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법은 기판에 벌브형 리세스패턴을 형성하는 단계; 상기 벌브형 리세스패턴이 형성된 기판 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 제1게이트도전 막을 형성하는 단계; 상기 제1게이트도전막 내부의 공공을 외확산시키기 위한 열처리를 진행하는 단계; 및 상기 열처리된 제1게이트 도전막 상에 상기 벌브형 리세스패턴을 매립하는 제2게이트도전막을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 제1 및 제2게이트도전막은 실리콘막으로 형성하는 것을 특징으로 한다.
바람직하게, 상기 열처리는 퍼니스에서 비활성 분위기 또는 산화분위기에서 진행하는 것을 특징으로 하며, 상기 비활성분위기는, N2 또는 Ar를 포함하고, 상기 산화분위기는 O2 또는 O3를 포함하며, 상기 열처리는 600∼1200℃ 온도에서 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 벌브형 리세스드 채널을 구비한 트랜지스터의 구조를 도시한 도면이다.
도 3을 참조하면, 벌브형 리세스드 채널을 구비한 트랜지스터는, 기판(21), 기판(21)에 형성되며 트렌치패턴(24)과 볼패턴(26)으로 이루어진 벌브형 리세스드 패턴, 벌브형 리세스드 패턴 및 기판(21) 표면 상에 형성된 게이트절연막(27), 게 이트절연막(27) 상에 형성되며 열처리에 의해 공공이 제거된 제1게이트도전막(28A), 및 제1게이트도전막(28A) 상에서 벌브형 리세스드 채널 내부를 채우도록 형성된 제2게이트도전막(29)을 포함한다.
자세히 살펴보면, 제1 및 제2게이트도전막(28A, 29)은 실리콘막이고, 실리콘막은 불순물이 도핑되어 있다. 여기서, 불순물은 인 또는 보론이며, 그 도핑농도는 1E19/cm3∼5E20/cm3이다.
그리고, 제1게이트도전막(28A)은 열처리에 의해 공공이 제거된 상태로서, 열처리는 퍼니스(Furnace)를 이용한 열처리를 이용하며, 열처리시 600∼1200℃ 온도에서 진행한다. 그리고, 열처리시 분위기는 N2 또는 Ar와 같은 비활성(inert) 분위기 또는 O2 또는 O3 와 같은 산화분위기에서 진행하며, 열처리시 압력은 저압(10mTorr 이하) 또는 상압(760torr)에서 진행한다.
도 4a 내지 도 4i는 본 발명의 실시예에 따른 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 소정공정이 완료된 기판(21) 상에 하드마스크(22)를 형성한다. 여기서, 기판(21)은 실리콘기판이며, 소자분리막(도시 생략)이 형성될 수 있다. 그리고, 하드마스크(22)는 후속 벌브형 리세스드 채널을 위한 식각공정시 사용되는 것으로서, 실리콘산화막(SiO2)과 같은 유전층(Dielectric layer)으로 형성한다.
이어서, 하드마스크(22) 상에 감광막을 이용한 마스크패턴(23)을 형성한다.
도 4b에 도시된 바와 같이, 마스크패턴(23)을 식각장벽으로 하여 하드마스크(22)를 식각한다. 계속해서, 하드마스크(22) 식각후 노출된 기판(21)을 일정 깊이로 식각하여 벌브형 리세스드 채널의 트렌치패턴(24)을 형성한다. 이때, 트렌치패턴(24)의 폭은 100∼200Å이다.
트렌치패턴(24) 형성후에 마스크패턴(23)은 잔류하지 않을 수도 있으며, 이때는 하드마스크(22)가 식각장벽 역할을 한다.
도 4c에 도시된 바와 같이, 잔류하는 하드마스크(22)를 포함한 전면에 스페이서유전층(25)을 형성한다. 이때, 스페이서유전층(25)은 실리콘산화막(SiO2), 실리콘질화막(Si3N4) 또는 실리콘산화질화막(SiON) 중에서 선택되며, 그 두께는 30∼150Å이다.
도 4d에 도시된 바와 같이, 스페이서유전층(25)을 일부 식각하여 트렌치패턴(24)의 측벽에 스페이서유전층(25A)을 잔류시킨다. 이때, 스페이서유전층(25)의 식각은 수직식각을 이용하는데, 그를 위해 에치백(Etch back)을 사용한다. 따라서, 에치백에 의해 하드마스크(22) 상부와 트렌치패턴(24)의 바닥이 노출되고, 스페이서유전층(25A)은 트렌치패턴(24)의 측벽과 하드마스크(22)의 측벽에 잔류한다. 한편, 스페이서유전층(25)의 에치백시 하드마스크(22)가 일부 소모될 수 있다.
도 4e에 도시된 바와 같이, 노출된 트렌치패턴(24)의 바닥을 등방성식각(Isotropic etch, 26A)하여 볼패턴(26)을 형성한다. 등방성식각(26A)은 CF4/O2 플라즈마를 이용할 수 있다.
도 4f에 도시된 바와 같이, 남아있는 스페이서유전층(25A) 및 하드마스크(22)를 제거하는데, 습식세정을 통해 제거한다. 이때, 스페이서유전층(25A)과 하드마스크(22)가 산화막 물질인 경우에는 불산(HF)을 포함하는 용액을 사용하여 제거하며, 질화막 물질인 경우에는 인산(H3PO4)을 포함하는 용액을 사용하여 제거한다.
위와 같은 습식세정에 의해 트렌치패턴(24)과 볼패턴(26)으로 이루어진 벌브형 리세스패턴이 완성되며, 볼패턴(26)은 트렌치패턴(24)에 비해 그 폭이 더 크다.
도 4g에 도시된 바와 같이, 게이트절연막(27)을 형성한다. 이때, 게이트절연막(27)은 실리콘산화막(SiO2), 실리콘산화질화막(SiON), 실리콘질화막(Si3N4), 하프늄실리케이트(Hf-silicate) 또는 하프늄실리옥시나이트라이드(Hf-silioxynitride, Hf-Si-O-N) 중에서 선택된 적어도 어느 하나이다.
이어서, 일정 두께의 제1게이트도전막(28)을 형성한다. 이때, 제1게이트도전막(28)은 벌브형 리세스 패턴의 입구인 트렌치패턴(24)을 채우기 전의 두께로 형성하므로써, 보이드가 없는 형태가 된다. 즉, 트렌치패턴(24)을 채우기 전의 두께로 증착하면 볼패턴(26) 내부에서 보이드가 형성되지 않는다.
바람직하게, 제1게이트도전막(28)은 실리콘이며, 실리콘의 증착온도는 450∼650℃이고, 비정질(Amorphous) 또는 결정질(Crystalline) 구조로 증착한다. 그리고, 실리콘은 불순물이 도핑되지 않거나, 인시튜(In-situ)로 불순물이 도핑될 수 있다. 여기서, 불순물은 인(Ph) 또는 보론(Boron)이며, 불순물의 도핑농도는 1E19/cm3∼5E20/cm3이다.
도 4h에 도시된 바와 같이, 제1게이트도전막(28) 내부에 평형상태로 녹아있는 공공(vacancy)을 외확산(out diffusion)시키기 위하여 열공정을 진행한다. 이때, 열공정은 퍼니스(Furnace)를 이용한 열처리를 이용하며, 열처리시 600∼1200℃ 온도에서 진행한다. 그리고, 열처리시 분위기는 N2 또는 Ar와 같은 비활성(inert) 분위기 또는 O2 또는 O3 와 같은 산화분위기에서 진행하며, 열처리시 압력은 저압(10mTorr 이하) 또는 상압(760torr)에서 진행한다.
따라서, 열공정에 의해 공공이 제거된 제1게이트도전막(28A)이 된다.
위와 같은 열공정후에 추가로 세정공정을 진행하여, 열공정시 생성된 절연물질을 제거한다. 이때, 세정공정은 습식식각 또는 건식식각으로 진행한다. 한편, 세정공정은 절연물질이 생성되지 않은 경우에는 생략할 수도 있다.
도 4i에 도시된 바와 같이, 열처리 및 세정이 진행된 제1게이트도전막(28A) 상에 벌브형 리세스패턴을 채울때까지 전면에 제2게이트도전막(29)을 증착한다.
바람직하게, 제2게이트도전막(29)은 제1게이트도전막(28)과 동일하게 실리콘이며, 실리콘의 증착온도는 450∼650℃이고, 비정질(Amorphous) 또는 결정질(Crystalline) 구조로 증착한다. 그리고, 실리콘은 불순물이 도핑되지 않거나, 인시튜(In-situ)로 불순물이 도핑될 수 있다. 여기서, 불순물은 인(Ph) 또는 보론(Boron)이며, 불순물의 도핑농도는 1E19/cm3∼5E20/cm3이다.
설명의 편의상 제1게이트도전막(28)과 제2게이트도전막(29)으로 구분하였으나, 본 발명은 예정된 두께의 게이트도전막을 일정두께씩 나누어서 증착하는 것이며, 증착 사이에 열처리공정을 삽입하므로써 보이드의 성장 및 이동을 방지할 수 있다. 예컨대, 예정된 두께가 1000Å인 경우, 보이드가 형성되기 전의 두께(500Å)로 나누어 증착하되, 증착 중간에 열처리공정을 진행한다. 나누어 증착할 때 그 두께는 예정된 두께의 절반에 한정되는 것은 아니고, 첫번째 증착시 보이드가 발생하지 않는 두께로 증착하면 된다.
상술한 실시예에 따르면, 벌브형 리세스패턴 형성후에 제1,2게이트도전막(28, 29)의 증착 중간에 열처리를 진행하여 공공을 외확시키므로써 후속 나머지 제2게이트도전막(29) 증착시 보이드(v)가 발생한다고 하더라도 후속 열공정에 의해 보이드가 성장 및 이동하는 것을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 게이트전극으로 사용되는 게이트도전막 증착 중간에 공공을 외확산시킬 수 있는 열공정을 진행하므로써, 벌브형 리세스패턴의 내부에 보이드가 발생하더라도 그 보이드의 성장 및 이동을 억제하여 신뢰성이 우수한 소자를 제조할 수 있는 효과가 있다.
Claims (18)
- 기판에 벌브형 리세스패턴을 형성하는 단계;상기 벌브형 리세스패턴이 형성된 기판 상에 게이트절연막을 형성하는 단계;상기 게이트절연막 상에 제1게이트도전막을 형성하는 단계;상기 제1게이트도전막 내부의 공공을 외확산시키기 위한 열처리를 진행하는 단계; 및상기 열처리된 제1게이트 도전막 상에 상기 벌브형 리세스패턴을 매립하는 제2게이트도전막을 형성하는 단계를 포함하는 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제1항에 있어서,상기 열처리후에,세정 공정을 진행하는 단계를 더 포함하는 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제2항에 있어서,상기 세정공정은 습식식각 또는 건식식각으로 진행하는 벌브형 리세스드 채 널을 구비한 트랜지스터의 형성 방법.
- 제1항에 있어서,상기 제1게이트도전막의 두께는 상기 벌브형 리세스패턴의 입구를 채우기 전의 두께인 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제1항에 있어서,상기 제1 및 제2게이트도전막은, 실리콘막으로 형성하는 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제5항에 있어서,상기 실리콘막은,비정질 또는 결정질인 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제5항에 있어서,상기 실리콘막은,불순물이 도핑된 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제7항에 있어서,상기 불순물은 인 또는 보론이며, 그 도핑농도는 1E19/cm3∼5E20/cm3인 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제5항에 있어서,상기 실리콘막은, 450∼650℃에서 증착하는 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제1항 내지 제9항 중 어느 한 항에 있어서,상기 열처리는,퍼니스에서 비활성 분위기 또는 산화분위기에서 진행하는 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제10항에 있어서,상기 비활성분위기는, N2 또는 Ar를 포함하는 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제10항에 있어서,상기 산화분위기는, O2 또는 O3를 포함하는 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제10항에 있어서,상기 열처리는, 600∼1200℃ 온도에서 진행하는 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 제10항에 있어서,상기 열처리는, 저압 또는 상압에서 진행하는 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법.
- 기판;상기 기판에 형성된 벌브형 리세스드 패턴;상기 벌브형 리세스드 패턴 및 기판 표면 상에 형성된 게이트절연막;상기 게이트절연막 상에 형성되며 열처리에 의해 공공이 제거된 제1게이트도전막; 및상기 제1게이트도전막 상에서 상기 벌브형 리세스드 채널 내부를 채우도록 형성된 제2게이트도전막을 포함하는 벌브형 리세스드 채널을 구비한 트랜지스터.
- 제15항에 있어서,상기 제1 및 제2게이트도전막은, 실리콘막인 벌브형 리세스드 채널을 구비한 트랜지스터.
- 제16항에 있어서,상기 실리콘막은,불순물이 도핑된 벌브형 리세스드 채널을 구비한 트랜지스터.
- 제17항에 있어서,상기 불순물은 인 또는 보론이며, 그 도핑농도는 1E19/cm3∼5E20/cm3인 벌브형 리세스드 채널을 구비한 트랜지스터.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096359A KR100772715B1 (ko) | 2006-09-29 | 2006-09-29 | 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성방법 |
| US11/862,453 US7838364B2 (en) | 2006-09-29 | 2007-09-27 | Semiconductor device with bulb-type recessed channel and method for fabricating the same |
| TW096135895A TWI354334B (en) | 2006-09-29 | 2007-09-27 | Semiconductor device with bulb-type recessed chann |
| JP2007254779A JP2008091917A (ja) | 2006-09-29 | 2007-09-28 | バルブ型埋め込みチャネルを備えた半導体素子及びその製造方法 |
| US12/953,255 US8288819B2 (en) | 2006-09-29 | 2010-11-23 | Semiconductor device with bulb-type recessed channel and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096359A KR100772715B1 (ko) | 2006-09-29 | 2006-09-29 | 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100772715B1 true KR100772715B1 (ko) | 2007-11-02 |
Family
ID=39060629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060096359A KR100772715B1 (ko) | 2006-09-29 | 2006-09-29 | 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100772715B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790451B1 (ko) | 2006-12-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990061107A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 모스 전계효과 트랜지스터의 제조방법 |
| KR20060023308A (ko) * | 2004-09-09 | 2006-03-14 | 삼성전자주식회사 | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 |
| KR20070030022A (ko) * | 2005-09-12 | 2007-03-15 | 삼성전자주식회사 | 리세스된 게이트 전극용 구조물과 그 형성 방법 및리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조방법. |
| KR20070034651A (ko) * | 2005-09-26 | 2007-03-29 | 삼성전자주식회사 | 리세스 게이트 형성 방법 |
-
2006
- 2006-09-29 KR KR1020060096359A patent/KR100772715B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990061107A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 모스 전계효과 트랜지스터의 제조방법 |
| KR20060023308A (ko) * | 2004-09-09 | 2006-03-14 | 삼성전자주식회사 | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 |
| KR20070030022A (ko) * | 2005-09-12 | 2007-03-15 | 삼성전자주식회사 | 리세스된 게이트 전극용 구조물과 그 형성 방법 및리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조방법. |
| KR20070034651A (ko) * | 2005-09-26 | 2007-03-29 | 삼성전자주식회사 | 리세스 게이트 형성 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790451B1 (ko) | 2006-12-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100810409B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JPS62177931A (ja) | シリコン酸化物を形成する方法 | |
| US8288819B2 (en) | Semiconductor device with bulb-type recessed channel and method for fabricating the same | |
| JP2001024200A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100455725B1 (ko) | 반도체소자의 플러그 형성방법 | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| JP2000188345A (ja) | 浅溝絶縁による半導体不揮発性メモリ装置の製作過程 | |
| JP2022500879A (ja) | トランジスタの製造方法及びゲートオールアラウンドデバイス構造 | |
| KR20070000758A (ko) | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 | |
| KR100753106B1 (ko) | 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 제조방법 | |
| JP4834304B2 (ja) | 半導体素子の製造方法 | |
| KR100908823B1 (ko) | 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법 | |
| KR100517328B1 (ko) | 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법 | |
| KR100772715B1 (ko) | 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성방법 | |
| KR100590396B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| KR20050002246A (ko) | 난드 플래시 메모리 소자의 제조 방법 | |
| CN108962978A (zh) | 金属氧化物半导体场效应管及其制造方法 | |
| CN113675143B (zh) | 埋入式字线结构制备方法 | |
| KR100798775B1 (ko) | 반도체 소자 제조 방법 | |
| KR100343351B1 (ko) | 깊은 트렌치계 저장 캐패시터용 저장 노드 제조 방법 및 그 구조물 | |
| KR100792371B1 (ko) | 반도체소자의 벌브형 리세스 게이트 및 그의 제조 방법 | |
| KR100524802B1 (ko) | 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법 | |
| KR100792403B1 (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| KR100295671B1 (ko) | 반도체소자의격리방법 | |
| KR100327437B1 (ko) | 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |