JP2000269485A - 半導体素子およびその製造方法 - Google Patents

半導体素子およびその製造方法

Info

Publication number
JP2000269485A
JP2000269485A JP2000070331A JP2000070331A JP2000269485A JP 2000269485 A JP2000269485 A JP 2000269485A JP 2000070331 A JP2000070331 A JP 2000070331A JP 2000070331 A JP2000070331 A JP 2000070331A JP 2000269485 A JP2000269485 A JP 2000269485A
Authority
JP
Japan
Prior art keywords
gate
trench
semiconductor substrate
element isolation
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000070331A
Other languages
English (en)
Inventor
Yokan Bin
膺 桓 閔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JP2000269485A publication Critical patent/JP2000269485A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 素子特性が改善された半導体素子およびその
製造方法を提供する。 【解決手段】 半導体基板２１の素子隔離領域にアクテ
ィブ領域を隔離する素子隔離層２７が埋め込み形成され
ている。アクティブ領域の表面内に四角状の断面を有す
るゲート第１トレンチと、ゲート第１トレンチに連続す
る楕円状の断面を有するゲート第２トレンチとが形成さ
れている。ゲート第１及び２トレンチの表面にはゲート
酸化膜３３が形成され、ゲート第１及び２トレンチ内に
はゲート電極３４が埋め込み形成されている。ゲート電
極３４両側の半導体基板２１の表面内にはソース／ドレ
イン領域３６，３７が形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子に関し、
特に、素子特性が改善された半導体素子およびその製造
方法に関するものである。
【０００２】
【従来の技術】以下、添付の図面を参考にして従来技術
の半導体素子およびその製造方法について説明する。
【０００３】図１ａ〜図１ｃ、図２ａ〜図２ｃ及び図３
ａ、図３ｂは従来技術の半導体素子の製造方法を示した
工程断面図である。まず、図１ａに示すように、半導体
基板１の全面にパッド酸化膜２，ナイトライド層３を順
に形成する。そして、ナイトライド層３上にフォトレジ
ストを塗布する。
【０００４】図１ｂに示すように、ナイトライド層３上
に形成されたフォトレジスト層４がアクティブ領域上の
みに残るようにそのフォトレジスト層４をパターニング
する。
【０００５】そして、図１ｃに示すように、パターニン
グされたフォトレジスト層４ａをマスクとして用いて露
出されたナイトライド層３及びパッド酸化膜２を選択的
に食刻する。
【０００６】次に、フォトレジスト層４ａを除去し、パ
ターニングされたナイトライド層３ａ及びパッド酸化膜
２ａをマスクとして用いて露出された半導体基板１の素
子隔離領域を食刻してトレンチ５を形成する。
【０００７】次に、図２ａに示すように、トレンチ５を
含む半導体基板１の全面に絶縁物質層６を形成する。図
２ｂに示すように、絶縁物質層６をトレンチ５上部の高
さまでＣＭＰ（Chemical Mechanical Polishing)工程で
平坦化してトレンチ５内に素子隔離層７を形成する。こ
のとき、素子隔離層７の上面は半導体基板１の上面と同
一高さとなるよう素子隔離層７は形成される。
【０００８】図２ｃに示すように、素子隔離層７が形成
された半導体基板１の全面にゲート酸化膜８を形成し、
ゲート酸化膜８上にゲート形成用物質、つまりポリシリ
コン層９を蒸着により形成する。
【０００９】次に、ポリシリコン層９上に高融点金属
層、たとえばタングステンなどの金属層を蒸着により形
成し、シリサイド化工程を進行してタングステンシリサ
イド層１０を形成する。そして、タングステンシリサイ
ド層１０上にＨＬＤ（High Temperature Low Pressure
Deposition)層１１，キャップナイトライド層１２を順
に蒸着により形成する。
【００１０】図３ａに示すように、ゲート酸化膜８上に
積層形成された物質層を選択的に食刻してゲート電極１
３を形成し、半導体基板１の表面にソース／ドレインを
形成するための低濃度不純物を注入する。
【００１１】図３ｂに示すように、全面に側壁形成物質
層、たとえば窒化膜を蒸着により形成し、その窒化膜を
エッチバックしてゲート電極１３の側面のみに残るゲー
ト側壁１４を形成する。次に、ゲート側壁１４を含むゲ
ート電極１３をマスクとして用いてＬＤＤ（Lightly Do
ped Drain)領域を形成するための高濃度不純物を半導体
基板１の表面に注入して、ソース／ドレイン領域１５を
形成する。
【００１２】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術の半導体素子は次のような問題がある。 （１）素子のチャンネル領域がゲート電極の下側に平面
的に構成されているので、素子の高集積化によりゲート
線幅が縮小するに従ってチャンネル領域もまた縮小し、
ショットチャンネル効果およびパンチスルー現象などに
よる影響を多く受けて素子の特性が低下する。 （２）ゲート線幅の縮小を含む素子の微細化によって後
続のビットラインコンタクト工程でのコンタクトマージ
ンが減少し、工程の容易性確保および再現性確保が難し
くなる。
【００１３】本発明は上記問題を解決するためになされ
たものであって、その目的は素子特性が改善された半導
体素子およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、半導体基板の素子隔
離領域に埋め込み形成されアクティブ領域を隔離する素
子隔離層と、前記素子隔離層により隔離されるアクティ
ブ領域の表面内に形成され、四角状の断面を有するゲー
ト第１トレンチと、ゲート第１トレンチに連続的に形成
され、楕円状の断面を有するゲート第２トレンチと、前
記ゲート第１及び２トレンチの表面に形成されるゲート
酸化膜と、前記ゲート酸化膜が形成されたゲート第１及
び２トレンチ内に埋め込み形成されるゲート電極と、ゲ
ート電極両側の半導体基板の表面内に形成されるソース
／ドレイン領域とを含む半導体素子を要旨とする。
【００１５】請求項２に記載の発明では、前記ソース／
ドレイン領域はゲート第２トレンチに形成されたゲート
電極層とオーバーラップしていることを要旨とする。請
求項３に記載の本発明では、半導体基板の素子隔離領域
に素子隔離層を形成してアクティブ領域を区画する工程
と、素子隔離層が形成された半導体基板の全面にバッフ
ァ酸化膜及びナイトライド層を形成し、バッファ酸化膜
及びナイトライド層を選択的にパターニングする工程
と、前記パターニングされたナイトライド層をマスクと
して用いて露出された半導体基板を一定の深さで食刻し
てゲート第１トレンチを形成する工程と、露出された半
導体基板を食刻して前記ゲート第１トレンチに連続する
ゲート第２トレンチを形成する工程と、前記ゲート第１
及び２トレンチの表面にゲート酸化膜を形成し、ゲート
第１及び２トレンチを完全埋め込むようにゲート形成物
質層を形成する工程と、前記ゲート電極両側の半導体基
板の表面内に不純物領域を形成する工程とを備える半導
体素子の形成方法を要旨とする。
【００１６】請求項４に記載の発明では、ゲート第１ト
レンチを乾式食刻工程で形成することを要旨とする。請
求項５に記載の発明では、ゲート第２トレンチは露出さ
れた半導体基板を湿式食刻工程で食刻して形成すること
を要旨とする。
【００１７】
【発明の実施の形態】以下、添付の図面を参考にして本
発明の一実施形態の半導体素子およびその製造方法につ
いて詳細に説明する。
【００１８】図４ａ〜図４ｃ、図５ａ〜図５ｃ及び図６
ａ〜図６ｃは本発明の一実施形態の半導体素子の製造方
法を示した工程断面図である。本発明では、ＳＴＩ（Sh
allow Trench Isolation)工程で素子隔離層を形成し、
アクティブ領域を湿食刻してトレンチを形成し、トレン
チに埋め込みゲート電極を形成してチャンネル領域を広
げる。
【００１９】図６ｃに示すように、半導体素子は、半導
体基板２１と、半導体基板２１の素子隔離領域に埋め込
み形成されアクティブ領域を隔離する素子隔離層２７と
を有する。素子隔離層２７により隔離されるアクティブ
領域の表面内には、その断面が四角状のゲート第１トレ
ンチ３０と、ゲート第１トレンチ３０に接してその断面
が楕円状のゲート第２トレンチ３２とが形成されてい
る。ゲート第１，２トレンチ３０，３２の表面にはゲー
ト酸化膜３３が形成されている。ゲート酸化膜が形成さ
れたゲート第１，２トレンチ３０，３２内にはゲート電
極３４が埋め込み形成されている。ゲート電極３４の両
側の半導体基板２１の表面内にはソース／ドレイン領域
３６，３７が形成されている。ソース／ドレイン領域３
６，３７とゲート電極３４の下部層とはオーバーラップ
している。
【００２０】ゲート第１トレンチ３０は半導体基板２１
の表面から一定の深さにまで形成され、ゲート第２トレ
ンチ３２はゲート第１トレンチ３０の下部に連続して、
そのゲート第１トレンチ３０よりもさらに深く形成され
ている。ゲート第２トレンチ３２の幅はゲート第１トレ
ンチ３０のよりも大きくなっており、これにより、素子
のチャンネル領域が効率的に増大されている。
【００２１】上記構成の半導体素子の製造工程は次のよ
うである。まず、図４ａに示すように、半導体基板２１
の全面にパッド酸化膜２２及びナイトライド層２３を順
に形成する。そして、ナイトライド層２３上にフォトレ
ジスト２４層を塗布する。
【００２２】次に、図４ｂに示すように、ナイトライド
層２３上に形成されたフォトレジスト層２４がアクティ
ブ領域上のみに残るようにそのフォトレジスト層２４を
選択的にパターニングする。
【００２３】図４ｃに示すように、パターニングされた
フォトレジスト層２４ａをマスクとして用いて露出され
たナイトライド層２３及びパッド酸化膜２２を選択的に
食刻する。次に、フォトレジスト層２４ａを除去して、
パターニングされたナイトライド層２３ａ及びパッド酸
化膜２２ａをマスクとして用いて露出された半導体基板
２１の素子隔離領域を食刻してトレンチ２５を形成す
る。
【００２４】図５ａに示すように、トレンチ２５を含む
半導体基板２１の全面に絶縁物質層２６を形成する。図
５ｂに示すように、絶縁物質層２６をトレンチ２５上部
の高さまでＣＭＰ（Chemical Mechanical Polishing)工
程で平坦化して素子隔離層２７を形成する。このとき、
素子隔離層２７の上面は半導体基板２１の上面と同一高
さに形成される。
【００２５】図５ｃに示すように、素子隔離層２７が形
成された半導体基板２１の全面にバッファ酸化膜２８を
形成する。次に、バッファ酸化膜２８上に第２ナイトラ
イド層２９を形成する。
【００２６】図６ａに示すように、別途のマスク製作な
しにＦＧマスクをそのまま使用して第２ナイトライド層
２９及びバッファ酸化膜２８を選択的に除去する。そし
て、パターニングされた第２ナイトライド層２９をマス
クとして用いて露出された半導体基板２１を乾式食刻工
程で一定の深さで食刻してゲート第１トレンチ３０を形
成する。
【００２７】次に、ゲート第１トレンチ３０の側面にゲ
ート第１トレンチ側壁３１を形成する。ここで、側壁形
成物質は酸化膜を使用する。図６ｂに示すように、露出
された半導体基板２１を湿式食刻工程で食刻してゲート
第２トレンチ３２を形成する。次に、ゲート第１トレン
チ側壁３１及び露出されたゲート第２トレンチ３２の表
面に熱酸化工程でゲート酸化膜３３を形成する。ゲート
酸化膜３３を形成した後、半導体素子のしきい電圧を調
節するためのイオン注入を実施する。
【００２８】図６ｃに示すように、ＣＶＤ（Chemical V
apour Deposition)工程でゲート第１及び２トレンチ３
０，３２を完全埋め込むようにゲート形成物質層、たと
えばポリシリコン層を蒸着により形成し、そのポリシリ
コン層を平坦化してゲート電極３４を形成する。
【００２９】次に、半導体基板２１の全面に絶縁層３５
を形成し、ゲート電極３４両側の半導体基板２１の表面
内に低濃度不純物領域３６を第１深さで形成し、続いて
高濃度不純物を注入して第２深さで高濃度不純物領域３
７を形成する。ここで、低及び高濃度不純物領域３６，
３７はソース／ドレイン領域であり、第１深さは第２深
さより大きい。
【００３０】上記したように本発明の一実施形態の半導
体素子および製造方法によれば、ゲート電極３４を半導
体基板２１の表面内に埋め込み形成することにより、チ
ャンネル領域を効率的に広くすることができ、ショット
チャンネル効果およびパンチスルー現象などによる影響
を回避して素子の特性を改善することができる。
【００３１】
【発明の効果】本発明による半導体素子およびその製造
方法は次のような効果がある。請求項１及び３に記載の
発明よれば、ゲート電極が半導体基板の表面内に楕円状
に形成されるので、素子のチャンネル領域が十分確保さ
れ、素子の高集積化によるチャンネル領域の縮小を防
ぎ、ショットチャンネル効果およびパンチスルー現象な
どの発生を押さえて素子の特性を向上させることができ
る。
【００３２】請求項２及び４に記載の発明によれば、ゲ
ート電極が埋め込まれていることにより、段差がなくス
テップカバーリジ（step coverage)面で有利であり、後
続の工程が容易となる。そして、ソース／ドレイン領域
の形成領域を十分に確保できるのでコンタクトマージン
が高められ、工程の容易性および再現性を確保すること
ができる。
【００３３】請求項５に記載の発明によれば、ゲート電
極が半導体基板の表面内に楕円状に形成され、素子のチ
ャンネル領域を十分に確保することができる。
【図面の簡単な説明】
【図１】ａ〜ｃは、従来技術の半導体素子の製造方法を
示す工程断面図。
【図２】ａ〜ｃは、従来技術の半導体素子の製造方法を
示す工程断面図。
【図３】ａ、ｂは、従来技術の半導体素子の製造方法を
示す工程断面図。
【図４】ａ〜ｃは、本発明の一実施形態の半導体素子の
製造方法を示す工程断面図。
【図５】ａ〜ｃは、本発明の一実施形態の半導体素子の
製造方法を示す工程断面図。
【図６】ａ〜ｃは、本発明の一実施形態の半導体素子の
製造方法を示す工程断面図。
【符号の説明】
２１：半導体基板 ２２：パッド酸化膜 ２３：
第１ナイトライド層 ２４：フォトレジスト層 ２５：トレンチ ２６：
絶縁物質層 ２７：素子隔離層 ２８：バッファ酸化膜 ２９：
第２ナイトライド層 ３０：ゲート第１トレンチ ３１：ゲート第１
トレンチ側壁 ３２：ゲート第２トレンチ ３
３：ゲート酸化膜 ３４：ゲート電極 ３５：絶縁
層 ３６：低濃度不純物領域 ３７：高濃度不
純物領域

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の素子隔離領域に埋め込み形
    成され、アクティブ領域を隔離する素子隔離層と、 前記素子隔離層により隔離されるアクティブ領域の表面
    内に形成され、四角状の断面を有するゲート第１トレン
    チ及び、ゲート第１トレンチに連続的に形成され、楕円
    状の断面を有するゲート第２トレンチと、 前記ゲート第１及び２トレンチの表面に形成されるゲー
    ト酸化膜と、 前記ゲート酸化膜が形成されたゲート第１及び２トレン
    チ内に埋め込み形成されるゲート電極と、 ゲート電極の両側の半導体基板の表面内に形成されるソ
    ース／ドレイン領域とを備えることを特徴とする半導体
    素子。
  2. 【請求項２】 前記ソース／ドレイン領域はゲート第２
    トレンチに形成されたゲート電極層とオーバーラップし
    ていることを特徴とする請求項１記載の半導体素子。
  3. 【請求項３】 半導体基板の素子隔離領域に素子隔離層
    を形成してアクティブ領域を区画する工程と、 素子隔離層が形成された半導体基板の全面にバッファ酸
    化膜及びナイトライド層を形成し、バッファ酸化膜及び
    ナイトライド層を選択的にパターニングする工程と、 前記パターニングされたナイトライド層をマスクとして
    用いて露出された半導体基板を一定の深さで食刻してゲ
    ート第１トレンチを形成する工程と、 露出された半導体基板を食刻して前記ゲート第１トレン
    チに連続するゲート第２トレンチを形成する工程と、 前記ゲート第１，２トレンチの表面にゲート酸化膜を形
    成し、ゲート第１，２トレンチを完全に埋め込むように
    ゲート電極を形成する工程と、 前記ゲート電極両側の半導体基板の表面内に不純物領域
    を形成する工程とを備えることを特徴とする半導体素子
    の製造方法。
  4. 【請求項４】 ゲート第１トレンチを乾式食刻工程で形
    成することを特徴とする請求項３記載の半導体素子の製
    造方法。
  5. 【請求項５】 ゲート第２トレンチは露出された半導体
    基板を湿式食刻工程で食刻して形成することを特徴とす
    る請求項３記載の半導体素子の製造方法。
JP2000070331A 1999-03-18 2000-03-14 半導体素子およびその製造方法 Pending JP2000269485A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR9232/1999 1999-03-18
KR1019990009232A KR100282452B1 (ko) 1999-03-18 1999-03-18 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
JP2000269485A true JP2000269485A (ja) 2000-09-29

Family

ID=19576971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000070331A Pending JP2000269485A (ja) 1999-03-18 2000-03-14 半導体素子およびその製造方法

Country Status (3)

Country Link
US (1) US6476444B1 (ja)
JP (1) JP2000269485A (ja)
KR (1) KR100282452B1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045198A (ja) * 2003-07-23 2005-02-17 Samsung Electronics Co Ltd リセスゲートトランジスタ構造及びその形成方法
JP2006310749A (ja) * 2005-04-29 2006-11-09 Hynix Semiconductor Inc 半導体素子のトランジスタ製造方法
JP2006352066A (ja) * 2005-06-16 2006-12-28 Hynix Semiconductor Inc 半導体素子のリセスゲート形成方法
JP2007088418A (ja) * 2005-09-22 2007-04-05 Samsung Electronics Co Ltd 側方拡張活性領域を有する半導体素子及びその製造方法
KR100750587B1 (ko) * 2005-07-28 2007-08-20 삼성전자주식회사 비대칭 리세스 구조의 형성 방법, 비대칭 리세스 게이트구조물을 갖는 반도체 장치 및 그 제조 방법
JP2007250855A (ja) * 2006-03-16 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
JP2008034785A (ja) * 2006-07-28 2008-02-14 Hynix Semiconductor Inc 半導体素子及びその製造方法
KR100819644B1 (ko) 2007-03-19 2008-04-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2008085341A (ja) * 2006-09-28 2008-04-10 Hynix Semiconductor Inc 半導体素子のリセスゲートの製造方法
JP2008091858A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc リセスゲート及びその製造方法
JP2008091868A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc 半導体素子のリセスゲートの製造方法
JP2008091917A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc バルブ型埋め込みチャネルを備えた半導体素子及びその製造方法
JP2008108923A (ja) * 2006-10-26 2008-05-08 Elpida Memory Inc 半導体装置及びその製造方法
JP2008124461A (ja) * 2006-11-06 2008-05-29 Hynix Semiconductor Inc リセスゲートを有する半導体素子の製造方法

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860022B2 (ja) * 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
GB0117949D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6800899B2 (en) * 2001-08-30 2004-10-05 Micron Technology, Inc. Vertical transistors, electrical devices containing a vertical transistor, and computer systems containing a vertical transistor
KR100498476B1 (ko) 2003-01-11 2005-07-01 삼성전자주식회사 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
KR100540371B1 (ko) * 2004-03-02 2006-01-11 이태복 고 내압용 반도체 소자 및 그 제조방법
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US20060113590A1 (en) * 2004-11-26 2006-06-01 Samsung Electronics Co., Ltd. Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor
KR100718248B1 (ko) * 2005-07-20 2007-05-15 삼성전자주식회사 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법
KR100683089B1 (ko) * 2005-08-24 2007-02-15 삼성전자주식회사 리세스된 게이트 구조물, 리세스된 게이트 구조물의 형성방법, 리세스된 게이트 구조물을 포함하는 반도체 장치 및그 제조 방법
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US7560359B2 (en) 2004-11-26 2009-07-14 Samsung Electronics Co., Ltd. Methods of forming asymmetric recesses and gate structures that fill such recesses and related methods of forming semiconductor devices that include such recesses and gate structures
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
KR100753133B1 (ko) * 2005-06-30 2007-08-30 주식회사 하이닉스반도체 리세스게이트공정을 이용한 반도체소자의 제조 방법
KR100608386B1 (ko) * 2005-06-30 2006-08-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100600044B1 (ko) * 2005-06-30 2006-07-13 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
KR100734266B1 (ko) 2005-07-15 2007-07-02 삼성전자주식회사 콘택 저항이 개선된 수직 채널 반도체 소자 및 그 제조방법
KR100714307B1 (ko) * 2005-08-05 2007-05-02 삼성전자주식회사 활성영역 가장자리에 리세스영역을 갖는 반도체 장치 및 그형성방법
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
KR100711520B1 (ko) * 2005-09-12 2007-04-27 삼성전자주식회사 리세스된 게이트 전극용 구조물과 그 형성 방법 및리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조방법.
KR100703027B1 (ko) 2005-09-26 2007-04-06 삼성전자주식회사 리세스 게이트 형성 방법
KR100844930B1 (ko) * 2005-09-28 2008-07-09 주식회사 하이닉스반도체 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법
KR100762911B1 (ko) * 2005-09-30 2007-10-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100699038B1 (ko) * 2005-10-04 2007-03-23 삼성전자주식회사 리세스된 게이트 전극의 형성 방법
KR100707803B1 (ko) 2005-10-28 2007-04-17 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100650626B1 (ko) 2005-11-15 2006-11-27 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR100733446B1 (ko) * 2005-11-16 2007-06-29 주식회사 하이닉스반도체 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
TWI309066B (en) * 2005-12-19 2009-04-21 Nanya Technology Corp Semiconductor device having a trench gate the fabricating method of the same
KR100695499B1 (ko) * 2005-12-28 2007-03-16 주식회사 하이닉스반도체 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100744088B1 (ko) * 2005-12-28 2007-08-01 주식회사 하이닉스반도체 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100721583B1 (ko) 2005-12-28 2007-05-23 주식회사 하이닉스반도체 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100733467B1 (ko) * 2006-01-09 2007-06-29 주식회사 하이닉스반도체 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100720238B1 (ko) * 2006-01-23 2007-05-23 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR100720258B1 (ko) * 2006-01-23 2007-05-23 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100689514B1 (ko) * 2006-01-23 2007-03-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US7700441B2 (en) * 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
KR100720212B1 (ko) * 2006-02-03 2007-05-21 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7902597B2 (en) 2006-03-22 2011-03-08 Samsung Electronics Co., Ltd. Transistors with laterally extended active regions and methods of fabricating same
KR100744071B1 (ko) 2006-03-31 2007-07-30 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
TWI323498B (en) * 2006-04-20 2010-04-11 Nanya Technology Corp Recessed gate mos transistor device and method of making the same
KR100753083B1 (ko) * 2006-04-28 2007-08-31 주식회사 하이닉스반도체 반도체소자의 리세스채널 형성 방법
KR100756809B1 (ko) * 2006-04-28 2007-09-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100845051B1 (ko) * 2006-04-28 2008-07-09 주식회사 하이닉스반도체 리세스게이트를 갖는 반도체 소자의 제조방법
US20070262395A1 (en) 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
US8860174B2 (en) * 2006-05-11 2014-10-14 Micron Technology, Inc. Recessed antifuse structures and methods of making the same
US8008144B2 (en) * 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
KR100744684B1 (ko) * 2006-06-01 2007-08-01 주식회사 하이닉스반도체 벌브형 리세스와 새들형 핀을 결합한 반도체소자 및 그의제조 방법
KR100745934B1 (ko) * 2006-06-30 2007-08-02 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
KR100792371B1 (ko) * 2006-09-11 2008-01-09 주식회사 하이닉스반도체 반도체소자의 벌브형 리세스 게이트 및 그의 제조 방법
KR100753106B1 (ko) * 2006-09-28 2007-08-31 주식회사 하이닉스반도체 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 제조방법
KR100792403B1 (ko) * 2006-09-28 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 제조 방법
KR100798775B1 (ko) * 2006-09-29 2008-01-29 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100762912B1 (ko) * 2006-09-30 2007-10-08 주식회사 하이닉스반도체 비대칭의 벌브형 리세스 게이트를 갖는 반도체 소자 및그의 제조방법
KR100819671B1 (ko) * 2006-10-16 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
JP2008108761A (ja) * 2006-10-23 2008-05-08 Elpida Memory Inc ダイナミックランダムアクセスメモリの製造方法
JP2008135458A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体装置及びその製造方法
KR100780630B1 (ko) * 2006-12-27 2007-11-30 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100825023B1 (ko) 2006-12-27 2008-04-24 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자 제조방법
KR100792405B1 (ko) 2007-01-03 2008-01-09 주식회사 하이닉스반도체 벌브형 리세스 패턴의 제조 방법
KR100958809B1 (ko) * 2007-01-23 2010-05-24 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100843711B1 (ko) * 2007-02-23 2008-07-04 삼성전자주식회사 리세스 채널 영역을 갖는 트랜지스터를 채택하는반도체소자 및 그 제조방법
KR100825004B1 (ko) * 2007-05-28 2008-04-24 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100890256B1 (ko) * 2007-05-29 2009-03-24 삼성전자주식회사 리세스 채널 영역을 갖는 트랜지스터를 채택하는 반도체소자 및 그 제조 방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
CN101350363B (zh) * 2007-07-16 2011-06-22 南亚科技股份有限公司 晶体管结构及其制作方法
TWI355078B (en) * 2007-07-16 2011-12-21 Nanya Technology Corp Transistor structure and method of making the same
KR101374335B1 (ko) * 2007-09-10 2014-03-17 삼성전자주식회사 국부적으로 두꺼운 유전막을 갖는 리세스 채널트랜지스터의 제조방법 및 관련된 소자
KR100948307B1 (ko) * 2008-05-21 2010-03-17 주식회사 동부하이텍 반도체 소자의 제조 방법
US7824986B2 (en) 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
KR101088816B1 (ko) 2009-06-04 2011-12-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101095802B1 (ko) * 2010-01-07 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR20110124584A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 리세스 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법
KR101930751B1 (ko) 2012-08-07 2019-03-12 삼성전자 주식회사 반도체 장치 및 그 제조 방법
EP3772091A1 (en) * 2019-08-02 2021-02-03 Imec VZW A method for forming a buried metal line
US11348957B2 (en) * 2019-12-27 2022-05-31 Omnivision Technologies, Inc. Transistor having increased effective channel width

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5142610A (en) * 1990-01-03 1992-08-25 Sunbeam Corporation Liquid heating and dispensing appliance and valve construction
JPH05206459A (ja) * 1992-01-29 1993-08-13 Nec Corp 半導体装置およびその製造方法
WO1998012756A1 (fr) * 1996-09-19 1998-03-26 Ngk Insulators, Ltd. Dispositif a semi-conducteurs et procede de fabrication
US5801082A (en) 1997-08-18 1998-09-01 Vanguard International Semiconductor Corporation Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738745B2 (ja) * 2003-07-23 2011-08-03 三星電子株式会社 リセスゲートトランジスタ構造及びその形成方法
JP2005045198A (ja) * 2003-07-23 2005-02-17 Samsung Electronics Co Ltd リセスゲートトランジスタ構造及びその形成方法
JP2006310749A (ja) * 2005-04-29 2006-11-09 Hynix Semiconductor Inc 半導体素子のトランジスタ製造方法
JP2006352066A (ja) * 2005-06-16 2006-12-28 Hynix Semiconductor Inc 半導体素子のリセスゲート形成方法
KR100750587B1 (ko) * 2005-07-28 2007-08-20 삼성전자주식회사 비대칭 리세스 구조의 형성 방법, 비대칭 리세스 게이트구조물을 갖는 반도체 장치 및 그 제조 방법
JP2007088418A (ja) * 2005-09-22 2007-04-05 Samsung Electronics Co Ltd 側方拡張活性領域を有する半導体素子及びその製造方法
JP2007250855A (ja) * 2006-03-16 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
JP2008034785A (ja) * 2006-07-28 2008-02-14 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2008085341A (ja) * 2006-09-28 2008-04-10 Hynix Semiconductor Inc 半導体素子のリセスゲートの製造方法
JP2008091858A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc リセスゲート及びその製造方法
JP2008091868A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc 半導体素子のリセスゲートの製造方法
JP2008091917A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc バルブ型埋め込みチャネルを備えた半導体素子及びその製造方法
JP2008108923A (ja) * 2006-10-26 2008-05-08 Elpida Memory Inc 半導体装置及びその製造方法
JP2008124461A (ja) * 2006-11-06 2008-05-29 Hynix Semiconductor Inc リセスゲートを有する半導体素子の製造方法
KR100819644B1 (ko) 2007-03-19 2008-04-04 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US6476444B1 (en) 2002-11-05
KR100282452B1 (ko) 2001-02-15
KR20000060693A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
JP2000269485A (ja) 半導体素子およびその製造方法
JP4446949B2 (ja) エレベイテッドサリサイドソース／ドレイン領域の形成方法
US7332400B2 (en) Method of manufacturing a semiconductor device having a gate structure with low parasitic capacitance
JP4394385B2 (ja) 半導体装置及びその製造方法
JP2005252268A (ja) ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置
JP2007027738A (ja) 半導体装置及びその製作方法
JP2000269441A (ja) 埋込みチャネルｐｆｅｔの性能および信頼性を向上させるためのディープ・ディボット・マスク
US20120049253A1 (en) Semiconductor device and method for fabricating the same
JP3744694B2 (ja) トランジスターの特性を改善するための半導体装置製造方法
KR100681286B1 (ko) 리세스된 채널을 갖는 반도체 장치의 제조 방법
JP4519442B2 (ja) Ｍｏｓトランジスター及びその製造方法
JP2008066548A (ja) 半導体装置および半導体装置の製造方法
JP2005259945A (ja) 半導体装置の製造方法及び半導体装置
JP2002246593A (ja) 半導体装置及びその製造方法
JP2006196736A (ja) 半導体装置及びその製造方法
JP2000150870A (ja) 半導体装置およびその製造方法
KR100832706B1 (ko) 반도체 소자 및 그의 제조방법
KR20060046909A (ko) 리세스 채널을 갖는 트랜지스터 제조방법
KR101169684B1 (ko) 반도체 소자의 트랜지스터 및 그의 제조방법
KR20040046074A (ko) 반도체 소자의 전계효과 트랜지스터 형성방법
JP2003092386A (ja) 半導体装置の製造方法
JP2006202949A (ja) Ｍｏｓ型電界効果トランジスタ及びその製造方法
KR20030082820A (ko) 단채널 현상을 방지할 수 있는 반도체 소자 및 그 제조방법
JP2004096039A (ja) 半導体装置の製造方法
KR20060004469A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090127