JP2008091858A - リセスゲート及びその製造方法 - Google Patents

リセスゲート及びその製造方法 Download PDF

Info

Publication number
JP2008091858A
JP2008091858A JP2007123235A JP2007123235A JP2008091858A JP 2008091858 A JP2008091858 A JP 2008091858A JP 2007123235 A JP2007123235 A JP 2007123235A JP 2007123235 A JP2007123235 A JP 2007123235A JP 2008091858 A JP2008091858 A JP 2008091858A
Authority
JP
Japan
Prior art keywords
pattern portion
ball
pattern
ball pattern
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007123235A
Other languages
English (en)
Inventor
Ky-Hyun Han
▲ギ▼ 賢 韓
Ki-Won Nam
基 元 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008091858A publication Critical patent/JP2008091858A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】バルブ型リセスパターンのボールパターン内に残留するボイドの大きさを小さくすることができる半導体素子のリセスゲート及びその製造方法を提供すること。
【解決手段】リセスゲートは、第１直径を有する第１ボールパターン部２５Ａ及び第２直径を有する第２ボールパターン部２７からなり、第１ボールパターン部２５Ａが基板２１の表面側に位置するバルブ型リセスパターン１００を有する基板２１と、バルブ型リセスパターン１００の内面及び基板２１の表面に形成されたゲート絶縁膜２８と、ゲート絶縁膜２８上に形成され、バルブ型リセスパターン１００内に埋め込まれた導電膜２９とを備える。バルブ型リセスパターン１００が、断面形状及び直径が異なる第１と第２のボールパターン部２５Ａ、２７からなるひょうたん形であるので、導電層（例えば、ポリシリコン）内に残留するボイドの大きさを小さくすることができる。
【選択図】図３

Description

本発明は、半導体素子の製造方法に関し、特に、リセスゲート及びその製造方法に関する。
一般に、半導体素子のリセスゲートは、素子の特性を向上させる上で、特に重要な構造である。リセスゲートは、素子のパターンの高密度化に伴うゲートのチャネル面積の減少により問題となる、しきい値電圧やリフレッシュ時間などの電気的特性を向上させる効果を有する。リセスゲートは、シリコン基板へのゲート形成部のパターニング及びエッチングにより形成され、ゲートの長さを長くしてチャネルの面積を増加させることにより、素子の特性を向上させる。
しかし、素子がさらに小型化され、パターンが微細化し、素子間の距離が減少してきたために、チャネル間の面積をさらに拡大させる必要が生じている。
そのため、最近、リセスゲートの概念を拡張し、リセスゲートの下部の面積を拡大させることにより、チャネルの面積を増加させるバルブ型リセスゲートが提案された。
図１は、従来の技術に係るバルブ型リセスゲートの製造方法を説明するための図であり、素子の構造を模式的に示す断面図である。
図１に示すように、半導体基板１１に、ネックパターン部１２Ａ及びボールパターン部１２Ｂからなるバルブ型リセスパターン１２を形成する。次いで、バルブ型リセスパターン１２の内面及び半導体基板１１の表面にゲート酸化膜１３を形成した後、ゲート酸化膜１３上に、下部がバルブ型リセスパターン１２内に埋め込まれた、ゲート電極として用いられるポリシリコン膜１４を形成する。
しかし、バルブ型リセスゲートの場合、その形状から、ゲート電極となるポリシリコン膜１４の形成時に、ボールパターン部１２Ｂ内にボイドＶ１が形成されることを避けることができない。このボイドＶ１が形成されるのは、ボールパターン部１２Ｂ内にポリシリコン膜１４が完全に埋め込まれる前に、上部のネックパターン部１２Ａ内が埋め込まれてしまうからである。
図２Ａ及び図２Ｂは、従来の技術に係るボールパターン部を含む素子の断面構造を示す図であり、ポリシリコン膜の形成時に生じたボイドを示す顕微鏡写真である。なお、図２Ｂは、図２Ａに示したボールパターン部を拡大して示す顕微鏡写真である。
ボールパターン部のポリシリコン膜内に形成されるボイドＶ２は、素子の特性には直接的には影響を及ぼさない。しかし、バルブ型リセスゲートのネックパターン部の幅が狭く、かつ、ボールパターン部が大きい場合、ボイドＶ２の大きさが大きくなる。その結果、ボールパターン部のポリシリコン膜の厚さが減少し、素子の電気的特性が低下することがある。
このようなボイドの発生を防止する対策には、ネックパターン部の幅を広くする方法がある。しかし、ネックパターン部の幅を広くすると、上部に形成されるゲート電極とのオーバーレイマージンが減少するので、位置ずれが生じやすく、素子の製造が難しいという問題がある。
本発明は、上記従来の技術の問題点を解決するためになされたものであり、その目的は、バルブ型リセスパターンのボールパターン部内に残留するボイドの大きさを小さくすることができる半導体素子のリセスゲート及びその製造方法を提供することにある。
上記目的を達成するための本発明に係る半導体素子のリセスゲートは、第１直径を有する第１ボールパターン部及び第２直径を有する第２ボールパターン部からなり、前記第１ボールパターン部が基板の表面側に位置するバルブ型リセスパターンを有する基板と、前記バルブ型リセスパターンの内面及び前記基板の表面に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成され、前記バルブ型リセスパターン内に埋め込まれた導電膜とを備えることを特徴としている。また、前記第１ボールパターン部の第１直径が、前記第２ボールパターン部の第２直径よりも小さいこと、前記第１ボールパターン部及び前記第２ボールパターン部の断面形状が、相互に異なるボール形であること、前記第１ボールパターン部の断面形状が楕円形であり、前記第２ボールパターン部の断面形状が円形であることが好ましい。
本発明に係る半導体素子のリセスゲートの製造方法は、基板に、第１直径を有する第１ボールパターン部及び第２直径を有する第２ボールパターン部からなり、前記第１ボールパターン部が前記基板の表面側に位置するバルブ型リセスパターンを形成するステップと、前記バルブ型リセスパターンの内面及び前記基板の表面にゲート絶縁膜を形成するステップと、該ゲート絶縁膜上に、前記バルブ型リセスパターン内を埋め込む導電膜を形成するステップとを含むことを特徴としている。また、前記バルブ型リセスパターンを形成するステップが、前記基板を所定の深さまでエッチングすることにより、前記基板の表面に対して垂直方向の側壁を有するネックパターン部を形成するステップと、前記ネックパターン部のエッチングにより、前記第１ボールパターン部を形成するステップと、前記第１ボールパターン部の底部のエッチングにより、前記第２ボールパターン部を形成するステップとを含むことを特徴としている。また、前記ネックパターン部を形成するステップ及び第１ボールパターン部を形成するステップを、同じチャンバ内で行うこと、又は異なるチャンバ内で行うことのいずれかとすること、前記第１ボールパターン部を形成するエッチング及び前記第２ボールパターン部を形成するエッチングを、ボトムパワーを１Ｗ〜２０Ｗとし、エッチングガスとして、ＣＦ４／Ｏ２／Ｈｅの混合ガスを使用する条件で実施すること、前記第１ボールパターン部を形成するエッチング及び前記第２ボールパターン部を形成するエッチングを、マイクロ波ドライエッチング装置を用いて実施することが好ましい。
本発明に係る製造方法によれば、相互に直径が異なる２つのボールパターンで構成された、断面形状がひょうたん形のバルブ型リセスパターンを形成することにより、ポリシリコン膜の形成時に発生するボイドの大きさを著しく小さくすることができるという効果が得られる。
また、本発明の製造方法によれば、断面形状がひょうたん形のバルブ型リセスパターンを形成することにより、ポリシリコン膜が基板と接する面積を増加させると同時に、バルブ型リセスパターンの上部の線幅を所定の値に維持し、ゲート電極とのオーバーレイマージンが減少することを防止することができるという効果が得られる。
以下、添付された図面を参照して、本発明の好ましい実施の形態に係るリセスゲート及びその製造方法を詳細に説明する。
後述する実施の形態において、バルブ型リセスゲートの形成時、ネックパターン部の上部の線幅は、従来と同じ線幅であるが、下部のボールパターン部との接続部は、ボールパターン部にポリシリコンが埋め込まれやすいように、断面形状がほぼ楕円形のボール状に形成する。そのため、バルブ型リセスパターンは、全体の断面形状がひょうたん形になる。
上記のようなパターンに形成することにより、ポリシリコン膜の形成時に、ボールパターン部内にボイドが形成されることを抑制することができる。その結果、ボイドの大きさが小さくなり、ボールパターン部内のポリシリコン膜の厚さが厚くなるとともに、ボール形によるネックパターン部内面の面積の増加が得られる。さらに、ネックパターン部の上部の線幅を所定の幅に維持することができるので、ゲート電極とのオーバーレイマージンが減少することを防止することができる。
図３は、本発明の第１の実施の形態に係るバルブ型リセスゲートの構造を示す断面図である。図３に示されているように、基板２１に、第１ボールパターン部（以下、「第１ボールパターン」と記す）２５Ａ及び第２ボールパターン部（以下、「第２ボールパターン」と記す）２７からなるバルブ型リセスパターン１００が形成されている。ここで、基板２１の材料としては、例えばシリコンが用いられるので、以下、基板を「シリコン基板」と記すことがある。また、バルブ型リセスパターン１００の内面及び基板２１の表面にゲート絶縁膜２８が形成されている。このゲート絶縁膜２８としては、例えば酸化物系の物質が用いられるので、以下、ゲート絶縁膜を「ゲート酸化膜」と記すことがある。なお、バルブ型リセスパターン１００の内部は、ポリシリコン膜２９で埋められている。
図３において、バルブ型リセスパターン１００を構成する第１ボールパターン２５Ａ及び第２ボールパターン２７は、形状及び直径が互いに異なる。例えば、第１ボールパターン２５Ａは断面形状がほぼ楕円形であり、第２ボールパターンは断面形状がほぼ円形に近い形状である。また、それぞれのパターンのもっとも大きい部分の直径は、第１ボールパターン２５Ａの方が、第２ボールパターン２７よりも小さい。さらに、第１ボールパターン２５Ａ及び第２ボールパターン２７の深さは、いずれも２００Å〜５００Åの範囲であることが好ましく、両者の深さはほぼ同じでもよい。
したがって、相互に異なる形状及び直径を有する第１ボールパターン２５Ａ及び第２ボールパターン２７からなるバルブ型リセスパターン１００は、断面形状がひょうたん形になる。また、バルブ型リセスパターン１００のネック部となる第１ボールパターン２５Ａは断面形状がほぼ楕円形であるため、第２ボールパターン２７内に導電性のポリシリコン膜（導電膜）２９が埋め込まれた状態で残留するボイドＶ３は、その大きさが小さい。
図４Ａ〜図４Ｆは、本発明の第１の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。なお、図３で付与した符号のうち、同じ構成要素については、図４Ａ〜図４Ｆにおいても同じ符号で表示する。
図４Ａは、基板にフィールド酸化膜を形成するとともに、基板上にハードマスク層及びリセスゲートマスクを形成した段階における素子の構造を示す断面図である。図４Ａに示すように、シリコン基板２１にトレンチを形成した後、酸化膜を埋め込んでフィールド酸化膜２２を形成する。このフィールド酸化膜２２は、高密度プラズマを用いて形成した酸化膜であってもよい。
次いで、シリコン基板２１上に、例えばポリシリコンにより、ハードマスク層２３を形成し、ハードマスク層２３上に感光膜を塗布した後、露光及び現像により感光膜のパターニングを行い、リセスゲートマスク２４を形成する。
図４Ｂは、第１ネックパターン部を形成した段階における素子の構造を示す断面図である。図４Ｂに示すように、リセスゲートマスク２４をエッチングバリアとしてハードマスク層２３のエッチングを行う。図４Ｂに示した符号２３Ａは、ハードマスクパターンを表している。ハードマスク層２３にはポリシリコンが用いられているため、ハードマスク層２３のエッチングには、エッチング用原料ガス（以下、単に「エッチングガス」と記す）として、ＨＢｒ又はＣｌ２ガスを単独で用いることが可能であり、両者を混合して使用することもできる。
ハードマスク層２３のエッチング後、続いて、同じエッチングガスを使用して露出したシリコン基板２１を所定の深さまでエッチングする。これにより、バルブ型リセスパターンの第１ネックパターン部（以下、「第１ネックパターン」と記す）２５が形成される。ここで、第１ネックパターン２５の深さは、２００Å〜５００Åの範囲が好ましく、第１ネックパターン２５の線幅は、１００Å〜２００Åの範囲が好ましい。第１ネックパターン２５を形成するエッチングは、プラズマエッチングにより行うことが可能であり、エッチングガスとしては、ＨＢｒとＣｌ２の混合ガスを使用することができる。このとき、ＨＢｒガスの流量は３０ｓｃｃｍ〜１５０ｓｃｃｍの範囲、Ｃｌ２ガスの流量は１０ｓｃｃｍ〜６０ｓｃｃｍの範囲が好ましい。
第１ネックパターン２５の形成が完了した時点で、リセスゲートマスク２４は、除去され存在しなくてもよい。その場合、ハードマスクパターン２３Ａは、エッチングバリアとしての役割を果たす。
形成された第１ネックパターン２５は、この段階では、側壁が基板２１面に対してほぼ垂直になっている。第１の実施の形態では、第１ネックパターン２５の側壁中央部付近の幅を拡大することにより、第１ネックパターン２５の断面形状を楕円形にするために、次のような方法を用いる。
図４Ｃは、第１ネックパターンの断面形状を楕円形にした段階における素子の構造を示す断面図である。図４Ｂに示したように、基板２１面に垂直方向に第１ネックパターン２５を形成した後、図４Ｃに示すように、さらに等方性エッチングを行う。この等方性エッチングは、第１ネックパターン２５を形成したチャンバ内でインサイチュー、すなわち、同じチャンバ内で行うことができる。一例として、第１ネックパターン２５を形成するエッチング及び等方性エッチングには、ＩＣＰ（Inductively Coupled Plasma：誘導結合プラズマ）型のプラズマ装置を用いることができる。
等方性エッチングを起こさせるため、第１の実施の形態では、ボトムパワーを１Ｗ〜２０Ｗの範囲とし、エッチングガスとして、ＣＦ４／Ｏ２／Ｈｅの混合ガスを使用する。このとき、ＣＦ４ガスの流量は２０ｓｃｃｍ〜８０ｓｃｃｍの範囲、Ｏ２の流量は５ｓｃｃｍ〜１０ｓｃｃｍの範囲、Ｈｅの流量は１００ｓｃｃｍ〜２００ｓｃｃｍの範囲とするのが好ましい。
ボトムパワーが１Ｗ〜２０Ｗの範囲のように低い場合には、直進性を有するイオンによるエッチング効果に比べ、方向性を有しないラジカルによるエッチング効果の方が強くなり、エッチングの等方性が高くなる。このように、エッチングの等方性が向上するので、第１ネックパターン２５の側壁は、断面形状がほぼ楕円形になる。
上記のように第１ネックパターン２５の側壁をエッチングすることにより、断面形状が楕円形になるので、第１ネックパターン２５の内面の表面積が全体的に大きくなる。すなわち、第１ネックパターン２５は、上部よりも下方側の方が表面積が広い第２ネックパターン２５Ａとなる。したがって、等方性エッチングが行われた第２ネックパターン２５Ａは、後に形成されるボールパターンと同様に、側壁面が緩やかな曲線を描くボール状パターンになる。以下、等方性エッチングが行われた第２ネックパターン２５Ａを「第１ボールパターン２５Ａ」と記す。等方性エッチングを用いて第１ボールパターン２５Ａを形成すると、第１ボールパターン２５Ａの上部の線幅は、ほぼ等方性エッチング前の幅に維持されるので、後に形成されるゲート電極とのオーバーレイマージンの減少が防止される。
図４Ｄは、第２ボールパターンを形成した段階における素子の構造を示す断面図である。図４Ｄに示すように、第１ボールパターン２５Ａの側壁に保護側壁２６を形成する。この保護側壁２６は、熱酸化処理による酸化膜、物理気相成長による酸化膜、窒化膜又は多量のシリコンを含む窒化膜であり、５０Å〜１００Åの範囲の膜厚に形成した後、選択的なエッチングにより、第１ボールパターン２５Ａの側壁にのみ残留させる。また、保護側壁２６は、後続のエッチング時に、第１ボールパターン２５Ａの側壁が損傷を受けることを防止する役割を果たすものである。
次いで、第１ボールパターン２５Ａの底部の等方性エッチングを行うことにより、断面形状がほぼ円形の第２ボールパターン２７を形成する。このとき、等方性エッチングは、前述の第１ボールパターン２５Ａの場合とほぼ同様な条件で行う。ただし、形成される第２ボールパターン２７は、第１ボールパターン２５Ａよりも、そのサイズ、特に直径が大きい。第１ボールパターン２５Ａ及び第２ボールパターン２７の深さは、いずれも２００Å〜５００Åの範囲が好ましく、第２ボールパターン２７の方が第１ボールパターン２５Ａよりも深いか、又は両者がほぼ同じでもよい。また、始めに形成した垂直状の第１ネックパターン２５の線幅が１００Å〜２００Åの範囲であるため、第１ボールパターン２５Ａのもっとも大きい部分の直径は３００Å〜５００Åの範囲、第２ボールパターン２７のもっとも大きい部分の直径は５００Å〜７００Åの範囲とすることが好ましい。
図４Ｅは、ハードマスクパターン及び保護側壁を除去した段階における素子の構造を示す断面図である。図４Ｅに示すように、ハードマスクパターン２３Ａ及び保護側壁２６を除去する。
ハードマスクパターン２３Ａ及び保護側壁２６を除去した後、バルブ型リセスパターン１００は、第１ボールパターン２５Ａ及び第２ボールパターン２７で構成されている。第１ボールパターン２５Ａ及び第２ボールパターン２７は、前述のように、相互に形状及び直径が異なる。図４Ｅに示した符号Ｄ１は、第１ボールパターン２５Ａのもっとも大きい部分の直径を表し、符号Ｄ２は、第２ボールパターン２７のもっとも大きい部分の直径を表す。図示したように、第２ボールパターン２７の直径Ｄ２は、第１ボールパターン２５Ａの直径Ｄ１よりも大きい（Ｄ２＞Ｄ１）。特に、第１ボールパターン２５Ａは、断面形状がほぼ楕円形であるため、通常のバルブ型リセスパターンよりも内面の面積が大きい。前述のように、相互に異なる形状及び直径を有する第１ボールパターン２５Ａ及び第２ボールパターン２７からなるバルブ型リセスパターン１００は、断面形状がひょうたん形である。
そして、バルブ型リセスパターン１００の第１ボールパターン２５Ａの上部は、最初に画定された線幅がそのまま維持されるため、後に形成されるゲート電極とのオーバーレイマージンが減少することがない。
図４Ｆは、ゲート酸化膜を形成し、さらにポリシリコン膜を形成した段階における素子の構造を示す断面図である。図４Ｆに示すように、バルブ型リセスパターン１００の内面及び基板２１上にゲート酸化膜２８を形成した後、バルブ型リセスパターン１００が埋め込まれるまで、全面にゲート電極として用いられるポリシリコン膜２９を形成する。
このポリシリコン膜２９を形成した際、ひょうたん状のバルブ型リセスパターン１００を構成する第１ボールパターン２５Ａにより、第２ボールパターン２７内のポリシリコン膜２９に残留するボイドＶ３の大きさが小さくなる。すなわち、第１ボールパターン２５Ａが大きいため、バルブ型リセスパターン１００の上部が詰まりにくく、第２ボールパターン２７内を十分に埋め込むことができるので、残留するボイドＶ３の大きさが小さくなる。
また、第１ボールパターン２５Ａの断面形状が楕円形であるため周方向長さが長くなり、ポリシリコン膜２９が基板２１と接する面積が増加し、チャネル長が長くなる。
図示しないが、後続の工程で、ポリシリコン膜２９上にタングステンシリサイド膜及びゲートハードマスク窒化膜を形成した後、ゲートを形成するためのパターニングを行う。
図５は、本発明の第２の実施の形態に係るバルブ型リセスゲートの構造を示す断面図である。図５に示されているように、シリコン基板３１に、第１ボールパターン３５Ａ及び第２ボールパターン３７からなるバルブ型リセスパターン２００が形成されている。また、バルブ型リセスパターン２００の内面及びシリコン基板３１の表面にゲート酸化膜３８が形成されている。さらに、バルブ型リセスパターン２００の内部は、ポリシリコン膜３９で埋められている。
図５において、バルブ型リセスパターン２００を構成する第１ボールパターン３５Ａ及び第２ボールパターン３７は、形状及び直径が互いに異なる。例えば、第１ボールパターン３５Ａは断面形状がほぼ楕円形であり、第２ボールパターン３７は、断面形状がほぼ円形に近い形状である。また、それぞれのパターンのもっとも大きい部分の直径は、第１ボールパターン３５Ａの方が、第２ボールパターン３７よりも小さい。なお、第１ボールパターン３５Ａ及び第２ボールパターン３７の深さは、ほぼ同じでもよい。
したがって、相互に異なる形状及び直径を有する第１ボールパターン３５Ａ及び第２ボールパターン３７からなるバルブ型リセスパターン２００は、断面形状がひょうたん形になる。バルブ型リセスパターン２００のネック部となる第１ボールパターン３５Ａは断面形状がほぼ楕円形であるため、第２ボールパターン３７内にポリシリコン膜３９が埋め込まれた状態で残留するボイドＶ４は、その大きさが小さい。
図６Ａ〜図６Ｆは、本発明の第２の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。なお、図５で付与した符号のうち、同じ構成要素については、図６Ａ〜図６Ｆにおいても同じ符号で表示する。
図６Ａは、基板にフィールド酸化膜を形成するとともに、基板上にハードマスク層及びリセスゲートマスクを形成した段階における素子の構造を示す断面図である。図６Ａに示すように、シリコン基板３１にトレンチを形成した後、酸化膜を埋め込んでフィールド酸化膜３２を形成する。このフィールド酸化膜３２は、高密度プラズマを用いて形成した酸化膜であってもよい。
次いで、シリコン基板３１上に、例えばポリシリコンにより、ハードマスク層３３を形成し、ハードマスク層３３上に感光膜を塗布した後、露光及び現像によりパターニングを行い、リセスゲートマスク３４を形成する。
図６Ｂは、第１ネックパターンを形成した段階における素子の構造を示す断面図である。図６Ｂに示すように、リセスゲートマスク３４をエッチングバリアとしてハードマスク層３３のエッチングを行う。図６Ｂに示した符号３３Ａは、ハードマスクパターンを表している。ハードマスク層３３にはポリシリコンが用いられるため、ハードマスク層３３のエッチングには、エッチングガスとして、ＨＢｒ又はＣｌ２ガスを単独で用いることが可能であり、両者を混合して使用することもできる。
ハードマスク層３３のエッチング後、続いて、同じエッチングガスを使用して露出したシリコン基板３１を所定の深さまでエッチングする。これにより、バルブ型リセスパターンの第１ネックパターン３５が形成される。ここで、第１ネックパターン３５の深さは、２００Å〜５００Åの範囲が好ましく、第１ネックパターン３５の線幅は、１００Å〜２００Åの範囲が好ましい。第１ネックパターン３５を形成するエッチングは、プラズマエッチングにより行うことが可能であり、エッチングガスとしては、ＨＢｒとＣｌ２の混合ガスを使用することができる。このとき、ＨＢｒガスの流量は３０ｓｃｃｍ〜１５０ｓｃｃｍの範囲、Ｃｌ２ガスの流量は１０ｓｃｃｍ〜６０ｓｃｃｍの範囲が好ましい。
第１ネックパターン３５の形成が完了した時点で、リセスゲートマスク３４は、除去され存在しなくてもよい。その場合、ハードマスクパターン３３Ａは、エッチングバリアとしての役割を果たす。
形成された第１ネックパターン３５は、この段階では、側壁が基板３１面に対してほぼ垂直状になっている。第２の実施の形態では、第１ネックパターン３５の側壁中央部付近の幅を拡大することにより、第１ネックパターン３５の形状をほぼ楕円形にするために、次のような方法を用いる。
図６Ｃは、第１ネックパターンの断面形状を楕円形にした段階における素子の構造を示す断面図である。図６Ｂに示したように、基板３１面に垂直方向に第１ネックパターン３５を形成した後、図６Ｃに示すように、さらに等方性エッチングを行う。この等方性エッチングは、第１ネックパターン３５を形成したチャンバとは異なるチャンバ内で行う。一例として、第１ネックパターン３５を形成するエッチングには、ＩＣＰ型のプラズマ装置を用いる。
等方性エッチングを起こさせるため、第２の実施の形態では、マイクロ波ドライエッチング装置を用い、エッチングガスとして、ＣＦ４／Ｏ２／Ｈｅの混合ガスを使用する。このとき、ＣＦ４ガスの流量は２０ｓｃｃｍ〜８０ｓｃｃｍの範囲、Ｏ２の流量は５ｓｃｃｍ〜１０ｓｃｃｍの範囲、Ｈｅの流量は１００ｓｃｃｍ〜２００ｓｃｃｍの範囲とし、マイクロ波パワーは５００Ｗ〜２５００Ｗの範囲とするのが好ましい。このように、マイクロ波ドライエッチング装置を用いてエッチングを行う場合には、プラズマのうち、直進性を有するイオンがマイクロ波によってネックパターンの下部まで到達することができず、方向性を有しないラジカルによるエッチング効果の方が強くなり、エッチングの等方性が高くなるので、第１ネックパターン３５の側壁は、断面形状がほぼ楕円形になる。
上記のように第１ネックパターン３５の側壁をエッチングすることにより、断面形状がほぼ楕円形になるので、第１ネックパターン３５の内面の表面積が全体的に大きくなる。すなわち、第１ネックパターン３５は、上部よりも下方側の方が、表面積が広い第２ネックパターン３５Ａとなる。したがって、等方性エッチングが行われた第２ネックパターン３５Ａは、後に形成されるボールパターンと同様に、側壁面が緩やかな曲線を描くボール状のパターンになる。以下、等方性エッチングが行われた第２ネックパターン３５Ａを「第１ボールパターン３５Ａ」と記す。等方性エッチングを用いて第１ボールパターン３５Ａを形成すると、第１ボールパターン３５Ａの上部の線幅は、ほぼ等方性エッチング前の幅に維持されるので、後に形成されるゲート電極とのオーバーレイマージンの減少が防止される。
図６Ｄは、第２ボールパターンを形成した段階における素子の構造を示す断面図である。図６Ｄに示すように、第１ボールパターン３５Ａの側壁に保護側壁３６を形成する。この保護側壁３６は、熱酸化処理による酸化膜、物理気相成長による酸化膜、窒化膜又は多量のシリコンを含む窒化膜であり、５０Å〜１００Åの範囲の膜厚に形成した後、選択的なエッチングにより、第１ボールパターン３５Ａの側壁にのみ残留させる。また、保護側壁３７は、後続のエッチング時に、第１ボールパターン３５Ａの側壁が損傷を受けることを防止する役割を果たすものである。
次いで、第１ボールパターン３５Ａの底部の等方性エッチングを行うことにより、断面形状がほぼ円形の第２ボールパターン３７を形成する。このとき、等方性エッチングは、前述の第１ボールパターン３５Ａの場合とほぼ同様な条件で行う。ただし、形成される第２ボールパターン３７は、第１ボールパターン３５Ａよりも、その深さが深く、サイズ、特に直径が大きい。第１ボールパターン３５Ａ及び第２ボールパターン３７の深さは、いずれも２００Å〜５００Åの範囲が好ましく、第２ボールパターン３７の方が第１ボールパターン３５Ａよりも深いか、又は両者がほぼ同じでもよい。また、始めに形成した垂直状の第１ネックパターン３５の線幅が１００Å〜２００Åの範囲であるため、第１ボールパターン３５Ａの直径は３００Å〜５００Åの範囲、第２ボールパターン３７の直径は５００Å〜７００Åの範囲とすることが好ましい。
図６Ｅは、ハードマスクパターン及び保護側壁を除去した段階における素子の構造を示す断面図である。図６Ｅに示すように、ハードマスクパターン３３Ａ及び保護側壁３６を除去する。
ハードマスクパターン３３Ａ及び保護側壁３６を除去した後、バルブ型リセスパターン２００は、第１ボールパターン３５Ａ及び第２ボールパターン３７で構成されている。第１ボールパターン３５Ａ及び第２ボールパターン３７は、前述のように、相互に形状及び直径が異なる。図６Ｅに示した符号Ｄ３は、第１ボールパターン３５Ａのもっとも大きい部分の直径を表し、符号Ｄ４は、第２ボールパターン３７のもっとも大きい部分の直径を表す。図示したように、第２ボールパターン３７の直径Ｄ４は、第１ボールパターン３５Ａの直径Ｄ３よりも大きい（Ｄ４＞Ｄ３）。特に、第１ボールパターン３５Ａは、断面形状がほぼ楕円形であるため、通常のバルブ型リセスパターンよりも内面の面積が大きいる。前述のように、相互に異なる形状及び直径を有する第１ボールパターン３５Ａ及び第２ボールパターン３７からなるバルブ型リセスパターン２００は、断面形状がひょうたん形である。
そして、バルブ型リセスパターン２００の第１ボールパターン３５Ａの上部は、最初に画定された線幅がそのまま維持されるため、後に形成されるゲート電極とのオーバーレイマージンが減少することがない。
図６Ｆは、ゲート酸化膜を形成し、さらにポリシリコン膜を形成した段階における素子の構造を示す断面図である。図６Ｆに示すように、バルブ型リセスパターン２００の内面及び基板３１上にゲート酸化膜３８を形成した後、バルブ型リセスパターン２００が埋め込まれるまで、全面にゲート電極として用いられるポリシリコン膜３９を形成する。
このポリシリコン膜３９を形成した際、ひょうたん状のバルブ型リセスパターン２００を構成する第１ボールパターン３５Ａにより、第２ボールパターン３７内のポリシリコン膜３９に残留するボイドＶ４の大きさが小さくなる。すなわち、第１ボールパターン３５Ａが大きいため、バルブ型リセスパターン２００の上部が詰まりにくく、第２ボールパターン３７内を十分に埋め込むことができるので、残留するボイドＶ４の大きさが小さくなる。
また、第１ボールパターン３５Ａの断面形状が楕円形であるため周方向長さが長くなり、ポリシリコン膜３９が基板３１と接する面積が増加し、チャネル長が長くなる。
図示しないが、後続の工程で、ポリシリコン膜３９上にタングステンシリサイド膜及びゲートハードマスク窒化膜を形成した後、ゲートを形成するためのパターニングを行う。
図７Ａ及び７Ｂは、本発明の第１の実施の形態又は第２の実施の形態に係るバルブ型リセスパターンの製造方法によって得られたリセスゲートを示す断面図であり、ポリシリコン膜内のボイドを示す顕微鏡写真である。なお、図７Ｂは、図７Ａに示したボールパターン部を拡大して示す顕微鏡写真である。図７Ａ及び７Ｂに示すように、残留するボイドＶ５の大きさが非常に小さいことが分かる。特に、図２に示した従来の方法の場合に生成するボイドに比べ、その大きさが著しく小さくなっていることが分かる。このように、第１の実施の形態及び第２の実施の形態のように、第１ボールパターンの断面形状がほぼ楕円形の場合には、ボイドの生成を抑制する効果が大きい。
本発明に係る製造方法によれば、相互に直径が異なる２つのボールパターンで構成された、断面形状がひょうたん形のバルブ型リセスパターンを形成することにより、ポリシリコン膜の形成時に発生するボイドの大きさを著しく小さくすることができるという効果が得られる。
また、本発明の製造方法によれば、断面形状がひょうたん形のバルブ型リセスパターンを形成することにより、ポリシリコン膜が基板と接する面積を増加させると同時に、バルブ型リセスパターンの上部の線幅を所定の値に維持し、ゲート電極とのオーバーレイマージンが減少することを防止することができるという効果が得られる。
以上、本発明は、上記した実施の形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更及び改良が可能であり、それらも本発明の技術的範囲に属する。
従来の技術に係るバルブ型リセスゲートの製造方法を説明するための図であり、素子の構造を模式的に示す断面図である。 従来の技術に係るボールパターン部を含む素子の断面構造を示す図であり、ポリシリコン膜の形成時に生じたボイドを示す顕微鏡写真である。 従来の技術に係るボールパターン部を含む素子の断面構造を示す図であり、ポリシリコン膜の形成時に生じたボイドを示す顕微鏡写真である。 本発明の第１の実施の形態に係るバルブ型リセスゲートを示す断面図である。 本発明の第１の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、基板にフィールド酸化膜を形成するとともに、基板上にハードマスク層及びリセスゲートマスクを形成した段階における素子の構造を示す断面図である。 本発明の第１の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、第１ネックパターンを形成した段階における素子の構造を示す断面図である。 本発明の第１の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、第１ネックパターンの断面形状を楕円形にした段階における素子の構造を示す断面図である。 本発明の第１の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、第２ボールパターンを形成した段階における素子の構造を示す断面図である。 本発明の第１の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、ハードマスクパターン及び保護側壁を除去した段階における素子の構造を示す断面図である。 本発明の第１の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、ゲート酸化膜を形成し、さらにポリシリコン膜を形成した段階における素子の構造を示す断面図である。 本発明の第２の実施の形態に係るバルブ型リセスゲートを示す断面図である。 本発明の第２の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、基板にフィールド酸化膜を形成するとともに、基板上にハードマスク層及びリセスゲートマスクを形成した段階における素子の構造を示す断面図である。 本発明の第２の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、第１ネックパターンを形成した段階における素子の構造を示す断面図である。 本発明の第２の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、第１ネックパターンの断面形状を楕円形にした段階における素子の構造を示す断面図である。 本発明の第２の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、第２ボールパターンを形成した段階における素子の構造を示す断面図である。 本発明の第２の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、ハードマスクパターン及び保護側壁を除去した段階における素子の構造を示す断面図である。 本発明の第２の実施の形態に係るバルブ型リセスゲートの製造方法を説明するための図であり、ゲート酸化膜を形成し、さらにポリシリコン膜を形成した段階における素子の構造を示す断面図である。 本発明の第１の実施の形態又は第２の実施の形態に係るバルブ型リセスパターンの製造方法によって得られたリセスゲートを示す断面図であり、ポリシリコン膜内のボイドを示す顕微鏡写真である。 本発明の第１の実施の形態又は第２の実施の形態に係るバルブ型リセスパターンの製造方法によって得られたリセスゲートを示す断面図であり、ポリシリコン膜内のボイドを示す顕微鏡写真である。
符号の説明
２１ シリコン基板
２２ フィールド酸化膜
２３ ハードマスク層
２４ リセスゲートマスク
２５Ａ 第１ボールパターン
２６ 保護側壁
２７ 第２ボールパターン
２８ ゲート酸化膜
２９ ポリシリコン膜

Claims (19)

  1. 第１直径を有する第１ボールパターン部及び第２直径を有する第２ボールパターン部からなり、前記第１ボールパターン部が基板の表面側に位置するバルブ型リセスパターンを有する基板と、
    前記バルブ型リセスパターンの内面及び前記基板の表面に形成されたゲート絶縁膜と、
    該ゲート絶縁膜上に形成され、前記バルブ型リセスパターン内に埋め込まれた導電膜とを備えることを特徴とする半導体素子のリセスゲート。
  2. 前記第１ボールパターン部の第１直径が、前記第２ボールパターン部の第２直径よりも小さいことを特徴とする請求項１に記載の半導体素子のリセスゲート。
  3. 前記第１ボールパターン部及び前記第２ボールパターン部の断面形状が、相互に異なるボール形であることを特徴とする請求項１又は２に記載の半導体素子のリセスゲート。
  4. 前記第１ボールパターン部の断面形状が楕円形であり、前記第２ボールパターン部の断面形状が円形であることを特徴とする請求項３に記載の半導体素子のリセスゲート。
  5. 前記ゲート絶縁膜が酸化物系の物質で形成され、前記導電膜がポリシリコンで形成されていることを特徴とする請求項１に記載の半導体素子のリセスゲート。
  6. 基板に、第１直径を有する第１ボールパターン部及び第２直径を有する第２ボールパターン部からなり、前記第１ボールパターン部が前記基板の表面側に位置するバルブ型リセスパターンを形成するステップと、
    前記バルブ型リセスパターンの内面及び前記基板の表面にゲート絶縁膜を形成するステップと、
    該ゲート絶縁膜上に、前記バルブ型リセスパターン内を埋め込む導電膜を形成するステップとを含むことを特徴とする半導体素子のリセスゲートの製造方法。
  7. 前記第１ボールパターン部の第１直径が、前記第２ボールパターン部の第２直径よりも小さくなるように、前記バルブ型リセスパターンを形成することを特徴とする請求項６に記載の半導体素子のリセスゲートの製造方法。
  8. 前記第１ボールパターン部及び前記第２ボールパターン部を、断面形状が相互に異なるボール形に形成することを特徴とする請求項６に記載の半導体素子のリセスゲートの製造方法。
  9. 前記第１ボールパターン部の断面形状を楕円形、前記第２ボールパターン部の断面形状を円形に形成することを特徴とする請求項８に記載の半導体素子のリセスゲートの製造方法。
  10. 前記バルブ型リセスパターンを形成するステップが、
    前記基板を所定の深さまでエッチングすることにより、前記基板の表面に対して垂直方向の側壁を有するネックパターン部を形成するステップと、
    前記ネックパターン部のエッチングにより、前記第１ボールパターン部を形成するステップと、
    前記第１ボールパターン部の底部のエッチングにより、前記第２ボールパターン部を形成するステップとを含むことを特徴とする請求項６〜９のいずれかの項に記載の半導体素子のリセスゲートの製造方法。
  11. 前記ネックパターン部を形成するステップ及び前記第１ボールパターン部を形成するステップを、同じチャンバ内で行うことを特徴とする請求項１０に記載の半導体素子のリセスゲートの製造方法。
  12. 前記第１ボールパターン部を形成するエッチング及び前記第２ボールパターン部を形成するエッチングを、
    ボトムパワーを１Ｗ〜２０Ｗとし、エッチングガスとして、ＣＦ４／Ｏ２／Ｈｅの混合ガスを使用する条件で実施することを特徴とする請求項１１に記載の半導体素子のリセスゲートの製造方法。
  13. 前記ＣＦ４／Ｏ２／Ｈｅの混合ガスにおけるそれぞれのガスの流量を、
    ＣＦ４：２０ｓｃｃｍ〜８０ｓｃｃｍ、Ｏ２：５ｓｃｃｍ〜１０ｓｃｃｍ、Ｈｅ：１００ｓｃｃｍ〜２００ｓｃｃｍの条件とすることを特徴とする請求項１２に記載の半導体素子のリセスゲートの製造方法。
  14. 前記ネックパターン部を形成するステップ及び前記第１ボールパターン部を形成するステップを、それぞれ異なるチャンバ内で行うことを特徴とする請求項１０に記載の半導体素子のリセスゲートの製造方法。
  15. 前記第１ボールパターン部を形成するエッチング及び前記第２ボールパターン部を形成するエッチングを、
    マイクロ波ドライエッチング装置を用いて実施することを特徴とする請求項１４に記載の半導体素子のリセスゲートの製造方法。
  16. 前記第１ボールパターン部を形成するエッチング及び前記第２ボールパターン部を形成するエッチングを、
    エッチングガスとして、ＣＦ４／Ｏ２／Ｈｅの混合ガスを使用し、それぞれのガスの流量が、ＣＦ４：２０ｓｃｃｍ〜８０ｓｃｃｍ、Ｏ２：５ｓｃｃｍ〜１０ｓｃｃｍ、Ｈｅ：１００ｓｃｃｍ〜２００ｓｃｃｍの条件で実施することを特徴とする請求項１５に記載の半導体素子のリセスゲートの製造方法。
  17. 前記ネックパターン部を、
    ＩＣＰ(Inductively Coupled Plasma)型のプラズマ装置を用いて形成することを特徴とする請求項１０に記載の半導体素子のリセスゲートの製造方法。
  18. 前記ゲート絶縁膜を、酸化物系の物質で形成し、前記導電膜をポリシリコンで形成することを特徴とする請求項６に記載の半導体素子のリセスゲートの製造方法。
  19. 前記第１ボールパターン部を形成するエッチング及び前記第２ボールパターン部を形成するエッチングを、等方性エッチングにより実施することを特徴とする請求項１０に記載の半導体素子のリセスゲートの製造方法。
JP2007123235A 2006-09-29 2007-05-08 リセスゲート及びその製造方法 Ceased JP2008091858A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096525A KR100761408B1 (ko) 2006-09-29 2006-09-29 전구형 리세스게이트 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
JP2008091858A true JP2008091858A (ja) 2008-04-17

Family

ID=38738620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007123235A Ceased JP2008091858A (ja) 2006-09-29 2007-05-08 リセスゲート及びその製造方法

Country Status (3)

Country Link
US (1) US7345338B1 (ja)
JP (1) JP2008091858A (ja)
KR (1) KR100761408B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858476B2 (en) * 2006-10-30 2010-12-28 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
DE102007003812B4 (de) * 2007-01-25 2011-11-17 Infineon Technologies Ag Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
KR100843711B1 (ko) * 2007-02-23 2008-07-04 삼성전자주식회사 리세스 채널 영역을 갖는 트랜지스터를 채택하는반도체소자 및 그 제조방법
KR101037694B1 (ko) * 2008-06-27 2011-05-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101078726B1 (ko) * 2009-02-27 2011-11-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US8399325B2 (en) * 2010-09-30 2013-03-19 Infineon Technologies Austria Ag Method for producing an electrode structure
US8288230B2 (en) * 2010-09-30 2012-10-16 Infineon Technologies Austria Ag Method for producing a gate electrode structure
KR102712049B1 (ko) 2017-01-05 2024-10-02 삼성전자주식회사 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154622A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 溝およびそのエッチング方法
JP2000269485A (ja) * 1999-03-18 2000-09-29 Hyundai Electronics Ind Co Ltd 半導体素子およびその製造方法
JP2004214520A (ja) * 2003-01-08 2004-07-29 Toshiba Corp トレンチキャパシタを含む半導体装置およびその製造方法
JP2005045198A (ja) * 2003-07-23 2005-02-17 Samsung Electronics Co Ltd リセスゲートトランジスタ構造及びその形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055938A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 소자 분리막 형성 방법
KR100618861B1 (ko) * 2004-09-09 2006-08-31 삼성전자주식회사 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
KR100589056B1 (ko) * 2004-11-26 2006-06-12 삼성전자주식회사 리세스 게이트 및 그 형성 방법
US20060289931A1 (en) * 2004-09-26 2006-12-28 Samsung Electronics Co., Ltd. Recessed gate structures including blocking members, methods of forming the same, semiconductor devices having the recessed gate structures and methods of forming the semiconductor devices
KR100675281B1 (ko) * 2005-09-05 2007-01-29 삼성전자주식회사 디커플링 캐패시터를 갖는 반도체 소자 및 그 제조방법
KR100628378B1 (ko) * 2005-11-10 2006-09-27 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100753082B1 (ko) * 2006-02-28 2007-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP2007250855A (ja) * 2006-03-16 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154622A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 溝およびそのエッチング方法
JP2000269485A (ja) * 1999-03-18 2000-09-29 Hyundai Electronics Ind Co Ltd 半導体素子およびその製造方法
JP2004214520A (ja) * 2003-01-08 2004-07-29 Toshiba Corp トレンチキャパシタを含む半導体装置およびその製造方法
JP2005045198A (ja) * 2003-07-23 2005-02-17 Samsung Electronics Co Ltd リセスゲートトランジスタ構造及びその形成方法

Also Published As

Publication number Publication date
US20080079067A1 (en) 2008-04-03
KR100761408B1 (ko) 2007-09-27
US7345338B1 (en) 2008-03-18

Similar Documents

Publication Publication Date Title
JP2008091858A (ja) リセスゲート及びその製造方法
JP2008085341A (ja) 半導体素子のリセスゲートの製造方法
KR100707803B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
JP2006324674A (ja) Ｓｔｉ構造を有する半導体素子及びその製造方法
JP2008091871A (ja) フィントランジスタの製造方法
KR100700332B1 (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
JP2007184518A (ja) フィン構造の半導体素子の形成方法
KR100744658B1 (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100816733B1 (ko) 반도체 소자의 리세스 게이트 제조 방법
JP2008091868A (ja) 半導体素子のリセスゲートの製造方法
KR100744691B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자 및 그의제조방법
JP2008098614A (ja) 半導体素子の製造方法
US7537986B2 (en) Semiconductor device and method for manufacturing the same
JP2004241586A (ja) 半導体装置の製造方法
JP2008166701A (ja) 半導体素子の製造方法
JP2006287185A (ja) 半導体素子の製造方法
JP2008147615A (ja) バルブ型リセスゲートを有する半導体素子の製造方法
KR100772562B1 (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
JP2007081230A (ja) 半導体装置及びその製造方法
KR20050020321A (ko) 반도체 소자의 비아 홀 형성 방법
KR100695499B1 (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
KR101060765B1 (ko) 반도체 소자의 제조방법
JP2008186979A (ja) 半導体装置およびその製造方法
KR20060113268A (ko) 리세스게이트를 구비한 반도체장치의 제조 방법
TWI250564B (en) Method for forming gate in semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130625