JPS60154622A - 溝およびそのエッチング方法 - Google Patents

溝およびそのエッチング方法

Info

Publication number
JPS60154622A
JPS60154622A JP1002084A JP1002084A JPS60154622A JP S60154622 A JPS60154622 A JP S60154622A JP 1002084 A JP1002084 A JP 1002084A JP 1002084 A JP1002084 A JP 1002084A JP S60154622 A JPS60154622 A JP S60154622A
Authority
JP
Japan
Prior art keywords
etching
groove
film
side wall
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1002084A
Other languages
English (en)
Other versions
JPH0612767B2 (ja
Inventor
Takashi Tagami
田上 高志
Tokuo Hisafuda
久札 得男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1002084A priority Critical patent/JPH0612767B2/ja
Publication of JPS60154622A publication Critical patent/JPS60154622A/ja
Publication of JPH0612767B2 publication Critical patent/JPH0612767B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ドライエツチングによるシリコン溝形成法に
係り、特にサイドエツチングを少なくして高精度に深い
溝を形成するのに好適なエツチング方法に関する。
〔発明の背景〕
Si(シリコン)のドライエツチングには、従来よりC
F、を始めとするフッ素系のガスあるいはCCQ4を始
めとする塩素系ガスを主成分とするガスが用いられてき
た。しかし、このようなガスによるドライエツチングだ
けで深い溝を形成しようとすると、第1図に示すような
アンダーカット3(マスクF部へのエツチングのまわり
込み)や、第2図に示すような溝中央部のふくらみ4な
どサイドエツチング(横方向へのエツチング)が生じ易
く、加工精度上の問題とな“ってぃた。ここで、各回の
1は基板、21はマスクである。
〔発明の目的」 本発明の目的は、上記の欠点を解消し、深い溝を形成し
てもサイドエツチングが少ないエツチング法を提供する
ことにある。
〔発明の概要〕
本発明は、ドライエツチングで発生するサイドエツチン
グをSi溝の側壁に形成した耐エツチング性被膜で抑制
しようとするものである。
〔発明の実施例〕
以下、本発明を実施例を参照して詳細に説明する。
第3図は本発明のエツチング工程を示す図である。先ず
、同図(1)に示すようにS+基板l上に例えばSin
、膜(酸化膜)、Si、N4膜(窒化膜)などのエツチ
ングマスク2を形成した後、CF4あるいはSFgなど
のフッ素系ガスでSi溝を浅くエツチングして一8i溝
5を形成する。
次に、該Si溝の内面を耐エツチング性被膜で被覆した
後、耐エツチング性被膜を異方性エツチングして、(2
)に示すようにSi溝の底面6の耐エツチング性被膜を
除去し、Si溝の側壁のみが耐エツチング性被膜7で被
覆されるようにする。」下記耐エツチング性被膜として
は、プラズマ酸化あるいは堆積によるSin、膜を用い
ることが好ましい。プラズマ酸化は、エツチングガスの
かわりに02ガスを導入して放電すればよい。また、堆
積は、例えばSiC<14−02混合ガスを導入して放
電することによって行うことができる。
上記の工程をさらにもう一度繰り返した後、さらにSi
のエツチングを行なうと、(3)の如きSi溝を得る。
以上のようにしてSi溝を形成すると、アンダーカット
は第1図のalから第3図(3)のblのように低減で
きる。本実施例では、Siのエツチングを3回に分割し
ているので、b、はa、の3分の1になる。
また、溝中央部のふくらみによるサイドエツチングも本
発明により第2図のa2から第4図のb2に低減でき、
ることは明らかである。
本発明により形成したSi溝には、第3図(3)および
第4図に示す如<Si溝側壁に波形が伺くのが特徴であ
る。
本発明のSiエツチングをさらに多段階に分割すること
によりSi溝側壁の波形の高さを減少させ、見かけ上型
面なSi溝を形成することもできる。
逆に、アンダーカットあるいはサイドエツチングが生じ
易いエツチング条件を用いて本発明にょるSi溝の形成
を行なうと、第5図、第6図の如<Si溝の側壁に大き
な波形を形成することもできる。このような溝は、例え
ば第7図に示すような凹形のキャパシタの形成に用いる
と、面積効率を良くすることができる。すなわち、第7
図では、溝表面に絶縁膜12と電極13を形成してMI
S型キャパシタを構成しているが、溝側壁がしわ状にな
っているため、同じ深さで垂直な溝を形成した場合に比
べてキャパシタ面積が大きくなる。
なお、本発明ではsiのエツチングと耐エツチング性被
膜の形成とを別々に行なっているが、これを同時に行な
うためにSiエツチングガスに0゜ガスを多量混合して
定常的にエツチング面に被膜を形成しようとすると、エ
ツチング速度が著しく低下したり、エツチング面が荒れ
たりするので好ましくない。
〔発明の効果〕
以上説明したように、本発明によってSi溝をn分割し
でエツチングすると、ザイドエッチiaをa / nに
低減できるので、高精度にSi溝を形成できる。
【図面の簡単な説明】
第1図、第2図は従来法にょるSi溝の例を示す断面図
、第3図〜第6図は本発明におけるSi溝の例を示す断
面図、第7図は本発明にょるSi溝を用いて形成した凹
形のキャパシタの例を示す断面図である。 l・・・Si基板、2・・・エツチングマスク、3・・
・アンダーカッ1〜.4・・・サイドエツチング、5・
・・Si溝、6・・・Si溝の底面、7〜11・・・耐
エツチング性被fJI[Zl αl 第 3 図 案 4 n z 第 5 目

Claims (1)

    【特許請求の範囲】
  1. 1、反応性ガスのプラズマを用いたドライエツチング法
    によりシリコン基板に深い溝を形成する際、浅いエツチ
    ングを行う工程と、溝内面を耐エツチング性被膜で被覆
    する工程と、エツチング底面の耐エツチング性被膜を除
    去する工程とを順次線り返し行なうことにより、側壁を
    被覆しながら深いシリコン溝を形成することを特徴とす
    るエツチング方法。
JP1002084A 1984-01-25 1984-01-25 溝およびそのエッチング方法 Expired - Lifetime JPH0612767B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1002084A JPH0612767B2 (ja) 1984-01-25 1984-01-25 溝およびそのエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1002084A JPH0612767B2 (ja) 1984-01-25 1984-01-25 溝およびそのエッチング方法

Publications (2)

Publication Number Publication Date
JPS60154622A true JPS60154622A (ja) 1985-08-14
JPH0612767B2 JPH0612767B2 (ja) 1994-02-16

Family

ID=11738714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1002084A Expired - Lifetime JPH0612767B2 (ja) 1984-01-25 1984-01-25 溝およびそのエッチング方法

Country Status (1)

Country Link
JP (1) JPH0612767B2 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263225A (ja) * 1985-05-17 1986-11-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS62201950U (ja) * 1986-06-13 1987-12-23
JPH0433377A (ja) * 1990-05-30 1992-02-04 Shiyoudenriyoku Kosoku Tsushin Kenkyusho:Kk 半導体装置の製造方法
EP0478283A2 (en) * 1990-09-26 1992-04-01 Hitachi, Ltd. Microwave plasma processing method and apparatus
JPH04247614A (ja) * 1991-02-04 1992-09-03 Nippon Telegr & Teleph Corp <Ntt> X線マスク吸収体の製造方法及びその製造装置
US5658472A (en) * 1995-02-24 1997-08-19 International Business Machines Corporation Method for producing deep vertical structures in silicon substrates
US6235638B1 (en) * 1999-02-16 2001-05-22 Micron Technology, Inc. Simplified etching technique for producing multiple undercut profiles
JP2002521814A (ja) * 1998-07-23 2002-07-16 サーフィス テクノロジー システムズ ピーエルシー 異方性エッチングのための方法と装置
US6555480B2 (en) 2001-07-31 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate with fluidic channel and method of manufacturing
JP2005515631A (ja) * 2002-01-03 2005-05-26 アルカテル シリコンに高アスペクト比の異方性エッチングを行う方法および機器
JP2006060089A (ja) * 2004-08-20 2006-03-02 Sumitomo Precision Prod Co Ltd シリコン材のエッチング方法とその装置並びにシリコン成形体
JP2006351208A (ja) * 2005-06-13 2006-12-28 Tokuden Co Ltd 誘導発熱ローラ装置
JP2007065624A (ja) * 2005-08-29 2007-03-15 Lg Phillips Lcd Co Ltd 印刷版の製造方法
US7217106B2 (en) 2002-12-27 2007-05-15 Mitsubishi Denki Kabushiki Kaisha Electro-hydraulic power steering apparatus
JP2008091858A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc リセスゲート及びその製造方法
KR100864777B1 (ko) 2006-05-19 2008-10-22 산요덴키가부시키가이샤 반도체 장치의 제조 방법
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高k材料ゲート構造の高温エッチング方法
JP2012227440A (ja) * 2011-04-21 2012-11-15 Ulvac Japan Ltd シリコン基板のエッチング方法、及びシリコン基板のエッチング装置
CN103011048A (zh) * 2011-09-26 2013-04-03 美格纳半导体有限公司 隔离结构、具有其的半导体器件及制造该隔离结构的方法
US9139901B2 (en) 2013-09-24 2015-09-22 Tokyo Electron Limited Plasma processing method
CN105706216A (zh) * 2013-11-06 2016-06-22 东京毅力科创株式会社 用于利用气体脉冲进行深硅蚀刻的方法
JP2017536701A (ja) * 2014-12-04 2017-12-07 北京北方華創微電子装備有限公司Beijing Naura Microelectronics Equipment Co., Ltd. 二酸化ケイ素基板のエッチング方法およびエッチング装置
JP2018137405A (ja) * 2017-02-23 2018-08-30 パナソニックIpマネジメント株式会社 素子チップおよびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2859201B1 (fr) * 2003-08-29 2007-09-21 Commissariat Energie Atomique Dispositif micromecanique comportant un element suspendu rattache a un support par un pilier et procede de fabrication d'un tel dispositif

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263225A (ja) * 1985-05-17 1986-11-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS62201950U (ja) * 1986-06-13 1987-12-23
JPH0433377A (ja) * 1990-05-30 1992-02-04 Shiyoudenriyoku Kosoku Tsushin Kenkyusho:Kk 半導体装置の製造方法
EP0478283A2 (en) * 1990-09-26 1992-04-01 Hitachi, Ltd. Microwave plasma processing method and apparatus
JPH04247614A (ja) * 1991-02-04 1992-09-03 Nippon Telegr & Teleph Corp <Ntt> X線マスク吸収体の製造方法及びその製造装置
US5658472A (en) * 1995-02-24 1997-08-19 International Business Machines Corporation Method for producing deep vertical structures in silicon substrates
JP4698024B2 (ja) * 1998-07-23 2011-06-08 サーフィス テクノロジー システムズ ピーエルシー 異方性エッチングのための方法と装置
JP2002521814A (ja) * 1998-07-23 2002-07-16 サーフィス テクノロジー システムズ ピーエルシー 異方性エッチングのための方法と装置
US6514422B2 (en) 1999-02-16 2003-02-04 Micron Technology, Inc. Simplified etching technique for producing multiple undercut profiles
US7052617B2 (en) 1999-02-16 2006-05-30 Micron Technology, Inc. Simplified etching technique for producing multiple undercut profiles
US6235638B1 (en) * 1999-02-16 2001-05-22 Micron Technology, Inc. Simplified etching technique for producing multiple undercut profiles
US6555480B2 (en) 2001-07-31 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate with fluidic channel and method of manufacturing
JP2005515631A (ja) * 2002-01-03 2005-05-26 アルカテル シリコンに高アスペクト比の異方性エッチングを行う方法および機器
US7217106B2 (en) 2002-12-27 2007-05-15 Mitsubishi Denki Kabushiki Kaisha Electro-hydraulic power steering apparatus
JP2006060089A (ja) * 2004-08-20 2006-03-02 Sumitomo Precision Prod Co Ltd シリコン材のエッチング方法とその装置並びにシリコン成形体
JP4578893B2 (ja) * 2004-08-20 2010-11-10 住友精密工業株式会社 シリコン材のプラズマエッチング方法及びプラズマエッチング装置
JP2006351208A (ja) * 2005-06-13 2006-12-28 Tokuden Co Ltd 誘導発熱ローラ装置
JP2007065624A (ja) * 2005-08-29 2007-03-15 Lg Phillips Lcd Co Ltd 印刷版の製造方法
KR100864777B1 (ko) 2006-05-19 2008-10-22 산요덴키가부시키가이샤 반도체 장치의 제조 방법
JP2008091858A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc リセスゲート及びその製造方法
US8501626B2 (en) 2007-06-27 2013-08-06 Applied Materials, Inc. Methods for high temperature etching a high-K material gate structure
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高k材料ゲート構造の高温エッチング方法
JP2012227440A (ja) * 2011-04-21 2012-11-15 Ulvac Japan Ltd シリコン基板のエッチング方法、及びシリコン基板のエッチング装置
US10770542B2 (en) 2011-09-26 2020-09-08 Magnachip Semiconductor, Ltd. Isolation structure, semiconductor device having the same, and method for fabricating the isolation structure
CN103011048A (zh) * 2011-09-26 2013-04-03 美格纳半导体有限公司 隔离结构、具有其的半导体器件及制造该隔离结构的方法
US9139901B2 (en) 2013-09-24 2015-09-22 Tokyo Electron Limited Plasma processing method
JP2016537830A (ja) * 2013-11-06 2016-12-01 東京エレクトロン株式会社 ガスパルスを用いる深掘りシリコンエッチングのための方法
KR101880831B1 (ko) * 2013-11-06 2018-07-20 도쿄엘렉트론가부시키가이샤 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
CN105706216A (zh) * 2013-11-06 2016-06-22 东京毅力科创株式会社 用于利用气体脉冲进行深硅蚀刻的方法
JP2017536701A (ja) * 2014-12-04 2017-12-07 北京北方華創微電子装備有限公司Beijing Naura Microelectronics Equipment Co., Ltd. 二酸化ケイ素基板のエッチング方法およびエッチング装置
JP2018137405A (ja) * 2017-02-23 2018-08-30 パナソニックIpマネジメント株式会社 素子チップおよびその製造方法

Also Published As

Publication number Publication date
JPH0612767B2 (ja) 1994-02-16

Similar Documents

Publication Publication Date Title
JPS60154622A (ja) 溝およびそのエッチング方法
US6090718A (en) Dry etching method for semiconductor substrate
US5807789A (en) Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)
US5118384A (en) Reactive ion etching buffer mask
JPH06163478A (ja) 半導体のドライエッチング方法
JPH0519977B2 (ja)
JPS6376330A (ja) 半導体装置の製造方法
JP2884970B2 (ja) 半導体のドライエッチング方法
WO2011093258A1 (ja) ドライエッチング方法
JP2008135534A (ja) 有底の溝を有する半導体基板の製造方法
JPH09246239A (ja) 金属膜のエッチング方法
JPS58204537A (ja) プラズマエツチング方法
EP0450302A1 (en) Method of reactive ion etching trenches
CN114121639A (zh) 一种圆滑沟槽的制作方法及圆滑沟槽结构
JPH11243080A (ja) 半導体基板のエッチング方法
JPS61159737A (ja) 半導体装置の製造方法
JPS6365628A (ja) 微細加工法
JPH0467777B2 (ja)
JPS6265329A (ja) エツチング法
JPH03196623A (ja) ドライエッチング方法
JPS63299343A (ja) エッチング方法
JPS584930A (ja) ホトレジスト剥離方法
JPS61247033A (ja) テ−パエツチング方法
JP2876649B2 (ja) ドライエッチング方法
JPH01212778A (ja) Siのエッチングガスおよびエッチング方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term