JPH09246239A - 金属膜のエッチング方法 - Google Patents

金属膜のエッチング方法

Info

Publication number
JPH09246239A
JPH09246239A JP8044966A JP4496696A JPH09246239A JP H09246239 A JPH09246239 A JP H09246239A JP 8044966 A JP8044966 A JP 8044966A JP 4496696 A JP4496696 A JP 4496696A JP H09246239 A JPH09246239 A JP H09246239A
Authority
JP
Japan
Prior art keywords
gas
film
etching
metal film
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8044966A
Other languages
English (en)
Other versions
JP3897372B2 (ja
Inventor
Mikio Nonaka
中 幹 男 野
Makoto Muto
藤 真 武
Masaru Kasai
西 優 葛
Toshiyasu Onoda
利 康 小野田
Hiroaki Yoshimori
森 大 晃 吉
Kei Hattori
部 圭 服
Akira Kobayashi
林 亮 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Shibaura Mechatronics Corp
Original Assignee
Toshiba Corp
Shibaura Engineering Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Shibaura Engineering Works Co Ltd filed Critical Toshiba Corp
Priority to JP04496696A priority Critical patent/JP3897372B2/ja
Priority to DE19706763A priority patent/DE19706763B4/de
Priority to TW086102419A priority patent/TW329540B/zh
Priority to KR1019970006599A priority patent/KR100237942B1/ko
Priority to US08/808,854 priority patent/US5846886A/en
Publication of JPH09246239A publication Critical patent/JPH09246239A/ja
Application granted granted Critical
Publication of JP3897372B2 publication Critical patent/JP3897372B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

(57)【要約】 【課題】 基板の層間絶縁膜に接続孔を形成しタングス
テン膜及びタングステン合金膜を形成したのち、タング
ステン膜を平坦化するため接続孔内のタングステン膜だ
けを選択的に残し且つ接続孔内のくびれがないようにす
る。 【解決手段】 基板の層間絶縁膜をエッチングして接続
孔を形成し、この接続孔及び層間絶縁膜上に金属膜を形
成したのち、接続孔以外の金属膜をエッチング除去する
ようにした金属膜のエッチング方法において、反応性ガ
スとして、フッ素原子を含むガスと、塩素原子を含むガ
スと、酸素ガスとを混合したガスを用いて接続孔以外の
金属膜をエッチングすることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は金属膜のエッチング
方法に係り、特に基板の層間絶縁膜に接続孔を形成し金
属膜を形成したのち金属膜を平坦化するエッチング方法
に関する。
【０００２】
【従来の技術】半導体ウエハ基板の層間絶縁膜に接続孔
をドライエッチング方法で形成して、その後バリヤメタ
ルと呼ばれるチタン膜とチタン化合物膜をスパッタリン
グで成膜し、更にタングステン膜をＣＶＤ方法で接続孔
内に埋め込む技術が知られている。ＣＶＤで成膜された
タングステン膜は、接続孔内だけでなく、層間絶縁膜上
にもタングステン膜が成膜されてしまう。そのため接続
孔内以外のタングステン膜を除去する必要がある。この
タングステン膜を除去する技術として、ＣＭＰ方法とＲ
ＩＥ方法がある。
【０００３】
【発明が解決しようとする課題】ＣＭＰ方法ではタング
ステン膜までの終点検出が難しくタングステン膜の研磨
後下地のバリヤメタルまで研磨してしまうという問題が
あった。一方、ＲＩＥ方法では、プラズマ中で生成され
た荷電粒子が自己バイアスで加速されて、被エッチング
膜に入射するため、被エッチング膜の下地にイオン打ち
込みによる汚染や結晶の乱れによるダメージが生じると
いう問題がある。
【０００４】
【発明が解決しようとする課題】そこで本発明の目的
は、基板の層間絶縁膜に接続孔を形成しタングステン膜
及びタングステン合金膜を形成したのち、タングステン
膜を平坦化するため接続孔内のタングステン膜だけを選
択的に残し且つ接続孔内のくびれがないようにした金属
膜のエッチング方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成させるた
めに、本発明の請求項１に記載の金属膜のエッチング方
法は、基板の層間絶縁膜をエッチングして接続孔を形成
し、この接続孔及び層間絶縁膜上に金属膜を形成したの
ち、接続孔以外の金属膜をエッチング除去するようにし
た金属膜のエッチング方法において、反応性ガスとし
て、フッ素原子を含むガスと、塩素原子を含むガスと、
酸素ガスとを混合したガスを用いて接続孔以外の金属膜
をエッチングすることを特徴とするものである。
【０００６】前記フッ素原子を含むガスは、ＣＦ４、Ｃ
２Ｆ６、Ｃ３Ｆ８、ＮＦ３、ＳＦ６のいずれかであるこ
とが好ましい。
【０００７】前記塩素原子を含むガスは、Ｃｌ２である
ことが望ましい。前記金属膜は、チタン及びチタン化合
物膜にタングステン膜又はタングステン合金膜であり、
タングステン膜又はタングステン合金膜を選択的にエッ
チングする。
【０００８】タングステン膜又はタングステン合金膜を
チタン及びチタン化合物に対し選択比を無限大でエッチ
ングする場合、ウエハ基板は４０℃以下であることが好
ましい。
【０００９】前記接続孔以外のタングステン膜又はタン
グステン合金膜を選択的にエッチングする方法として放
電分離型ケミカルドライエッチング方法を用いることが
好ましい。
【００１０】前記反応性ガスの混合比において、酸素ガ
スの混合比３０％から９０％、少なくとも塩素原子を含
むガスの混合比が５％から３０％以内であることが好ま
しい。
【００１１】
【発明の実施の形態】以下、図面を参照にしながら説明
する。図１に本発明の一実施例を適用する放電分離型ケ
ミカルドライエッチング装置を示す。
【００１２】図中符号１は真空容器を示し、この真空容
器１のエッチング室２内には、被処理物３を載置する載
置台４が設けられている。この載置台４は温度調節機構
を有しており、被処理物３の温度を制御できるようにな
っている。前記真空容器１の天壁には、ガス導入管５が
接続されており、その先には、放電管６が接続されてい
て、ガス導入口７からガスが導入される。前記放電管６
には、マイクロ波導波管８が接続されている。ガス導入
口７からガスが導入され、マイクロ波導波管８よりマイ
クロ波（図示せず）が印可されて放電管６内にプラズマ
が発生する。このプラズマによってガスが活性化された
のち、被処理物３がセットされているエッチング室２に
導入され、被処理物３がエッチングされる。被処理物３
と反応した反応ガスは排気口９よりエッチング室２の外
に排気される。
【００１３】図２に、今回用いた金属膜の構成を示す。
被処理物３としてのシリコン基板上にシリコン酸化膜１
０を形成し、レジストをマスクとしてシリコン酸化膜を
孔の形にパターニングして、ドライエッチングで孔を形
成後、その上にチタン膜１１と窒化チタン膜１２をスパ
ッタリングで形成し、その後タングステン膜１３をＣＶ
Ｄ（化学気相成長）で形成する。
【００１４】図３に、図１に示した放電分離型ケミカル
ドライエッチング装置を用いて図２の金属膜をエッチン
グした結果を示す。反応性ガスとして、ＣＦ４ガス、Ｏ
２ガス、Ｃｌ２ガスを用いて、ＣＦ４ガスとＯ２ガスの
総ガス流量を２００ｓｃｃｍ、マイクロ波パワー＝７０
０ｗ、圧力＝４０Ｐａ、テーブル＝２５度としたときの
Ｃｌ２流量をＣＦ４ガスとＯ２ガスの総ガス流量（２０
０ｓｃｃｍ）に対する割合を０％から５０％変化させた
ときのタングステン膜、窒化チタン膜のエッチング速度
を示す。タングステン膜のエッチング速度は、Ｃｌ２ガ
スの割合が１０％まで増加し、１０％でエッチング速度
の最大値を示す。その後タングステン膜のエッチング速
度は減少し、５０％でタングステン膜がほとんどエッチ
ングされなくなる。一方窒化チタン膜はＣｌ２ガスの割
合に関係なくエッチングされない。
【００１５】このＣｌ２ガス流量比が０％、５％、１０
％、３０％に対する接続孔形状を見ると図４になる。０
％のとき接続孔上部の中心に巣状の穴が発生している。
一方５％以上だと接続孔上部の中心には巣が発生してい
ない。この接続孔形状差は以下の理由によるものと考え
る。タングステン膜形成をＣＶＤで形成すると、シリコ
ン酸化膜形状に段差に沿って形成される。よって図５の
ように接続孔断面でみると接続孔の側壁から成膜された
タングステン膜は、両側壁から成膜されるため、表面は
接続孔中心で止まる。接続孔上部は、接続孔の影響を受
けて接続孔中心からの表面の延長線上に表面ができる。
よってタングステン膜の表面は、シリコン酸化膜の段差
形状と同じ面に出てくる。
【００１６】このようにタングステン膜が成長するた
め、放電分離型ケミカルドライエッチング方法でＣＦ４
ガスとＯ２ガスだけを放電させて得られたフッ素ラジカ
ル主体の活性種でエッチングすると、タングステン膜の
表面からエッチングが進行するため、接続孔上部がエッ
チングされるのと接続孔中心がエッチングされるのとが
ほぼ同時に進行するため、接続孔上部のタングステンが
エッチングされて無くなったとき接続孔中心にも巣状の
穴が生じる。タングステン膜自体は酸化されやすいた
め、表面にタングステンの酸化層が形成される。よって
フッ素ラジカルでのエッチングでは下記のようになる。 Ｗ＋Ｆ→ＷＦ６ ＷＯｘ＋Ｆ→ＷＯＦ４ 両フッ化物とも蒸気圧が高いため、容易にエッチングさ
れ、タングステン膜の表面からエッチングが進行するた
め、シリコン段差面とほぼ同じ形状となり、接続孔中心
に巣ができる。
【００１７】一方Ｃｌ２ガスを５％以上入れると、新た
に塩素ラジカルの活性種が加わる。ここでSOLID STATE
TECHNOLOGY(P127 APRIL 1988) にＣＦ４ガス＋Ｏ２ガス
＋Ｎ２ガスの放電分離型ケミカルドライエッチング方法
においてＣｌ２ガスを入れることによってＦＣｌラジカ
ルが形成され、シリコン酸化膜のエッチングが抑制され
る。この事からタングステン膜の表面に形成されている
酸化層を考えると、タングステン酸化膜のエッチング速
度が遅いと考える。また接続孔内にある表面層は両側壁
から均等に有るわけではないので凸凹で接触しているた
め、コンダクタンスの関係から反応性ガスが入り込みに
くくなっている。よって接続孔内のタングステン膜の酸
化層（表面層）のエッチングが進行しにくくなっている
と考える。また、Ｃｌ２ガスを５０％以上入れるとフッ
素ラジカルの総量が減少し、エッチングレートが減少し
てしまうと考える。よってＣｌ２ガスの割合が５％から
３０％内であることが望ましい。
【００１８】次に図６にＣＦ４ガスとＯ２ガスの総ガス
流量を２００ｓｃｃｍに対し、ＣＦ４ガスとＯ２ガスと
の混合比を変化させた図を示す。このときマイクロ波パ
ワー＝７００ｗ、圧力＝４０Ｐａ、テーブル＝２５度、
Ｃｌ２ガス混合比＝１０％とした。図６からＣＦ４ガス
とＯ２ガスのガス流量に対するＯ２ガス混合比が０％か
ら３０％までの間はタングステン膜のエッチング速度が
増大し、３０％で最大のエッチング速度が得られる。３
０％を越えるとタングステン膜のエッチング速度は減少
していく。０％から３０％未満のエッチング速度の上昇
曲線が急であるため、実用的には使いにくい。よって、
ＣＦ４ガスとＯ２ガスの総ガス流量に対するＯ２ガスの
混合比は、３０％以上９０％までであることが望まし
い。
【００１９】上記実施例ではフッ素を含むガスとしてＣ
Ｆ４ガスを用いたが、Ｃ２Ｆ６、Ｃ３Ｆ８、ＮＦ３、Ｓ
Ｆ６の何れかでもよい。上記実施例では窒化チタン膜に
対し無限大に選択比を取るため、テーブル＝２５℃とし
たが、テーブル＝４６℃以下であれば何れでもよい。エ
ッチングする方法として放電分離型ケミカルドライエッ
チング方法についてのみ説明したが、自己バイアス効果
の少ないドライエッチング方法（ＥＣＲ、ＩＣＰ等）で
有れば良い。
【００２０】
【発明の効果】以上説明したように本発明によれば、反
応性ガスとしてフッ素原子を含むガス、塩素原子を含む
ガス及び酸素ガスを混合ガスを用いることにより、接続
孔以外の金属膜をエッチング除去して平坦化することが
できる。
【図面の簡単な説明】
【図１】本発明の一実施例を適用する放電分離型ケミカ
ルドライエッチング装置を示した説明図。
【図２】本発明によってエッチング処理すべき基板の一
部を示した断面図。
【図３】タングステンエッチング速度とＣｌ２ガス流量
比の関係を示したグラフ。
【図４】Ｃｌ２ガス比依存性に対する接続孔の形状変化
を示した説明図。
【図５】基板の接続孔を示した断面図。
【図６】タングステンエッチング速度とＯ２ガス流量比
との関係を示したグラフ。
【符号の説明】
１ 真空容器 ２ エッチング室 ３ 被処理物 ４ 載置台 ５ ガス導入管 ６ 放電管 ７ ガス導入口 １０ シリコン酸化膜 １１ チタン膜 １２ 窒化チタン膜 １３ タングステン膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 葛 西 優 神奈川県座間市相模が丘６丁目25番22号 株式会社芝浦製作所相模工場内 (72)発明者 小野田 利 康 神奈川県座間市相模が丘６丁目25番22号 株式会社芝浦製作所相模工場内 (72)発明者 吉 森 大 晃 神奈川県座間市相模が丘６丁目25番22号 株式会社芝浦製作所相模工場内 (72)発明者 服 部 圭 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (72)発明者 小 林 亮 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】基板の層間絶縁膜をエッチングして接続孔
    を形成し、この接続孔及び層間絶縁膜上に金属膜を形成
    したのち、接続孔以外の金属膜をエッチング除去するよ
    うにした金属膜のエッチング方法において、反応性ガス
    として、フッ素原子を含むガスと、塩素原子を含むガス
    と、酸素ガスとを混合したガスを用いて接続孔以外の金
    属膜をエッチングすることを特徴とする金属膜のエッチ
    ング方法。
  2. 【請求項２】前記フッ素原子を含むガスは、ＣＦ４、Ｃ
    ２Ｆ６、Ｃ３Ｆ８、ＮＦ３、ＳＦ６のいずれかであるこ
    とを特徴とする請求項１記載の金属膜のエッチング方
    法。
  3. 【請求項３】前記塩素原子を含むガスは、Ｃｌ２である
    ことを特徴とする請求項１記載の金属膜のエッチング方
    法。
  4. 【請求項４】前記金属膜は、チタン及びチタン化合物膜
    にタングステン膜又はタングステン合金膜であり、タン
    グステン膜又はタングステン合金膜を選択的にエッチン
    グすることを特徴とする請求項１記載の金属膜のエッチ
    ング方法。
  5. 【請求項５】タングステン膜又はタングステン合金膜を
    チタン及びチタン化合物に対し選択的にエッチングする
    場合、その選択比が無限大であることを特徴とする請求
    項４記載の金属膜のエッチング方法。
  6. 【請求項６】前記接続孔以外のタングステン膜又はタン
    グステン合金膜を選択的にエッチングする方法として放
    電分離型ケミカルドライエッチング方法を用いるを特徴
    とする請求項１記載の金属膜のエッチング方法。
  7. 【請求項７】前記反応性ガスの混合比において、酸素ガ
    スの混合比３０％から９０％、少なくとも塩素原子を含
    むガスの混合比が５％から３０％以内であることを特徴
    とする請求項３記載の金属膜のエッチング方法。
JP04496696A 1996-03-01 1996-03-01 金属膜のエッチング方法 Expired - Fee Related JP3897372B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP04496696A JP3897372B2 (ja) 1996-03-01 1996-03-01 金属膜のエッチング方法
DE19706763A DE19706763B4 (de) 1996-03-01 1997-02-20 Verfahren zum Ätzen einer Metallschicht
TW086102419A TW329540B (en) 1996-03-01 1997-02-27 The method for etching metal layer
KR1019970006599A KR100237942B1 (ko) 1996-03-01 1997-02-28 금속막의 에칭방법
US08/808,854 US5846886A (en) 1996-03-01 1997-02-28 Metal film etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04496696A JP3897372B2 (ja) 1996-03-01 1996-03-01 金属膜のエッチング方法

Publications (2)

Publication Number Publication Date
JPH09246239A true JPH09246239A (ja) 1997-09-19
JP3897372B2 JP3897372B2 (ja) 2007-03-22

Family

ID=12706230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04496696A Expired - Fee Related JP3897372B2 (ja) 1996-03-01 1996-03-01 金属膜のエッチング方法

Country Status (5)

Country Link
US (1) US5846886A (ja)
JP (1) JP3897372B2 (ja)
KR (1) KR100237942B1 (ja)
DE (1) DE19706763B4 (ja)
TW (1) TW329540B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449134B1 (ko) * 2001-05-18 2004-09-18 미쓰비시덴키 가부시키가이샤 배선층의 드라이 에칭 방법 및 반도체 장치의 제조 방법
JP2010199182A (ja) * 2009-02-24 2010-09-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003608B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 半導体装置の製造方法
JP2000252259A (ja) * 1999-02-25 2000-09-14 Sony Corp ドライエッチング方法及び半導体装置の製造方法
KR100358640B1 (ko) * 1999-09-02 2002-10-30 삼성전자 주식회사 반도체장치 제조를 위한 텅스텐 플러그 형성방법
US20030010354A1 (en) * 2000-03-27 2003-01-16 Applied Materials, Inc. Fluorine process for cleaning semiconductor process chamber
US6500356B2 (en) * 2000-03-27 2002-12-31 Applied Materials, Inc. Selectively etching silicon using fluorine without plasma
JP2002025986A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd ドライエッチング方法
US6440870B1 (en) 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6843258B2 (en) * 2000-12-19 2005-01-18 Applied Materials, Inc. On-site cleaning gas generation for process chamber cleaning
US20040151656A1 (en) * 2001-11-26 2004-08-05 Siegele Stephen H. Modular molecular halogen gas generation system
US20040037768A1 (en) * 2001-11-26 2004-02-26 Robert Jackson Method and system for on-site generation and distribution of a process gas
US20030121796A1 (en) * 2001-11-26 2003-07-03 Siegele Stephen H Generation and distribution of molecular fluorine within a fabrication facility
US6933243B2 (en) * 2002-02-06 2005-08-23 Applied Materials, Inc. High selectivity and residue free process for metal on thin dielectric gate etch application
US9418869B2 (en) * 2014-07-29 2016-08-16 Lam Research Corporation Method to etch a tungsten containing layer
JP2022020363A (ja) * 2020-07-20 2022-02-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824802A (en) * 1986-02-28 1989-04-25 General Electric Company Method of filling interlevel dielectric via or contact holes in multilevel VLSI metallization structures
GB2228822A (en) * 1989-03-01 1990-09-05 Gen Electric Co Plc Electronic devices.
US4980018A (en) * 1989-11-14 1990-12-25 Intel Corporation Plasma etching process for refractory metal vias
DE69034137D1 (de) * 1990-10-01 2004-06-03 St Microelectronics Srl Herstellung von Kontaktanschlüssen bei der alles überdeckenden CVD-Abscheidung und Rückätzen
US5164330A (en) * 1991-04-17 1992-11-17 Intel Corporation Etchback process for tungsten utilizing a NF3/AR chemistry
JPH0645326A (ja) * 1992-04-08 1994-02-18 Nec Corp 半導体装置の製造方法
JPH0774243A (ja) * 1993-06-30 1995-03-17 Kawasaki Steel Corp 半導体装置の製造方法
US5514604A (en) * 1993-12-08 1996-05-07 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449134B1 (ko) * 2001-05-18 2004-09-18 미쓰비시덴키 가부시키가이샤 배선층의 드라이 에칭 방법 및 반도체 장치의 제조 방법
JP2010199182A (ja) * 2009-02-24 2010-09-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100237942B1 (ko) 2000-01-15
DE19706763B4 (de) 2004-02-12
KR970065771A (ko) 1997-10-13
JP3897372B2 (ja) 2007-03-22
US5846886A (en) 1998-12-08
TW329540B (en) 1998-04-11
DE19706763A1 (de) 1997-11-06

Similar Documents

Publication Publication Date Title
JP4579611B2 (ja) ドライエッチング方法
JP3659933B2 (ja) 高アスペクト比の開口をエッチングする方法
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US8148270B2 (en) Low K dielectric surface damage control
US6399511B2 (en) Plasma etch process in a single inter-level dielectric etch
CN101064244B (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
US6136211A (en) Self-cleaning etch process
KR100451487B1 (ko) 반도체웨이퍼에칭방법
US6218309B1 (en) Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
US6287974B1 (en) Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
JPH09246239A (ja) 金属膜のエッチング方法
US6432318B1 (en) Dielectric etch process reducing striations and maintaining critical dimensions
JP2002525840A (ja) 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
US6432832B1 (en) Method of improving the profile angle between narrow and wide features
JP2004512668A (ja) フルオロカーボンのエッチングガスを用いた磁気的に増強されたプラズマエッチング方法
US20020155726A1 (en) Method of removing silicon nitride film
JP2891952B2 (ja) 半導体装置の製造方法
CN111819669A (zh) 形成气隙的系统及方法
US5420076A (en) Method of forming a contact for multi-level interconnects in an integrated circuit
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JP3887123B2 (ja) ドライエッチング方法
US20240112919A1 (en) Low-Temperature Etch
JPH03196623A (ja) ドライエッチング方法
US20050095869A1 (en) Low K dielectric surface damage control
JP2001023964A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031222

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040113

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140105

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees