JPH0645326A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0645326A JPH0645326A JP5028293A JP5028293A JPH0645326A JP H0645326 A JPH0645326 A JP H0645326A JP 5028293 A JP5028293 A JP 5028293A JP 5028293 A JP5028293 A JP 5028293A JP H0645326 A JPH0645326 A JP H0645326A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- gas
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】下地密着層として用いる窒化チタンと化学気相
法により成膜されるタングステンとからなる２層の金属
層のエッチバックを実現する。 【構成】第１段階目のエッチングとしては、フッ素系ガ
スを用いたタングステン膜５の高速エッチングを行い、
Ｗ膜５を５０ｎｍ以上１００ｎｍ以下の膜厚で残す。第
２段階目のエッチングとしては、塩素と酸素の混合ガス
を用い、第１段階で残ったＷ膜５をエッチングする。第
３段階目のエッチングとしては、塩素含有ガスとフッ素
含有ガスまたは窒素もしくは不活性ガスとの混合ガスを
用い、ＴｉＮ膜４のエッチングを行う。
法により成膜されるタングステンとからなる２層の金属
層のエッチバックを実現する。 【構成】第１段階目のエッチングとしては、フッ素系ガ
スを用いたタングステン膜５の高速エッチングを行い、
Ｗ膜５を５０ｎｍ以上１００ｎｍ以下の膜厚で残す。第
２段階目のエッチングとしては、塩素と酸素の混合ガス
を用い、第１段階で残ったＷ膜５をエッチングする。第
３段階目のエッチングとしては、塩素含有ガスとフッ素
含有ガスまたは窒素もしくは不活性ガスとの混合ガスを
用い、ＴｉＮ膜４のエッチングを行う。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に、半導体基板表面または下層配線層を覆う
絶縁膜との間の下地密着層を形成する窒化チタン（Ｔｉ
Ｎ）膜と化学気相成長（ＣＶＤ）法により成膜されるタ
ングステン（Ｗ）膜とからなる積層電極膜のエッチング
方法に関する。
に関し、特に、半導体基板表面または下層配線層を覆う
絶縁膜との間の下地密着層を形成する窒化チタン（Ｔｉ
Ｎ）膜と化学気相成長（ＣＶＤ）法により成膜されるタ
ングステン（Ｗ）膜とからなる積層電極膜のエッチング
方法に関する。
【０００２】
【従来の技術】半導体基板表面の所定の領域との直接コ
ンタクトにより電極を形成する材料または下層配線層と
上層配線層との間を選択的に接続する層間接続層を形成
する材料は、主にＣＶＤ法及びスパッタ法によりその基
板上に成膜される。ＣＶＤ法はスパッタ法に比べステッ
プ・カバレージ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）に優れ
ているので、絶縁膜に形成されたコンタクト孔または層
間接続用開口を経て（以下両方を微細開口または開口と
総称する）基板表面または下層配線層に達するコンタク
ト層／層間接続層の形成に有効である。すなわち、半導
体基板または下層配線層表面を覆う絶縁膜に複数の微細
開口を形成したのち、ＣＶＤ法によりＷ膜を形成してそ
れら開口をＷ膜により充填し、接続用の電極を形成する
方法が一般に用いられている。しかし、Ｗ膜は絶縁膜と
の密着性が低いので、その絶縁膜上に形成した密着層の
介在を必要とする。この密着層としては、スパッタ法に
より形成されるＷ，Ｔｉ，ＴｉＮ等の膜が一般的に用い
られているが、バリア性の高さにおいてＴｉＮ膜が優れ
ている。
ンタクトにより電極を形成する材料または下層配線層と
上層配線層との間を選択的に接続する層間接続層を形成
する材料は、主にＣＶＤ法及びスパッタ法によりその基
板上に成膜される。ＣＶＤ法はスパッタ法に比べステッ
プ・カバレージ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）に優れ
ているので、絶縁膜に形成されたコンタクト孔または層
間接続用開口を経て（以下両方を微細開口または開口と
総称する）基板表面または下層配線層に達するコンタク
ト層／層間接続層の形成に有効である。すなわち、半導
体基板または下層配線層表面を覆う絶縁膜に複数の微細
開口を形成したのち、ＣＶＤ法によりＷ膜を形成してそ
れら開口をＷ膜により充填し、接続用の電極を形成する
方法が一般に用いられている。しかし、Ｗ膜は絶縁膜と
の密着性が低いので、その絶縁膜上に形成した密着層の
介在を必要とする。この密着層としては、スパッタ法に
より形成されるＷ，Ｔｉ，ＴｉＮ等の膜が一般的に用い
られているが、バリア性の高さにおいてＴｉＮ膜が優れ
ている。
【０００３】上述のとおり、基板表面または下層配線層
の電極領域に達するコンタクト層／層間接続層の形成
は、微細開口形成の絶縁膜表面にＴｉＮ膜をスパッタ法
により形成し、続いてＣＶＤ法によりＷ膜を成長させて
それら開口をＷ膜で充填することによって行う。しか
し、ＴｉＮ膜とＷ膜とは上記絶縁膜の全面にわたって形
成されるので、開口部以外のＷ膜とＴｉＮ膜を除去する
エッチバック工程が必要となる。
の電極領域に達するコンタクト層／層間接続層の形成
は、微細開口形成の絶縁膜表面にＴｉＮ膜をスパッタ法
により形成し、続いてＣＶＤ法によりＷ膜を成長させて
それら開口をＷ膜で充填することによって行う。しか
し、ＴｉＮ膜とＷ膜とは上記絶縁膜の全面にわたって形
成されるので、開口部以外のＷ膜とＴｉＮ膜を除去する
エッチバック工程が必要となる。
【０００４】このＷ膜の除去工程には、フッ素（Ｆ）を
含んだガスを反応ガスとして用いる反応性イオンエッチ
ング（ＲＩＥ）法が用いられる。Ｗについてはフッ化物
のほうが塩化物よりも高い蒸気圧を有するので上記ガス
が反応ガスに適しているからである。また、ＴｉＮ膜の
除去工程には、塩素を含む反応ガスが用いられる。チタ
ンについては、塩化物の蒸気圧のほうがフッ化物のそれ
よりも高いからである。
含んだガスを反応ガスとして用いる反応性イオンエッチ
ング（ＲＩＥ）法が用いられる。Ｗについてはフッ化物
のほうが塩化物よりも高い蒸気圧を有するので上記ガス
が反応ガスに適しているからである。また、ＴｉＮ膜の
除去工程には、塩素を含む反応ガスが用いられる。チタ
ンについては、塩化物の蒸気圧のほうがフッ化物のそれ
よりも高いからである。
【０００５】
【発明が解決しようとする課題】このようにエッチング
特性の互いに異る２層の金属膜のエッチングには、各層
のエッチングに適合した組成のガスを反応ガスとする必
要がある。すなわち、上記２層膜のＲＩＥ法によるエッ
チング除去は、塩素を含む反応ガスとフッ素を含む反応
ガスとの使い分けを必要とする。
特性の互いに異る２層の金属膜のエッチングには、各層
のエッチングに適合した組成のガスを反応ガスとする必
要がある。すなわち、上記２層膜のＲＩＥ法によるエッ
チング除去は、塩素を含む反応ガスとフッ素を含む反応
ガスとの使い分けを必要とする。
【０００６】フッ素系反応ガスによるＷ膜のＲＩＥエッ
チングの速度は非常に大きいので、エッチングの進み方
の制御が困難であるだけでなく、図３に示すように、シ
リコン基板１上の酸化シリコン膜２に形成した開口３の
充填部のＷ膜５の除去が進みすぎて中心部に欠落６を生
ずることがある。開口３の側壁から成長していたＷ膜５
が開口３の軸部でぶつかり、結晶の整合性を維持できな
くなって亀裂を生じることにこの欠落は起因する。すな
わち、フッ素系反応ガスを用いたＲＩＥ法による上述の
Ｗ膜５のエッチバックは開口内部におけるＷ膜５の亀裂
および欠落６を伴う。この欠落６はＷ膜５のエッチバッ
クの進行とともに拡大し、最悪の場合は半導体基板に達
してその半導体装置の性能を低下させ、したがって、半
導体装置の製造歩留り及び信頼性を低下させる。一方、
ＴｉＮ膜のエッチバックをフッ素系反応ガスを用いたＲ
ＩＥ法によって行った場合は、エッチング速度がＴｉＮ
膜よりもＷ膜についてより大きいので、上記開口内部の
Ｗ膜の大部分が除去される。
チングの速度は非常に大きいので、エッチングの進み方
の制御が困難であるだけでなく、図３に示すように、シ
リコン基板１上の酸化シリコン膜２に形成した開口３の
充填部のＷ膜５の除去が進みすぎて中心部に欠落６を生
ずることがある。開口３の側壁から成長していたＷ膜５
が開口３の軸部でぶつかり、結晶の整合性を維持できな
くなって亀裂を生じることにこの欠落は起因する。すな
わち、フッ素系反応ガスを用いたＲＩＥ法による上述の
Ｗ膜５のエッチバックは開口内部におけるＷ膜５の亀裂
および欠落６を伴う。この欠落６はＷ膜５のエッチバッ
クの進行とともに拡大し、最悪の場合は半導体基板に達
してその半導体装置の性能を低下させ、したがって、半
導体装置の製造歩留り及び信頼性を低下させる。一方、
ＴｉＮ膜のエッチバックをフッ素系反応ガスを用いたＲ
ＩＥ法によって行った場合は、エッチング速度がＴｉＮ
膜よりもＷ膜についてより大きいので、上記開口内部の
Ｗ膜の大部分が除去される。
【０００７】これに対し、ＴｉＮ膜のエッチバックを塩
素系反応ガスによるＲＩＥ法によって行うと、この塩素
ガスのＷ膜に対するエッチング速度がＴｉＮ膜に対する
それよりも大幅に小さいので、上記開口内部のＷ膜に対
するこのＲＩＥの悪影響を回避できる。一方、この塩素
系反応ガス、特に塩素のみを用いたＲＩＥ法によるＴｉ
Ｎ膜のエッチバックは多量の活性塩素により選択的に進
行するので開口側壁のＴｉＮ膜がエッチングされる。そ
の結果、図４に示すように、開口形成後の絶縁膜と開口
を充填しているＷ膜５との間に、ＴｉＮ膜対応の狭い溝
７が生じ、後続の工程で形成される上層配線層に悪影響
を及ぼす。すなわち、上層配線層形成のためのスパッタ
リングによる金属膜形成の際に、それらの狭い溝に起因
するステップ・カバレッジの低下、およびそれに伴う配
線層の品質の低下が発生し半導体装置の製造歩留りが低
下する。
素系反応ガスによるＲＩＥ法によって行うと、この塩素
ガスのＷ膜に対するエッチング速度がＴｉＮ膜に対する
それよりも大幅に小さいので、上記開口内部のＷ膜に対
するこのＲＩＥの悪影響を回避できる。一方、この塩素
系反応ガス、特に塩素のみを用いたＲＩＥ法によるＴｉ
Ｎ膜のエッチバックは多量の活性塩素により選択的に進
行するので開口側壁のＴｉＮ膜がエッチングされる。そ
の結果、図４に示すように、開口形成後の絶縁膜と開口
を充填しているＷ膜５との間に、ＴｉＮ膜対応の狭い溝
７が生じ、後続の工程で形成される上層配線層に悪影響
を及ぼす。すなわち、上層配線層形成のためのスパッタ
リングによる金属膜形成の際に、それらの狭い溝に起因
するステップ・カバレッジの低下、およびそれに伴う配
線層の品質の低下が発生し半導体装置の製造歩留りが低
下する。
【０００８】本発明の目的は、微細開口部分を含む基板
表面または下層配線層全体を覆って形成されたＷ膜およ
びＴｉＮ膜の２層構成の電極層を、前記開口部分以外の
部分において除去する工程を制御しやすい工程とし、後
続工程による配線層形成への悪影響を解消した半導体装
置の製造方法を提供することである。
表面または下層配線層全体を覆って形成されたＷ膜およ
びＴｉＮ膜の２層構成の電極層を、前記開口部分以外の
部分において除去する工程を制御しやすい工程とし、後
続工程による配線層形成への悪影響を解消した半導体装
置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】本発明によると、所望の
不純物により選択的に形成された拡散領域を有する半導
体基板上又は半導体基板上に形成された下層の配線層上
に形成され微細な開口を有する絶縁膜と、この開口内に
形成された電極膜とを有する半導体装置の製造方法にお
いて、前記開口内を充填する電極膜がタングステン
（Ｗ）膜および窒化チタン（ＴｉＮ）膜の２層膜から成
り、その２層膜の開口部分への限定がそれら導体膜に適
した反応ガスを用いた３段階のドライエッチングによる
ことを特徴とする半導体装置の製造方法が実現できる。
不純物により選択的に形成された拡散領域を有する半導
体基板上又は半導体基板上に形成された下層の配線層上
に形成され微細な開口を有する絶縁膜と、この開口内に
形成された電極膜とを有する半導体装置の製造方法にお
いて、前記開口内を充填する電極膜がタングステン
（Ｗ）膜および窒化チタン（ＴｉＮ）膜の２層膜から成
り、その２層膜の開口部分への限定がそれら導体膜に適
した反応ガスを用いた３段階のドライエッチングによる
ことを特徴とする半導体装置の製造方法が実現できる。
【００１０】すなわち、本発明の一つの実施の態様であ
る製造方法においては、半導体基板上に形成された拡散
層又は配線層上に絶縁膜を形成し、この絶縁膜に微細な
開口を設け、これら開口を含む絶縁膜全面にＴｉＮ膜お
よびＷ膜とを順次形成したのち、それら開口部分以外の
部分でこれらＷ膜およびＴｉＮ膜を３段階のドライエッ
チングにより除去する。
る製造方法においては、半導体基板上に形成された拡散
層又は配線層上に絶縁膜を形成し、この絶縁膜に微細な
開口を設け、これら開口を含む絶縁膜全面にＴｉＮ膜お
よびＷ膜とを順次形成したのち、それら開口部分以外の
部分でこれらＷ膜およびＴｉＮ膜を３段階のドライエッ
チングにより除去する。
【００１１】第１段階のエッチングは、Ｗ膜を膜厚５０
〜１００ｎｍになるまで高速度でエッチングする。この
高速度エッチングは段差部でのエッチング残りを伴わな
い等方性エッチングによる。第２段階のエッチングは、
第１段階のエッチングで残されたＷ膜を低速度でエッチ
ングし、かつＴｉＮ膜とのエッチングの選択比を十分大
きくすることによりＴｉＮ膜を残すスパッタエッチング
とする。次に第３段階のエッチングは、上述のＴｉＮ膜
のエッチングを高精度に行い、しかもＷ膜との選択比を
十分大きくすることによりＷ膜を開口内に残す異方性エ
ッチングとする。このような３段階のエッチングを行う
ことにより、開口内に２層膜からなる電極部材を精度良
く形成できる。
〜１００ｎｍになるまで高速度でエッチングする。この
高速度エッチングは段差部でのエッチング残りを伴わな
い等方性エッチングによる。第２段階のエッチングは、
第１段階のエッチングで残されたＷ膜を低速度でエッチ
ングし、かつＴｉＮ膜とのエッチングの選択比を十分大
きくすることによりＴｉＮ膜を残すスパッタエッチング
とする。次に第３段階のエッチングは、上述のＴｉＮ膜
のエッチングを高精度に行い、しかもＷ膜との選択比を
十分大きくすることによりＷ膜を開口内に残す異方性エ
ッチングとする。このような３段階のエッチングを行う
ことにより、開口内に２層膜からなる電極部材を精度良
く形成できる。
【００１２】
【実施例】次に本発明を図面を参照して説明する。図１
（ａ）〜（ｄ）は本発明の第１の実施例を説明するため
の半導体チップの断面図である。
（ａ）〜（ｄ）は本発明の第１の実施例を説明するため
の半導体チップの断面図である。
【００１３】まず、図１（ａ）に示すように、不純物拡
散層１０が選択的に形成されたシリコン基板１の表面に
層間絶縁膜としてＣＶＤ法により約１．５μｍの厚さに
酸化シリコン膜２を形成する。次で拡散層１０上の酸化
シリコン膜２にリソグラフィー工程とＲＩＥ法により直
径０．５μｍの開口３を形成したのち、密着層として全
面にＴｉＮ膜４を形成する。このＴｉＮ膜４は、Ａｒと
Ｎ2 との混合ガス雰囲気内でＴｉをスパッタする反応性
スパッタ法により形成する。ＴｉＮ膜の厚さを約０．１
５μｍとすることにより、後続の工程で形成するＷ膜と
の密着性を確保できる。次に６フッ化タングステン（Ｗ
Ｆ6 ）を原料とする熱ＣＶＤ法によりＷ膜５を約１μｍ
の厚さに形成する。この時の成長条件は、基板温度４０
℃，ＷＦ6 の流量５０ＳＣＣＭである。また還元剤とし
て水素（Ｈ2 ）を１ＳＬＭ添加した。
散層１０が選択的に形成されたシリコン基板１の表面に
層間絶縁膜としてＣＶＤ法により約１．５μｍの厚さに
酸化シリコン膜２を形成する。次で拡散層１０上の酸化
シリコン膜２にリソグラフィー工程とＲＩＥ法により直
径０．５μｍの開口３を形成したのち、密着層として全
面にＴｉＮ膜４を形成する。このＴｉＮ膜４は、Ａｒと
Ｎ2 との混合ガス雰囲気内でＴｉをスパッタする反応性
スパッタ法により形成する。ＴｉＮ膜の厚さを約０．１
５μｍとすることにより、後続の工程で形成するＷ膜と
の密着性を確保できる。次に６フッ化タングステン（Ｗ
Ｆ6 ）を原料とする熱ＣＶＤ法によりＷ膜５を約１μｍ
の厚さに形成する。この時の成長条件は、基板温度４０
℃，ＷＦ6 の流量５０ＳＣＣＭである。また還元剤とし
て水素（Ｈ2 ）を１ＳＬＭ添加した。
【００１４】次にＷ膜５とＴｉＮ膜４を開口３の部分以
外の部分で除去するエッチバックを３段階のドライエッ
チングで行なう。第１段階のエッチングに６フッ化硫黄
（ＳＦ6 ）の単体ガスを、第２段階のエッチングに塩素
（Ｃｌ2 ）と酸素（Ｏ2 ）との混合ガスを、そして第３
段階のエッチングに３塩化ホウ素（ＢＣｌ3 ）とＳＦ6
との混合ガスを用いた例を以下説明する。エッチング装
置としては平行平板電極を備えたＲＩＥ装置を用いた。
外の部分で除去するエッチバックを３段階のドライエッ
チングで行なう。第１段階のエッチングに６フッ化硫黄
（ＳＦ6 ）の単体ガスを、第２段階のエッチングに塩素
（Ｃｌ2 ）と酸素（Ｏ2 ）との混合ガスを、そして第３
段階のエッチングに３塩化ホウ素（ＢＣｌ3 ）とＳＦ6
との混合ガスを用いた例を以下説明する。エッチング装
置としては平行平板電極を備えたＲＩＥ装置を用いた。
【００１５】第１段階のＷ膜の等方エッチングには、Ｓ
Ｆ6 を５０ＳＣＣＭの流量で装置内に導入し、ガスの圧
力を２０Ｐａに調整したのち、電極に１３．５６ＭＨｚ
の高周波電力を３００Ｗ程度導入してＳＦ6 を励起し、
プラズマを発生させてＷ膜５をエッチングし、図１
（ｂ）に示すように、厚さ約０．１μｍのＷ膜５を残し
た。この時のＷ膜５のエッチング速度は８００ｎｍ／ｍ
ｉｎであった。
Ｆ6 を５０ＳＣＣＭの流量で装置内に導入し、ガスの圧
力を２０Ｐａに調整したのち、電極に１３．５６ＭＨｚ
の高周波電力を３００Ｗ程度導入してＳＦ6 を励起し、
プラズマを発生させてＷ膜５をエッチングし、図１
（ｂ）に示すように、厚さ約０．１μｍのＷ膜５を残し
た。この時のＷ膜５のエッチング速度は８００ｎｍ／ｍ
ｉｎであった。
【００１６】次に図１（ｃ）に示すように、第２段階の
エッチングは第１段階のエッチングで残したＷ膜５を低
速度でエッチングし、且つ下地のＴｉＮ膜４との選択比
を十分大きく取ることによりＴｉＮ膜４を残すエッチン
グとする。このＷ膜５の低速エッチングには反応ガスと
してＣｌ2 とＯ2 の混合ガスを用いる。Ｃｌ2 を２０Ｓ
ＣＣＭ，Ｏ2 を１０ＳＣＣＭの流量で装置内に導入し、
ガスの圧力を５Ｐａに調整したのち、電極に１３．５６
ＭＨｚの高周波電力を５００Ｗ程度導入して上記混合ガ
スを励起しプラズマを発生させ、厚さ０．１μｍのＷ膜
５のエッチングを約１分間行った。
エッチングは第１段階のエッチングで残したＷ膜５を低
速度でエッチングし、且つ下地のＴｉＮ膜４との選択比
を十分大きく取ることによりＴｉＮ膜４を残すエッチン
グとする。このＷ膜５の低速エッチングには反応ガスと
してＣｌ2 とＯ2 の混合ガスを用いる。Ｃｌ2 を２０Ｓ
ＣＣＭ，Ｏ2 を１０ＳＣＣＭの流量で装置内に導入し、
ガスの圧力を５Ｐａに調整したのち、電極に１３．５６
ＭＨｚの高周波電力を５００Ｗ程度導入して上記混合ガ
スを励起しプラズマを発生させ、厚さ０．１μｍのＷ膜
５のエッチングを約１分間行った。
【００１７】このエッチングでは、Ｃｌ2 によるＷ膜の
所望のエッチング速度を得るために、低い圧力，高い高
周波電力でのスパッタ性の強いエッチングを行う必要が
ある。この時得られたＷ膜５のエッチング速度は１００
ｎｍ／ｍｉｎであった。また、この第２段階でのエッチ
ングでは、シリコン基板１の載った電極の冷却水温度を
２０℃とし、エッチング中のシリコン基板１の温度を約
６０℃に保つことにより、ＴｉＮ膜のエッチング速度を
約５ｎｍ／ｍｉｎに下げ、この第２段階で重要な課題で
あるＴｉＮ膜４を残すことを可能とした。
所望のエッチング速度を得るために、低い圧力，高い高
周波電力でのスパッタ性の強いエッチングを行う必要が
ある。この時得られたＷ膜５のエッチング速度は１００
ｎｍ／ｍｉｎであった。また、この第２段階でのエッチ
ングでは、シリコン基板１の載った電極の冷却水温度を
２０℃とし、エッチング中のシリコン基板１の温度を約
６０℃に保つことにより、ＴｉＮ膜のエッチング速度を
約５ｎｍ／ｍｉｎに下げ、この第２段階で重要な課題で
あるＴｉＮ膜４を残すことを可能とした。
【００１８】次に図１（ｄ）に示すように、第３段階の
エッチングとしてＢＣｌ3 とＳＦ6の混合ガスを用いＴ
ｉＮ膜４のエッチングを行なう。ＢＣｌ3 を４０ＳＣＣ
Ｍ，ＳＦ6 を１０ＳＣＣＭの流量で装置内に導入し、ガ
ス圧力を５Ｐａに調整したのち、電極に１３．５６ＭＨ
ｚの高周波電力を４００Ｗ程度導入して上記混合ガスを
励起しプラズマを発生させ、厚さ０．１５μｍのＴｉＮ
膜４を１分間エッチングした。
エッチングとしてＢＣｌ3 とＳＦ6の混合ガスを用いＴ
ｉＮ膜４のエッチングを行なう。ＢＣｌ3 を４０ＳＣＣ
Ｍ，ＳＦ6 を１０ＳＣＣＭの流量で装置内に導入し、ガ
ス圧力を５Ｐａに調整したのち、電極に１３．５６ＭＨ
ｚの高周波電力を４００Ｗ程度導入して上記混合ガスを
励起しプラズマを発生させ、厚さ０．１５μｍのＴｉＮ
膜４を１分間エッチングした。
【００１９】この第３段階のエッチングでは、第２段階
でのエッチングで用いたＯ2 により酸化されたＴｉＮ膜
表面の酸化膜を除去するために、反応ガスにＳＦ6 を混
合している。また、ＢＣｌ3 は活性化された塩素をあま
り生成せず、塩素とホウ素との結合した活性種を発生す
るものと考えられる。これにより従来開口側壁に形成さ
れたＴｉＮ膜の選択的エッチングを発生させることなく
エッチングを行うことができる。更に、低い圧力と高い
高周波電力でのエッチングを行うことにより、ＴｉＮ膜
４の異方性エッチングが可能となり、開口３の側壁に形
成されたＴｉＮ膜４のエッチングが抑制されるため、開
口３の内部に残されたＷ膜５と側壁との間の狭い溝の発
生が抑えられる。この時のＴｉＮ膜４とＷ膜５のエッチ
ング速度は夫々２００ｎｍ／ｍｉｎと５０ｎｍ／ｍｉｎ
となり、Ｗ膜に対するＴｉＮ膜のエッチングの選択比４
が得られた。
でのエッチングで用いたＯ2 により酸化されたＴｉＮ膜
表面の酸化膜を除去するために、反応ガスにＳＦ6 を混
合している。また、ＢＣｌ3 は活性化された塩素をあま
り生成せず、塩素とホウ素との結合した活性種を発生す
るものと考えられる。これにより従来開口側壁に形成さ
れたＴｉＮ膜の選択的エッチングを発生させることなく
エッチングを行うことができる。更に、低い圧力と高い
高周波電力でのエッチングを行うことにより、ＴｉＮ膜
４の異方性エッチングが可能となり、開口３の側壁に形
成されたＴｉＮ膜４のエッチングが抑制されるため、開
口３の内部に残されたＷ膜５と側壁との間の狭い溝の発
生が抑えられる。この時のＴｉＮ膜４とＷ膜５のエッチ
ング速度は夫々２００ｎｍ／ｍｉｎと５０ｎｍ／ｍｉｎ
となり、Ｗ膜に対するＴｉＮ膜のエッチングの選択比４
が得られた。
【００２０】このようにこの実施例によれば、第１段階
のエッチングでＷ膜５の大部分を高速度でエッチング
し、第２段階のエッチングで残りのＷ膜５を低速度でエ
ッチングし、しかも下地のＴｉＮ膜４の大部分を残すこ
とにより、開口内に残されるＷ膜に穴が形成されるのを
防止できる。更に第３段階では活性化された塩素をあま
り発生させないＢＣｌ3 を用いることにより、開口側壁
に溝を形成することなくＴｉＮ膜を精度良くエッチング
できる。このため、半導体装置の製造歩留りを向上させ
ることができる。
のエッチングでＷ膜５の大部分を高速度でエッチング
し、第２段階のエッチングで残りのＷ膜５を低速度でエ
ッチングし、しかも下地のＴｉＮ膜４の大部分を残すこ
とにより、開口内に残されるＷ膜に穴が形成されるのを
防止できる。更に第３段階では活性化された塩素をあま
り発生させないＢＣｌ3 を用いることにより、開口側壁
に溝を形成することなくＴｉＮ膜を精度良くエッチング
できる。このため、半導体装置の製造歩留りを向上させ
ることができる。
【００２１】次に図２に示した本発明の第２の実施例に
よる半導体チップにおいては、シリコン基板１Ａ上に選
択酸化法によりフィールド酸化膜１１を形成したのち、
このフィールド酸化膜１１上にアルミニウム（Ａｌ）ま
たはアルミニウム合金からなる下層配線１２を形成す
る。次で第１の実施例と同様の工程によりこの下層配線
１２を含む全面に層間絶縁膜としてＣＶＤ法により酸化
シリコン膜２を約１．５μｍの厚さに形成する。次でこ
の酸化シリコン膜２をパターニングし開口３を形成した
のち、厚さ約０．１５μｍのＴｉＮ膜４と厚さ約１μｍ
のＷ膜５を順次形成する。
よる半導体チップにおいては、シリコン基板１Ａ上に選
択酸化法によりフィールド酸化膜１１を形成したのち、
このフィールド酸化膜１１上にアルミニウム（Ａｌ）ま
たはアルミニウム合金からなる下層配線１２を形成す
る。次で第１の実施例と同様の工程によりこの下層配線
１２を含む全面に層間絶縁膜としてＣＶＤ法により酸化
シリコン膜２を約１．５μｍの厚さに形成する。次でこ
の酸化シリコン膜２をパターニングし開口３を形成した
のち、厚さ約０．１５μｍのＴｉＮ膜４と厚さ約１μｍ
のＷ膜５を順次形成する。
【００２２】次にＷ膜５を除去する第１段階のエッチン
グには、反応ガスとして３フッ化窒素（ＮＦ3 ）を用い
る等方性エッチング法を用いた。すなわち、ＮＦ3 を５
０ＳＣＣＭの流量で装置内に導入し、ガス圧力を２０Ｐ
ａに調整したのち、電極に１３．５６ＭＨｚの高周波電
力を３００Ｗ程度導入してＮＦ3 を励起し、プラズマを
発生させてＷ膜５の厚さが０．１μｍ程度になるまで高
速エッチングを行った。この時のＷ膜５のエッチング速
度は９００ｎｍ／ｍｉｎであった。
グには、反応ガスとして３フッ化窒素（ＮＦ3 ）を用い
る等方性エッチング法を用いた。すなわち、ＮＦ3 を５
０ＳＣＣＭの流量で装置内に導入し、ガス圧力を２０Ｐ
ａに調整したのち、電極に１３．５６ＭＨｚの高周波電
力を３００Ｗ程度導入してＮＦ3 を励起し、プラズマを
発生させてＷ膜５の厚さが０．１μｍ程度になるまで高
速エッチングを行った。この時のＷ膜５のエッチング速
度は９００ｎｍ／ｍｉｎであった。
【００２３】次に第２段階のエッチングは、第１の実施
例と同様にＣｌ2 とＯ2 との混合ガスを用いるスパッタ
エッチング法を用い、第１段階で残された厚さ０．１μ
ｍのＷ膜５を低速度でエッチングし、ＴｉＮ膜４を残し
た。
例と同様にＣｌ2 とＯ2 との混合ガスを用いるスパッタ
エッチング法を用い、第１段階で残された厚さ０．１μ
ｍのＷ膜５を低速度でエッチングし、ＴｉＮ膜４を残し
た。
【００２４】次に、ＴｉＮ膜４を除去する第３段階のエ
ッチングには、反応ガスとしてＣｌ2 とアルゴン（Ａ
ｒ）との混合ガスを用いる異方性エッチング法を用い
た。すなわち、Ｃｌ2 を２０ＳＣＣＭ，Ａｒを１００Ｓ
ＣＣＭの流量で装置に導入し、ガス圧力を５Ｐａに調整
したのち、電極に１３．５６ＭＨｚの高周波電力を４０
０Ｗ程度導入して上記混合ガスを励起しプラズマを発生
させ、厚さ０．１５μｍのＴｉＮ膜４のエッチングを約
１分間行った。このエッチングでは、活性化された塩素
の発生を抑えるために多量のＡｒを混合し、かつ、圧力
は低く高周波電力は高く設定した。これによりＴｉＮ膜
４の異方性エッチングが可能となり、開口３の側壁に形
成されたＴｉＮ膜４のエッチングが抑制され、第１の実
施例と同様に狭い溝の形成が回避できた。また、この時
のＴｉＮ膜及びＷ膜のエッチング速度は夫々１５０ｎｍ
／ｍｉｎ及び５０ｎｍ／ｍｉｎとなり、Ｗ膜に対するＴ
ｉＮ膜のエッチングの選択比３が得られた。
ッチングには、反応ガスとしてＣｌ2 とアルゴン（Ａ
ｒ）との混合ガスを用いる異方性エッチング法を用い
た。すなわち、Ｃｌ2 を２０ＳＣＣＭ，Ａｒを１００Ｓ
ＣＣＭの流量で装置に導入し、ガス圧力を５Ｐａに調整
したのち、電極に１３．５６ＭＨｚの高周波電力を４０
０Ｗ程度導入して上記混合ガスを励起しプラズマを発生
させ、厚さ０．１５μｍのＴｉＮ膜４のエッチングを約
１分間行った。このエッチングでは、活性化された塩素
の発生を抑えるために多量のＡｒを混合し、かつ、圧力
は低く高周波電力は高く設定した。これによりＴｉＮ膜
４の異方性エッチングが可能となり、開口３の側壁に形
成されたＴｉＮ膜４のエッチングが抑制され、第１の実
施例と同様に狭い溝の形成が回避できた。また、この時
のＴｉＮ膜及びＷ膜のエッチング速度は夫々１５０ｎｍ
／ｍｉｎ及び５０ｎｍ／ｍｉｎとなり、Ｗ膜に対するＴ
ｉＮ膜のエッチングの選択比３が得られた。
【００２５】このように第２の実施例によれば、第１段
階のエッチングでＷ膜５の大部分を高速度でエッチング
し、第２段階のエッチングで残りのＷ膜５を低速度でエ
ッチングし、第３段階のエッチングでＴｉＮ膜４を精度
良くエッチングできるため、第１の実施例と同様に、開
口３内に穴や溝等のない多層配線用の電極を精度良く形
成できる。
階のエッチングでＷ膜５の大部分を高速度でエッチング
し、第２段階のエッチングで残りのＷ膜５を低速度でエ
ッチングし、第３段階のエッチングでＴｉＮ膜４を精度
良くエッチングできるため、第１の実施例と同様に、開
口３内に穴や溝等のない多層配線用の電極を精度良く形
成できる。
【００２６】次に第３の実施例として、第１段階のエッ
チングに４フッ化炭素（ＣＦ4 ）とＯ2 との混合ガスを
用い、第２段階のエッチングにＣｌ2 とＯ2 とＡｒとの
混合ガスを用い、第３段階のエッチングにＣｌ2 とＡｒ
との混合ガスを用いた場合について説明する。尚、試料
及びエッチング装置は第１の実施例の場合と同じであ
る。
チングに４フッ化炭素（ＣＦ4 ）とＯ2 との混合ガスを
用い、第２段階のエッチングにＣｌ2 とＯ2 とＡｒとの
混合ガスを用い、第３段階のエッチングにＣｌ2 とＡｒ
との混合ガスを用いた場合について説明する。尚、試料
及びエッチング装置は第１の実施例の場合と同じであ
る。
【００２７】図１（ａ）に示したＴｉＮ膜４とＷ膜５の
３段階エッチングのうち、第１段階のＷ膜５の高速エッ
チングには、ＣＦ4 とＯ2 の混合ガスを用いる。ＣＦ4
を６０ＳＣＣＭ，Ｏ2 を５０ＳＣＣＭの流量で装置に導
入し、ガス圧力を２０Ｐａに調整後、電極に１３．５６
ＭＨｚの高周波電力を４００Ｗ程度導入して混合ガスを
励起し、プラズマを発生させてＷ膜５の厚さが０．１μ
ｍ程度になるまで高速エッチングを約２分２０秒間行っ
た。この時のＷ膜のエッチング速度は６００ｎｍ／ｍｉ
ｎであった。
３段階エッチングのうち、第１段階のＷ膜５の高速エッ
チングには、ＣＦ4 とＯ2 の混合ガスを用いる。ＣＦ4
を６０ＳＣＣＭ，Ｏ2 を５０ＳＣＣＭの流量で装置に導
入し、ガス圧力を２０Ｐａに調整後、電極に１３．５６
ＭＨｚの高周波電力を４００Ｗ程度導入して混合ガスを
励起し、プラズマを発生させてＷ膜５の厚さが０．１μ
ｍ程度になるまで高速エッチングを約２分２０秒間行っ
た。この時のＷ膜のエッチング速度は６００ｎｍ／ｍｉ
ｎであった。
【００２８】次に第２段階のエッチングとしては、残さ
れたＷ膜５を低速度で除去し、しかも下地のＴｉＮ膜と
のエッチングの選択比を大きくとりＴｉＮ膜を残すエッ
チングとする。このＷ膜５の低速エッチングには反応ガ
スとしてＣｌ2 とＯ2 を用い、スパッタ効率を向上させ
る為にＡｒを添加する。すなわち、Ｃｌ2 を２０ＳＣＣ
Ｍ，Ｏ2 を１０ＳＣＣＭ，Ａｒを１００ＳＣＣＭの割合
で装置に導入し、ガス圧力を５Ｐａに調整する。次で電
極に１３．５６ＭＨｚの高周波電力を５００Ｗ程度導入
し、上記混合ガスを励起してプラズマを発生させ、残さ
れたＷ膜５をエッチングした。また、ＴｉＮ膜との選択
比を確保するために、シリコン基板の温度は約６０℃に
保ってエッチングを行った。この時のＷ膜とＴｉＮ膜の
エッチング速度はそれぞれ１００ｎｍ／ｍｉｎと５ｎｍ
／ｍｉｎであった。
れたＷ膜５を低速度で除去し、しかも下地のＴｉＮ膜と
のエッチングの選択比を大きくとりＴｉＮ膜を残すエッ
チングとする。このＷ膜５の低速エッチングには反応ガ
スとしてＣｌ2 とＯ2 を用い、スパッタ効率を向上させ
る為にＡｒを添加する。すなわち、Ｃｌ2 を２０ＳＣＣ
Ｍ，Ｏ2 を１０ＳＣＣＭ，Ａｒを１００ＳＣＣＭの割合
で装置に導入し、ガス圧力を５Ｐａに調整する。次で電
極に１３．５６ＭＨｚの高周波電力を５００Ｗ程度導入
し、上記混合ガスを励起してプラズマを発生させ、残さ
れたＷ膜５をエッチングした。また、ＴｉＮ膜との選択
比を確保するために、シリコン基板の温度は約６０℃に
保ってエッチングを行った。この時のＷ膜とＴｉＮ膜の
エッチング速度はそれぞれ１００ｎｍ／ｍｉｎと５ｎｍ
／ｍｉｎであった。
【００２９】
【発明の効果】以上説明したように本発明は、開口内に
電極を形成する場合において、密着層として用いる窒化
チタン膜とＣＶＤ法により成膜したタングステン膜との
２層膜をエッチング除去するために、塩素とフッ素をそ
れぞれの膜に合わせて使い分ける３段階のエッチング法
を用いることにより、開口内の２層膜を精度良くエッチ
ングできるという効果がある。このため半導体装置の歩
留りを向上させることができる。
電極を形成する場合において、密着層として用いる窒化
チタン膜とＣＶＤ法により成膜したタングステン膜との
２層膜をエッチング除去するために、塩素とフッ素をそ
れぞれの膜に合わせて使い分ける３段階のエッチング法
を用いることにより、開口内の２層膜を精度良くエッチ
ングできるという効果がある。このため半導体装置の歩
留りを向上させることができる。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図３】従来例を説明するための半導体チップの断面
図。
図。
【図４】従来例を説明するための半導体チップの断面
図。
図。
１，１Ａ，１Ｂ シリコン基板 ２ 酸化シリコン膜 ３ 開口 ４ ＴｉＮ膜 ５ Ｗ膜 ６ 欠落 ７ 溝 １０ 拡散層 １１ フィールド酸化膜 １２ 下層配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318 Ｍ 7352−4Ｍ
Claims (6)
- 【請求項１】 半導体基板上に形成された導体層上に絶
縁膜を設けたのちこの絶縁膜に選択的に複数の微小な開
口を設け、次でそれら開口を含む絶縁膜全面に窒化チタ
ン膜とタングステン膜を順次形成して前記開口を充填
し、次でこのタングステン膜と窒化チタン膜とを前記開
口以外の部分においてエッチングにより除去する半導体
装置の製造方法において、前記タングステン膜と前記窒
化チタン膜とのエッチング工程が第１，第２および第３
の３段階のドライエッチング工程により構成されること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１段階のドライエッチング工程が
前記タングステン膜の等方性エッチングから成り、前記
第２段階のドライエッチング工程が前記タングステン膜
のスパッタエッチングから成り、前記第３段階のドライ
エッチング工程が窒化チタン膜の異方性エッチングから
成る請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記タングステン膜および前記窒化チタ
ン膜の前記エッチング工程が前記半導体基板の温度を８
０℃以下に保った状態で行なわれる請求項１記載の半導
体装置の製造方法。 - 【請求項４】 前記第１段階のドライエッチング工程に
おいて、少なくとも反応ガスとしてフッ素を含むガスを
用いる請求項２記載の半導体装置の製造方法。 - 【請求項５】 前記第２段階のドライエッチング工程に
おいて、少なくとも塩素を含むガスと酸素との混合ガス
を反応ガスとして用いる請求項２記載の半導体装置の製
造方法。 - 【請求項６】 前記第３段階のドライエッチング工程に
おいて、少なくとも塩素を含むガスとフッ素を含むガス
との混合ガス、または塩素を含むガスと不活性ガスとの
混合ガスを反応ガスとして用いる請求項２記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5028293A JPH0645326A (ja) | 1992-04-08 | 1993-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-86765 | 1992-04-08 | ||
| JP8676592 | 1992-04-08 | ||
| JP5028293A JPH0645326A (ja) | 1992-04-08 | 1993-03-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645326A true JPH0645326A (ja) | 1994-02-18 |
Family
ID=26390737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5028293A Pending JPH0645326A (ja) | 1992-04-08 | 1993-03-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645326A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656545A (en) * | 1996-02-26 | 1997-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd | Elimination of tungsten dimple for stacked contact or via application |
| US5846886A (en) * | 1996-03-01 | 1998-12-08 | Kabushiki Kaisha Toshiba | Metal film etching method |
| JP2006310752A (ja) * | 2005-04-30 | 2006-11-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2010097992A (ja) * | 2008-10-14 | 2010-04-30 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2011159925A (ja) * | 2010-02-03 | 2011-08-18 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2012109407A (ja) * | 2010-11-17 | 2012-06-07 | Lapis Semiconductor Co Ltd | 半導体素子の製造方法 |
| CN108885988A (zh) * | 2016-03-31 | 2018-11-23 | 东京毅力科创株式会社 | 基片液处理装置、基片液处理方法和存储有基片液处理程序的计算机可读存储介质 |
| WO2020217266A1 (ja) * | 2019-04-22 | 2020-10-29 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法およびプラズマ処理装置 |
-
1993
- 1993-03-11 JP JP5028293A patent/JPH0645326A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656545A (en) * | 1996-02-26 | 1997-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd | Elimination of tungsten dimple for stacked contact or via application |
| US5846886A (en) * | 1996-03-01 | 1998-12-08 | Kabushiki Kaisha Toshiba | Metal film etching method |
| JP2006310752A (ja) * | 2005-04-30 | 2006-11-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| US8133779B2 (en) | 2008-10-14 | 2012-03-13 | Elpida Memory, Inc. | Method of fabricating a semiconductor device |
| JP4685147B2 (ja) * | 2008-10-14 | 2011-05-18 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP2010097992A (ja) * | 2008-10-14 | 2010-04-30 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2011159925A (ja) * | 2010-02-03 | 2011-08-18 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2012109407A (ja) * | 2010-11-17 | 2012-06-07 | Lapis Semiconductor Co Ltd | 半導体素子の製造方法 |
| CN108885988A (zh) * | 2016-03-31 | 2018-11-23 | 东京毅力科创株式会社 | 基片液处理装置、基片液处理方法和存储有基片液处理程序的计算机可读存储介质 |
| CN108885988B (zh) * | 2016-03-31 | 2023-09-01 | 东京毅力科创株式会社 | 基片液处理装置、基片液处理方法和存储有基片液处理程序的计算机可读存储介质 |
| WO2020217266A1 (ja) * | 2019-04-22 | 2020-10-29 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法およびプラズマ処理装置 |
| JPWO2020217266A1 (ja) * | 2019-04-22 | 2021-05-06 | 株式会社日立ハイテク | プラズマ処理方法およびプラズマ処理装置 |
| US11217454B2 (en) | 2019-04-22 | 2022-01-04 | Hitachi High-Tech Corporation | Plasma processing method and etching apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3210359B2 (ja) | ドライエッチング方法 | |
| JPH0629253A (ja) | 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法 | |
| JPH04239723A (ja) | 半導体装置の製造方法 | |
| US8969209B2 (en) | Method for removing oxide | |
| US5522520A (en) | Method for forming an interconnection in a semiconductor device | |
| JPH0629311A (ja) | 半導体装置の製法 | |
| JPH0645326A (ja) | 半導体装置の製造方法 | |
| US6461969B1 (en) | Multiple-step plasma etching process for silicon nitride | |
| JPH06338479A (ja) | エッチング方法 | |
| US6756314B2 (en) | Method for etching a hard mask layer and a metal layer | |
| US6740598B2 (en) | Wiring layer dry etching method and semiconductor device manufacturing method | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| JP2000058643A (ja) | プラグの形成方法 | |
| US10937659B2 (en) | Method of anisotropically etching adjacent lines with multi-color selectivity | |
| JPH06349788A (ja) | エッチング方法 | |
| JP2000223477A (ja) | 半導体装置の製造方法 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| JPH0432228A (ja) | ドライエッチング方法およびこれを用いた半導体装置の製造方法 | |
| JPH1050660A (ja) | シリコン窒化膜のエッチング方法 | |
| JPH07263406A (ja) | 半導体装置の製造方法 | |
| JP2001077193A (ja) | コンタクトの形成方法 | |
| KR0140639B1 (ko) | 구리실리사이드 형성방법 | |
| JPH10125654A (ja) | 半導体装置の製造方法 | |
| JP3214146B2 (ja) | 窒化チタン成膜の前処理方法および窒化チタン膜の成膜方法 | |
| JPH0353532A (ja) | 多層配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010130 |