JP2010097992A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010097992A JP2010097992A JP2008265238A JP2008265238A JP2010097992A JP 2010097992 A JP2010097992 A JP 2010097992A JP 2008265238 A JP2008265238 A JP 2008265238A JP 2008265238 A JP2008265238 A JP 2008265238A JP 2010097992 A JP2010097992 A JP 2010097992A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- semiconductor device
- recess
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000005530 etching Methods 0.000 claims abstract description 56
- 239000011229 interlayer Substances 0.000 claims abstract description 51
- 230000008021 deposition Effects 0.000 claims abstract description 39
- 238000001312 dry etching Methods 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims description 36
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 150000001639 boron compounds Chemical class 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 34
- 239000007789 gas Substances 0.000 description 12
- 239000000460 chlorine Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- -1 chlorine ions Chemical class 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004453 electron probe microanalysis Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Abstract
【課題】層間絶縁膜に開口した凹部の底部及び側壁から層間絶縁膜上面にかけて形成した導電膜を、導電膜形成後の凹部内に保護絶縁膜を形成すること無しに層間絶縁膜上面の導電膜のみを選択的に除去する方法を提供する。
【解決手段】導電膜のドライエッチングに際して、その最中に前記凹部内の開口部近傍にデポジション膜が形成されるようにエッチング条件を選択して行う。
【選択図】図４
【解決手段】導電膜のドライエッチングに際して、その最中に前記凹部内の開口部近傍にデポジション膜が形成されるようにエッチング条件を選択して行う。
【選択図】図４
Description
本発明は半導体装置の製造方法に関し、詳しくは、凹部を有する絶縁体上に形成された導電膜について、絶縁体上の導電膜のみを選択的に除去する製造方法に関する。
半導体記憶装置のＤＲＡＭにおいては、１個のトランジスタと１個のキャパシタと成る構造のものが広く用いられている。ＤＲＡＭの半導体装置の高集積化に伴い、ＤＲＡＭのメモリセルサイズの縮小化がされているが、ＤＲＡＭの安定動作のためには、キャパシタには一定以上の容量が必要とされるため、３次元構造のキャパシタが開発されている。そのような３次元構造のキャパシタとして、円筒型キャパシタ構造がある。
円筒型キャパシタの下部電極は次のような方法で形成される。
ａ）半導体基板上に、メモリセルトランジスタ、ビット線のコンタクト、ビット線、キャパシタのコンタクトプラグを形成する。この上にキャパシタを形成するためのキャパシタ酸化膜を１〜３μｍ形成する。
ｂ）このキャパシタ酸化膜に、リソグラフィ技術とドライエッチング技術を用いてキャパシタのコンタクトプラグの上部が露出するようなキャパシタ孔を形成する。
ｃ）キャパシタ孔内とキャパシタ層間絶縁膜表面を被覆する蓄積電極の下部電極となる導電膜を形成する。
ｄ）導電膜の、層間絶縁膜上の導電膜を除去し、孔の側壁及び底部には導電膜を残す。
ａ）半導体基板上に、メモリセルトランジスタ、ビット線のコンタクト、ビット線、キャパシタのコンタクトプラグを形成する。この上にキャパシタを形成するためのキャパシタ酸化膜を１〜３μｍ形成する。
ｂ）このキャパシタ酸化膜に、リソグラフィ技術とドライエッチング技術を用いてキャパシタのコンタクトプラグの上部が露出するようなキャパシタ孔を形成する。
ｃ）キャパシタ孔内とキャパシタ層間絶縁膜表面を被覆する蓄積電極の下部電極となる導電膜を形成する。
ｄ）導電膜の、層間絶縁膜上の導電膜を除去し、孔の側壁及び底部には導電膜を残す。
ｄ）の形成方法として、ＣＭＰを用いる方法とドライエッチングを用いる方法の２つの方法があるが、ＣＭＰに対して、ドライエッチング技術は旧来から用いられている技術であり、旧設備の利用が可能、生産コストが安いなどの利点があり、ドライエッチングを使用したという要求がある。
ドライエッチングを用いるプロセスでは、層間絶縁膜上の導電膜を除去する際に、孔ボトムがエッチングされるのを防ぐため、キャパシタ孔内に、保護絶縁膜を形成してドライエッチングが行われる。孔ボトムがエッチングされると、下部に形成されたコンタクトプラグとの接続ができなくなるためである。
キャパシタの性能改善の目的で下部電極としてＴｉＮ等の金属電極を用いた円筒型キャパシタに関する技術として特許文献１がある。
特許文献１の段落［００９８］にはアスペクト７以上の場合には絶縁膜に形成された深孔を絶縁膜で充填しなくても深孔の底部に窒化チタンを残存させたまま、層間絶縁膜上に露出した窒化チタンを除去する技術が開示されている。
通常、ＴｉＮのエッチングには塩素（Ｃｌ２）が用いられる。塩素（Ｃｌ２）を用いることにより、充分なエッチングレートや選択比が得られるためである。一方、ＢＣｌ３はエッチングレートが遅く、通常は量産には適さないためＴｉＮのエッチングガスとして単独で用いられることはほとんど無く、エッチング中に生成する酸化物等を除去する目的で主たるエッチングガス、例えば塩素（Ｃｌ２）に添加物として加えるか、または、ＴｉＮ除去後に下地膜表面の清浄化処理としてＢＣｌ３を用いるのが一般的であった。
特開２００６−１４０４０５号公報（段落［００９８］）
図８は、塩素（Ｃｌ２）を用い、絶縁膜に形成されたアスペクト７以上の深孔を有する絶縁膜表面に成膜された窒化チタンを、深孔内を絶縁膜で充填しない状態でエッチング処理した場合の工程断面図を示す。キャパシタ用コンタクトプラグ２１上に層間絶縁膜３１を形成し、ここに開口径の小さい孔（例えば３００ｎｍ以下）を形成し、全面に窒化チタン膜４１を形成する。そして、この窒化チタン膜４１の開口部を保護膜で保護せずにエッチングを行うと、マイクロローディング効果により、深孔の底部にまではエッチングイオン（塩素イオン）５１が到達せず、底部の窒化チタン４１は残せるものの、塩素イオンの反応性が強いため深孔側面の窒化チタン４１のエッチング抑制は不十分で、開口部に近いほどエッチングレートは早く、開口部付近の深孔側面の窒化チタンは図８の（ａ）〜（ｄ）に示すようにエッチング除去されてしまうという問題があった。これは、層間絶縁膜上の導電膜がエッチングにより除去されてくると、層間絶縁膜上でのエッチングガスの消費が減り、新鮮なエッチングガスの供給により凹部側壁部の導電膜のエッチングレートが増すためである。つまり、ＤＲＡＭのキャパシタ下部電極形成に適用した場合、設計上では十分な容量が得られるはずが、下部電極が設計値よりも低くなり、容量が低下するという問題が発生してしまう。
本発明者は、上記課題に対して鋭意検討したところ、凹部を有する層間絶縁膜表面に成膜された窒化チタン等の導電膜をエッチング除去する際に、あえてエッチングレートの遅いエッチングガスを用いてデポジション膜の形成を優先的に行うことで、凹部内に保護膜を埋め込むことなく、凹部底部および側壁部の導電膜を残したまま選択的に上面の導電膜のみをエッチング除去できることを見出した。
すなわち、本発明の一実施形態によれば、
層間絶縁膜を形成する工程と、
前記層間絶縁膜に選択的に凹部を開口する工程と、
前記凹部の底部及び側壁から層間絶縁膜上面にかけて導電膜を形成する工程と、
前記層間絶縁膜上面の導電膜を、前記凹部の底部及び側壁部に存在する導電膜の部分を残したままで、ドライエッチングにより選択的に除去する工程を有し、
前記ドライエッチングは、その最中に前記凹部内の開口部近傍にデポジション膜が形成されるように行われることを特徴とする半導体装置の製造方法が提供される。
層間絶縁膜を形成する工程と、
前記層間絶縁膜に選択的に凹部を開口する工程と、
前記凹部の底部及び側壁から層間絶縁膜上面にかけて導電膜を形成する工程と、
前記層間絶縁膜上面の導電膜を、前記凹部の底部及び側壁部に存在する導電膜の部分を残したままで、ドライエッチングにより選択的に除去する工程を有し、
前記ドライエッチングは、その最中に前記凹部内の開口部近傍にデポジション膜が形成されるように行われることを特徴とする半導体装置の製造方法が提供される。
デポジション膜の生成は導電膜がＴｉ、Ｚｒ、Ｈｆ、およびこれらの化合物の場合であって、ホウ素化合物をエッチングガスとして用いる場合に特に観測され、凹部開口径が３００ｎｍ以下である場合に凹部内の開口近傍での生成が著しく、凹部開口径を実質小さくすることができるため凹部側壁部、特に従来技術で問題であった開口部付近の凹部側面の導電膜のエッチング抑制に効果が大きい。
図７（ａ）は、導電膜としてＴｉＮとＴｉの積層膜を成膜し、本発明を適用した場合の導電膜ドライエッチング後の平面ＳＥＭ写真である。層間絶縁膜上の導電膜は除去され、孔内部にデポジション膜が堆積された状態が観測された。この場合は孔の開口部はデポジション膜によってほぼ完全にふさがれていることがわかる。その結果、孔側壁および底部の導電膜は十分な残膜厚を得ることができる。この写真は、孔トップ径２００ｎｍ、深さ２μｍの孔の場合であるが、本発明の効果は、孔径３００ｎｍ以下で確認された。また、アスペクトについては５以上において効果が確認された。図７（ｂ）は、（ａ）の後に、デポジション膜を除去した後の平面ＳＥＭ写真である。孔中央に形成されたデポジション膜が除去されている。
本発明は、導電膜のドライエッチングの最中に孔内にデポジション膜を堆積させて孔内を保護することにより、ドライエッチングにより導電膜を除去しても前記凹部の底部及び側壁に前記導電膜を残す技術を提供できる。さらに、本発明は、追加エッチングを十分させることができ、製品歩留まりを向上させる技術を提供することができる。
以下、図面を参照しながら本発明の実施の形態について説明する。
図１は凹部が孔の場合であり、孔内に形成される導電膜は、例えば、キャパシタの下部電極である。図１（ａ）は平面図、図１（ｂ）は断面図である。例えば、図１の楕円形の孔を形成した場合は長径Ｌと短径Ｗとがあるが、本発明で言う開口幅とは、短径Ｗを意味する。
図２は凹部が溝の場合であり、溝内に形成される導電膜は、例えば、素子領域のウエットエッチングの際に他の領域を保護するガードリングである。図２（ａ）は平面図、図２（ｂ）は断面図である。
図３〜図５は本発明の製造工程を説明する図である。
図１は凹部が孔の場合であり、孔内に形成される導電膜は、例えば、キャパシタの下部電極である。図１（ａ）は平面図、図１（ｂ）は断面図である。例えば、図１の楕円形の孔を形成した場合は長径Ｌと短径Ｗとがあるが、本発明で言う開口幅とは、短径Ｗを意味する。
図２は凹部が溝の場合であり、溝内に形成される導電膜は、例えば、素子領域のウエットエッチングの際に他の領域を保護するガードリングである。図２（ａ）は平面図、図２（ｂ）は断面図である。
図３〜図５は本発明の製造工程を説明する図である。
（第１の実施の形態）
図３〜図６を用いて説明する。
図６に示すように、ｐ型の半導体基板１０１上にセルトランジスタ１０２、メモリセルコンタクトプラグ１０３、ビットコンタクト１０４、第１の層間絶縁膜１０６、ビット線１０５を形成する。
図３〜図６を用いて説明する。
図６に示すように、ｐ型の半導体基板１０１上にセルトランジスタ１０２、メモリセルコンタクトプラグ１０３、ビットコンタクト１０４、第１の層間絶縁膜１０６、ビット線１０５を形成する。
（図３：工程（ａ））
このビット線上（図示せず）に、例えばＣＶＤ法により、酸化シリコン膜を堆積した後、ＣＭＰ法による平坦化処理を施して第２の層間絶縁膜１１１を形成する。
前記ビット線間における前記第２の層間絶縁膜１１１を貫通して、前記メモリセルコンタクトプラグに達するキャパシタ用コンタクトを開口した後、ＬＰ−ＣＶＤ法でリンドープ多結晶シリコン膜を堆積し、ＣＭＰ法による平坦化処理を行い、低抵抗の多結晶シリコン膜からなるキャパシタ用コンタクトプラグ１１２を形成する。
キャパシタの下部電極を支えるためのストッパ絶縁膜１２１を堆積する。このストッパ絶縁膜１２１は、例えば、ＬＰ−ＣＶＤで成膜された窒化シリコン膜であり、膜厚は２００ｎｍである。
このビット線上（図示せず）に、例えばＣＶＤ法により、酸化シリコン膜を堆積した後、ＣＭＰ法による平坦化処理を施して第２の層間絶縁膜１１１を形成する。
前記ビット線間における前記第２の層間絶縁膜１１１を貫通して、前記メモリセルコンタクトプラグに達するキャパシタ用コンタクトを開口した後、ＬＰ−ＣＶＤ法でリンドープ多結晶シリコン膜を堆積し、ＣＭＰ法による平坦化処理を行い、低抵抗の多結晶シリコン膜からなるキャパシタ用コンタクトプラグ１１２を形成する。
キャパシタの下部電極を支えるためのストッパ絶縁膜１２１を堆積する。このストッパ絶縁膜１２１は、例えば、ＬＰ−ＣＶＤで成膜された窒化シリコン膜であり、膜厚は２００ｎｍである。
（図３：工程（ｂ））
このストッパ絶縁膜１２１上に、例えばフッ酸のウエットエッチングのレートがストッパ絶縁膜１２１よりも大きい第３の層間絶縁膜１３１を形成する。例えば、ＬＰ−ＣＶＤ法により、膜厚約１０００ｎｍの酸化シリコン膜からなる第３の層間絶縁膜１３１を堆積する。なお、この第３の層間絶縁膜１３１は、ＢＰＳＧ膜等の不純物をドープした酸化シリコン膜やノンドープド酸化シリコン膜等を適用することもできる。
ＣＭＰ法により、この第３の層間絶縁膜１３１の表面を研磨し、表面を平坦化することで、膜厚約８００ｎｍの第３の層間絶縁膜１３１が残る。
リソグラフィー技術を用いて、キャパシタ用孔加工のためのレジスト１３２に所定のパターンを形成する。レジスト１３２の下には反射防止膜を用いてもよい。開口幅（径）Ｗは、例えば１ＧｂＤＲＡＭでは１００〜２００ｎｍである。ここでは１５０ｎｍとする。平面パターンは、図１（ａ）のような孔パターンである。
このストッパ絶縁膜１２１上に、例えばフッ酸のウエットエッチングのレートがストッパ絶縁膜１２１よりも大きい第３の層間絶縁膜１３１を形成する。例えば、ＬＰ−ＣＶＤ法により、膜厚約１０００ｎｍの酸化シリコン膜からなる第３の層間絶縁膜１３１を堆積する。なお、この第３の層間絶縁膜１３１は、ＢＰＳＧ膜等の不純物をドープした酸化シリコン膜やノンドープド酸化シリコン膜等を適用することもできる。
ＣＭＰ法により、この第３の層間絶縁膜１３１の表面を研磨し、表面を平坦化することで、膜厚約８００ｎｍの第３の層間絶縁膜１３１が残る。
リソグラフィー技術を用いて、キャパシタ用孔加工のためのレジスト１３２に所定のパターンを形成する。レジスト１３２の下には反射防止膜を用いてもよい。開口幅（径）Ｗは、例えば１ＧｂＤＲＡＭでは１００〜２００ｎｍである。ここでは１５０ｎｍとする。平面パターンは、図１（ａ）のような孔パターンである。
（図３：工程（ｃ））
リソグラフィー技術及びエッチング技術により、第３の層間絶縁膜１３１、ストッパ絶縁膜１２１を貫通して、前記キャパシタ用コンタクトプラグ１１２に達する、深さおよそ１０００ｎｍのキャパシタ用孔１３３を形成する（工程（ｃ））。この後、レジスト１３２をレジスト除去液で除去する。
リソグラフィー技術及びエッチング技術により、第３の層間絶縁膜１３１、ストッパ絶縁膜１２１を貫通して、前記キャパシタ用コンタクトプラグ１１２に達する、深さおよそ１０００ｎｍのキャパシタ用孔１３３を形成する（工程（ｃ））。この後、レジスト１３２をレジスト除去液で除去する。
（図３：工程（ｄ））
導電膜１４１を堆積する。導電膜１４１は、例えばＣＶＤ法で成長されたＴｉＮ膜であり、膜厚は例えば２５ｎｍである（工程（ｄ））。この導電膜は、下部のキャパシタコンタクトとの接続を良好にするためＴｉ：１０ｎｍ、ＴｉＮ：１５ｎｍとした積層膜などを用いてもよい。本例では、この導電膜成膜後の、孔の開口径ｗは１００ｎｍとなる。孔深さは約１０００ｎｍであるので、アスペクトは１０の凹部が形成される。
導電膜１４１を堆積する。導電膜１４１は、例えばＣＶＤ法で成長されたＴｉＮ膜であり、膜厚は例えば２５ｎｍである（工程（ｄ））。この導電膜は、下部のキャパシタコンタクトとの接続を良好にするためＴｉ：１０ｎｍ、ＴｉＮ：１５ｎｍとした積層膜などを用いてもよい。本例では、この導電膜成膜後の、孔の開口径ｗは１００ｎｍとなる。孔深さは約１０００ｎｍであるので、アスペクトは１０の凹部が形成される。
（図４：工程（ｅ）、（ｆ））
例えば、ＩＣＰ（Inductively Coupled Plasma）ドライエッチング装置を用いて、導電膜をエッチングを行う。導電膜がＴｉＮまたはＴｉＮ／Ｔｉ積層膜の場合、エッチングガスにＢＣｌ３を用いることができる。導電膜材料としては、Ｔｉ及びその化合物以外に、Ｚｒ、Ｈｆおよびこれらの化合物を用いても良く、その場合にもＢＣｌ３をエッチングガスとして用いることができる。
例えば、ＩＣＰ（Inductively Coupled Plasma）ドライエッチング装置を用いて、導電膜をエッチングを行う。導電膜がＴｉＮまたはＴｉＮ／Ｔｉ積層膜の場合、エッチングガスにＢＣｌ３を用いることができる。導電膜材料としては、Ｔｉ及びその化合物以外に、Ｚｒ、Ｈｆおよびこれらの化合物を用いても良く、その場合にもＢＣｌ３をエッチングガスとして用いることができる。
エッチング条件は、例えば、
ＢＣｌ３：１２０ｓｃｃｍ、Ａｒ：６０ｓｃｃｍ、
圧力：０．６７Ｐａ（５ｍＴｏｒｒ）、
ソースパワー：８００Ｗ、バイアスパワー：５０Ｗ
でエッチングする。この条件下ではエッチング処理中にデポジション膜１５２が孔内に堆積される。導電膜がＴｉＮを含み、ガスにＢＣｌ３を用いる場合、デポジション膜は、ホウ素とチタンを含む膜であることがＥＰＭＡ法により確認されている。但し、用いるガスは、これらに限られるものではなく、不揮発性のデポジション膜の生成がデポジション膜のエッチングよりも優先的となるハロゲン系ガスを用いることもできる。また、上記の例ではＢＣｌ３ガスをＡｒで希釈して用いているが、他の不活性ガスで稀釈しても良く、また、稀釈しなくてもよい。ドライエッチングでは、デポジションとエッチングの競合によって進むが、層間絶縁膜上面では、デポジション膜の堆積よりもエッチングが進むため、導電膜のエッチングが進む。これに対して、孔内では、エッチングイオン１５１の進入が減るため、デポジション膜１５２の堆積が進むと考えられる。
ＢＣｌ３：１２０ｓｃｃｍ、Ａｒ：６０ｓｃｃｍ、
圧力：０．６７Ｐａ（５ｍＴｏｒｒ）、
ソースパワー：８００Ｗ、バイアスパワー：５０Ｗ
でエッチングする。この条件下ではエッチング処理中にデポジション膜１５２が孔内に堆積される。導電膜がＴｉＮを含み、ガスにＢＣｌ３を用いる場合、デポジション膜は、ホウ素とチタンを含む膜であることがＥＰＭＡ法により確認されている。但し、用いるガスは、これらに限られるものではなく、不揮発性のデポジション膜の生成がデポジション膜のエッチングよりも優先的となるハロゲン系ガスを用いることもできる。また、上記の例ではＢＣｌ３ガスをＡｒで希釈して用いているが、他の不活性ガスで稀釈しても良く、また、稀釈しなくてもよい。ドライエッチングでは、デポジションとエッチングの競合によって進むが、層間絶縁膜上面では、デポジション膜の堆積よりもエッチングが進むため、導電膜のエッチングが進む。これに対して、孔内では、エッチングイオン１５１の進入が減るため、デポジション膜１５２の堆積が進むと考えられる。
（図４：工程（ｇ））
孔の開口径が小さい場合、デポジション膜の成長は著しく特に孔上端近傍で成長し、開口部をふさいでしまうこともある。従来技術では開口部付近の導電膜がエッチングされて残すべき部分に残らない不具合があったのに対して、本発明を適用した場合、このデポジション膜がきわめて有効に働き、開口部付近の導電膜を残すことができる。
孔の開口径が小さい場合、デポジション膜の成長は著しく特に孔上端近傍で成長し、開口部をふさいでしまうこともある。従来技術では開口部付近の導電膜がエッチングされて残すべき部分に残らない不具合があったのに対して、本発明を適用した場合、このデポジション膜がきわめて有効に働き、開口部付近の導電膜を残すことができる。
（図４：工程（ｈ））
隣接するキャパシタの下部電極を電気的に分離するためには、第３の層間絶縁膜１３１上の導電膜１４１を完全に除去できるように追加エッチングを行うことが好ましい。しかし、前述の塩素ガス（Ｃｌ２）を用いた従来技術の場合は、第３の層間絶縁膜１３１上の導電膜１４１のエッチングが概ね除去され一部残りがあるという程度まで進むと、エッチングガスの消費が極端に減少するため凹部側壁部のエッチングレートが早くなり、凹部開口部側壁の導電膜のエッチングやられの問題は一層顕著となる。そのため追加エッチングは制限せざるを得なかった。本発明によれば、上述の追加エッチングにより孔開口部付近の導電膜がエッチングされてしまう不具合に対してもデポジション膜によって保護されるため安全に追加エッチングを施すことができる。このような追加エッチングの際には、導電膜由来のデポジション膜の生成は少なくなり、該デポジション膜のエッチングが進行するが、上記のようにバイアス印加したエッチングでは、孔を形成した層間絶縁膜がたとえばシリコン酸化膜の場合、部分的に層間絶縁膜が露出し始めると層間絶縁膜のエッチングがデポジション膜のエッチングよりも速く進み、また場合によっては、該絶縁膜由来のデポジション膜が導電膜由来のデポジション膜上に生成し、導電膜由来のデポジション膜がエッチングされることを抑制する。その結果、先に形成された導電膜由来のデポジション膜を導電膜側壁上に残したままで層間絶縁膜の追加エッチングが可能となり、さらにプロセスマージンが広くなるという利点も有する。導電膜の下地となる層間絶縁膜としてシリコン酸化膜、シリコン窒化膜を用いる場合にこの効果が顕著である。これは層間絶縁膜がＢＣｌ３によってエッチングされることで得られる効果であるが、このエッチングの主機構は、イオンアシストエッチング機構によると考えられる。
隣接するキャパシタの下部電極を電気的に分離するためには、第３の層間絶縁膜１３１上の導電膜１４１を完全に除去できるように追加エッチングを行うことが好ましい。しかし、前述の塩素ガス（Ｃｌ２）を用いた従来技術の場合は、第３の層間絶縁膜１３１上の導電膜１４１のエッチングが概ね除去され一部残りがあるという程度まで進むと、エッチングガスの消費が極端に減少するため凹部側壁部のエッチングレートが早くなり、凹部開口部側壁の導電膜のエッチングやられの問題は一層顕著となる。そのため追加エッチングは制限せざるを得なかった。本発明によれば、上述の追加エッチングにより孔開口部付近の導電膜がエッチングされてしまう不具合に対してもデポジション膜によって保護されるため安全に追加エッチングを施すことができる。このような追加エッチングの際には、導電膜由来のデポジション膜の生成は少なくなり、該デポジション膜のエッチングが進行するが、上記のようにバイアス印加したエッチングでは、孔を形成した層間絶縁膜がたとえばシリコン酸化膜の場合、部分的に層間絶縁膜が露出し始めると層間絶縁膜のエッチングがデポジション膜のエッチングよりも速く進み、また場合によっては、該絶縁膜由来のデポジション膜が導電膜由来のデポジション膜上に生成し、導電膜由来のデポジション膜がエッチングされることを抑制する。その結果、先に形成された導電膜由来のデポジション膜を導電膜側壁上に残したままで層間絶縁膜の追加エッチングが可能となり、さらにプロセスマージンが広くなるという利点も有する。導電膜の下地となる層間絶縁膜としてシリコン酸化膜、シリコン窒化膜を用いる場合にこの効果が顕著である。これは層間絶縁膜がＢＣｌ３によってエッチングされることで得られる効果であるが、このエッチングの主機構は、イオンアシストエッチング機構によると考えられる。
本発明は、開口幅３００ｎｍ以下の孔において、発明の効果が認められた。開口幅３００ｎｍを超える場合、孔内へのエッチングイオンの進入が進むため、デポジション膜が堆積されにくくなると推定される。本発明はアスペクト５以上の孔で効果が認められた。アスペクトが５より緩いと、エッチングイオンの孔ボトムへの到達が増すため、デポジション膜で孔底部を被覆する以前にボトムがエッチングされるものと推定される。
（図５：工程（ｉ））
第３の層間絶縁膜１３１上の導電膜１４１を除去した後、デポジション膜１５２をウエット系の洗浄液あるいはドライアッシングで除去する。
第３の層間絶縁膜１３１上の導電膜１４１を除去した後、デポジション膜１５２をウエット系の洗浄液あるいはドライアッシングで除去する。
（図５：工程（ｊ））
容量絶縁膜１６１、例えばＴａ２Ｏ５を膜厚１００ｎｍ成膜する。
プレート電極１６２、例えばＴｉＮを１５０ｎｍ成膜する。これにより、円筒型形状を持つＤＲＡＭのキャパシタが完成する。以上は、層間絶縁膜の凹部の内壁に設けた導電層の内壁をキャパシタとして利用した場合について説明したが、キャパシタ下部電極形成後、凹部有する層間絶縁膜を例えばウェットエッチングで除去した後、容量絶縁膜、上部電極を形成することで、クラウン型キャパシタを形成することができる。
容量絶縁膜１６１、例えばＴａ２Ｏ５を膜厚１００ｎｍ成膜する。
プレート電極１６２、例えばＴｉＮを１５０ｎｍ成膜する。これにより、円筒型形状を持つＤＲＡＭのキャパシタが完成する。以上は、層間絶縁膜の凹部の内壁に設けた導電層の内壁をキャパシタとして利用した場合について説明したが、キャパシタ下部電極形成後、凹部有する層間絶縁膜を例えばウェットエッチングで除去した後、容量絶縁膜、上部電極を形成することで、クラウン型キャパシタを形成することができる。
（図６）
配線工程を経てＤＲＡＭの半導体装置が完成する。１７１は第４の層間絶縁膜、１７２はＴｉＮ、１７３はＡｌＣｕ配線、１８１は第５の層間絶縁膜である。
配線工程を経てＤＲＡＭの半導体装置が完成する。１７１は第４の層間絶縁膜、１７２はＴｉＮ、１７３はＡｌＣｕ配線、１８１は第５の層間絶縁膜である。
（第２の実施の形態）
第１の実施の形態では、図１に示す孔形状について説明してきたが、図２に示す溝形状であっても、本発明の効果は認められた。ＤＲＡＭのメモリセル部のキャパシタでは、図１のような孔形状が用いられるが、ガードリング部分では図２に示すライン形状のものが用いられる。
第１の実施の形態では、図１に示す孔形状について説明してきたが、図２に示す溝形状であっても、本発明の効果は認められた。ＤＲＡＭのメモリセル部のキャパシタでは、図１のような孔形状が用いられるが、ガードリング部分では図２に示すライン形状のものが用いられる。
１１ 導電膜
１２ 層間絶縁膜
１３ 導電膜形成後の凹部（孔）
１４ 導電膜形成後の凹部（溝）
１０１ 半導体基板
１０２ セルトランジスタ
１０３ セルコンタクトプラグ
１０４ ビット線コンタクト
１０５ ビット線
１０６ 第１の層間絶縁膜
１１１ 第２の層間絶縁膜
１１２ キャパシタ用コンタクトプラグ
１２１ ストッパ絶縁膜
１３１ 第３の層間絶縁膜
１３２ レジスト
１４１ 導電膜
１５１ エッチングイオン
１５２ デポジション膜
１６１ 容量絶縁膜
１６２ プレート電極
１７１ 第４の層間絶縁膜
１７２ ＴｉＮ
１７３ ＡｌＣｕ配線
１８１ 第５の層間絶縁膜
１２ 層間絶縁膜
１３ 導電膜形成後の凹部（孔）
１４ 導電膜形成後の凹部（溝）
１０１ 半導体基板
１０２ セルトランジスタ
１０３ セルコンタクトプラグ
１０４ ビット線コンタクト
１０５ ビット線
１０６ 第１の層間絶縁膜
１１１ 第２の層間絶縁膜
１１２ キャパシタ用コンタクトプラグ
１２１ ストッパ絶縁膜
１３１ 第３の層間絶縁膜
１３２ レジスト
１４１ 導電膜
１５１ エッチングイオン
１５２ デポジション膜
１６１ 容量絶縁膜
１６２ プレート電極
１７１ 第４の層間絶縁膜
１７２ ＴｉＮ
１７３ ＡｌＣｕ配線
１８１ 第５の層間絶縁膜
Claims (14)
- 層間絶縁膜を形成する工程と、
前記層間絶縁膜に選択的に凹部を開口する工程と、
前記凹部の底部及び側壁から層間絶縁膜上面にかけて導電膜を形成する工程と、
前記層間絶縁膜上面の導電膜を、前記凹部の底部及び側壁部に存在する導電膜の部分を残したままで、ドライエッチングにより選択的に除去する工程を有し、
前記ドライエッチングは、その最中に前記凹部内の開口部近傍にデポジション膜が形成されるように行われることを特徴とする半導体装置の製造方法。 - 前記凹部の前記導電膜形成後の開口幅は３００ｎｍ以下であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記凹部の前記導電膜形成後の、深さ／開口幅のアスペクト比は５以上であることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記ドライエッチングは、少なくともホウ素化合物を含むエッチングガスを用い、前記デポジション膜は少なくとも前記導電膜中の成分とホウ素との化合物を含むことを特徴とする請求項１乃至３のいずれか１項記載の半導体装置の製造方法。
- 前記ドライエッチングを行うガスにはＢＣｌ３が含まれることを特徴とする請求項４記載の半導体装置の製造方法。
- 前記導電膜はＴｉＮを含むことを特徴とする請求項５記載の半導体装置の製造方法。
- 前記デポジション膜は、ホウ素とチタンを含む膜であることを特徴とする請求項６記載の半導体装置の製造方法。
- 前記ドライエッチング工程は、
前記層間絶縁膜上面の前記導電膜を除去する第１のステップと
第１のステップの後に、前記層間絶縁膜上面をエッチングする第２のステップ
を有することを特徴とする請求項１乃至７のいずれか１項記載の半導体装置の製造方法。 - 前記層間絶縁膜は、シリコン酸化膜あるいはシリコン窒化膜を少なくとも含み、少なくとも前記第２のステップがバイアス印加したエッチングであることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記ドライエッチングを行った後の工程において、前記デポジション膜を除去することを特徴とする請求項１乃至９のいずれか１項記載の半導体装置の製造方法。
- 前記凹部は、孔形状を有することを特徴とする請求項１乃至１０のいずれか１項記載の半導体装置の製造方法。
- 前記凹部内に残存する導電膜はキャパシタの下部電極を構成することを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記凹部は、溝形状を有することを特徴とする請求項１乃至１０のいずれか１項記載の半導体装置の製造方法。
- 前記凹部内に残存する導電膜はガードリングを構成することを特徴とする請求項１３に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008265238A JP4685147B2 (ja) | 2008-10-14 | 2008-10-14 | 半導体装置の製造方法 |
| US12/577,364 US8133779B2 (en) | 2008-10-14 | 2009-10-12 | Method of fabricating a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008265238A JP4685147B2 (ja) | 2008-10-14 | 2008-10-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010097992A true JP2010097992A (ja) | 2010-04-30 |
| JP4685147B2 JP4685147B2 (ja) | 2011-05-18 |
Family
ID=42099234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008265238A Active JP4685147B2 (ja) | 2008-10-14 | 2008-10-14 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8133779B2 (ja) |
| JP (1) | JP4685147B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267432A (ja) * | 2009-06-29 | 2009-11-12 | Elpida Memory Inc | 半導体集積回路装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10115601B2 (en) | 2016-02-03 | 2018-10-30 | Tokyo Electron Limited | Selective film formation for raised and recessed features using deposition and etching processes |
| US10546863B1 (en) * | 2018-08-02 | 2020-01-28 | Micron Technology, Inc. | Method for fabricating bit line contact |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645326A (ja) * | 1992-04-08 | 1994-02-18 | Nec Corp | 半導体装置の製造方法 |
| JPH06104222A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08279489A (ja) * | 1995-04-05 | 1996-10-22 | Sony Corp | 半導体装置の製造方法 |
| JP2006310752A (ja) * | 2005-04-30 | 2006-11-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2006319058A (ja) * | 2005-05-11 | 2006-11-24 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2008124391A (ja) * | 2006-11-15 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265262B1 (en) * | 1999-06-02 | 2001-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7791163B2 (en) * | 2004-10-25 | 2010-09-07 | Renesas Technology Corp. | Semiconductor device and its manufacturing method |
| JP4543378B2 (ja) | 2004-11-15 | 2010-09-15 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR100799152B1 (ko) * | 2006-10-02 | 2008-01-29 | 주식회사 하이닉스반도체 | 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법 |
| US7859050B2 (en) * | 2007-01-22 | 2010-12-28 | Micron Technology, Inc. | Memory having a vertical access device |
| JP5557442B2 (ja) * | 2008-10-31 | 2014-07-23 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
-
2008
- 2008-10-14 JP JP2008265238A patent/JP4685147B2/ja active Active
-
2009
- 2009-10-12 US US12/577,364 patent/US8133779B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645326A (ja) * | 1992-04-08 | 1994-02-18 | Nec Corp | 半導体装置の製造方法 |
| JPH06104222A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08279489A (ja) * | 1995-04-05 | 1996-10-22 | Sony Corp | 半導体装置の製造方法 |
| JP2006310752A (ja) * | 2005-04-30 | 2006-11-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2006319058A (ja) * | 2005-05-11 | 2006-11-24 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2008124391A (ja) * | 2006-11-15 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| JPN6010057831, Ｊ．Ｔｏｎｏｔａｎｉ ｅｔ．ａｌ．, "Ｄｒｙ ｅｔｃｈｉｎｇ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ ＴｉＮ ｆｉｌｍ ｕｓｉｎｇ Ａｒ／ＣＨＦ３， Ａｒ／Ｃｌ２， ａｎｄ Ａｒ／ＢＣｌ３ ｇａｓ ｃｈｅｍｉｓｔｒｉｅｓ ｉｎ ａｎ ｉｎｄ", Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ＆ Ｔｅｃｈｎｏｌｏｇｙ Ｂ, 20030916, ｖｏｌ．２１, ｐｐ．２１６３−２１６８, US * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267432A (ja) * | 2009-06-29 | 2009-11-12 | Elpida Memory Inc | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4685147B2 (ja) | 2011-05-18 |
| US8133779B2 (en) | 2012-03-13 |
| US20100093149A1 (en) | 2010-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4552835B2 (ja) | キャパシタの製造方法 | |
| US20120125879A1 (en) | Method for fabricating capacitor | |
| US7968423B2 (en) | Method for forming isolation layer and method for fabricating nonvolatile memory device using the same | |
| JP4685147B2 (ja) | 半導体装置の製造方法 | |
| JP2009259949A (ja) | 半導体装置の製造方法 | |
| JP2009218364A (ja) | 半導体装置及びその製造方法 | |
| CN101315905A (zh) | 半导体器件及其制造方法 | |
| KR100950470B1 (ko) | 반도체 메모리소자의 스토리지전극 형성방법 | |
| KR101090048B1 (ko) | 반도체 디바이스의 제조 방법 | |
| JP2011096780A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4542488B2 (ja) | 半導体装置の製造方法 | |
| JP2006191053A (ja) | 半導体メモリ装置の製造方法 | |
| KR20100008556A (ko) | 반도체 장치 제조방법 | |
| KR20090122559A (ko) | 반도체 소자의 제조방법 | |
| JP4360393B2 (ja) | ポリシリコンエッチング方法 | |
| KR100643568B1 (ko) | 반도체소자의 깊은 콘택홀 형성 방법 | |
| US20100248456A1 (en) | Method of manufacturing semiconductor device | |
| US11842899B2 (en) | Methods of cutting a fine pattern, methods of forming active patterns using the same, and methods of manufacturing a semiconductor device using the same | |
| WO2023133940A1 (zh) | 一种半导体结构及其制造方法 | |
| JP2009253246A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100709580B1 (ko) | 리세스된 스토리지노드콘택플러그를 갖는반도체메모리장치의 제조 방법 | |
| JP2016035951A (ja) | 半導体装置の製造方法 | |
| JP5755314B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN116723693A (zh) | 半导体结构及其制作方法 | |
| KR20070036495A (ko) | 반도체 소자의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4685147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |