JP2009267432A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

【課題】高アスペクト比の孔または溝を穿孔する。
【解決手段】酸化シリコンからなる絶縁膜１に対して、Ｃ₅Ｆ₈、Ｏ₂およびＡｒのエッチングガスを用いプラズマエッチング処理を施し、絶縁膜１を選択的にエッチングすることにより、絶縁膜１に孔３を穿孔する際に、最初は、ポリマー層のデポジション性が弱い条件でエッチング処理を行い、続いてポリマー層のデポジション性が強い条件に切り換えてエッチング処理を行うようにした。
【選択図】図６

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、半導体集積回路装置の製造工程における孔または溝（以下、孔等ともいう）の形成方法に適用して有効な技術に関するものである。

本発明者らが検討した孔等の形成方法は、例えば次の通りである。すなわち、層間絶縁膜上にエッチングマスクを形成した後、例えばフロロカーボン系のガスおよび酸素を有するエッチングガスを用いてエッチングマスクから露出する層間絶縁膜をエッチング除去して孔を形成するというものである。ところが、この際、孔の一部が太くなる問題（ボーイング）やエッチングマスクが削れてしまう問題（選択比の低下）が生じる。これらの問題を考慮して、エッチングガス中におけるフロロカーボン系のガスに対する酸素の量を少なくし、ポリマー層のデポジション性を高めることが有効であるが、デポジション性を高めるとエッチングが進まなくなる（エッチストップ）という新たな問題が生じる。そこで、エッチング処理の初期段階では、上記酸素の量を少な目にし、途中から、上記ボーイングが発生しないように、また、選択比の低下が生じないように、上記酸素の量を微調整しながら増やすようにしている。

ところが、上記孔等の形成技術においては、以下の課題があることを本発明者は見出した。すなわち、孔等のアスペクト比が高くなるにつれ、また、孔等の隣接間隔が縮小されるにつれ、孔等の形成が難しくなる、という問題である。

また、本発明者らは、本発明の結果に基づき、孔等の形成方法の観点で公知例を調査した。この種の技術については、例えば特開平１０−２０９１２４号公報に記載があり、ここには、層間酸化膜に下層の窒化チタン膜の一部が露出されるようなスルーホールを穿孔する際に、第１段階で層間酸化膜と窒化チタン膜とのエッチング選択比は低いが異方性の強い条件で層間酸化膜の総厚の８０％程度をエッチング除去し、第２段階で異方性は弱いが上記エッチング選択比の高い条件で残りの層間酸化膜をエッチング除去して孔を穿孔する技術が開示されている。

本発明の目的は、高アスペクト比の孔または溝を穿孔することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、本発明は、半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を選択的にエッチング加工する際に、最初は、ポリマー層のデポジション性が弱い条件でエッチング処理を行い、続いてポリマー層のデポジション性が強い条件に切り換えてエッチング処理を行うものである。

また、本発明は、半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を選択的にエッチング加工する際に、ＣＦ系の付着物の量に応じてエッチング条件を切り換えてエッチングを行うものである。

また、本発明は、半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施し、前記酸化シリコン系の絶縁膜を選択的にエッチングすることにより、前記酸化シリコン系の絶縁膜に孔または溝を穿孔する際に、（ａ）第１ステップでは、前記エッチングガス中の酸素の流量比を第１の流量比として孔または溝の途中深さまでを穿孔する工程と、
（ｂ）第２ステップでは、前記エッチングガス中の酸素の流量比を前記第１の流量比よりも低くした状態でエッチング処理を施すことにより、前記孔または溝を穿孔する工程とを順に行うものである。

また、本発明は、半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施し、前記酸化シリコン系の絶縁膜を選択的にエッチングすることにより、前記酸化シリコン系の絶縁膜に孔または溝を穿孔する際に、（ａ）第１ステップでは、前記エッチング装置の上下部電極間のバイアスパワーを第１のバイアスパワーとして孔または溝の途中深さまでを穿孔する工程と、（ｂ）第２ステップでは、前記エッチング装置の上下部電極のバイアスパワーを前記第１のバイアスパワーよりも低くした状態でエッチング処理を施すことにより、前記孔または溝を穿孔する工程とを順に行うものである。

また、本発明は、前記エッチング処理による孔または溝の最終的なアスペクト比が１２よりも大きいものである。

また、本発明は、前記エッチング処理による孔または溝の最終的なアスペクト比が１４よりも大きいものである。

また、本発明は、前記エッチング処理による孔または溝の最終的なアスペクト比が１６よりも大きいものである。

また、本発明は、前記フロロカーボン系のガスをＣ₅Ｆ₈とするものである。

また、本発明は、前記エッチングガスがアルゴンガスを含むものである。

（１）半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を選択的にエッチング加工する際に、第１，第２のステップを順に行う工程を有し、
前記第１ステップでは、ポリマー層のデポジション性が前記第２ステップ時よりも弱い条件でエッチング処理を行い、続く第２ステップでは、ポリマー層のデポジション性が前記第１ステップ時よりも強い条件に切り換えてエッチング処理を行うことを特徴とする半導体集積回路装置の製造方法。

（２）請求項（１）記載の半導体集積回路装置の製造方法において、前記第２ステップのエッチングガス中の酸素の流量比を、前記第１ステップのエッチングガス中の酸素の流量比よりも低くすることを特徴とする半導体集積回路装置の製造方法。

（３）請求項（１）記載の半導体集積回路装置の製造方法において、前記第２ステップにおけるエッチング装置の下部電極に印加する高周波電力を、前記第１ステップにおけるエッチング装置の下部電極に印加する高周波電力よりも低くすることを特徴とする半導体集積回路装置の製造方法。

（４）請求項（１）記載の半導体集積回路装置の製造方法において、前記酸化シリコン系の絶縁膜のエッチング加工により、酸化シリコン系の絶縁膜に孔または溝を形成することを特徴とする半導体集積回路装置の製造方法。

（５）請求項（４）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔または溝のアスペクト比が２〜１４であることを特徴とする半導体集積回路装置の製造方法。

（６）請求項（４）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔または溝のアスペクト比が４〜１２であることを特徴とする半導体集積回路装置の製造方法。

（７）請求項（４）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔または溝のアスペクト比が６〜１０であることを特徴とする半導体集積回路装置の製造方法。

（８）請求項（４）記載の半導体集積回路装置の製造方法において、前記第２ステップで形成される孔または溝のアスペクト比が１０よりも大きいことを特徴とする半導体集積回路装置の製造方法。

（９）半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を選択的にエッチング加工する際に、ＣＦ系の付着物の量に応じて第１ステップのエッチングおよび第２ステップのエッチングを順に行う工程を有し、前記第２ステップのエッチングガス中の酸素の流量比を、前記第１ステップのエッチングガス中の酸素の流量比よりも低くすることを特徴とする半導体集積回路装置の製造方法。

（１０）請求項（９）記載の半導体集積回路装置の製造方法において、前記酸化シリコン系の絶縁膜のエッチング加工により、酸化シリコン系の絶縁膜に孔または溝を形成することを特徴とする半導体集積回路装置の製造方法。

（１１）請求項（１０）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔または溝のアスペクト比が２〜１４であることを特徴とする半導体集積回路装置の製造方法。

（１２）請求項（１０）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔または溝のアスペクト比が４〜１２であることを特徴とする半導体集積回路装置の製造方法。

（１３）請求項（１０）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔または溝のアスペクト比が６〜１０であることを特徴とする半導体集積回路装置の製造方法。

（１４）請求項（１０）記載の半導体集積回路装置の製造方法において、前記第２ステップで形成される孔または溝のアスペクト比が１０よりも大きいことを特徴とする半導体集積回路装置の製造方法。

（１５）半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施し、前記酸化シリコン系の絶縁膜を選択的にエッチングすることにより、前記酸化シリコン系の絶縁膜に孔または溝を形成する際に、
（ａ）第１ステップのエッチング工程では、エッチングガス中の酸素の流量比を第１の流量比としてエッチング処理を施すことにより、前記孔または溝の途中の深さまでを穿孔する工程、
（ｂ）第２ステップのエッチング工程では、前記エッチングガス中の酸素の流量比を前記第１の流量比よりも低くした状態でエッチング処理を施すことにより、前記孔または溝を穿孔する工程を順に有し、
前記第１ステップで形成される孔または溝のアスペクト比が２〜１４であることを特徴とする半導体集積回路装置の製造方法。

（１６）請求項（１５）記載の半導体集積回路装置の製造方法において、前記第２ステップで形成される孔または溝のアスペクト比が１０よりも大きいことを特徴とする半導体集積回路装置の製造方法。

（１７）半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施し、前記酸化シリコン系の絶縁膜を選択的にエッチングすることにより、前記酸化シリコン系の絶縁膜に孔または溝を形成する際に、
（ａ）第１ステップのエッチング工程では、エッチングガス中の酸素の流量比を第１の流量比としてエッチング処理を施すことにより、前記孔または溝の途中の深さまでを穿孔する工程、
（ｂ）第２ステップのエッチング工程では、前記エッチングガス中の酸素の流量比を前記第１の流量比よりも低くした状態でエッチング処理を施すことにより、前記孔または溝を穿孔する工程を順に有し、
前記第１ステップで形成される孔または溝のアスペクト比が４〜１２であることを特徴とする半導体集積回路装置の製造方法。

（１８）請求項（１７）記載の半導体集積回路装置の製造方法において、前記第２ステップで形成される孔または溝のアスペクト比が１０よりも大きいことを特徴とする半導体集積回路装置の製造方法。

（１９）半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施し、前記酸化シリコン系の絶縁膜を選択的にエッチングすることにより、前記酸化シリコン系の絶縁膜に孔または溝を形成する際に、
（ａ）第１ステップのエッチング工程では、エッチングガス中の酸素の流量比を第１の流量比としてエッチング処理を施すことにより、前記孔または溝の途中の深さまでを穿孔する工程、
（ｂ）第２ステップのエッチング工程では、前記エッチングガス中の酸素の流量比を前記第１の流量比よりも低くした状態でエッチング処理を施すことにより、前記孔または溝を穿孔する工程を順に有し、
前記第１ステップで形成される孔または溝のアスペクト比が６〜１０であることを特徴とする半導体集積回路装置の製造方法。

（２０）請求項（１９）記載の半導体集積回路装置の製造方法において、前記第２ステップで形成される孔または溝のアスペクト比が１０よりも大きいことを特徴とする半導体集積回路装置の製造方法。

（２１）（ａ）半導体基板にメモリセル選択用電界効果トランジスタを形成する工程、
（ｂ）前記半導体基板上に、前記メモリセル選択用電界効果トランジスタのゲート電極の表面および半導体基板の表面を覆う窒化シリコン系の絶縁膜を堆積する工程、
（ｃ）前記半導体基板上に、前記窒化シリコン系の絶縁膜を覆う酸化シリコン系の絶縁膜を堆積する工程、
（ｄ）前記酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施し、前記酸化シリコン系の絶縁膜を選択的にエッチングすることにより、前記酸化シリコン系の絶縁膜に、前記窒化シリコン系の絶縁膜が露出される孔を形成する際に、ＣＦ系の付着物の量に応じて第１ステップのエッチングおよび第２ステップのエッチングを順に行う工程を有し、
前記第２ステップのエッチングガス中の酸素の流量比を、前記第１ステップのエッチングガス中の酸素の流量比よりも低くすることを特徴とする半導体集積回路装置の製造方法。

（２２）請求項（２１）記載の半導体集積回路装置の製造方法において、前記第１ステップから第２ステップへの切り換えを、エッチング処理時に検出されるフッ化シリコンまたは窒化炭素の発光強度を検出することで自動的に行うことを特徴とする半導体集積回路装置の製造方法。

（２３）請求項（２１）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔の深さが前記メモリセル選択用電界効果トランジスタのゲート電極の高さよりも上方であることを特徴とする半導体集積回路装置の製造方法。

（２４）請求項（２１）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔のアスペクト比が２〜１４であることを特徴とする半導体集積回路装置の製造方法。

（２５）請求項（２１）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔のアスペクト比が４〜１２であることを特徴とする半導体集積回路装置の製造方法。

（２６）請求項（２１）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔のアスペクト比が６〜１０であることを特徴とする半導体集積回路装置の製造方法。

（２７）請求項（２１）記載の半導体集積回路装置の製造方法において、前記第２ステップで形成される孔のアスペクト比が１０よりも大きいことを特徴とする半導体集積回路装置の製造方法。

（２８）（ａ）半導体基板にメモリセル選択用電界効果トランジスタを形成する工程、
（ｂ）前記メモリセル選択用電界効果トランジスタの上層に酸化シリコン系の絶縁膜を堆積する工程、
（ｃ）前記酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施し、前記酸化シリコン系の絶縁膜を選択的にエッチングすることにより、前記酸化シリコン系の絶縁膜に、情報蓄積用容量素子用の孔を形成する際に、ＣＦ系の付着物の量に応じて第１ステップのエッチングおよび第２ステップのエッチングを順に行う工程を有し、
前記第２ステップのエッチングガス中の酸素の流量比を、前記第１ステップのエッチングガス中の酸素の流量比よりも低くすることを特徴とする半導体集積回路装置の製造方法。

（２９）請求項（２８）記載の半導体集積回路装置の製造方法において、前記第１ステップから第２ステップへの切り換えを、エッチング処理時間によって行うことを特徴とする半導体集積回路装置の製造方法。

（３０）請求項（２８）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔の深さが前記酸化シリコン系の絶縁膜の厚さの半分またはそれよりも小さいことを特徴とする半導体集積回路装置の製造方法。

（３１）請求項（２８）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される情報蓄積用容量素子用の孔のアスペクト比が２〜１４であることを特徴とする半導体集積回路装置の製造方法。

（３２）請求項（２８）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される情報蓄積用容量素子用の孔のアスペクト比が４〜１２であることを特徴とする半導体集積回路装置の製造方法。

（３３）請求項（２８）記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される情報蓄積用容量素子用の孔のアスペクト比が６〜１０であることを特徴とする半導体集積回路装置の製造方法。

（３４）請求項（２８）記載の半導体集積回路装置の製造方法において、前記第２ステップで形成される情報蓄積用容量素子用の孔のアスペクト比が１２よりも大きいことを特徴とする半導体集積回路装置の製造方法。

（３５）（ａ）半導体基板にメモリセル選択用電界効果トランジスタを形成する工程、
（ｂ）前記半導体基板上に、前記メモリセル選択用電界効果トランジスタのゲート電極の表面および半導体基板の表面を覆う窒化シリコン系の絶縁膜を堆積する工程、
（ｃ）前記半導体基板上に、前記窒化シリコン系の絶縁膜を覆う酸化シリコン系の絶縁膜を堆積する工程、
（ｄ）前記酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施し、前記酸化シリコン系の絶縁膜を選択的にエッチングすることにより、前記酸化シリコン系の絶縁膜に、前記窒化シリコン系の絶縁膜が露出される孔を形成する際に、ＣＦ系の付着物の量に応じて第１ステップのエッチングおよび第２ステップのエッチングを順に行う工程を有し、
前記第２ステップにおけるエッチング装置の下部電極に印加する高周波電力を、前記第１ステップにおけるエッチング装置の下部電極に印加する高周波電力よりも低くすることを特徴とする半導体集積回路装置の製造方法。

（３６）（ａ）半導体基板にメモリセル選択用電界効果トランジスタを形成する工程、
（ｂ）前記メモリセル選択用電界効果トランジスタの上層に酸化シリコン系の絶縁膜を堆積する工程、
（ｃ）前記酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施し、前記酸化シリコン系の絶縁膜を選択的にエッチングすることにより、前記酸化シリコン系の絶縁膜に、情報蓄積用容量素子用の孔を形成する際に、ＣＦ系の付着物の量に応じて第１ステップのエッチングおよび第２ステップのエッチングを順に行う工程を有し、
前記第２ステップにおけるエッチング装置の下部電極に印加する高周波電力を、前記第１ステップにおけるエッチング装置の下部電極に印加する高周波電力よりも低くすることを特徴とする半導体集積回路装置の製造方法。

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

本発明によれば、半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を選択的にエッチングして孔または溝を形成する際に、最初は、ポリマー層のデポジション性が弱い条件でエッチング処理を行い、続いてポリマー層のデポジション性が強い条件に切り換えてエッチング処理を行うことにより、高アスペクト比の孔または溝を穿孔することが可能となる。

（ａ）および（ｂ）は本発明者らが検討した深孔のエッチング形成処理の課題を説明する試料の要部断面図である。 酸素の相対量が少ない条件、すなわち、ポリマー層等のデポジション性が強い条件（開口性の悪い条件）でエッチング処理をした場合のエッチング初期段階の試料の要部断面図である。 （ａ）〜（ｄ）は、酸素の相対量が多い条件、すなわち、ポリマー層等のデポジション性が弱い条件（開口性の良い条件）でエッチング処理をした場合のエッチング各段階における試料の要部断面図である。 （ａ）〜（ｃ）は、本発明者らが検討したエッチング技術であって、エッチング処理時の課題を考慮した深孔のエッチング形成処理時における試料の要部断面図である。 （ａ）〜（ｃ）は、酸化シリコン等からなる絶縁膜のエッチング原理を示す試料の要部断面図である。 （ａ）〜（ｄ）は、本発明の一実施の形態であるエッチング処理時の試料の要部断面図である。 本発明の技術思想の具体例と、図４で説明したエッチング技術とを比較して示したエッチング時間と酸素量との関係を示すグラフ図である。 本発明者らが行った実験で得られた第１ステップのエッチング時間と第２ステップの酸素流量依存性の一例を示す説明図である。 本実施の形態で用いたエッチング装置の一例の説明図である。 ＤＲＡＭの製造工程中におけるウエハの全体平面図である。 本発明の一実施の形態である半導体集積回路装置の製造工程中の要部断面図である。 図１１と同じ半導体集積回路装置の製造工程中における図１１に垂直な面の要部断面図である。 図１１に続く半導体集積回路装置の製造工程中の要部断面図である。 図１３と同じ半導体集積回路装置の製造工程中における図１３に垂直な面の要部断面図である。 図１３に続く半導体集積回路装置の製造工程中の要部断面図である。 図１５と同じ半導体集積回路装置の製造工程中における図１５に垂直な面の要部断面図である。 （ａ）および（ｂ）は第１ステップのエッチング処理の終点検出をする際に用いたエッチング時間と発光強度との関係を示すグラフ図である。 図１５に続く半導体集積回路装置の製造工程中の要部断面図である。 図１８と同じ半導体集積回路装置の製造工程中における図１８に垂直な面の要部断面図である。 （ａ）および（ｂ）は第２ステップのエッチング処理の終点検出をする際に用いたエッチング時間と発光強度との関係を示すグラフ図である。 図１８の半導体集積回路装置の製造工程中の要部拡大断面図である。 図１８に続く半導体集積回路装置の製造工程中の要部断面図である。 図２２と同じ半導体集積回路装置の製造工程中における図２２に垂直な面の要部断面図である。 図２２に続く半導体集積回路装置の製造工程中の要部断面図である。 図２４と同じ半導体集積回路装置の製造工程中における図２４に垂直な面の要部断面図である。 図２４の半導体集積回路装置の製造工程中の要部拡大断面図である。 図２４に続く半導体集積回路装置の製造工程中の要部断面図である。 図２４と同じ半導体集積回路装置の製造工程中における図２４に垂直な面の要部断面図である。 図２７に続く半導体集積回路装置の製造工程中の要部断面図である。 図２９と同じ半導体集積回路装置の製造工程中における図２９に垂直な面の要部断面図である。 図２９および図３０の半導体集積回路装置の製造工程中における半導体ウエハの要部平面図である。 図２９に続く半導体集積回路装置の製造工程中の要部断面図である。 図３２と同じ半導体集積回路装置の製造工程中における図３２に垂直な面の要部断面図である。 図３２に続く半導体集積回路装置の製造工程中の要部断面図である。 図３４と同じ半導体集積回路装置の製造工程中における図３４に垂直な面の要部断面図である。 図３４に続く半導体集積回路装置の製造工程中の要部断面図である。 図３６と同じ半導体集積回路装置の製造工程中における図３６に垂直な面の要部断面図である。 図３６および図３７の半導体集積回路装置の製造工程中における半導体ウエハの要部平面図である。 図３６に続く半導体集積回路装置の製造工程中の要部断面図である。 図３９と同じ半導体集積回路装置の製造工程中における図３９に垂直な面の要部断面図である。 図３９および図４０の半導体集積回路装置の製造工程中における半導体ウエハの要部平面図である。 図３９の半導体集積回路装置の製造工程中の要部拡大断面図である。 図３９に続く半導体集積回路装置の製造工程中の要部断面図である。 図４３と同じ半導体集積回路装置の製造工程中における図４３に垂直な面の要部断面図である。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

１．デバイス面とは、半導体ウエハの主面であって、その面にフォトリソグラフィーにより、複数のチップ領域に対応する集積回路パターンが形成される面をいう。すなわち、「裏面」に対して、その反対側の主面をいう。

２．半導体集積回路ウエハまたは半導体ウエハとは、半導体集積回路の製造に用いるシリコン単結晶基板（一般にほぼ円形）、サファイア基板、ガラス基板その他の絶縁、反絶縁または半導体基板などならびにそれらの複合的基板をいう。また、「半導体集積回路装置」（あるいは「電子装置」、「電子回路装置」など）というときは、単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、上記した各種基板、あるいはさらにＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶製造用基板、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ） 液晶製造用基板などといった他の基板上に作られるものを含むものとする。

３．シリコンナイトライド、窒化ケイ素または窒化シリコンというときは、Ｓｉ₃Ｎ₄のみではなく、シリコンの窒化物で類似組成の絶縁膜を含むものとする。

４．エッチングガスは、反応ガスと、希釈ガスと、その他のガスとを有している。反応ガスは、主としてエッチングと堆積との両方の反応に寄与するガスであり、さらに、主反応ガスと、添加反応ガスとに分類できる。ＳＡＣ（Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）プロセスやＨＡＲＣ（Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ Ｃｏｎｔａｃｔ）プロセスに用いられる主反応ガスとしては、フロロカーボン系のガスがあり、添加反応ガスとしては酸素（Ｏ₂）を含むガスがある。そのフロロカーボン系のガスは、飽和型と不飽和型に分類できる。

５．電極配線とは、集積回路パターンを構成する電極または配線の総称であって、電気信号の経路を形成する構成部材である。

以下の実施の形態では、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。

また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示したときおよび原理的に明らかに特定の数に限定されるときを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合を除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。

また、本実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
図１は、本発明者らが検討した深孔のエッチング形成方法の課題を説明するための試料の要部断面図を示している。

酸化シリコン膜からなる絶縁膜１００上には、マスクパターン１０１が形成されている。マスクパターン１０１は、エッチングマスクとなるパターンであり、例えばタングステン膜、フォトレジスト膜、窒化シリコン膜または多結晶シリコン膜が使用される。この絶縁膜１００には、プラズマエッチング処理により、孔１０２が穿孔されようとしている。エッチングガスとしては、例えばＣ₅Ｆ₈と酸素（Ｏ₂）とアルゴン（Ａｒ）との混合ガスを用いた。なお、図１の黒丸はＡｒ⁺、ハッチングを付した丸はＣＦ_x、×印を付した丸は酸素（Ｏ）を示している。

図１（ａ）は、Ｃ₅Ｆ₈が相対的に多い場合、すなわち、Ｏ₂が相対的に少ない場合を示している。この場合は、ＣＦ_x（ｘ＝０〜２）のポリマー層１０３が、過剰となり、マスクパターン１０１の表面（上面および開口側面）、孔１０２の内面（内側面および底面）に厚く堆積（付着）する。このため、エッチング反応よりもポリマー層１０３の堆積の方が優勢となり、エッチングが停止（エッチストップ）してしまう。

一方、図１（ｂ）は、Ｃ₅Ｆ₈が相対的に少ない場合、すなわち、Ｏ₂が相対的に多い場合を示している。この場合は、ＣＦ_x（ｘ＝０〜２）のポリマー層１０３が、マスクパターン１０１の表面（上面および開口側面）、孔１０２の内面（内側面および底面）に薄く堆積（付着）する。この場合、孔１０２の内側面でのポリマー層１０３のデポジション性が低く保護効果が低下するため、斜め成分のＡｒ⁺とフッ素（Ｆ）とにより孔１０２の内側面のエッチングが進行する（ボーイング形状）。また、マスクパターン１０１上面のポリマー層１０３も薄く保護効果が低下するため、マスクパターン１０１のエッチングも進行する（マスク選択比の低下）。

次に、図２および図３は、実際に深孔をエッチング処理により形成した場合の試料の要部断面図を示している。

図２は、酸素の相対量が少ない条件、すなわち、上記ポリマー層のデポジション性が強い条件（開口性の悪い条件）でエッチング処理をした場合のエッチング初期段階における試料の要部断面図を示している。

マスクパターン１０１の表面（上面および開口側面）および孔１０２の上部側の内側面には、主としてＣＦ_x（ｘ＝０）の炭素（Ｃ）のポリマー層１０３ａが付着し、孔１０２の下部側の内側面および底面には、主としてＣＦ_x（ｘ＝１，２）のポリマー層１０３ｂが付着している。エッチング初期段階からデポジション性を強めるとエッチングストップが生じる。

図３は、酸素の相対量が多い条件、すなわち、上記ポリマー層のデポジション性が弱い条件（開口性の良い条件）でエッチング処理をした場合のエッチング各段階における試料の要部断面図を示している。

図３（ａ）は、エッチングの初期段階を示している。ここでは、エッチストップさせないようにＣＦ_x（ｘ＝０〜２）のデポジション性を抑えた条件でエッチングを開始する。マスクパターン１０１の表面および孔１０２の上部側の内側面には、主としてＣＦ_x（ｘ＝０）の炭素（Ｃ）のポリマー層１０３ａが付着し、孔１０２の下部側の内側面および底面には、主としてＣＦ_x（ｘ＝１，２）のポリマー層１０３ｂが付着している。図３（ｂ）は、エッチングの次段階を示している。ここでは、領域Ｆ１で孔１０２の内側面における保護用のポリマー層１０３ｂの付着量が減少する。また、孔１０２上部の領域Ｆ２でマスクパターン１０１の肩落ちが生じる。図３（ｃ）は、エッチングの中期段階を示している。ポリマー層１０３ｂが主に孔１０２の底部に付着するため、領域Ｆ１で孔１０２の内側面における保護用のポリマー層１０３ｂの付着量が不足する。また、孔１０２上部の領域Ｆ２でマスクパターン１０１の肩落ちが増大しマスクとしての機能を確保できなくなる。図３（ｄ）は、エッチングの後期段階を示している。領域Ｆ１で孔１０２の内側面における保護用のポリマー層１０３ｂの付着量が不足する結果、その領域Ｆ１でエッチングが進み、大きなボーイングが発生する。また、マスクパターン１０１上面の保護用のポリマー層１０３ａも不足するためマスクパターン１０１の残膜が減少する（マスク選択比の低下）。さらに、領域Ｆ２でのマスクパターン１０１の肩落ちにより孔１０２の開口径が増大する。

次に、図４は、本発明者らが検討したエッチング技術であって、上記の課題を考慮した深孔のエッチング形成処理時における試料の要部断面図を示している。

図４（ａ）は、この技術のエッチング初期段階を示している。ここでは、エッチングガス中のＯ₂の相対量が少ない条件でエッチングを行う。この場合、上記のようにポリマー層１０３ａ，１０３ｂの付着量が多くなるが、孔１０２のアスペクト比が低いので、孔１０２内に供給されるＯ₂の量が比較的多く、若干エッチングが進行する。図４（ｂ）は、エッチングの次段階を示している。ここでは、Ｏ₂の量を図４（ａ）の段階の時よりも若干増加した条件でエッチングを行う。すなわち、図４（ａ）の条件でエッチストップが生じる直前にＯ₂流量を増やす。これにより、ポリマー層１０３ａ，１０３ｂの付着量を若干減らすことができるので、エッチストップを回避することができる。図４（ｃ）は、エッチングの次段階を示している。ここでは、Ｏ₂の量を図４（ｂ）の段階の時よりもさらに若干増加した条件でエッチングを行う。すなわち、エッチストップが生じないようにポリマー層１０３ａ，１０３ｂの付着量を減らし続ける。このように、この技術では、エッチストップが孔１０２のアスペクト比に大きく依存するので、孔１０２のアスペクト比が高くなると、エッチストップが生じないようにＯ₂流量を制御することが難しくなり、孔を穿孔することができなくなる。また、マスクパターンの厚さおよび寸法にばらつきが生じ易くなり、孔１０２の形成制御が不可能となる。

ここで、本発明者らは、酸化シリコン等からなる絶縁膜のエッチング原理を再度検討した。図５は、その原理を示す試料の要部断面図である。エッチングガスとしては、例えばＣ₅Ｆ₈、Ｏ₂およびＡｒの混合ガスを用いた。

図５（ａ）は、ＣＦ_x、Ａｒ⁺および酸素（Ｏ）が孔１０２内に入射した状態を模式的に示している。ガス解離してできたＣＦ_x（ｘ＝０〜２）、フッ素（Ｆ）および酸素（Ｏ）が孔１０２内に進入する。Ｃ₅Ｆ₈が解離して形成されたＣＦ_xは、孔１０２内における絶縁膜１００の表面（孔１０２の内側面および底面）およびマスクパターン１０１の表面（上面および開口側面）に付着し、ポリマー層１０３を形成する。Ａｒは、プラズマ中でイオン化し、バイアス電圧により加速され孔１０２内に引き込まれる。また、Ｏ₂は、解離して酸素（Ｏ）ラジカルを形成する。

図５（ｂ）は、ＣＦ_xおよびＡｒ⁺の役割を模式的に示している。絶縁膜１００の表面（孔１０２の内側面および底面）に付着したＣＦ_xのポリマー層１０３と絶縁膜１００の酸化シリコンとがＡｒイオンのエネルギーで反応を起こす。これを化学式で示すと、例えば次のとおりである。

図５（ｃ）は、酸素（Ｏ）の役割を模式的に示している。酸素（Ｏ）およびフッ素（Ｆ）は、ＣＦ_xと反応し、ＣＦ_xのポリマー層１０３の量をコントロールする。ポリマー層１０３が薄い場合は、エッチングが進行し易くなり、厚い場合は、エッチングを阻害する。これを化学式で示すと、例えば次のとおりである。

次に、本発明者らは、上記検討技術の課題およびエッチング原理の再検討結果に基づいて、深孔をエッチングにより形成する際に、例えば次のようにした。すなわち、最初のエッチングステップでは、ポリマー層（ＣＦ_x（ｘ＝０〜２））のデポジション性が弱い（開口性の良い）条件でエッチング処理を行い、続くエッチングステップでは、ポリマー層のデポジション性が強い（開口性の悪い）条件に切り換えてエッチング処理を行う（マルチステップエッチング）。

図６は、その具体例を示している。エッチングガスは、例えばＣ₅Ｆ₈、Ｏ₂、Ａｒの混合ガスとした。図６（ａ），（ｂ）は、第１ステップ時の試料の要部断面図、図６（ｃ），（ｄ）は、第２ステップ時の試料の要部断面図を示している。この例では、第１ステップで、Ｃ₅Ｆ₈に対するＯ₂の相対量が多い条件でエッチング処理を行い、第２ステップで、Ｃ₅Ｆ₈に対するＯ₂の相対量が少ない条件に切り換えてエッチング処理を行う。絶縁膜１は、例えば酸化シリコン（ＳｉＯ₂）等からなり、その上面には、例えばタングステン膜、フォトレジスト膜、窒化シリコン膜または多結晶シリコン膜からなるマスクパターン２が形成されている。

図６（ａ）は、第１ステップのエッチング初期段階を示している。絶縁膜１に穿孔されつつある孔３内には、ＣＦ_x（ｘ＝０）の炭素（Ｃ）のポリマー層４ａと、ＣＦ_x（ｘ＝１，２）のポリマー層４ｂとの両方が同時に付着している。また、マスクパターン２の表面（上面および開口側面）には炭素のポリマー層４ａが付着している。この段階では、上記ポリマー層４ａ，４ｂの過剰な付着によりエッチストップが生じないように適量のＯ₂流量が必要である。図６（ｂ）は、図６（ａ）に続く第１ステップのエッチング段階を示している。孔３の底には、主にＣＦ_x（ｘ＝１，２）のポリマー層４ｂのみが付着する。孔３の底のポリマー層４ｂが減り、エッチストップはし難い。孔３の内側面においては、保護用のＣＦ_x（ｘ＝１，２）のポリマー層４ｂが不足する領域が発生する。

図６（ｃ）は、図６（ｂ）に続く第２ステップのエッチング初期段階を示している。ここでは、孔３の底部のＣＦ_xのポリマー層４ｂの量が増加する。また、マスクパターン２の表面に付着する炭素のポリマー層が増加する。孔３が深くなると、孔３の底へ到達するＣＦ_xの量が減るため、エッチストップし難くなる。エッチストップしない程度にＯ₂を減らし孔３の内側面の保護用のＣＦ_xのポリマー層４ｂの量を増やす。図６（ｄ）は、図６（ｃ）に続く第２ステップのエッチング後期段階を示している。ここでは、目標とする深さの孔３を形成し終えた状態を示している。孔３の底のＣＦ_xのポリマー層４ｂの量をエッチストップが生じないように調整しながらエッチングすることでボーイングが少なく、かつ、マスクパターン２の残量の多い加工が可能となる。

図７は、上記本発明の技術思想の具体例と、図４で説明したエッチング技術とを比較して示したエッチング時間と酸素量との関係を示すグラフ図である。図４で説明した技術では酸素量がエッチング時間の増加とともに増加するのに対して、本発明の技術思想の具体例では、酸素量がエッチング時間の増加とともに減少している。

また、図８は、本発明者らが行った実験で得られた第１ステップのエッチング時間と第２ステップの酸素流量依存性の一例を示している。第１ステップでは、酸素の流量を、例えば２８ｃｍ³／ｍｉｎで切り換え無しで一定とした。第１ステップのエッチング時間を３０秒とした場合、深さ３００ｎｍ程度の孔が形成される。この段階で第２ステップに切り換え、酸素の流量を、例えば２４ｃｍ³／ｍｉｎまたは２６ｃｍ³／ｍｉｎに減らした場合は、いずれも孔を最終目標の深さまで開口することができなかった。酸素流量を第１ステップと同じ２８ｃｍ³／ｍｉｎとした場合は、孔の開口はできるもののマスクパターンが無くなってしまった。

次に、第１ステップのエッチング時間を１分とした場合、深さ６００ｎｍ程度の孔が形成される。この段階で第２ステップに切り換え、酸素の流量を、例えば２４ｃｍ³／ｍｉｎに減らした場合は、孔を最終目標の深さまで開口することができなかった。また、第２ステップの酸路流量を、例えば２６ｃｍ³／ｍｉｎに減らした場合は、マスク選択比を確保したまま、また、大きなボーイングを生じることなく、孔を最終目標の深さまで良好に開口できた。さらに、第２ステップの酸素流量を第１ステップと同じ２８ｃｍ³／ｍｉｎとした場合は、孔の開口はできるもののマスクパターンが無くなってしまった。

次に、第１ステップのエッチング時間を２分とした場合、深さ１．２μｍ程度の孔が形成される。この段階で第２ステップに切り換え、酸素の流量を、例えば２４ｃｍ³／ｍｉｎまたは２６ｃｍ³／ｍｉｎに減らした場合は、いずれの場合もマスク選択比を確保したまま、また、大きなボーイングを生じることなく、孔を最終目標の深さまで良好に開口できた。さらに、第２ステップの酸素流量を第１ステップと同じ２８ｃｍ³／ｍｉｎとした場合は、孔の開口はできるもののマスクパターンが無くなってしまった。

ここでは、第１ステップから第２ステップの切り換えをエッチング時間で行った。その結果、図６（ｂ）の孔３の深さ（ここでは、絶縁膜１に開口された孔３の深さと、マスクパターン２の厚さとを加算した値）Ｄ１は、例えば１μｍ程度、すなわち、完成時の孔３の深さの半分程度、あるいは絶縁膜１の厚さの半分程度となるエッチング時間が好ましい、とされた。それよりも浅い位置でステップの切り換えを行っても良い。もちろん、それより深い位置でステップの切り換えを行うこともできる。本発明者らの検討によれば、図６（ｂ）の段階（ステップ切り換えの直前の段階）での孔３のアスペクト比が、例えば２〜１４、または、例えば４〜１２、あるいは、例えば６〜１０の時に上記第１ステップから第２ステップの切り換えを行うことが好ましい、とされた。また、本発明者らの検討によれば、図６（ｄ）の段階（最終段階）での孔３のアスペクト比が、例えば１０以上、１２以上または１４以上、あるいは１６以上の場合に本発明の技術思想を適用することが好ましい、とされた。

このような本発明の方法によれば、例えば次の作用が得られる。エッチングには、Ｃ₅Ｆ₈等がプラズマによって解離してできた炭素（ＣＦ₀）、フッ素（Ｆ）およびＣＦ_x（ｘ＝１，２）と、Ｏ₂と、Ａｒとが関係する。このうち、炭素は、エッチングの初期段階で、孔３の上部側の内側面およびマスクパターン２の表面に付着し、孔３の内側面およびマスクパターン２を保護する。ＣＦ_xは、孔３の底および下部側の内側面に付着し、被エッチング材料と反応してエッチングを進める。酸素は、炭素およびＣＦ_xと反応し付着量を調整する。Ａｒはイオンとなり反応をアシストする。炭素は、孔３の浅いところで孔３の内側面およびマスクパターン２の表面に付着するが、深い孔３の底にはほとんど到達しない。一方、ＣＦ_xは、孔３の浅いところで付着せず、深い孔３の底まで到達する。さらに、酸素（Ｏ）は、孔３の上部で多く、孔３の底では少ない。孔３の内側面およびマスクパターン２のエッチング量を少なくするためには、酸素（Ｏ）に比べ炭素およびＣＦ_xを多くすれば良いが、多すぎるとエッチストップしてしまう。そこで、エッチングの初期段階では、孔３内に、炭素およびＣＦ_xの両方のデポ性物質が存在し、エッチストップし易いので、酸素の割合を多く（すなわち、炭素、ＣＦ_xの割合が少ない）条件にしてエッチストップを防止する。孔３がある程度深くなると、炭素は孔３の底まで到達せず、ほとんどＣＦ_xのみになり、かつ、ＣＦ_xの孔３の底への付着量も減少する。そこで、エッチストップが生じない程度にＣＦ_xによる付着量を増やすことによって孔３の底のエッチングを進めることができる。この時、炭素も同時に増えるが、それは孔３の内側面とマスクパターン２とを保護することにのみ作用する。この結果、高アスペクト比の孔３を形成することができる。特に、孔３内にボーイングを形成することなく、また、マスクパターン２を大きく削ることなく、さらに、孔３の上部の径の増大を招くこともなく、高アスペクト比の孔３を形成することができる。

上記の例ではエッチングを２ステップとしたが、これに限定されるものではなく、ステップ数を増やしても良い。この場合、酸素の流量を細かく制御することになるので、高アスペクト比の孔３をさらに良好に形成することができる。

また、上記の例では、ＣＦ_x（ｘ＝０〜２）のポリマー層のデポジション性が弱い（開口性の良い）条件と、ポリマー層のデポジション性が強い（開口性の悪い）条件との切り換えを酸素の流量の切り換えによって行った場合について説明したが、これに限定されるものではなく種々変更可能である。

例えば第１ステップと第２ステップとで酸素の流量はそのままとして、Ｃ₅Ｆ₈等のようなＣＦ系のガスの流量を第１ステップよりも第２ステップで増やすようにしても良い。

また、エッチング装置の上下電極間のバイアスパワー（高周波電力）を第１ステップよりも第２ステップで減らすようにしても良い。

さらに、このバイアスパワーを変える技術と上記酸素流量またはＣＦ系のガス流量を変える技術とを組み合わせても良い。

次に、本実施の形態で用いたエッチング装置を図９によって説明する。このエッチング装置は、例えば二周波励起ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置（東京エレクトロン社製のＵＮＩＴＹ−ＩＩＳ−８５ＤＩ）５である。駆動周波数とバイアス周波数を分けることで、プラズマの生成及び解離と半導体ウエハ（以下、単にウエハという）６に入射するイオンのエネルギーを独立に制御することが可能である。このエッチング装置５では、駆動周波数が、例えば６０ＭＨｚ、バイアス周波数が、例えば２ＭＨｚに最適化が行なわれている。これにより、高アスペクト酸化膜エッチングプロセスに対応して、より低圧（〜１Ｐａ）で高密度（〜１０¹¹ｃｍ^-3）なプラズマを安定生成することが可能である。さらに、大排気化改造（ターボ分子ポンプ排気速度：１３００（ｌ／ｓ）を２２００（ｌ／ｓ）に改造）が行われている。

このエッチング装置５のエッチング処理室を形成するチャンバ５ａは、例えば円筒形状に形成されたアルミニウムからなり、その表面にはアルマイト処理（陽極酸化処理）が施されている。このチャンバ５ａは接地されている。このチャンバ５ａの底部には、セラミック等のような絶縁板を介して略円柱状のサセプタ支持台が設けられており、さらに、その上には下部電極を構成するサセプタ５ｂが設けられている。上記サセプタ支持台の内部には、冷却室が設けられており、この冷却室には、例えば液体窒素等のような冷媒が導入され循環され、その冷熱がサセプタ５ｂを介してウエハ６に伝導されることにより、ウエハ６の主面（上記デバイス面に相当）の温度が制御され、所望の温度に設定される。

サセプタ５ｂは、その上面中央が凸状の円板状に形成され、その上にウエハ６と平面形状が略同形の静電チャック５ｃが設けられている。ウエハ６は、この静電チャック５ｃの絶縁板の間に介在された電極に所定の直流電圧が印加されることにより、例えばクーロン力によって静電吸着される。上記絶縁板、サセプタ支持台、サセプタ５ｂ、さらには静電チャック５ｃには、例えばヘリウム（Ｈｅ）ガス等のような伝熱媒体をウエハ６の裏面に供給するためのガス通路が形成されており、その伝熱媒体を介してサセプタ５ｂの冷熱がウエハ６に伝達されウエハ６が所定の温度に維持されるようになっている。上記サセプタ５ｂの上面周縁部には、静電チャック５ｃ上のウエハ６を取り囲むように、環状のフォーカスリングが配置されている。このフォーカスリングは、ウエハ６と同一材料のシリコン等からなり、ウエハ６の主面内のエッチングの均一性を向上させる機能を有している。

サセプタ５ｂの上方には、このサセプタ５ｂと平行に対向するように上部電極５ｄが設けられている。この上部電極５ｄは、絶縁材を介してチャンバ５ａの上部に支持されており、電極板５ｄ１と、これを支持する電極支持体５ｄ２とを有している。電極板５ｄ１は、例えばシリコン、炭化シリコン（ＳｉＣ）またはアモルファスカーボンからなり、サセプタ５ｂの対向面に配置され、多数の孔５ｄ３を有している。また、電極支持体５ｄ２は、例えばアルミニウム（Ａｌ）からなり、その表面はアルマイト処理が施されている。このエッチング装置５では、サセプタ５ｂ（下部電極）と上部電極５ｄとの間隔（以下、電極間隔という）を、例えば１７ｍｍ〜６０ｍｍの範囲で変更可能なようになっている。なお、電極板５ｄ１の材料としては、上記材料の中でもスカベンジングが可能なシリコンを用いることが好ましい。

上部電極５ｄにおける電極支持体５ｄ２の中央には、ガス導入口が設けられ、そのガス導入口にはガス供給管が接続されており、さらにそのガス供給管にはバルブおよび上記マスフローコントローラを介して処理ガス供給源が機械的に接続されている。この処理ガス供給源からエッチングガスが供給される。このチャンバ５ａの一部には、ガス排気管５ｅが設けられている。このガス排気管５ｅは、例えばターボ分子ポンプ等のような真空ポンプが備えられており、これにより、チャンバ５ａ内を、所定の減圧雰囲気（例えば１〜１３．３Ｐａ）まで真空可能なように構成されている。真空ポンプの排気速度は、例えば２２００（Ｌ／ｓ）であり、大排気化が可能となっている。また、チャンバ５ａの側壁にはゲートバルブが設けられている。ウエハ６は、そのゲートバルブを開いた状態で、チャンバ５ａと、それに隣接するロードロック室との間で搬送されるようになっている。

上部電極５ｄには、第１の高周波電源５ｆが、整合器およびハイパスフィルタＨＰＦを介して電気的に接続されている。この第１の高周波電源５ｆは、例えば５０〜１５０ＭＨｚの範囲の周波数の設定が可能となっており、このように高い周波数の電圧を印加することによりチャンバ５ａ内に好ましい解離状態で、かつ、高密度のプラズマを形成することができ、従来よりも低圧条件下でのプラズマエッチング処理が可能となっている。この第１の高周波電源５ｆの周波数は、例えば５０〜８０ＭＨｚが好ましく、典型的には、６０ＭＨｚまたはその近傍の条件が採用される。

下部電極としてのサセプタ５ｂには、第２の高周波電源５ｇが、ローパスフィルタＬＰＦおよび整合器を介して電気的に接続されている。この第２の高周波電源５ｇは、例えば１〜４ＭＨｚの範囲の周波数の設定が可能となっており、このような範囲の周波数の電圧を印加することによりウエハ６に対してダメージを与えること無く適切なイオン作用を与えることができる。この第２の高周波電源５ｇの周波数は、例えば１〜３ＭＨｚが好ましく、典型的には、２ＭＨｚまたはその近傍の条件が採用される。

このエッチング装置５において、本明細書で開示される処理圧力は、上記したように、例えばバラトン真空計によって測定されている。このバラトン真空計は、チャンバ５ａ内の側壁に設けられ、上下電極から若干離れている。このため、上記処理圧力は、互いに対向する上部電極５ｄと、サセプタ５ｂ（下部電極）との間の圧力と厳密には異なる。

エッチング装置５の構成は、上記したものに限定されるものではなく種々変更可能であり、他の平行平板型のエッチング装置を用いる場合においても本発明を適用することが可能である。

次に、本発明の技術思想をＤＲＡＭを有する半導体集積回路装置の製造方法に適用した場合の一例を説明する。図１０は、ＤＲＡＭの製造工程中におけるウエハ６（半導体基板６Ｓ）の全体平面図を示している。ウエハ６は、例えば平面略円形状に形成されており、その外周の一部には、位置合わせ等に用いられる切り欠き６ａが設けられている。ウエハ６の直径は、例えば２００ｍｍ程度である。ただし、ウエハ６の直径は、これに限定されるものではなく種々変更可能であり、例えば直径３００ｍｍの大口径ウエハを用いることもできる。なお、図１０においては、ウエハ６に仮想的にＸ軸とこれに垂直なＹ軸を当てはめている。Ｘ軸は、図１０の左右横方向に延びる軸、Ｙ軸は、図１０の上下縦方向に延びる軸で上記切り欠き６ａ上を通過するように配置されている。これ以降で用いる断面図において、Ｘ、Ｘと付してあるのは、この図１０のＸ軸方向に沿う要部断面図を示し、Ｙ、Ｙと付してあるのは図１０のＹ軸方向に沿う要部断面図を示している。

図１１および図１２は、それぞれ本実施の形態のＤＲＡＭの製造工程中におけるウエハ６のメモリセル領域における上記Ｘ、ＸおよびＹ、Ｙの要部断面図を示している。まず、例えばｐ型で比抵抗が１０Ωｃｍ程度の単結晶シリコンからなる半導体基板６Ｓ（この段階では平面が略円形状のウエハ６）の主面に分離部７を形成した後、半導体基板６ＳにｐウエルＰＷを形成する。分離部７は、素子分離領域における半導体基板６Ｓのデバイス面をドライエッチングして所定の深さの溝を形成した後、その溝の内部を含む半導体基板６Ｓのデバイス面上に酸化シリコン膜等からなる絶縁膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で堆積し、続いて、その絶縁膜を化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）法等で研磨して溝の内部に残すことにより形成する（トレンチアイソレーション）。また、ｐウエルＰＷは、半導体基板６Ｓに、例えばホウ素（Ｂ）等のような不純物をイオン打ち込みし、続いて半導体基板６Ｓをアニール（熱処理）してその不純物を拡散させることにより形成する。

続いて、ｐウエルＰＷの表面をフッ酸（ＨＦ）系の洗浄液を使って洗浄した後、半導体基板６Ｓをウェット酸化してｐウエルＰＷの表面に清浄なゲート絶縁膜８を形成する。このゲート絶縁膜８は、例えば酸化シリコンからなり、その厚さは、二酸化シリコン換算膜厚で、例えば６ｎｍ程度である。

このゲート絶縁膜８を、酸化シリコン膜に代えて酸窒化シリコン膜で構成しても良い。これにより、ゲート絶縁膜８のホットキャリア耐性を向上でき、絶縁耐性を向上させることができる。酸窒化シリコン膜を形成するには、例えば半導体基板６ＳをＮＯ、ＮＯ₂またはＮＨ₃といった含窒素ガス雰囲気中で熱処理すれば良い。また、酸化シリコンからなるゲート絶縁膜８を形成した後、半導体基板６Ｓを上記した含窒素ガス雰囲気中で熱処理し、ゲート絶縁膜８と半導体基板６Ｓとの界面に窒素を偏析させても、上記と同様の効果を得ることができる。

また、ゲート絶縁膜８を、例えば窒化シリコン膜あるいは酸化シリコン膜と窒化シリコン膜との複合絶縁膜で形成しても良い。酸化シリコンからなるゲート絶縁膜８が二酸化シリコン換算膜厚で５ｎｍ未満、特に３ｎｍ未満まで薄くなると、直接トンネル電流の発生やストレス起因のホットキャリア等による絶縁耐圧の低下が顕在化する。窒化シリコン膜は、酸化シリコン膜よりも誘電率が高いためにその実際の膜厚を二酸化シリコン換算膜厚よりも厚くできる。すなわち、窒化シリコン膜を有する場合には、物理的に厚くても、相対的に薄い二酸化シリコン膜と同等の容量を得ることができる。従って、ゲート絶縁膜８を単一の窒化シリコン膜あるいはそれと酸化シリコンとの複合膜で構成することにより、その実効膜厚を、酸化シリコン膜で構成されたゲート絶縁膜よりも厚くすることができるので、トンネル漏れ電流の発生やホットキャリアによる絶縁耐圧の低下を改善することができる。

その後、ゲート絶縁膜８上にゲート電極９（ワード線ＷＬ）を形成し、続いてゲート電極９の両側のｐウエルＰＷに低不純物濃度のｎ型半導体領域１０ａ，１０ｂを形成する。このゲート電極９（ワード線ＷＬ）は、例えばリンなどの不純物をドープした多結晶シリコン膜を半導体基板６Ｓ上にＣＶＤ法で堆積し、次いでその上部に窒化タングステン（ＷＮ）膜とタングステン（Ｗ）膜とをスパッタリング法で堆積し、さらにその上部に窒化シリコン膜等からなるキャップ膜１１をＣＶＤ法で堆積した後、フォトレジスト膜をマスクにしてこれらの膜をドライエッチングすることにより形成する。このゲート電極９を構成する多結晶シリコン膜の厚さは、例えば５０〜１００ｎｍ程度であり、窒化タングステン膜の厚さは、例えば数ｎｍ程度、タングステン膜の厚さは、例えば５０〜１００ｎｍ程度である。また、キャップ膜１１は、厚さ１２０ｎｍ程度の窒化シリコン膜を堆積してなる。また、ｎ型半導体領域１０ａ，１０ｂは、ｐウエルＰＷに、例えばヒ素（Ａｓ）等のような不純物をイオン打ち込みして形成する。

次いで、半導体基板６Ｓ上に窒化シリコン膜等からなる絶縁膜１２を低圧ＣＶＤ法等により厚さ４０〜６０ｎｍ程度堆積する。この段階で絶縁膜１２は、互いに隣接するワード線ＷＬ間を埋め込まないような状態で、半導体基板６Ｓのデバイス面、ゲート電極９の側面およびキャップ膜１１の表面（上面および側面）を被覆するように形成されている。

続いて、半導体基板６Ｓのデバイス面上に、例えば酸化シリコン膜からなる絶縁膜１ａをＣＶＤ法等によって堆積した後、その上面をＣＭＰ法等で平坦化することにより、絶縁膜１ａを形成する。絶縁膜１ａの厚さを示す寸法Ｄ２は、例えば６００ｎｍ程度である。続いて、絶縁膜１ａ上に、例えば厚さ５０〜２００ｎｍ程度の反射防止膜１５ａを回転塗布法等によって堆積した後、その上に、例えば厚さ４００〜８００ｎｍ程度のフォトレジスト膜を回転塗布法等によって堆積し、これをパターニングすることでフォトレジストパターン（以下、単にレジストパターンという）２ａを形成する。レジストパターン２ａは、コンタクトホール形成用のマスクパターンであり、通常の露光処理によってパターニングされている。レジストパターン２ａの開口部は平面略円形状に形成されており、その開口部からコンタクトホール形成領域が露出され、それ以外が覆われている。レジストパターン２ａの開口部の寸法Ｄ３およびその開口部の隣接間隔の寸法Ｄ４は、例えば１６０ｎｍ程度である。

その後、図１３および図１４に示すように、上記したレジストパターン２ａをマスクとして反射防止膜１５ａをエッチング除去する。エッチング装置は、例えば上記図９の二周波励起平行平板型ＲＩＥ装置と同等の形状ではあるが印加周波数の異なるエッチング装置を用いた。

次いで、上記本発明のエッチング技術を用いて絶縁膜１ａにコンタクトホールを穿孔する（ＳＡＣプロセス）。

まず、ウエハ６を上記図９に示したエッチング装置５（二周波励起平行平板型ＲＩＥ装置）内にセットする。続いて、上記第１ステップのエッチング処理をウエハ６に対して施すことにより、図１５および図１６に示すように、上記レジストパターン２ａおよび反射防止膜１５ａをエッチングマスクとして、そこから露出する絶縁膜１ａをエッチング除去する。エッチング条件は、例えば次の通りである。エッチング処理室内の圧力は、例えば２．６６Ｐａ程度、エッチングガスおよびそのガス流量は、例えばＣ₅Ｆ₈：Ｏ₂：Ａｒ＝１６：１８：８００ｃｍ³／ｍｉｎ程度、高周波電力は上部電極５ｄ（図９参照）が、例えば８００Ｗ程度、サセプタ５ｂ（図９参照）が、例えば７００Ｗ程度、電極間隔は、例えば２１ｍｍ程度とした。また、プラズマ密度は、例えば１０１１／ｃｍ³程度である。

この段階では、例えばコンタクトホール３ａの底部（深さ）が、ワード線ＷＬ上のキャップ膜１１のほぼ上面高さに達する程度まで第１ステップのエッチング処理を行った。したがって、この段階のコンタクトホール３ａの底部側には絶縁膜１ａが残されている。この第１ステップのエッチング処理でコンタクトホール３ａの底部が上記深さに達したことは、図１７（ａ）に示すように、エッチング処理室内のプラズマからの発光のうち、フッ化シリコン（ＳｉＦ、波長４４０ｎｍ）を観測し、その波形の落ち込みによって自動的に検出した。また、コンタクトホール３ａが上記深さに達すると窒化シリコンからなる絶縁膜１２の一部が露出されるので、図１７（ｂ）に示すように、プラズマ中のＣＮ（波長３８８ｎｍ）を観測し、その波形の上昇によって自動的に検出することもできる。

続いて、コンタクトホール３ａが上記深さに達したことを自動的に検出した後、プラズマ放電を切らずに連続で上記第２ステップのエッチング処理に移行する。すなわち、上記第１ステップのエッチング条件のうち、Ｏ₂の流量を１５ｃｍ³／ｍｉｎ程度に切り換え（低減し）、残りの絶縁膜１ａを図１８および図１９に示すようにエッチング除去した。この際のエッチング時間は、プラズマからの発光のうち、図２０（ａ）に示すように、ＳｉＦを観測し、波形の落ち込みを絶縁膜１ａのエッチングが終了したジャスト時間として検出し、それにオーバーエッチングを１０秒程度施すことで得た。また、このエッチング時間は、絶縁膜１ａが無くなると下層の窒化シリコン膜からなる絶縁膜１２が露出されるので、図２０（ｂ）に示すように、プラズマ中のＣＮ（波長３８８ｎｍ）を観測し、その波形の上昇を絶縁膜１ａのエッチングが終了したジャスト時間として検出し、それにオーバーエッチングを１０秒程度施すことで得ることもできる。

このような第２ステップのエッチング処理中において、ウエハ６は、その裏面のサセプタ５ｂ（図９参照）のガス通路より供給されるヘリウム（Ｈｅ）ガスの圧力および流量、また、静電電圧の設定により、例えば〜１２０℃に維持された。このウエハ６の温度は、エッチング処理中のウエハ６のデバイス面の温度であり、熱は主としてプラズマから供給される。この温度は、ウエハ６のデバイス面上の中央、外周およびそれらの間の３点に温度測定用のテンププレートを貼り付け、３点の測定温度を平均することで得られたものである。

この第２ステップのエッチング後においては、コンタクトホール３ａが完全に形成されておらず、コンタクトホール３ａの底部に絶縁膜１２がエッチングストッパとして残されている。また、この段階のコンタクトホール３ａ内における絶縁膜１ａの表面（コンタクトホール３ａの内面（底面および内側面））には、ＣＦ_x（ｘ＝０〜２）の薄いポリマー層４が被着されている。

この段階のコンタクトホール３ａの下部の直径は、例えば６０ｎｍ程度である。したがって、この段階のコンタクトホール３ａのアスペクト比は、上記絶縁膜１ａの厚さの寸法Ｄ２（図１１参照）が６００ｎｍなので、深さ６００／幅６０＝１０程度である。本発明者らの検討によれば、このアスペクト比が１０より大きい場合、または、１２より大きい場合、さらに１４より大きい場合に本発明を適用することが好ましい、とされた。また、ここでは、第２ステップの酸素流量を減らす場合について説明したが、上記のように第２ステップ時にエッチング装置５のサセプタ５ｂ（図９参照）に印加するバイアスパワー（高周波電力）を、第１ステップ時にサセプタ５ｂに印加したバイアスパワーよりも低くしても良し、このバイアスパワーを変える技術と上記酸素流量またはＣＦ系のガス流量を変える技術とを組み合わせても良い。

エッチング終了後、窒化シリコン膜に対する酸化シリコン膜の選択比を算出した。ここで選択比は、図２１に例示するようにエッチングされた場合に、（酸化シリコン膜（絶縁膜１ａ）のエッチングレート）／（ゲート電極９上の肩部の窒化シリコン膜（絶縁膜１２）のエッチングレート）である。ゲート電極９上の肩部の窒化シリコン膜のエッチングレートは、図２１に示す垂直方向の削れが最大の部分の削れ寸法Ｄ５を基にして算出した。その結果、マスク選択比を比較例よりも大幅に向上させることができた。なお、図２１は、図１８の要部拡大断面図である。図２１においては、図面を見易くするために、図１８に示したｎ型半導体領域１０ａ，１０ｂ、ポリマー層４、反射防止膜１５ａおよびレジストパターン２ａ等を図示していない。

このように、本実施の形態によれば、高アスペクト比のコンタクトホール３ａをボーイングを生じることなく良好な垂直形状で形成することが可能となる。また、高アスペクト比のコンタクトホール３ａを、マスク選択比を充分に確保した状態で良好に開口することが可能となる。また、高アスペクト比のコンタクトホール３ａを、その上部径の増大を招くこともなく、開口することが可能となる。したがって、ＤＲＡＭの歩留まりおよび信頼性を向上させることが可能となる。また、微細化を推進できるので、ＤＲＡＭの性能および集積度の向上を推進させることが可能となる。

続いて、上記エッチング処理後、真空状態を破らずに連続して、上記ポリマー層４を除去する。これにより、図２２および図２３に示すように、コンタクトホール３ａの内面（側面および底面）から絶縁膜１ａ，１２の表面を露出させる。この際の処理条件は、ポリマー層４のみが除去され、レジストパターン２ａが除去されない条件としている。この際のエッチング装置も、上記図９のエッチング装置５を用いた。

その後、真空状態を破らずに連続して、レジストパターン２ａをエッチングマスクとして、コンタクトホール３ａの底部の絶縁膜１２をエッチング除去する。これにより、図２４および図２５に示すように、コンタクトホール３ａの底面から半導体基板６Ｓのデバイス面の一部（ｎ型半導体領域１０ａ，１０ｂ）を露出させ、コンタクトホール３ａを完成する。この際のエッチング装置も、上記図９のエッチング装置１を用いた。

本実施の形態によれば、ゲート電極９とコンタクトホール３ａとのショートマージンも向上させることができる。上記ショートマージンは、図２６に例示されるゲート電極９と、コンタクトホール３ａとの距離が最小の部分の寸法Ｄ６を測定した。本実施の形態では、ショートマージンを３０〜４０ｎｍ程度得ることができる。もちろん、コンタクトホール３ａの開口不良も生じない。したがって、高集積で高性能なＤＲＡＭの歩留まりおよび信頼性を向上させることが可能となる。なお、図２６は、図２４の要部拡大断面図である。図２６においては、図面を見易くするために、反射防止膜１５ａおよびレジストパターン２ａ等を図示していない。

次いで、レジストパターン２ａおよび反射防止膜１５ａをアッシング処理によって除去した後、ウエハ６のデバイス面上に、例えばｎ型のドープトポリシリコン膜をＣＶＤ法等によって堆積し、さらに、そのドープトポリシリコン膜をＣＭＰ法等によって研磨することにより、図２７および図２８に示すように、コンタクトホール３ａ内にドープトポリシリコンで形成されるプラグ１６ａ，１６ｂを形成する。

続いて、ウエハ６に対して熱処理を施すことにより、プラグ１６ａ，１６ｂ中の不純物（例えばリンまたはヒ素）を半導体基板６Ｓに拡散させる。これにより、半導体基板６Ｓにｎ⁺型半導体領域１０ｃをソース・ドレイン用のｎ型半導体領域１０ａ，１０ｂに重なるように自己整合的に形成する。ここまでの工程によりウエハ６の各チップのメモリ領域に複数のメモリセル選択ＭＩＳＱｓを完成する。

続いて、図２９および図３０に示すように、絶縁膜１ａおよびプラグ１６ａ，１６ｂ上に、例えばＴＥＯＳガスを用いたプラズマＣＶＤ法等によって酸化シリコン膜からなる絶縁膜１７を堆積する。その後、その絶縁膜１７に、プラグ１６ａの一部が露出するようなスルーホールを穿孔した後、そのスルーホール内および絶縁膜１７上に、例えばタングステン等のような金属膜をスパッタリング法またはＣＶＤ法あるいはその両方を用いて堆積し、さらに、その金属膜をスルーホール内のみに残されるようにＣＭＰ法等によって研磨する。これにより、スルーホール内にプラグを形成する。このプラグは、上記プラグ１６ａと電気的に接続されている。

次いで、その絶縁膜１７上に、例えば厚さ５０ｎｍ程度の窒化シリコンからなる絶縁膜１８をＣＶＤ法等によって堆積した後に、その上に、例えばＴＥＯＳガスを用いたプラズマＣＶＤ法等によって酸化シリコンからなる絶縁膜１９を堆積する。続いて、その絶縁膜１８，１９にビット線形成用の溝を形成した後、その溝内および絶縁膜１９上に、例えばタングステン等のような金属膜をスパッタリング法等によって堆積し、さらに、その金属膜を上記溝内のみに残されるようにＣＭＰ法等によって研磨する。これにより、ビット線形成用の溝内にタングステン等からなる埋め込みビット線ＢＬを形成する。このビット線ＢＬは、上記絶縁膜１７に穿孔されたスルーホール内のプラグを介してプラグ１６ａと電気的に接続され、メモリセル選択ＭＩＳＱｓの一方のｎ型半導体領域１０ａ、ｎ⁺型半導体領域１０ｃと電気的に接続されている。その後、絶縁膜１９および埋め込みビット線ＢＬ上に、例えば窒化シリコンからなる絶縁膜２０をプラズマＣＶＤ法等によって１００ｎｍ程度の厚さで堆積する。

次いで、絶縁膜１７〜２０にプラグ１６ｂの上面が露出するようなスルーホール２１をフォトリソグラフィ技術およびドライエッチング技術によって穿孔する。スルーホール２１は、例えば平面略楕円形状に形成されている。続いて、スルーホール２１内および絶縁膜２０上に、例えばドープトポリシリコン膜をＣＶＤ法等によって堆積した後、これをスルーホール２１内のみに残されるようにＣＭＰ法等によって研磨する。これにより、スルーホール２１内にドープトポリシリコン膜からなるプラグ２２ａを形成する。プラグ２２ａは、プラグ１６ｂと電気的に接続されている。

続いて、絶縁膜２０上に、例えばＴＥＯＳガスを用いたプラズマＣＶＤ法等によって酸化シリコン膜からなる絶縁膜１ｂを、例えば２．０〜３．０μｍ、ここでは２．３μｍ程度の厚さで堆積する。その後、絶縁膜１ｂ上に、例えばドープトポリシリコン膜等からなるマスク形成膜ＭＡをＣＶＤ法等によって厚さ２００〜４００ｎｍ、ここでは３３０ｎｍ程度堆積する。マスク形成膜ＭＡをドープトポリシリコンとすることにより、汚染を低減でき、また、加工を容易にすることができる。マスク形成膜ＭＡとして、例えばタングステン等のような金属膜を用いることもできる。この場合、固く削れ難い、また、他の材料との選択比を取り易いことから絶縁膜（酸化膜）の加工精度を向上させることができる。

次いで、マスク形成膜ＭＡ上に、例えば厚さ５０〜２００ｎｍ、ここでは８０ｎｍ程度の反射防止膜１５ｂおよび厚さ４００ｎｍ程度のフォトレジスト膜ＰＲを下層から順に回転塗布法等によって堆積する。フォトレジスト膜ＰＲは、キャパシタ孔形成領域が露出され、それ以外が覆われるように、上記堆積処理後に通常の露光処理によってパターニングされている。図３１は、この段階のウエハ６の要部平面図を示している。図３１では、図面を見易くするため、フォトレジスト膜ＰＲに相対的に濃い網掛けのハッチングを付し、反射防止膜１５ｂに相対的に薄い網掛けのハッチングを付した。図３１において、キャパシタ孔形成用の開口部における長手方向の寸法Ｄ１１は、例えば２５０ｎｍ程度、その幅方向の寸法Ｄ１２は、例えば１３０ｎｍ程度、キャパシタ孔形成用の開口部の長手方向の隣接寸法Ｄ１３は、例えば１７０ｎｍ程度、キャパシタ孔形成用の開口部の幅方向の隣接寸法（分離幅）Ｄ１４は、例えば１３０ｎｍ程度である。本発明者らの検討によれば、上記分離幅が、例えば１５０ｎｍ程度、または１４０ｎｍ程度、特に１３０ｎｍ程度あるいはそれ以下の製品に上記本発明のエッチング方法を採用することが好ましい。これは、その隣接間隔が狭くなると隣接キャパシタ孔同士がボーイングにより短絡するからであり、ボーイングを低減または無くせる本発明を適用すれば、それを防止できるからである。キャパシタ孔を穿孔した後のエッチングや洗浄処理により孔内の側面が若干エッチングされるので、分離幅が狭い場合（例えば１３０ｎｍ）は特に本発明のエッチング方法が効果的である。

続いて、図３２および図３３に示すように、上記したフォトレジスト膜ＰＲをマスクとして反射防止膜１５ｂをエッチング除去する。この際のエッチング条件は、例えば次の通りである。すなわち、エッチング装置および条件は、例えば上記反射防止膜１５ａの場合と同じである。

その後、フォトレジストＰＲをエッチングマスクとして、そこから露出するドープトポリシリコン膜をエッチング除去することにより、図３４および図３５に示すように、ハードマスクパターン２ｂをパターン形成する。

その後、フォトレジスト膜ＰＲを図３６および図３７に示すようにアッシング処理等によって除去する。図３８は、この段階のウエハ６の要部平面図である。図３８においては、図面を見易くするためハードマスクパターン２ｂに網掛けのハッチングを付した。ハードマスクパターン２ｂには、平面角丸四角形状の複数の開口部が規則的に並んで形成されている。その開口部からは絶縁膜１ｂが露出されている。この開口部から露出する部分にキャパシタ孔が形成される。

次いで、上記本発明のエッチング技術を用いて、図３９および図４０に示すように、ハードマスクパターン２ｂをエッチングマスクとして、そこから露出する絶縁膜１ｂ部分をエッチング除去することにより、キャパシタ孔３ｂを形成する（ＨＡＲＣプロセス）。

このＨＡＲＣプロセスの際のエッチング条件は、例えば次の通りである。まず、キャパシタ孔３ｂの途中深さまでは、上記第１ステップのエッチング処理を行う。その際のエッチングガスおよびそのガス流量は、例えばＣ₅Ｆ₈：Ｏ₂：Ａｒ＝２４：２８：７００ｃｍ³／ｍｉｎ程度、バイアスパワー（高周波電力）は上部電極５ｄ（図９参照）が、例えば１８００Ｗ程度、サセプタ５ｂ（図９参照）が、例えば１５００Ｗ程度、処理時間は、例えば２分程度である。また、プラズマ密度は、例えば５×１０¹¹／ｃｍ³程度である。ステップの切り換えは、処理時間で行った。この段階では、例えばコンタクトホール３ｂの深さが、完全に掘れた場合の半分程度まで、すなわち、例えば１μｍ程度となるまでエッチング処理を行った。したがって、この段階のコンタクトホール３ｂの底部に絶縁膜１ｂが残されている。

続いて、上記エッチング処理時間後に、プラズマ放電を切らずに連続で上記第２ステップのエッチング処理に移行する。すなわち、上記第１ステップのエッチング条件のうち、Ｏ₂の流量のみを２４ｃｍ³／ｍｉｎ程度に切り換え（低減し）、残りの絶縁膜１ｂをエッチング除去した。これにより、キャパシタ孔３ｂを完成させた。

第２ステップのエッチング条件は、上記に代えて次のようにしても良い。すなわち、上記第１ステップのエッチング条件のうち、Ｃ₅Ｆ₈の流量のみを２８ｃｍ³／ｍｉｎ程度に切り換えて（増加し）、Ｏ₂の量を相対的に低減するようにしても良い。

また、他の手段として、上記第１ステップのエッチング条件のうち、サセプタ５ｂ（図９参照）へのバイアスパワー（高周波電力）のみを、例えば１２００Ｗ程度に切り換え（低減し）ても良い。

また、他の手段として、上記第１ステップのエッチング条件のうち、上部電極５ｄ（図９参照）へのバイアスパワー（高周波電力）のみを、例えば２０００Ｗ程度に切り換え（増加し）ても良い。

さらに、他の手段として、エッチング装置５の上下電極のバイアスパワー（高周波電力）を変える手段と、上記エッチングガスの酸素またはＣＦ系ガスの流量を変える手段とを適宜組み合わせても良い。

第２ステップのエッチング時間は、プラズマからの発光のうち、窒化炭素（ＣＮ）を観測し、下地の窒化シリコン等からなる絶縁膜２０が露出した際の波形の立ち上がりを酸化シリコン膜（絶縁膜３ｅ）のエッチングが終了したジャスト時間としてオーバー・エッチング処理を３０％実施した。

このような第１，第２ステップのエッチング処理後におけるハードマスクパターン２ｂは、その上部がエッチング処理前に比べて削られている。そして、ハードマスクパターン２ｂは、その厚さがキャパシタ孔３ｂに近づくにつれて薄くなるように削られている。図４１は、この処理後のウエハ６の要部平面図を示している。図４１においては、図面を見易くするため、ハードマスクパターン２ｂおよびプラグ２２ａに網掛けのハッチングを付した。キャパシタ孔３ｂの底面からは、プラグ２２ａ上部および絶縁膜２０が露出されている。

このような第２ステップのエッチングの終了後、ポリシリコン膜（ハードマスクパターン２ｂ）に対する酸化シリコン膜（絶縁膜１ｂ）の選択比を算出した。ここで選択比は、図４２に例示するようにエッチングされた場合に、（酸化シリコン膜（絶縁膜１ｂ）のエッチングレート）／（ポリシリコン膜（ハードマスクパターン２ｂ）のエッチングレート）で算出できる。ポリシリコン膜（ハードマスクパターン２ｂ）のエッチングレートは、図４２に示す部分の寸法Ｄ１５を基にして算出した。その結果、選択比を向上させることができた。例えば上記第１ステップの条件のみでキャパシタ孔３ｂを完全に穿孔した場合、上記ポリシリコン膜（ハードマスクパターン２ｂ）の残膜厚は、例えば所定領域中の各位置の平均で３９．５３ｎｍ程度である。また、上記ポリシリコン膜（ハードマスクパターン２ｂ）が消失してしまう領域もある。これに対して、本実施の形態のステップエッチング処理（エッチングガス流量を変える手段）の場合は、上記ポリシリコン膜（ハードマスクパターン２ｂ）の残膜厚が、例えば所定領域中の各位置の平均で９３．０２ｎｍ程度である。また、本実施の形態のステップエッチング処理（エッチング装置５の上下電極へ印加するバイアスパワー（高周波電力）を変える手段）の場合は、上記ポリシリコン膜（ハードマスクパターン２ｂ）の残膜厚が、例えば所定領域中の各位置の平均で７６．７４ｎｍ程度である。いずれの場合も上記ポリシリコン膜（ハードマスクパターン２ｂ）の残膜の厚さを大幅に向上させることができる。また、いずれの場合も、上記ポリシリコン膜（ハードマスクパターン２ｂ）が所定の領域で消失してしまうこともない。

また、ボーイング等により隣接するキャパシタ孔３ｂ間の絶縁膜１ｂの厚さが最小となる箇所（最小寸法）を測定した結果、上記第１ステップの条件のみでキャパシタ孔３ｂを完全に穿孔した場合、上記最小寸法は、例えば所定領域中の各位置の平均で５６．９８ｎｍ程度である。これに対して、本実施の形態のステップエッチング処理（エッチングガス流量を変える手段）の場合は、上記最小寸法が、例えば所定領域中の各位置の平均で８０．２３ｎｍ程度である。また、本実施の形態のステップエッチング処理（エッチング装置５の上下電極へ印加するバイアスパワー（高周波電力）を変える手段）の場合は、上記最小寸法が、例えば所定領域中の各位置の平均で７９．０７ｎｍ程度である。いずれの場合も最小寸法を大幅に向上させることが可能となる。

また、キャパシタ孔３ｂの孔底寸法（直径）ＤＡは、上記第１ステップの条件のみでキャパシタ孔３ｂを穿孔した場合、例えば所定領域中の各位置の平均で７３．６７ｎｍ程度である。これに対して、本実施の形態のステップエッチング処理（エッチングガス流量を変える手段）の場合は、上記孔底寸法ＤＡが、例えば所定領域中の各位置の平均で７２ｎｍ程度である。また、本実施の形態のステップエッチング処理（エッチング装置５の上下電極へ印加するバイアスパワー（高周波電力）を変える手段）の場合は、上記孔底寸法ＤＡが、例えば所定領域中の各位置の平均で６４．６７ｎｍ程度である。したがって、上記第１ステップのみでキャパシタ孔３ｂを開口した場合とほぼ同等の開口性が得られている。

このように、本実施の形態によれば、高アスペクト比のコンタクトホール３ｂを、ボーイングを生じることなく、またはボーイングが生じても許容の範囲の良好な垂直形状で形成することが可能となる。また、高アスペクト比のコンタクトホール３ｂを、マスク選択比を充分に確保した状態で良好に開口することが可能となる。また、高アスペクト比のコンタクトホール３ｂを、その上部径の増大を招くこともなく、開口することが可能となる。したがって、ＤＲＡＭの歩留まりおよび信頼性を向上させることが可能となる。また、微細化を推進できるので、ＤＲＡＭの性能および集積度の向上を推進させることが可能となる。

図４３および図４４は、キャパシタ孔３ｂ内に、情報蓄積用容量素子２４を形成した際の断面図を示している。情報蓄積用容量素子２４は、下部電極２４ａと、その表面に形成された容量絶縁膜２４ｂと、プレート電極２４ｃとを有している。下部電極２４ａは、例えばドープトポリシリコン膜からなり、プラグ２２ａ，１６ｂを通じてメモリセル選択ＭＩＳＱｓの一方のｎ型半導体領域１０ｂ、ｎ⁺型半導体領域１０ｃと電気的に接続されている。容量絶縁膜２４ｂは、例えば窒化シリコン膜、窒化シリコン膜と酸化シリコン膜との積層膜あるいは酸化タンタル（ＴａＯ₅）等からなる。プレート電極２４ｃは、チタンナイトライド等のような金属膜からなる。

ところで、以上の本実施の形態におけるＳＡＣおよびＨＡＲＣプロセスの各種エッチング条件は、本発明者らが行ったものの中で最も良好な条件の組合せの一例である。上記各種条件は、一方の値を変えると他方の値も変わるというように互いに密接な関係にあるものであり、上記のものに限定されるものではなく種々変更可能である。

そこで、上記ＳＡＣおよびＨＡＲＣプロセスの各種エッチング条件について、本発明者らの検討結果について説明する。

まず、プラズマ密度について説明する。プラズマ密度が低すぎる場合、エッチングガスの解離によるエッチャント（Ｃ_xＦ_y）の生成量が不足し、また、エッチャントと被エッチング膜（酸化シリコン膜（ＳｉＯ₂））の反応に要するエネルギーを供給するイオンの供給量が不足する。その結果、被エッチング膜（酸化シリコン膜）のエッチングレートが低くなり、エッチングがストップすることもある。一方、プラズマ密度が高すぎる場合、エッチングガスが過剰解離してしまい、被エッチング膜（酸化シリコン膜）上の堆積膜が厚くなりすぎるため、エッチングが進行しなくなる。

エッチングガスが解離してエッチャントとなるためには、Ｃ_xＦ_yのように炭素（Ｃ）とフッ素（Ｆ）とが結合した分子であることが必要である。解離が進行しすぎると、炭素、フッ素単体になってしまい、単体では、酸化シリコン膜のエッチングは進行しない。例：ＳｉＯ₂＋２ＣＦ₂ → ＳｉＦ₄＋２ＣＯ
以上のことを考慮すると、プラズマ密度は、例えば１０¹⁰〜１０¹³／ｃｍ³程度、また、好ましくは、例えば１０¹⁰〜１０¹²／ｃｍ³程度、あるいは、５×１０¹⁰〜５×１０¹¹／ｃｍ³程度とすることが望ましい。

次に、エッチング装置の上下電極間隔について説明する。この電極間隔は、上記プラズマ密度を制御する機能を有している。例えば電極間隔が４０ｍｍ以上となると、プラズマ密度およびプラズマの均一性が低下する。そこで、上記したプラズマ密度を考慮すると、上記電極間隔は、例えば１７〜３０ｍｍ程度がプラズマ密度および均一性の面から好ましい。

次に、エッチングガス中のフロロカーボン系のガスについて説明する。このフロロカーボン系のガスは、飽和型と不飽和型に分類できる。飽和型は、炭素（Ｃ）原子が全て単結合のものであり、エッチングガスとして、例えばＣＦ₄、ＣＨＦ₃、ＣＨ₂Ｆ₂、ＣＨ₃Ｆ、Ｃ₂Ｆ₆、Ｃ₃Ｆ₈、Ｃ₄Ｆ₈を用いることができる。また、不飽和型は、炭素（Ｃ）原子が二重もしくは三重結合を有するものであり、エッチングガスとして、例えばＣ₅Ｆ₈またはＣ₄Ｆ₆を用いることができる。

上記本実施の形態において、主反応ガスとしてＣ₅Ｆ₈を採用したのは、例えば次の理由からである。まず、炭素の数が多いほど，堆積物（Ｃ_xＦ_y）のデポ性を良好にでき、窒化シリコン選択比を向上させることができるからである。また、その窒化シリコン選択比と孔の垂直形状（孔の側壁の保護性を堆積膜（Ｃ_xＦ_y）により向上できる）とを向上させることができ、エッチング反応と堆積反応とのバランスが良い。また、フォトレジスト膜上に堆積膜（Ｃ_xＦ_y）が被着することでフォトレジスト膜の保護性を向上させることができるので、孔の加工形状および加工寸法を向上させることができるからである。さらに、Ｃ₅Ｆ₈ガスは地球温暖化ポテンシャル（ＧＷＰ）（９０〜１００）、大気中での寿命（１年）が、ＣＦ₄（ＧＷＰ；６５００，寿命；５００００年）、Ｃ₄Ｆ₈（ＧＷＰ；８７０，寿命；３２００年）等と比べて極めて低い。しかも、可燃性、爆発性、毒性の面でも特に問題とはならない。ただし、Ｃ₅Ｆ₈単独で用いずに、上記したＣＦ₄、ＣＨＦ₃、ＣＨ₂Ｆ₂、Ｃ₄Ｆ₈を添加しても良い。すなわち、フッ素（Ｆ）を有するガスを添加することで、上記した堆積物（Ｃ_xＦ_y）を除去し、デポ性を抑えることが可能となる。

また、エッチングガス中の希釈ガスは、プラズマ中で電離してイオンとなりエッチャントと被エッチング膜の反応を促進させることに加えて、エッチングガス中の反応ガス濃度を希釈して過剰なエッチングおよび堆積反応が生じないようにする機能を有している。希釈ガスとしてアルゴンガスを使用したのは、不活性ガスであるため化学反応によって他のガスとの反応生成物を生じないためである。また、アルゴンガスにヘリウムガス等を添加することで反応を制御することも可能である。また、アルゴンガスに代えてヘリウムガス等の不活性ガスを用いることもできる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば前記実施の形態では孔を形成する場合に本発明を適用した場合について説明したが、これに限定されるものではなく、例えば配線形成用の溝を形成する場合に本発明を適用することも可能である。

また、以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＤＲＡＭに適用した場合について説明したが、それに限定されるものではなく、例えばＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）またはフラッシュメモリ（ＥＥＰＲＯＭ；Ｅｌｅｃｔｒｉｃ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のようなメモリ回路を有する半導体集積回路装置の製造方法、ＣＭＩＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＩＳ：相補型電界効果トランジスタ）回路を有する半導体集積回路装置の製造方法またはマイクロプロセッサ等のような論理回路を有する半導体集積回路装置の製造方法、あるいはメモリ回路と論理回路とを同一半導体基板に設けている混載型の半導体集積回路装置の製造方法にも適用できる。

１，１ａ，１ｂ 絶縁膜
２ マスクパターン
２ａ フォトレジストパターン
２ｂ ハードマスクパターン
３ 孔
３ａ コンタクトホール
３ｂ キャパシタ孔
４，４ａ，４ｂ ポリマー層
５ エッチング装置
５ａ チャンバ
５ｂ サセプタ
５ｃ 静電チャック
５ｄ 上部電極
５ｄ１ 電極板
５ｄ２ 電極支持体
５ｄ３ 孔
５ｅ ガス排気管
５ｆ 第１の高周波電源
５ｇ 第２の高周波電源
６ 半導体ウエハ
６Ｓ 半導体基板
７ 分離部
８ ゲート絶縁膜
９ ゲート電極
１０ａ，１０ｂ ｎ型半導体領域
１０ｃ ｎ⁺型半導体領域
１１ キャップ膜
１２ 絶縁膜
１５ａ 反射防止膜
１６ａ，１６ｂ プラグ
１７ 絶縁膜
１８ 絶縁膜
１９ 絶縁膜
２０ 絶縁膜
２１ スルーホール
２２ａ プラグ
２４ 情報蓄積用容量素子
２４ａ 下部電極
２４ｂ 容量絶縁膜
２４ｃ プレート電極
１００ 絶縁膜
１０１ マスクパターン
１０２ 孔
１０３，１０３ａ，１０３ｂ ポリマー層
ＨＰＦ ハイパスフィルタ
ＬＰＦ ローパスフィルタ
ＰＷ ｐウエル
Ｑｓ メモリセル選択ＭＩＳ・ＦＥＴ
ＷＬ ワード線
ＭＡ マスク形成膜
ＰＲ フォトレジスト膜

Claims (19)

1. 半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガス及び酸素を有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を選択的にエッチング加工し前記絶縁膜に所定の孔または溝を形成する際に、ポリマー層のデポジション性が弱い条件で前記所定の孔または溝の深さの略半分よりも浅い深さまでエッチング処理を行う第１ステップと、
   ポリマー層のデポジション性が前記第１ステップ時よりも強い条件で前記第１ステップに続けてエッチング処理を行う第２ステップと、を備えることを特徴とする半導体集積回路装置の製造方法。
2. 請求項１記載の半導体集積回路装置の製造方法において、前記第２ステップのエッチングガス中の酸素の流量比を、前記第１ステップのエッチングガス中の酸素の流量比よりも低くすることを特徴とする半導体集積回路装置の製造方法。
3. 請求項１記載の半導体集積回路装置の製造方法において、前記第２ステップにおけるエッチング装置の下部電極に印加する高周波電力を、前記第１ステップにおけるエッチング装置の下部電極に印加する高周波電力よりも低くすることを特徴とする半導体集積回路装置の製造方法。
4. 請求項１記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔または溝のアスペクト比が２〜１４であることを特徴とする半導体集積回路装置の製造方法。
5. 請求項１記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔または溝のアスペクト比が４〜１２であることを特徴とする半導体集積回路装置の製造方法。
6. 請求項１記載の半導体集積回路装置の製造方法において、前記第１ステップで形成される孔または溝のアスペクト比が６〜１０であることを特徴とする半導体集積回路装置の製造方法。
7. 請求項１乃至６のいずれか一項に記載の半導体集積回路装置の製造方法において、前記所定の孔または溝のアスペクト比が１０よりも大きいことを特徴とする半導体集積回路装置の製造方法。
8. 請求項１記載の半導体集積回路装置の製造方法において、前記第１ステップと前記第２ステップとが、前記プラズマエッチング処理時に前記孔または溝の内部に付着する炭素とフッ素とを含む付着物の量に応じて切り替えられることを特徴とする半導体集積回路装置の製造方法。
9. （ａ）半導体基板に電界効果トランジスタを形成する工程、
   （ｂ）前記半導体基板上に、前記電界効果トランジスタのゲート電極の表面および半導体基板の表面を覆う第１の絶縁膜を堆積する工程、
   （ｃ）前記半導体基板上に、前記第１の絶縁膜を覆う酸化シリコン系の絶縁膜を堆積する工程、
   （ｄ）前記酸化シリコン系の絶縁膜に対して、フロロカーボン系のガスおよび酸素を有するエッチングガスを用いプラズマエッチング処理を施し、前記酸化シリコン系の絶縁膜を選択的にエッチングして、前記酸化シリコン系の絶縁膜に前記第１の絶縁膜が露出する孔を形成するために、ポリマー層のデポジション性が弱い条件で前記第１の絶縁膜が露出する孔の深さの略半分よりも浅い深さまでエッチング処理を行う第１のエッチングステップと、
   ポリマー層のデポジション性が前記第１のエッチングステップ時よりも強い条件で前記第１のエッチングステップに続けてエッチング処理を行う第２のエッチングステップと、を備えることを特徴とする半導体集積回路装置の製造方法。
10. 請求項９記載の半導体集積回路装置の製造方法において、前記第２のエッチングステップのエッチングガス中の酸素の流量比を、前記第１のエッチングステップのエッチングガス中の酸素の流量比よりも低くすることを特徴とする半導体集積回路装置の製造方法。
11. 請求項９記載の半導体集積回路装置の製造方法において、前記第２のエッチングステップにおけるエッチング装置の下部電極に印加する高周波電力を、前記第１のエッチングステップにおけるエッチング装置の下部電極に印加する高周波電力よりも低くすることを特徴とする半導体集積回路装置の製造方法。
12. 請求項９記載の半導体集積回路装置の製造方法において、前記第１のエッチングステップで形成される孔のアスペクト比が２〜１４であることを特徴とする半導体集積回路装置の製造方法。
13. 請求項９記載の半導体集積回路装置の製造方法において、前記第１のエッチングステップで形成される孔のアスペクト比が４〜１２であることを特徴とする半導体集積回路装置の製造方法。
14. 請求項９記載の半導体集積回路装置の製造方法において、前記第１のエッチングステップで形成される孔のアスペクト比が６〜１０であることを特徴とする半導体集積回路装置の製造方法。
15. 請求項９乃至１４のいずれか一項に記載の半導体集積回路装置の製造方法において、前記第１の絶縁膜が露出する孔のアスペクト比が１０よりも大きいことを特徴とする半導体集積回路装置の製造方法。
16. 請求項９記載の半導体集積回路装置の製造方法において、前記第１のエッチングステップと前記第２のエッチングステップとを、前記プラズマエッチング処理時に前記孔または溝の内部に付着する炭素とフッ素とを含む付着物の量に応じて切り替えることを特徴とする半導体集積回路装置の製造方法。
17. 請求項１５記載の半導体集積回路装置の製造方法において、前記第２のエッチングステップの後に、前記付着物を除去する工程を有することを特徴とする半導体集積回路装置の製造方法。
18. 請求項９記載の半導体集積回路装置の製造方法において、前記第２のエッチングステップ後に、前記孔の底部の前記第１の絶縁膜を除去する工程を有することを特徴とする半導体集積回路装置の製造方法。
19. 請求項９記載の半導体集積回路装置の製造方法において、前記第１の絶縁膜が窒化シリコン系の絶縁膜であることを特徴とする半導体集積回路装置の製造方法。

Images