JP4542488B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4542488B2
JP4542488B2 JP2005268007A JP2005268007A JP4542488B2 JP 4542488 B2 JP4542488 B2 JP 4542488B2 JP 2005268007 A JP2005268007 A JP 2005268007A JP 2005268007 A JP2005268007 A JP 2005268007A JP 4542488 B2 JP4542488 B2 JP 4542488B2
Authority
JP
Japan
Prior art keywords
insulating film
contact plug
interlayer insulating
contact
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005268007A
Other languages
English (en)
Other versions
JP2007081195A (ja
Inventor
寛 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005268007A priority Critical patent/JP4542488B2/ja
Publication of JP2007081195A publication Critical patent/JP2007081195A/ja
Application granted granted Critical
Publication of JP4542488B2 publication Critical patent/JP4542488B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体装置の製造方法に関し、特にスタック型キャパシタ下部電極とそれに接するコンタクトプラグの製造方法に関するものである。
半導体記憶装置、特にDRAMでは高集積化、大容量化が進むに伴い、キャパシタの静電容量を確保するため、メモリセルの3次元化が図られており、スタック型キャパシタを用いたDRAMが開発されている(例えば、特許文献1参照)。
以下、従来のスタック型キャパシタの構造とその形成方法について、図4および図5を参照しながら説明する。
図4は半導体記憶装置、特にDRAMの断面図を示している。図4において、符号410は半導体または絶縁性の基板を示す。符号420はメモリセルを構成するトランジスタのゲートを示す。符号430は層間絶縁膜を示す。符号460はトランジスタとスタック型キャパシタとを接続するためのコンタクトプラグを示す。符号480はスタック型キャパシタのキャパシタ下部電極を示す。
一般に、スタック型キャパシタにおいて、コンタクトプラグとそれに接するキャパシタ下部電極との接合部では、ストレージノード(スタック型キャパシタ)形成時のオーバーエッチングの影響により、コンタクトプラグの上端が層間絶縁膜より突出し、その上にキャパシタ下部電極が形成されることで、コンタクトプラグの上端部がキャパシタ下部電極の内部に存在する。このとき、コンタクトプラグ上端部とキャパシタ下部電極との接合面は90度以下の鋭角形状となる。図4において、符号400は鋭角的なプラグ接合部を示している。この場合、コンタクトプラグの上端部とキャパシタ下部電極との接触点において、電界集中による半導体装置の性能劣化が発生する。
ここで、コンタクトプラグの上端部で電界集中が起こる理由について説明する。電界集中はコンタクト上端部でも起こるが、異種または同種の導電体接触部でも発生する。コンタクトプラグ先端が鋭角形状をしている場合、接触部の先端では導電体同士の接触面積が小さくなるため、その面積差が起因して電界集中が発生すると考えられる。
上記キャパシタの下部第1電極の形成方法を、図5を用いて説明する。
半導体または絶縁性の基板410上に、ゲート420を有するトランジスタを形成し、絶縁膜430として例えば700nmの膜厚のHDP−NSG(High Density Plasma-Nondope Silicate Glass)膜を堆積し熱処理を行う(図5(a))。
次に、上記絶縁膜430に対し化学機械研磨平坦化を行い、膜厚を例えば400nmにする(図5(b))。
次に、メモリセルを構成するトランジスタのゲート420やソース・ドレインとコンタクトをとるためのコンタクトホール440を、リソグラフィおよびドライエッチングで形成する(図5(c))。コンタクトホールの直径は例えば200〜300nmとする。
次に、上記コンタクトホール440の内部を含む絶縁膜430の表面に、導電膜として、例えばタングステン450を例えば300nmの膜厚に堆積する(図5(d))。
次に、絶縁膜430がストッパとして作用するタングステン化学機械研磨を行い、タングステンからなるコンタクトプラグ460を形成する(図5(e))。この際、絶縁膜430の研磨が進行しないため、プラグリセス470が発生する。つまり、コンタクトプラグ460の上端がすり鉢状に凹み、コンタクトプラグ460の上端部が鋭角的な形状となる(図5(f))。
次に、コンタクトプラグ460が形成された絶縁膜430上にストレージノード(スタック型キャパシタ)を形成するが、その際のドライエッチングによるオーバーエッチングにより、コンタクトプラグ460の上端部は絶縁膜430の表面より突出する(図5(g))。
さらにキャパシタ下部電極480がその上に形成され、その後、誘電体膜490とキャパシタ上部電極491とが形成される。
コンタクトプラグ460の上にキャパシタ下部電極480が形成されると、コンタクトプラグ460とキャパシタ下部電極480との鋭角的な接触界面において、電界集中が発生する(図4)。プラグリセス470が発生することで、コンタクトプラグ460の上端は、より鋭角的な形状となり、電界集中が発生し易い状況を作る原因となっている。このような問題を防止するため、化学機械研磨条件の最適化により、プラグリセスを抑制するための試みがなされている。
まず、化学機械研磨スラリの最適化によるプラグリセスの抑制方法に関して述べる。
プラグリセスの発生に関しては、導電膜スラリの研磨粒子、添加剤、およびそれらの濃度による影響が最も大きい。よって、これらの配合を調整し、絶縁膜(酸化膜)430との研磨レートの選択比を1に近づけることで、プラグリセスの発生を抑制することが可能である。
次に、化学機械研磨条件の改善によるプラグリセス抑制に関して述べる。
近年の設備性能の向上により、極低圧(〜0.5psi(=3447.5Pa))での化学機械研磨が可能となった。この条件にて導電膜化学機械研磨を実施することで、極力プラグリセスを発生させない化学機械研磨が可能である。
特開平10−294441号公報
しかしながら、プラグリセスを0nmにしても、コンタクトプラグ上端部の角度は完全に平坦化された時の90度までが限界であるため、上記の対策はいずれも電界集中の抑制に対しては完全でない。
さらに、低選択比化学機械研磨スラリによる対策については、プラグリセスを抑制することは可能であるが、研磨ストッパがないために、プラグ高さのウェハ面内ばらつきが大きくなる懸念が新たに発生する。
このように、電界集中の主な原因は導電膜の化学機械研磨後のコンタクトプラグの鋭角的な上端形状によるが、導電膜の化学機械研磨の研磨条件改善による対策ではプラグ上端の角を除去することは非常に困難である。
以上より、導電膜化学機械研磨で電界集中を防止する方法は、現実的には非常に困難である。
したがって、本発明の目的は、コンタクトプラグとキャパシタ下部電極との接合部における電界集中を抑制することができる半導体装置の製造方法を提供することである。
上記課題を解決するために、本発明は、見方を変えて、コンタクトプラグ上端形状は鋭角的になるという前提に立ち、コンタクトプラグ上端の鋭角部を除去加工する工程を導入することでコンタクトプラグ上端を凸曲面状とし、コンタクトプラグとキャパシタ下部電極との接触界面における鋭角的な接合を防止する。その結果、コンタクトプラグとキャパシタ下部電極との接合部における電界集中を抑制することができる。
また、コンタクトプラグ上端部を加工する方法としては、化学機械研磨による方法、酸化膜ウェットエッチングと導電膜ウェットエッチングを用いる方法、または酸化膜ウェットエッチングと逆スパッタを用いる方法が好ましい。
具体的に説明すると、本発明の半導体装置の製造方法は、以下の工程(a)から工程(d)までを含む。工程(a)では、基板上に設けられコンタクトホールが形成された層間絶縁膜上に導電膜を形成する。工程(a)の後の工程(b)では、導電膜を化学機械研磨し、コンタクトプラグを形成する。工程(b)の後の工程(c)では、層間絶縁膜の一部を除去して層間絶縁膜表面に対してコンタクトプラグを上方に突出させ、かつ突出したコンタクトプラグの一部を除去して上端を凸曲面状に加工する。工程(c)の後の工程(d)では、コンタクトプラグが形成された層間絶縁膜上にキャパシタ下部電極を形成する。ここで、コンタクトプラグの凸曲面状の上端が、コンタクトプラグと接触するキャパシタ下部電極の内部に位置する。
このような製造方法によって、基板と、この基板上に設けられた層間絶縁膜と、層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜上に形成されたキャパシタ下部電極とを備え、コンタクトプラグの上端が層間絶縁膜の表面より突出し、かつコンタクトプラグの上端形状が凸曲面状であり、コンタクトプラグの凸曲面状の上端がコンタクトプラグと接触するキャパシタ下部電極の内部に位置する半導体装置が製造される。
上記本発明の半導体装置の製造方法においては、工程(c)は、層間絶縁膜の研磨レートaに対する導電膜の研磨レートbの比“a/b”が3以上となる条件で行うことが好ましい。
また、上記本発明の半導体装置の製造方法においては、工程(c)が、工程(e)と工程(f)とを含んでいてもよい。工程(e)では、層間絶縁膜のウェットエッチングレートcに対する導電膜のウェットエッチングレートdの比“c/d”が3以上となる条件で、層間絶縁膜の一部をウェットエッチング除去する。工程(e)の後の工程(f)では、層間絶縁膜のウェットエッチングレートeに対する導電膜のウェットエッチングレートfの比“e/f”が0.9以下となる条件で、突出したコンタクトプラグの一部を除去する。
また、上記本発明の半導体装置の製造方法においては、工程(c)が、工程(e)と工程(g)とを含んでいてもよい。工程(e)では、層間絶縁膜の除去レートcに対する導電膜の除去レートdの比“c/d”が3以上となる条件で、層間絶縁膜の一部をウェットエッチング除去する。工程(e)の後の工程(g)では、層間絶縁膜表面に対して逆スパッタ処理を行い、突出したコンタクトプラグの一部を除去する。
また、上記の本発明の半導体装置の製造方法においては、導電膜が例えばタングステン、窒化チタン、チタン、ポリシリコンまたはアモルファスシリコンからなる。
本発明によると、トレンチやコンタクトホールを有する絶縁膜表面に堆積された導電膜に対し、上記絶縁膜を研磨のストッパとする導電膜化学機械研磨を行った後、コンタクトプラグ上端部を凸曲面状に加工することで、コンタクトプラグとそれに接する導電膜との接触界面における電界集中を抑制することができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
(実施の形態1)
以下、本発明の実施の形態1に係る半導体装置の製造方法について、図1および図6を参照しながら説明する。
半導体または絶縁性の基板110上に、ゲート120を有するトランジスタを形成し、絶縁膜130として例えば700nmの膜厚のHDP−NSG膜を堆積し熱処理を行う(図1(a))。
次に、絶縁膜130に対し化学機械研磨平坦化を行い、膜厚を例えば500nmにする(図1(b))。
次に、トランジスタのゲート120やソース・ドレインとコンタクトをとるためのコンタクトホール140を、リソグラフィおよびドライエッチングで形成する(図1(c))。コンタクトホールの直径は例えば200〜300nmとする。また、コンタクトホールの深さは、後工程で除去しても良いように、設計値に100〜300nm程の除去量を加算することが好ましい。
次に、コンタクトホール140の内部を含む絶縁膜130の表面に、導電膜として、例えばタングステン150を例えば250nmの膜厚に堆積する(図1(d))。
次に、絶縁膜130がストッパとして作用するタングステン化学機械研磨を行い、タングステンからなるコンタクトプラグ160を形成する(図1(e))。絶縁膜130の研磨が進行しないため、プラグリセス170が発生し、コンタクトプラグ160の上端がすり鉢状に凹み、コンタクトプラグ160の上端部が鋭角的な形状となる(図1(f))。このとき、タングステンの研磨レートbに対する絶縁膜130の研磨レートaの比“b/a”は1以上とする。
次に、タングステンと絶縁膜130の研磨レート差が大きく、絶縁膜130の研磨レートをc、タングステンの研磨レートをdとした場合の研磨レート比“c/d”が3以上となる条件下で化学機械研磨を行うと、絶縁膜130が後退し、コンタクトプラグ160の上端部が絶縁膜130の上方に露出する(図1(g))。
さらに絶縁膜化学機械研磨を進行させることで、絶縁膜130が破線の状態から実線の状態に変化し、コンタクトプラグ160の上端部の形状が、凸曲面状、例えば半球状に加工される(図1(h))。符号180は先端が球状化処理されたコンタクトプラグを示す。なお、この化学機械研磨を、便宜上バフ化学機械研磨と呼ぶことにする。
半球状に加工されたコンタクトプラグ180上に導電膜を形成し、キャパシタ下部電極190とする。その後、誘電体膜191とキャパシタ上部電極192とが形成される(図1(i))。
なお、図6において、符号100は、プラグ接合部を示す。図6からは、プラグ接合部100に従来例のような鋭角的な部分がなくなっていることがわかる。
コンタクトプラグ180とキャパシタ下部電極190との接触界面は半球状となり、鋭角的な接触領域は存在しない。そのため、電圧印加時の電界集中は抑制されると考えられる。
HDP−NSGなどの酸化膜の化学機械研磨で用いられるスラリとしては、例えば以下のようなスラリが挙げられる。このスラリは、粒子として例えばヒュームドシリカ、pH調整剤として水酸化アンモニウムまたは水酸化カリウムが含まれている。
タングステンの化学機械研磨で用いられるスラリとしては、例えば以下のようなスラリが挙げられる。このスラリは、研磨粒子として例えばシリカ、下地酸化膜との研磨レート選択比を調整するための添加剤などが含まれている。バフ化学機械研磨で用いられるスラリとしては、上記酸化膜化学機械研磨スラリを用いる。上記酸化膜の研磨レートをiとし、タングステンの研磨レートをjとした場合、研磨レート比“i/j”は、概ね、3以上となる。
バフ化学機械研磨の研磨量は、コンタクトプラグ径の半分、約100〜150nmが望ましい。バフ化学機械研磨の研磨量が多いほど、プラグ突出量が増大し、導電膜との接触面積が増加するが、キャパシタ下部電極の埋め込みの際に、その突出形状から電極材料の埋め込みを阻害してしまう点と、バフ化学機械研磨での研磨量ばらつきが増大してしまう点から、バフ化学機械研磨の研磨量の上限は150nm程度が好ましい。
本方法を用いる場合の利点としては、プラグ突出から上端半球状加工まで、一回の工程で完了することができる。そのため、工程短縮が可能である点が挙げられる。
しかし、化学機械研磨を用いることにより、消耗部材、研磨条件によっては、マイクロスクラッチ等の表面欠陥が新たに発生する可能性もある。
なお、導電膜としてタングステンを使用したが、窒化チタン、チタン、ポリシリコン、またはアモルファスシリコンを用いてもかまわない。
(実施の形態2)
以下、本発明の実施の形態2に係る半導体装置の製造方法について、図2を参照しながら説明する。
半導体または絶縁性の基板210上に、ゲート220を有するトランジスタを形成し、絶縁膜230として例えば700nmの膜厚のHDP−NSG膜を堆積し熱処理を行う(図2(a))。
次に、前記絶縁膜230に対し化学機械研磨平坦化を行い、膜厚を例えば400nmにする(図2(b))。
次に、トランジスタのゲート220やソース・ドレインとコンタクトをとるためのコンタクトホール240を、リソグラフィおよびドライエッチングで形成する(図2(c))。コンタクトホールの直径は例えば200〜300nmとする。
次に、上記コンタクトホール240の内部を含む絶縁膜230の表面に、導電膜として、例えばタングステン250を例えば300nmの膜厚に堆積する(図2(d))。
次に、絶縁膜230がストッパとして作用するタングステン化学機械研磨を行い、タングステンからなるコンタクトプラグ260を形成する(図2(e))。絶縁膜230の研磨が進行しないため、プラグリセス270が発生し、コンタクトプラグ260の上端がすり鉢状に凹み、コンタクトプラグ260の上端部が鋭角的な形状となる(図2(f))。このとき、タングステンの研磨レートbに対する絶縁膜230の研磨レートaの比“b/a”が1以上とする。
次に、上記タングステンと絶縁膜230のウェットエッチングレート差が大きく、タングステンがエッチングされ難い条件下で第1のウェットエッチングを行うと、絶縁膜230が後退し、コンタクトプラグ260の上端部が絶縁膜230の上方に露出する(図2(g))。第1のウェットエッチングに用いる代表的な薬液としては、希フッ酸が挙げられ、その濃度としては、1〜5%が望ましい。このとき、絶縁膜230のウェットエッチングレートcに対するタングステンのウェットエッチングレートdの比“c/d”が3以上であることが望ましい。さらに、タングステンと絶縁膜230のエッチングレート差が大きく、絶縁膜230がエッチングされ難い条件下で第2のウェットエッチングを行うと、コンタクトプラグ260の上端部の形状が凸曲面状、例えば半球状に加工される(図2(h))。図2(h)において、符号280は先端が球状化処理されたコンタクトプラグを示す。
第2のウェットエッチングに用いる代表的な薬液としては、過酸化水素水が挙げられ、その濃度としては、2〜3%が望ましい。このとき、絶縁膜230のウェットエッチングレートeに対するタングステンのウェットエッチングレートfの比” e/f“が、0.9以下であることが望ましい。
半球状に加工されたコンタクトプラグ280上に実施の形態1と同様に導電膜を形成し、キャパシタ下部電極290とする。その後、誘電体膜291とキャパシタ上部電極292とが形成される(図2(i))。
コンタクトプラグ280とキャパシタ下部電極290との接触界面に鋭角的な接触領域は存在しないため、電圧印加時の電界集中は抑制されると考えられる。
第1のウェットエッチングは、絶縁膜230の除去レートcに対するタングステンの除去レートdの比“c/d”が3以上となるドライエッチングでもかまわない。また、第2のウェットエッチングに用いる薬液は、絶縁膜230の除去レートeに対するタングステンのウェットエッチングレートfの比”e/f“が、0.9以下となる薬液であれば、他の薬液であってもかまわない。
本方法を用いる利点としては、ウェットエッチング量の調整が容易であり、ウェハ表面に対するダメージが少ない点が挙げられる。しかし、加工を2回に分けて実施する必要があるため、工程数が形態1の場合より多くなるのが難点である。
(実施の形態3)
以下、本発明の実施の形態3に係る半導体装置の製造方法について、図3を参照しながら説明する。
半導体または絶縁性の基板310上に、ゲート320を有するトランジスタを形成し、絶縁膜330として例えば700nmの膜厚のHDP−NSG膜を堆積し熱処理を行う(図3(a))。
次に、前記絶縁膜330に対し化学機械研磨平坦化を行い、膜厚を例えば400nmにする(図3(b))。
次に、トランジスタのゲート320やソース・ドレインとコンタクトをとるためのコンタクトホール340を、リソグラフィおよびドライエッチングで形成する(図3(c))。コンタクトホールの直径は例えば200〜300nmとする。
次に、コンタクトホール340の内部を含む絶縁膜330表面に、導電膜として、例えばタングステン350を例えば300nmの膜厚に堆積する(図3(d))。
次に、絶縁膜330がストッパとして作用するタングステン化学機械研磨を行い、タングステンからなるコンタクトプラグ360を形成する(図3(e))。絶縁膜330の研磨が進行しないため、プラグリセス370が発生し、コンタクトプラグ360の上端がすり鉢状に凹み、コンタクトプラグ360の上端部が鋭角的な形状となる(図3(f))。このとき、タングステンの研磨レートbに対する絶縁膜330の研磨レートaの比“b/a”が1以上とする。
次に、上記タングステンと絶縁膜330の除去レート差が大きく、タングステンが除去され難い条件下でウェットエッチングを行うと、絶縁膜330が後退し、コンタクトプラグ360の上端部が絶縁膜330の上方に露出する(図3(g))。上記ウェットエッチングに用いる代表的な薬液としては、希フッ酸が挙げられ、その濃度としては、1〜5%が望ましい。
さらに、コンタクトプラグ360が形成され、コンタクトプラグ360が突出した絶縁膜330の表面に対して、逆スパッタ処理を行うと、コンタクトプラグ360の上端部、および絶縁膜330の表面の一部が物理的に除去され、特に絶縁膜330上に突出したコンタクトプラグ360の上端部がテーパ状に加工されるため、プラグ上端部の形状が凸曲面状、例えば半球形となる(図3(h))。図3(h)において、符号380は先端が球状化処理されたコンタクトプラグを示す。
なお、スパッタ処理は、高真空に引かれたチャンバー内に、ウェハと対抗して金属やシリサイドのターゲットを置き、アルゴンガスを導入する。ウェハとターゲット間に加えられた高電界によるグロー放電を利用してアルゴンをイオン化し、電界で加速した高エネルギーアルゴンイオンでターゲットを叩き、その反跳で飛び出してくるターゲット材原子をウェハに付着させる処理である。逆スパッタ処理は、上記の方法で、イオン化されたアルゴンイオンを被加工物に叩きつけ、ウェハ表面の原子を直接除去する処理である。
上記コンタクトプラグ380の上端のテーパ角度を調整する方法としては、逆スパッタ時に用いるArガス粒子の指向性を調整することが挙げられる。一般的に、逆スパッタ処理時に基板側に印加するDCバイアス電圧を高めると、Ar粒子が基板に引かれる力が強くなり、指向性が高まる。指向性が高まると、基板に対し、垂直方向への除去加工が促進され、コンタクトプラグ380の上端のテーパ角度が小さくなる。指向性が低くなると、垂直方向への除去加工が弱まり、コンタクトプラグ380の上端のテーパ角度が大きくなる。また、基板に印加するDC電圧としては、100〜200Vが望ましく、DC電圧を段階的に上げる、もしくは下げることで、より半球状に近いコンタクトプラグ上端形状を形成することが可能である。
半球状に加工されたコンタクトプラグ380上に導電膜を形成し、キャパシタ下部電極390とする。その後、誘電体膜391とキャパシタ上部電極392とが形成される(図3(i))。
コンタクトプラグ380とキャパシタ下部電極390との接触界面に鋭角的な接触領域は存在しないため、電圧印加時の電界集中は抑制されると考えられる(図3(i))。
本方法を用いる利点としては、スクラッチ等の物理的ダメージを与えることなく加工することが可能である点が挙げられる。しかし、減圧雰囲気中での加工となるため、実施の形態1、2の場合に比べ、生産性が低くなる点が難点である。
なお、上記の各実施の形態では、コンタクトプラグの上端が半球状に加工されるという説明をしたが、コンタクトプラグの上端の形状は、半球状に限定されることはなく、例えば上端面中央部分が平坦であってその周囲がコンタクトプラグの周面に対してなめらかに連続する凸曲面であってもよい。
また、本発明は円柱状、または角柱状のコンタクトプラグに限らず、トレンチ構造を有するコンタクトプラグにも、適用できる。
以上説明したように、本発明は、スタック型キャパシタを有する半導体装置等に有用である。
本発明の実施の形態1に係る半導体装置の製造工程を示す概略断面図である。 本発明の実施の形態2に係る半導体装置の製造工程を示す概略断面図である。 本発明の実施の形態3に係る半導体装置の製造工程を示す概略断面図である。 半導体装置の先行技術の概略断面図である。 半導体装置の先行技術の製造工程を示す概略断面図である。 本発明の実施の形態1に係る半導体装置の概略断面図である。
符号の説明
100 プラグ接合部
110 基板
120 ゲート
130 絶縁膜
140 コンタクトホール
150 タングステン
160 コンタクトプラグ
170 プラグリセス
180 上端が半球状化処理されたコンタクトプラグ
210 基板
220 ゲート
230 絶縁膜
240 コンタクトホール
250 タングステン
260 コンタクトプラグ
270 プラグリセス
280 上端が半球状化処理されたコンタクトプラグ
310 基板
320 ゲート
330 絶縁膜
340 コンタクトホール
350 タングステン
360 コンタクトプラグ
370 プラグリセス
380 コンタクトプラグが突出した絶縁膜
390 上端が半球状化処理されたコンタクトプラグ
400 鋭角的なプラグ接合部
410 基板
420 ゲート
430 絶縁膜
440 コンタクトホール
450 タングステン
460 コンタクトプラグ
470 プラグリセス
480 キャパシタ下部電極

Claims (5)

  1. 基板上に設けられコンタクトホールが形成された層間絶縁膜上に導電膜を形成する工程(a)と、
    前記工程(a)の後に、前記導電膜を化学機械研磨し、コンタクトプラグを形成する工程(b)と、
    前記工程(b)の後に、前記層間絶縁膜の一部を除去して前記層間絶縁膜表面に対してコンタクトプラグを上方に突出させ、かつ前記突出したコンタクトプラグの一部を除去して上端を凸曲面状に加工する工程(c)と、
    前記コンタクトプラグが形成された前記層間絶縁膜上にキャパシタ下部電極を形成する工程(d)とを含み、
    前記コンタクトプラグの凸曲面状の上端が、前記コンタクトプラグと接触するキャパシタ下部電極の内部に位置することを特徴とする半導体装置の製造方法。
  2. 前記工程(c)は、前記層間絶縁膜の研磨レートaに対する前記導電膜の研磨レートbの比“a/b”が3以上となる条件で行うことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記工程(c)は、
    前記層間絶縁膜のウェットエッチングレートcに対する前記導電膜のウェットエッチングレートdの比“c/d”が3以上となる条件で、前記層間絶縁膜の一部をウェットエッチング除去する工程(e)と、
    前記工程(e)の後に、前記層間絶縁膜のウェットエッチングレートeに対する前記導電膜のウェットエッチングレートfの比“e/f”が0.9以下となる条件で、前記突出したコンタクトプラグの一部を除去する工程(f)とを含むことを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記工程(c)は、
    前記層間絶縁膜の除去レートcに対する前記導電膜の除去レートdの比“c/d”が3以上となる条件で、前記層間絶縁膜の一部をウェットエッチング除去する工程(e)と、前記工程(e)の後に、前記層間絶縁膜表面に対して逆スパッタ処理を行い、前記突出したコンタクトプラグの一部を除去する工程(g)とを含むことを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記導電膜がタングステン、窒化チタン、チタン、ポリシリコンまたはアモルファスシリコンからなることを特徴とする請求項1〜4のうちいずれか1つに記載の半導体装置の製造方法。
JP2005268007A 2005-09-15 2005-09-15 半導体装置の製造方法 Expired - Fee Related JP4542488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005268007A JP4542488B2 (ja) 2005-09-15 2005-09-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005268007A JP4542488B2 (ja) 2005-09-15 2005-09-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007081195A JP2007081195A (ja) 2007-03-29
JP4542488B2 true JP4542488B2 (ja) 2010-09-15

Family

ID=37941160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005268007A Expired - Fee Related JP4542488B2 (ja) 2005-09-15 2005-09-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4542488B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525065B1 (en) 2015-10-13 2016-12-20 Samsung Electronics Co., Ltd. Semiconductor devices including a channel pad, and methods of manufacturing semiconductor devices including a channel pad

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101823853B1 (ko) * 2010-03-12 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102591915B1 (ko) * 2017-01-27 2023-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자, 반도체 장치, 및 반도체 장치의 제작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242411A (ja) * 1996-10-18 1998-09-11 Sony Corp 半導体メモリセルのキャパシタ構造及びその作製方法
JPH10294441A (ja) * 1997-04-22 1998-11-04 Mitsubishi Electric Corp 半導体記憶装置
JP2000349257A (ja) * 1999-06-07 2000-12-15 Nec Corp 薄膜キャパシタ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242411A (ja) * 1996-10-18 1998-09-11 Sony Corp 半導体メモリセルのキャパシタ構造及びその作製方法
JPH10294441A (ja) * 1997-04-22 1998-11-04 Mitsubishi Electric Corp 半導体記憶装置
JP2000349257A (ja) * 1999-06-07 2000-12-15 Nec Corp 薄膜キャパシタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525065B1 (en) 2015-10-13 2016-12-20 Samsung Electronics Co., Ltd. Semiconductor devices including a channel pad, and methods of manufacturing semiconductor devices including a channel pad

Also Published As

Publication number Publication date
JP2007081195A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
JP2005150747A (ja) 絶縁スペーサを有する電極を含む電子素子及びその形成方法
KR100343286B1 (ko) 웨이퍼 가장자리의 결함 요인 처리 방법
JP2007180493A (ja) 半導体装置の製造方法
JP2006013506A (ja) シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法
CN106158751B (zh) 动态随机存取存储装置的制造方法
JP2006041475A (ja) メモリ素子及びその製造方法
JP4542488B2 (ja) 半導体装置の製造方法
US20090258469A1 (en) Method of manufacturing semiconductor device
US6495471B2 (en) Etching process using a buffer layer
JP4685147B2 (ja) 半導体装置の製造方法
US20080124935A1 (en) Two-step process for manufacturing deep trench
US7741223B2 (en) Semiconductor device with bulb type recess gate and method for fabricating the same
TWI708320B (zh) 半導體結構及其形成方法
JP2006191053A (ja) 半導体メモリ装置の製造方法
JP2007173470A (ja) 半導体記憶装置の製造方法
JP2007142331A (ja) 半導体装置の製造方法
JP3816494B2 (ja) ドライエッチング方法および半導体装置の製造方法
JPH05267251A (ja) 半導体装置におけるコンタクトホールの形成方法
CN100420001C (zh) 一种改进深沟槽dram钨金属位线的cmp工艺窗的方法
JP2016035951A (ja) 半導体装置の製造方法
KR100861367B1 (ko) 반도체 메모리소자의 캐패시터 형성방법
CN108269806B (zh) 制作半导体元件的方法
US20100248456A1 (en) Method of manufacturing semiconductor device
TW202431945A (zh) 形成半導體結構之方法
CN116779566A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees