JP4542488B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4542488B2 JP4542488B2 JP2005268007A JP2005268007A JP4542488B2 JP 4542488 B2 JP4542488 B2 JP 4542488B2 JP 2005268007 A JP2005268007 A JP 2005268007A JP 2005268007 A JP2005268007 A JP 2005268007A JP 4542488 B2 JP4542488 B2 JP 4542488B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact plug
- interlayer insulating
- contact
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000005498 polishing Methods 0.000 claims description 65
- 239000003990 capacitor Substances 0.000 claims description 40
- 239000000126 substance Substances 0.000 claims description 40
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 35
- 229910052721 tungsten Inorganic materials 0.000 claims description 35
- 239000010937 tungsten Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 31
- 238000001039 wet etching Methods 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 17
- 230000001154 acute effect Effects 0.000 description 15
- 239000002002 slurry Substances 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000004570 mortar (masonry) Substances 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910021485 fumed silica Inorganic materials 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003002 pH adjusting agent Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
このような製造方法によって、基板と、この基板上に設けられた層間絶縁膜と、層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜上に形成されたキャパシタ下部電極とを備え、コンタクトプラグの上端が層間絶縁膜の表面より突出し、かつコンタクトプラグの上端形状が凸曲面状であり、コンタクトプラグの凸曲面状の上端がコンタクトプラグと接触するキャパシタ下部電極の内部に位置する半導体装置が製造される。
以下、本発明の実施の形態1に係る半導体装置の製造方法について、図1および図6を参照しながら説明する。
以下、本発明の実施の形態2に係る半導体装置の製造方法について、図2を参照しながら説明する。
(実施の形態3)
以下、本発明の実施の形態3に係る半導体装置の製造方法について、図3を参照しながら説明する。
110 基板
120 ゲート
130 絶縁膜
140 コンタクトホール
150 タングステン
160 コンタクトプラグ
170 プラグリセス
180 上端が半球状化処理されたコンタクトプラグ
210 基板
220 ゲート
230 絶縁膜
240 コンタクトホール
250 タングステン
260 コンタクトプラグ
270 プラグリセス
280 上端が半球状化処理されたコンタクトプラグ
310 基板
320 ゲート
330 絶縁膜
340 コンタクトホール
350 タングステン
360 コンタクトプラグ
370 プラグリセス
380 コンタクトプラグが突出した絶縁膜
390 上端が半球状化処理されたコンタクトプラグ
400 鋭角的なプラグ接合部
410 基板
420 ゲート
430 絶縁膜
440 コンタクトホール
450 タングステン
460 コンタクトプラグ
470 プラグリセス
480 キャパシタ下部電極
Claims (5)
- 基板上に設けられコンタクトホールが形成された層間絶縁膜上に導電膜を形成する工程(a)と、
前記工程(a)の後に、前記導電膜を化学機械研磨し、コンタクトプラグを形成する工程(b)と、
前記工程(b)の後に、前記層間絶縁膜の一部を除去して前記層間絶縁膜表面に対してコンタクトプラグを上方に突出させ、かつ前記突出したコンタクトプラグの一部を除去して上端を凸曲面状に加工する工程(c)と、
前記コンタクトプラグが形成された前記層間絶縁膜上にキャパシタ下部電極を形成する工程(d)とを含み、
前記コンタクトプラグの凸曲面状の上端が、前記コンタクトプラグと接触するキャパシタ下部電極の内部に位置することを特徴とする半導体装置の製造方法。 - 前記工程(c)は、前記層間絶縁膜の研磨レートaに対する前記導電膜の研磨レートbの比“a/b”が3以上となる条件で行うことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記工程(c)は、
前記層間絶縁膜のウェットエッチングレートcに対する前記導電膜のウェットエッチングレートdの比“c/d”が3以上となる条件で、前記層間絶縁膜の一部をウェットエッチング除去する工程(e)と、
前記工程(e)の後に、前記層間絶縁膜のウェットエッチングレートeに対する前記導電膜のウェットエッチングレートfの比“e/f”が0.9以下となる条件で、前記突出したコンタクトプラグの一部を除去する工程(f)とを含むことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記工程(c)は、
前記層間絶縁膜の除去レートcに対する前記導電膜の除去レートdの比“c/d”が3以上となる条件で、前記層間絶縁膜の一部をウェットエッチング除去する工程(e)と、前記工程(e)の後に、前記層間絶縁膜表面に対して逆スパッタ処理を行い、前記突出したコンタクトプラグの一部を除去する工程(g)とを含むことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記導電膜がタングステン、窒化チタン、チタン、ポリシリコンまたはアモルファスシリコンからなることを特徴とする請求項1〜4のうちいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005268007A JP4542488B2 (ja) | 2005-09-15 | 2005-09-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005268007A JP4542488B2 (ja) | 2005-09-15 | 2005-09-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007081195A JP2007081195A (ja) | 2007-03-29 |
JP4542488B2 true JP4542488B2 (ja) | 2010-09-15 |
Family
ID=37941160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005268007A Expired - Fee Related JP4542488B2 (ja) | 2005-09-15 | 2005-09-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4542488B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9525065B1 (en) | 2015-10-13 | 2016-12-20 | Samsung Electronics Co., Ltd. | Semiconductor devices including a channel pad, and methods of manufacturing semiconductor devices including a channel pad |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101823853B1 (ko) * | 2010-03-12 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR102591915B1 (ko) * | 2017-01-27 | 2023-10-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 용량 소자, 반도체 장치, 및 반도체 장치의 제작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242411A (ja) * | 1996-10-18 | 1998-09-11 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
JPH10294441A (ja) * | 1997-04-22 | 1998-11-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000349257A (ja) * | 1999-06-07 | 2000-12-15 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
-
2005
- 2005-09-15 JP JP2005268007A patent/JP4542488B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242411A (ja) * | 1996-10-18 | 1998-09-11 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
JPH10294441A (ja) * | 1997-04-22 | 1998-11-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000349257A (ja) * | 1999-06-07 | 2000-12-15 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9525065B1 (en) | 2015-10-13 | 2016-12-20 | Samsung Electronics Co., Ltd. | Semiconductor devices including a channel pad, and methods of manufacturing semiconductor devices including a channel pad |
Also Published As
Publication number | Publication date |
---|---|
JP2007081195A (ja) | 2007-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005150747A (ja) | 絶縁スペーサを有する電極を含む電子素子及びその形成方法 | |
KR100343286B1 (ko) | 웨이퍼 가장자리의 결함 요인 처리 방법 | |
JP2007180493A (ja) | 半導体装置の製造方法 | |
JP2006013506A (ja) | シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法 | |
CN106158751B (zh) | 动态随机存取存储装置的制造方法 | |
JP2006041475A (ja) | メモリ素子及びその製造方法 | |
JP4542488B2 (ja) | 半導体装置の製造方法 | |
US20090258469A1 (en) | Method of manufacturing semiconductor device | |
US6495471B2 (en) | Etching process using a buffer layer | |
JP4685147B2 (ja) | 半導体装置の製造方法 | |
US20080124935A1 (en) | Two-step process for manufacturing deep trench | |
US7741223B2 (en) | Semiconductor device with bulb type recess gate and method for fabricating the same | |
TWI708320B (zh) | 半導體結構及其形成方法 | |
JP2006191053A (ja) | 半導体メモリ装置の製造方法 | |
JP2007173470A (ja) | 半導体記憶装置の製造方法 | |
JP2007142331A (ja) | 半導体装置の製造方法 | |
JP3816494B2 (ja) | ドライエッチング方法および半導体装置の製造方法 | |
JPH05267251A (ja) | 半導体装置におけるコンタクトホールの形成方法 | |
CN100420001C (zh) | 一种改进深沟槽dram钨金属位线的cmp工艺窗的方法 | |
JP2016035951A (ja) | 半導体装置の製造方法 | |
KR100861367B1 (ko) | 반도체 메모리소자의 캐패시터 형성방법 | |
CN108269806B (zh) | 制作半导体元件的方法 | |
US20100248456A1 (en) | Method of manufacturing semiconductor device | |
TW202431945A (zh) | 形成半導體結構之方法 | |
CN116779566A (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |