JP2006310752A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2006310752A
JP2006310752A JP2005373977A JP2005373977A JP2006310752A JP 2006310752 A JP2006310752 A JP 2006310752A JP 2005373977 A JP2005373977 A JP 2005373977A JP 2005373977 A JP2005373977 A JP 2005373977A JP 2006310752 A JP2006310752 A JP 2006310752A
Authority
JP
Japan
Prior art keywords
etching
gas
barrier metal
metal film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005373977A
Other languages
English (en)
Other versions
JP5174321B2 (ja
Inventor
Hae-Jung Lee
海 ▲ジョン▼ 李
祥 ▲フン▼ ▲ジョ▼
Sang-Hoon Cho
Suk-Ki Kim
錫 基 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006310752A publication Critical patent/JP2006310752A/ja
Application granted granted Critical
Publication of JP5174321B2 publication Critical patent/JP5174321B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】接続層の形成が完了した下部構造物の上に形成される金属配線のステップカバレッジ特性を改善して信頼性を向上可能な半導体素子の製造方法を提供すること。
【解決手段】接触口（２３）に沿って層間絶縁膜（２２）上にＴｉＮバリア金属膜（４４）を形成するステップと、ＴｉＮバリア金属膜上にタングステン膜を形成するステップと、タングステン膜に対して過度エッチングを伴う第１エッチングを行い、接触口の内部に埋め込まれるタングステンプラグ（４５Ａ）を形成するステップと、露出したＴｉＮバリア金属膜に対して第２エッチングを行い、第１エッチング時に生成された接触口のトップ部の側壁の垂直プロファイルをスローププロファイル（４５Ｄ）に緩和させるステップと、全面にアルミニウム膜を形成するステップと、該アルミニウム膜を選択的にパターニングし、アルミニウム金属配線を形成するステップとを含む。
【選択図】図３

Description

本発明は、半導体製造技術に関し、特に、半導体素子の製造方法に関する。
半導体素子が超高集積化されることにより、製作するデザインルールが継続的に微細し、これにより高段差のサブハーフミクロン（Sub half micron）の大きさの接触口（コンタクトホール、ビアホールともいう）を再現性良く埋め込み、半導体素子の信頼性を確保することができる、大量生産に適合した接触口の埋め込み技術選択が要求されている。接触口を埋め込む技術は、層間絶縁膜や後続工程の多層配線工程全体に重要な影響を及ぼすためである。
近年では、比抵抗が非常に低く、コンタクト抵抗の側面から有利な接触口の埋め込み技術としてタングステンプラグ工程（W Plug process）が提案された。
図１Ａ〜図１Ｃは、従来の技術に係るタングステンプラグ工程を用いた半導体素子の金属配線形成方法の各工程を示す断面図である。
図１Ａに示されているように、ゲート電極またはビットラインのような段差物（図示せず）が形成されたシリコン基板１１上に層間絶縁膜１２を蒸着により形成（以下、単に「蒸着」と記す）し、平坦化する。
次いで、層間絶縁膜１２を選択的にパターニングし、段差物またはシリコン基板１１の表面（通常はソース／ドレイン）を開放させる金属配線コンタクトホール１３を形成した後、コンタクトホール１３のプロファイル（形状）に沿って、層間絶縁膜１２上にＴｉ及びＴｉＮ（またはＴｉＮのみ）からなるバリア金属膜１４を蒸着する。
次いで、バリア金属膜１４上に、コンタクトホール１３を満たすまでタングステン膜１５を蒸着する。
次に、図１Ｂに示されているように、ＩＣＰ（Inductively Coupled Plasma）型のプラズマエッチング装置においてフッ素系のプラズマを用いて、タングステン膜１５を全面ドライエッチングする。フッ素系プラズマには、例えばＳＦ６プラズマを用いる。
タングステン膜１５の全面ドライエッチングによって、コンタクトホール１３に埋め込まれたタングステンプラグ１５Ａを形成するが、タングステンプラグ１５Ａの完全な分離のために一定量以上の過度エッチング（Over etch）を必ず行う。すなわち、コンタクトホール１３の外部領域のタングステン膜１５を完全にエッチングし、コンタクトホール内部にだけタングステンプラグ１５Ａが残留するように過度エッチングを行う。このように過度エッチングを行うと、コンタクトホール１３に埋め込まれたタングステンプラグ１５Ａの上部で深さＤ程度のタングステン膜の損失部１５Ｂが発生することが避けられない。
このように過度エッチングを行う理由は、コンタクトホールの外部領域にタングステン膜の一部が残留し、残膜になると、後続のアルミニウムエッチングの際に、用いるＣｌ２プラズマのタングステン膜のエッチング速度が非常に低いため、アルミニウムエッチング後にもタングステン膜の一部が残留し、アルミニウム配線間の短絡を招くためである。
次に図１Ｃに示されているように、タングステンプラグ１５Ａを含む全面にＴｉ及びＴｉＮからなるライナー金属膜（Liner metal layer）１６を蒸着した後、ライナー金属膜１６上にアルミニウム膜１５を蒸着する。
後続の工程でアルミニウム膜１５をパターニングし、アルミニウム金属配線を形成する。
しかし、上述した従来の技術は、タングステンプラグ１５Ａを形成するためのタングステン膜の全面ドライエッチングの際、必ず行う過度エッチングにより発生するコンタクトホール上部でタングステン膜の損失部１５Ｂの発生を防止できず、後続のアルミニウム膜の蒸着時に、ステップカバレッジ不良を招いて、ボイド（Void）Ｖが発生する問題がある。すなわち、タングステン膜の損失部１５Ｂのプロファイルがコンタクトホールの上部の側壁で非常に険しい垂直のプロファイルを有するため、この垂直プロファイルによりアルミニウム膜のステップカバレッジ特性が劣化する。
このようなボイドＶは、後続の電気的なストレスによりアルミニウム金属配線のＥＭ（Electro Migration）現象を発生させ、アルミニウム金属配線及びタングステンプラグの不良を招く問題がある。
近年の半導体素子は、高速で動作する製品が多いため、電気的ストレスが加えられる程度及び頻度が多くなっており、信頼性不良を招く可能性が非常に高い。
上述したような問題点は、単にタングステンプラグ及びアルミニウム金属配線だけに発生するものではなく、半導体素子の製造工程のうち、コンタクトプラグを含む接続層を接触口（ビアホール、コンタクトホール）に埋め込み、その後に金属配線を形成する全ての工程で発生しているのが実情である。
本発明は、上述した従来の技術の問題を解決するためになされたものであって、その目的は、コンタクトプラグのような接続層工程が完了した下部構造物上部に形成される金属配線のステップカバレッジ特性を改善して、素子の信頼性を向上させることができる半導体素子の製造方法を提供することにある。
上記の目的を達成するために、本発明の第１の半導体素子の製造方法は、基板上に接触口を有する層間絶縁膜を形成するステップと、前記接触口の形状に沿って前記層間絶縁膜上にバリア金属膜を形成するステップと、該バリア金属膜上に前記接触口の内部を満たすまで第１導電膜を形成するステップと、該第１導電膜に対して、少なくとも過度エッチングを伴う第１エッチングを行い、前記接触口の内部に埋め込まれる接続層を形成するステップと、前記第１エッチングの後、露出された前記バリア金属膜に対して第２エッチングを行って前記第１エッチング時に生成された前記接触口のトップ部の側壁の垂直プロファイルをスローププロファイルに緩和させるステップと、前記第２エッチングが行われたバリア金属膜を含む全面に第２導電膜を形成するステップと、該第２導電膜を選択的にパターニングし、金属配線を形成するステップとを含むことを特徴としている。第１エッチング及び第２エッチングは、ＩＣＰをプラズマソースとして用いるプラズマエッチング装置において全面ドライエッチングで行われることを特徴とする。
また、本発明の第２の半導体素子の製造方法は、基板上に接触口を有する層間絶縁膜を形成するステップと、前記接触口の形状に沿って、前記層間絶縁膜上にＴｉＮバリア金属膜を形成するステップと、該ＴｉＮバリア金属膜上に前記接触口の内部を満たすまでタングステン膜を形成するステップと、該タングステン膜に対して少なくとも過度エッチングを伴う第１エッチングを行い、前記接触口の内部に埋め込まれるタングステンプラグを形成するステップと、前記第１エッチングの後、露出されたＴｉＮバリア金属膜に対して第２エッチングを行い、前記第１エッチング時に生成された前記接触口のトップ部の側壁の垂直プロファイルをスローププロファイルに緩和させるステップと、前記第２エッチングが行われたＴｉＮバリア金属膜を含む全面にアルミニウム膜を形成するステップと、該アルミニウム膜を選択的にパターニングし、アルミニウム金属配線を形成するステップとを含むことを特徴としている。前記第２エッチングは、ＩＣＰをソースとして用いるプラズマエッチング装置から全面ドライエッチングで行うことができる。また、前記第２エッチングは、前記ＴｉＮバリア金属膜を物理化学的エッチングするガス（三塩化ホウ素ガス）を主エッチングガスとして用い、少なくとも１５０Ｗ以上（望ましくは１５０Ｗ〜３００Ｗ）のバイアスパワーを用いて行ってもよい。また、前記第２エッチングは、前記ＴｉＮバリア金属膜を物理化学的エッチングするガス（三塩化ホウ素ガス）を主エッチングガスとして用い、該主エッチングガスに前記バリア金属膜を化学的エッチングするガス（塩素ガス）を添加し、少なくとも１５０Ｗ以上（望ましくは１５０Ｗ〜３００Ｗ）のバイアスパワーを用いて行ってもよい。また、前記第２エッチングは、前記ＴｉＮバリア金属膜を物理的エッチングするガス（アルゴンガス）を主エッチングガスとして用い、少なくとも１５０Ｗ以上（１５０Ｗ〜３００Ｗ）のバイアスパワーを用いて行ってもよい。また、前記第２エッチングは、前記ＴｉＮバリア金属膜を物理的エッチングするガス（アルゴンガス）を主エッチングガスとして用い、該主エッチングガスに前記バリア金属膜を化学的エッチングするガス（塩素ガス）を添加し、少なくとも１５０Ｗ以上（１５０Ｗ〜３００Ｗ）のバイアスパワーを用いて行ってもよい。
本発明は、金属配線が蒸着される前に接続層上部に形成された欠損空間のエッジをスローププロファイルに緩和させることによって、金属配線のステップカバレッジ特性を向上させ、半導体素子の信頼性を向上させることができる。
以下、本発明のもっとも好ましい実施の形態を添付する図面を参照して説明する。
図２Ａ〜図２Ｅは、本発明の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。
図２Ａに示されているように、ゲート電極、ビットラインなどの段差物（図示せず）が形成されたシリコン基板２１上に層間絶縁膜２２を蒸着した後、層間絶縁膜２２をフォトマスク及びドライエッチング工程によってエッチングし、段差物またはシリコン基板２１の表面（通常はソース／ドレイン）を開放させる接触口２３を形成する。ここで、接触口２３は、コンタクトホールまたはビアホールであって、コンタクトホールは、通常はシリコン基板と金属配線との間、ビットラインとシリコン基板との間、シリコン基板とストレージノードとの間の接続のためのものであり、ビアホールは、金属配線間の接続のための接続層（「ビア」ともいう）が埋め込まれた構造をしている。
次に、接触口２３の底に形成された自然酸化膜や接触口２３の底に残留するエッチング残留物を除去するために、洗浄を行う。この洗浄は、硫酸Ｈ２ＳＯ４に５分間浸漬（Dip）させた後、再び２００：１に稀釈されたフッ酸ＨＦ溶液に９０秒間浸漬させる方法で行う。
次に、図２Ｂに示されているように、接触口２３のプロファイルに沿って、層間絶縁膜２２上にバリア金属膜２４を形成する。このバリア金属膜２４は、Ｔｉ及びＴｉＮ、またはＴｉＮで形成され、その厚さは、１００Å〜２００Åの厚さである。
次いで、バリア金属膜２４上に接触口２３の内部を完全に満たすまで第１導電膜２５を蒸着する。ここで、第１導電膜２５は、後続するエッチングによって接触口２３に埋め込まれた接続層となる膜であり、タングステン膜で形成される。
次に、図２Ｃに示されているように、第１導電膜２５をエッチングし、接触口２３内部に埋め込まれた接続層２５Ａを形成する。接続層２５Ａは、使用目的によって通常、コンタクト、コンタクトプラグ、プラグ、ビアと称されるものである。
この時、第１導電膜２５のエッチングには、接触口２３の外部領域、すなわち、接触口２３の外側の層間絶縁膜２２上に形成されたバリア金属膜２４上の第１導電膜２５を完全にエッチングによって除去し、接触口２３の内部にだけ接続層２５Ａが埋め込まれた状態にするために、全面ドライエッチング（Blanket dry etch）を用いる。
以下、第１導電膜２５の全面ドライエッチングを「第１全面ドライエッチング」と略称する。
例えば、第１全面ドライエッチング時、第１導電膜２５がタングステン膜である場合には、ＩＣＰ（Inductively Coupled Plasma）をプラズマソースとして用いるプラズマエッチング装置においてフッ素系（Fluorine base）プラズマを用いてタングステン膜を全面ドライエッチングする。ここで、フッ素系プラズマは、ＳＦ６ガスを用いたプラズマであり、ＳＦ６ガスは、タングステン膜を容易にエッチングできるガスである。
上述したように、第１導電膜２５に対する第１全面ドライエッチングによって接触口２３の内部に埋め込まれた接続層２５Ａを形成するが、第１全面ドライエッチングは、隣り合う接続層２５Ａの間を完全に分離するために、少なくとも一定量以上の過度エッチング（Over etch）を必ず伴う。すなわち、接触口２３の外部領域の第１導電膜２５を完全にエッチングし、接触口２３の内部にだけ接続層２５Ａが残留するように過度エッチングを必ず行う。
上述したように、少なくとも過度エッチングを伴う第１全面ドライエッチングを行うと、接触口２３に埋め込まれた接続層２５Ａの上部で、第１導電膜２５が除去されて形成された空間２５Ｂが発生することが避けられない。この第１導電膜２５が欠損して形成された空間２５Ｂを、以下「第１導電膜欠損空間２５Ｂ」と略称する。第１導電膜欠損空間２５Ｂは、接触口２３のトップ部の側壁（Top region sidewall）が略９０度の角度を成す垂直プロファイル（Vertical profile）２５Ｃを有する。
このように、第１全面ドライエッチング時、過度エッチングを行う理由は、接触口２３の外部領域で第１導電膜２５が残留し、残膜を形成すると、後続の金属配線のための第２導電膜のエッチング後にも依然として第１導電膜２５の残膜が残留するようになり、金属配線間の短絡を招くためである。このような理由によって第１全面ドライエッチングでは、必須的に過度エッチングを伴う。
例えば、第１導電膜２５がタングステン膜であり、金属配線用の第２導電膜がアルミニウム膜であり、アルミニウム膜のエッチングをＣｌ２プラズマで行うと、後続のアルミニウム膜をエッチングする時に用いるＣｌ２プラズマのタングステン膜に対するエッチング速度が非常に低いため、アルミニウムのエッチング後に依然としてタングステン膜が残留してアルミニウム配線間の短絡を招く。
上述したように、第１導電膜２５を過度エッチングし、接続層２５Ａを形成した後に、垂直プロファイルの第１導電膜欠損空間２５Ｂが発生した状態で、そのまま金属配線膜として用いられる第２導電膜を蒸着すると、ステップカバレッジ不良でボイドが発生するようになる。
第２導電膜のステップカバレッジ不良を防止するために、本発明では第１導電膜欠損空間２５Ｂのエッジ、すなわち、接触口２３のトップ部の側壁のプロファイルを垂直プロファイル２５Ｃからスローププロファイル２５Ｄ（図２Ｄ参照）に緩和させようとする。
第１導電膜欠損空間２５Ｂのエッジをスローププロファイル２５Ｄに緩和させるために、本発明では、接続層２５Ａを形成する第１全面ドライエッチングを行った後、図２Ｄに示されているように、同じプラズマエッチング装置のチャンバー内において、即ちインシチュ（in situ）で、または別のプラズマソースを用いるプラズマエッチング装置において、即ちエクスシチュ（ex situ）で、追加して全面ドライエッチングを行う。以下、第１導電膜欠損空間２５Ｂのエッジをスローププロファイル２５Ｄに緩和させるために行う追加の全面ドライエッチングを「第２全面ドライエッチング」と略称する。
第２全面ドライエッチングを行った結果を説明すると、バリア金属膜２４がエッチングされ、第１導電膜欠損空間２５Ｂのエッジがスローププロファイル２５Ｄとなる。ここで、スローププロファイル２５Ｄを具現するための第２全面ドライエッチングには、いろいろなレシピーが適用可能である。
なお、第２全面ドライエッチングの多様な実施の形態は、図３〜図６を参照して後述する。
上述したように、スローププロファイル２５Ｄに緩和させる第２全面ドライエッチングを行った後に、図２Ｅに示されているように、スローププロファイル２５Ｄを有する第１導電膜欠損空間２５Ｂを含む全面にＴｉ及びＴｉＮからなるライナー金属膜（Liner metal layer）２６を蒸着した後、ライナー金属膜２６上に第２導電膜２７を蒸着する。この時、第２導電膜２７が蒸着される前の下部構造がスローププロファイル２５Ｄを有するため、第２導電膜２７は、ステップカバレッジ特性が向上し、ボイドを生じること無く蒸着される。
後続の工程で、第２導電膜２７をパターニングし、金属配線を形成する。ここで、金属配線を形成する元となる第２導電膜２７は、アルミニウムであり、アルミニウム膜のエッチングは、Ｃｌ２プラズマで行う。
以下、図３〜図６に示されているように、本発明の実施の形態における第２全面ドライエッチングの様々な実施方法を説明する。なお、図３〜図６において、バリア金属膜は、ＴｉＮで形成した「ＴｉＮバリア金属膜４４」であり、第１導電膜は、タングステンで形成した「タングステン膜４５」であると仮定し、接続層は、タングステンで形成した「タングステンプラグ４５Ａ」、第１導電膜欠損空間は、「タングステンプラグ欠損空間４５Ｂ」であると仮定する。その他の部分の符号は、図２Ｄと同じ符号を用いる。
そして、第１全面ドライエッチングと第２全面ドライエッチングとは、ＩＣＰをプラズマソースとして用いるＩＣＰ型プラズマエッチング装置のチャンバーにおいてインシチュで行うと仮定する。一方、第１全面ドライエッチングと第２全面ドライエッチングとは、別のプラズマソースを用いるプラズマエッチング装置においてエクスシチュで行うことができる。
図３は、本発明の実施の形態における第２全面ドライエッチングの第１の方法を示す断面図である。
図３に示されているように、第１導電膜であるタングステン膜４５の第１全面ドライエッチングによってタングステンプラグ４５Ａを形成した後、タングステンプラグ欠損空間４５Ｂのエッジを垂直プロファイルからスローププロファイル４５Ｄに緩和させるために、ＴｉＮバリア金属膜４４に対する第２全面ドライエッチングを行う。
ここで、第１全面ドライエッチングと第２全面ドライエッチングとは、上述したように、ＩＣＰ（Inductively Coupled Plasma）をプラズマソースとして用いるプラズマエッチング装置で行い、第１全面ドライエッチングは、フッ素系ガスを主エッチングガスとして用いてタングステン膜を全面ドライエッチングする。例えば、第１全面ドライエッチングは、ＳＦ６、ＣＦ４またはＮＦ３ガスを主エッチングガスとして用い、ＣＦ４を用いる場合には、酸素ガスを添加して行う。
第１全面ドライエッチング後に行う第２全面ドライエッチングは、ＩＣＰをプラズマソースとして用いるプラズマエッチング装置で行い、主エッチングガスとして三塩化ホウ素ＢＣｌ３ガスを用いて、バイアスパワーを少なくとも１５０Ｗ以上（望ましくは１５０Ｗ〜３００Ｗ）の高いパワーを印加して行う。この時、三塩化ホウ素ＢＣｌ３ガスの流量は、５０ｓｃｃｍ〜５００ｓｃｃｍに設定する。
このような条件の第２全面ドライエッチングを行うと、第２全面ドライエッチングの雰囲気にＴｉＮバリア金属膜４４とタングステンプラグ４５Ａとが露出され、第２全面ドライエッチング用の三塩化ホウ素ＢＣｌ３ガスによりＴｉＮバリア金属膜４４のエッチングが行われ、コンタクトホールの外部領域のＴｉＮバリア金属膜４４が除去される。
そして、ＴｉＮバリア金属膜４４のエッチングは、接触口２３の外部領域はもちろん、接触口２３の内部のトップ部の側壁でも行われ、タングステンプラグの欠損空間４５Ｂの垂直プロファイルを提供している接触口２３のトップ部の側壁であるＴｉＮバリア金属膜４４は、三塩化ホウ素ＢＣｌ３ガスの固有エッチング特性及び高いバイアスパワーを印加することによるスパッタリング効果が同時に具現されることによって浸食（erosion）され、スローププロファイル４５Ｄを有するようにエッチングされる。
このように、三塩化ホウ素ＢＣｌ３ガスと高いバイアスパワーとを用いて、第２全面ドライエッチングを行う場合に、ＴｉＮバリア金属膜４４がエッチングされる原理は、下記の通りである。
ＴｉＮは、化学的エッチング特性を有する塩素Ｃｌ２ガスによりエッチングされるという特性があり、第２全面ドライエッチングの際、主エッチングガスとして塩素成分Ｃｌを含む三塩化ホウ素ＢＣｌ３ガスを用いるため、ＴｉＮバリア金属膜４４がエッチングされるのである。
ＴｉＮバリア金属膜４４が三塩化ホウ素ＢＣｌ３ガスによりエッチングされるメカニズムを詳細に説明すると、三塩化ホウ素ＢＣｌ３ガスの中の塩素成分Ｃｌにより化学的エッチングが進行し、同時に三塩化ホウ素ＢＣｌ３の中のホウ素成分Ｂにより物理的エッチングが進行する。参考に、ホウ素Ｂは、エッチングガスとして用いる場合、主に物理的エッチング特性を示すことが知られている。
参考に、プラズマエッチング装置を用いた全面ドライエッチングは、物理的エッチング、化学的エッチング、及び物理化学的エッチングに分類できる。
物理的エッチングは、Ａｒ、Ｈｅ、Ｘｅなどのように、不活性ガスを用い、プラズマを発生させ、そのプラズマ内の陽イオンをウェーハに垂直に入射させ、被エッチング層を純粋に物理的にエッチングする方法であり、化学的エッチングは、被エッチング層とプラズマ状態で化学的に反応がよく起きるガスを選択し、プラズマを発生させ、そのプラズマ内の活性化された中性のラジカルを用いて、純粋に化学的にエッチングする方法であり、物理化学的エッチングは、プラズマ内の陽イオンをウェーハに入射させ、イオンの強力な衝突エネルギーを用いると同時に被エッチング層と化学反応がよく起きるラジカルとを用いることによって、エッチング速度を１桁、例えば、１Å／１秒程度増大させることができるようにシナジー効果を生じさせる方法である。
上述したような原理により、第２全面ドライエッチングの第１の方法は、三塩化ホウ素ＢＣｌ３ガスを主エッチングガスにし、ＴｉＮバリア金属膜４４を物理化学的エッチングでエッチングすることによって、スローププロファイル４５Ｄを得ることができる。
以下、ＴｉＮバリア金属膜４４に対する第２全面ドライエッチングを詳細に説明する。
三塩化ホウ素ＢＣｌ３ガスを主エッチングガスとして用いると、ＴｉＮバリア金属膜４４に対して、物理化学的エッチングが行われる。すなわち、三塩化ホウ素ＢＣl３ガスの塩素成分Ｃｌは、ＴｉＮバリア金属膜４４の化学的エッチングを進行させ、三塩化ホウ素ＢＣｌ３ガスのホウ素成分Ｂは、ＴｉＮバリア金属膜４４の物理的エッチングを進行させる。
仮に、ＴｉＮバリア金属膜４４を第２全面ドライエッチングする場合、ホウ素成分Ｂだけを用いた物理的エッチングだけを用いると、接触口２３の外部領域のＴｉＮバリア金属膜４４は、完全に除去できるが、接触口２３のトップ部の側壁では、ＴｉＮバリア金属膜４４のエッチングが行われないため、スローププロファイルを得ることができない。
そして、塩素成分Ｃｌを用いた化学的エッチングだけを用いると、化学的エッチングは、方向性がない等方性エッチングであるため、接触口２３のトップ部の側壁でスローププロファイル４５Ｄを得ることはできるが、接触口２３の外部領域では、ＴｉＮバリア金属膜４４がエッチングされずに残留する、ＴｉＮの残膜が形成される問題を招く。
したがって、第２全面ドライエッチングの第１の方法は、接触口２３のトップ部の側壁でスローププロファイル４５Ｄを得、且つ接触口の外部領域のＴｉＮを残留させずに除去するために、接触口２３の外部領域のＴｉＮバリア金属膜４４は、物理的エッチング及び化学的エッチングが同時に行われるようにし、速い速度でエッチングする反面、接触口２３のトップ部の側壁では、ＴｉＮバリア金属膜４４の化学的エッチングが進行し、スローププロファイル４５Ｄを形成するように、三塩化ホウ素ガスを用いる。すなわち、三塩化ホウ素ガスを用いると、物理化学的エッチングを行うことができる。
そして、第２全面ドライエッチングの第１の方法は、三塩化ホウ素ＢＣｌ３ガス以外にバイアスパワーを少なくとも１５０Ｗ以上（望ましくは１５０Ｗ〜３００Ｗ）の高いパワーを用いるが、このように高いバイアスパワーを用いるとスパッタリング効果が増大し、コンタクトホールのトップ部の側壁で形成されるスローププロファイル４５Ｄをさらに容易に生成することができる。
一方、三塩化ホウ素ＢＣｌ３を主エッチングガスとして用いる第２全面ドライエッチングの際、ＴｉＮバリア金属膜４４以外に層間絶縁膜２２とタングステンプラグ４５Ａも露出されるが、酸化膜物質である層間絶縁膜２２とタングステン物質であるタングステンプラグ４５Ａとは、三塩化ホウ素ＢＣｌ３ガスを用いたエッチングの際、選択比を有してエッチングされない。これにより、層間絶縁膜２２とタングステンプラグ４５Ａとのエッチングによる損傷なしにスローププロファイル４５Ｄを得ることができる。
この時、高いバイアスパワーを用いることによるスパッタリング効果によって、接触口２３のトップ部の側壁でＴｉＮバリア金属膜４４がエッチングされた後に、露出された層間絶縁膜２２の隅がエッチングされることもあり得、これにより、スローププロファイル４５Ｄの尖点を丸く（図２ＤのＲ参照）形成することができる。このようにスローププロファイル４５Ｄの尖点を丸く形成すると、後続の金属配線のための第２導電膜のステップカバレッジ特性がさらに向上する。
図４は、本発明の実施の形態における第２全面ドライエッチングの第２の方法を示す断面図である。
図４に示されているように、第１全面ドライエッチングによってタングステンプラグ４５Ａを形成した後に、タングステンプラグの欠損空間４５Ｂのエッジを垂直プロファイルからスローププロファイル４５Ｄに緩和させるために、ＴｉＮバリア金属膜４４に対する第２全面ドライエッチングを行う。
ここで、第１全面ドライエッチングと第２全面ドライエッチングとは、上述したように、ＩＣＰ（Inductively Coupled Plasma）をプラズマソースとして用いるプラズマエッチング装置で行い、第１全面ドライエッチング工程は、フッ素系（Fluorine base）ガスを主エッチングガスとして用いてタングステン膜を全面ドライエッチングする。例えば、第１全面ドライエッチングは、ＳＦ６、ＣＦ４またはＮＦ３ガスを主エッチングガスとして用い、ＣＦ４を用いる場合には、酸素ガスを添加して行う。
第２全面ドライエッチングの第２の方法は、ＩＣＰをプラズマソースとして用いるプラズマエッチング装置で行い、主エッチングガスとして三塩化ホウ素ＢＣｌ３ガスを用い、主エッチングガスに化学的エッチングの効率を上げるために塩素Ｃｌ２ガスを添加し、バイアスパワーを少なくとも１５０Ｗ以上（望ましくは１５０Ｗ〜３００Ｗ）の高いパワーを印加して行う。この時、三塩化ホウ素ＢＣｌ３ガスの流量は、５０ｓｃｃｍ〜５００ｓｃｃｍ、塩素ガスの流量は、５ｓｃｃｍ〜５０ｓｃｃｍに設定する。このように、三塩化ホウ素ＢＣｌ３ガスに比べて、塩素Ｃｌ２ガスを１／１０程度の流量で添加する理由は、多過ぎる量の塩素ガスを添加すると、化学的エッチングが過度に進行し、スローププロファイル４５Ｄの深さが非常に深くなるので、接触口２３のトップ部の側壁で過度なエッチングを発生させるために、１／１０程度の流量で添加する。
このような条件で第２全面ドライエッチングを行うと、第２全面ドライエッチングの雰囲気にＴｉＮバリア金属膜４４とタングステンプラグ４５Ａとが露出され、三塩化ホウ素ＢＣｌ３と塩素Ｃｌ２ガスとによって、ＴｉＮバリア金属膜４４のエッチングが行われ、接触口の外部領域のＴｉＮバリア金属膜４４が除去される。
そして、ＴｉＮバリア金属膜４４のエッチングは、接触口の外部領域はもちろん、接触口２３のトップ部の側壁でも行われるが、タングステンプラグ欠損空間４５Ｂの垂直プロファイルを提供している接触口２３のトップ部の側壁であるＴｉＮバリア金属膜４４は、三塩化ホウ素ＢＣｌ３及び塩素ガスの固有エッチング特性及び高いバイアスパワーを印加することによるスパッタリング効果が同時に具現されることによって、浸食（erosion）され、スローププロファイル４５Ｄを有するようにエッチングされる。
このように、三塩化ホウ素ＢＣｌ３ガスと塩素Ｃｌ２ガスとの混合ガスを用い、高いバイアスパワーを用いて第２全面ドライエッチングを行う場合に、ＴｉＮバリア金属膜４４がエッチングされる原理は、下記の通りである。
ＴｉＮバリア金属膜４４は、化学的エッチング特性を有する塩素Ｃｌ２ガスによりエッチングされる特性があるが、第２全面ドライエッチング時、主エッチングガスとして塩素成分Ｃｌを含む三塩化ホウ素ＢＣｌ３ガスを用いるため、ＴｉＮバリア金属膜４４がエッチングされるのである。ここに、塩素ガスをより添加することによってＴｉＮバリア金属膜４４のエッチングがさらに速く行われる。
ＴｉＮバリア金属膜４４が三塩化ホウ素ＢＣｌ３ガスと塩素ガスによりエッチングされるメカニズムを詳細に説明すると、三塩化ホウ素ＢＣｌ３ガスの中の塩素成分Ｃｌにより、化学的エッチングが進行しながら、同時に三塩化ホウ素ＢＣｌ３の中のホウ素成分Ｂにより物理的エッチングが進行する。参考に、ホウ素Ｂは、エッチングガスとして用いる場合、主に物理的エッチング特性を示すことが知られている。
上述したプラズマエッチング装置を用いた全面ドライエッチングの原理によって、第２全面ドライエッチングの第２の方法は、三塩化ホウ素ＢＣｌ３ガスを主エッチングガスにし、主エッチングガスに塩素ガスを添加することによって、ＴｉＮバリア金属膜４４を物理化学的エッチングでエッチングし、スローププロファイル４５Ｄを得ることができる。
以下、ＴｉＮバリア金属膜４４に対する全面ドライエッチングの第２の方法を詳細に説明する。
三塩化ホウ素ＢＣｌ３ガスを主エッチングガスとして用いると、ＴｉＮバリア金属膜４４は、物理化学的エッチングされる。すなわち、三塩化ホウ素ＢＣｌ３ガスの塩素成分Ｃｌは、ＴｉＮバリア金属膜４４の化学的エッチングを進行させ、三塩化ホウ素ＢＣｌ３ガスのホウ素成分Ｂは、ＴｉＮバリア金属膜４４の物理的エッチングを進行させる。この三塩化ホウ素ＢＣｌ３ガスに塩素Ｃｌ２ガスを１／１０程度添加すると、ＴｉＮバリア金属膜４４の化学的エッチングが相対的にさらに速く発生する。
仮に、ＴｉＮバリア金属膜４４を全面ドライエッチングする場合、ホウ素成分Ｂだけを用いた物理的エッチングだけを用いると、接触口２３の外部領域のＴｉＮバリア金属膜４４を、完全に除去できるが、接触口２３のトップ部の側壁では、ＴｉＮバリア金属膜４４のエッチングがされないため、スローププロファイルを得ることができない。
そして、塩素成分Ｃｌだけを用いた化学的エッチングだけを用いると、化学的エッチングは、方向性がない等方性エッチングであるため、接触口２３のトップ部の側壁でスローププロファイル４５Ｄを得ることができるが、接触口の外部領域では、ＴｉＮバリア金属膜４４がエッチングされずに残留する、ＴｉＮ残膜が形成される問題を招く。
したがって、第２全面ドライエッチングの第２の方法は、接触口２３のトップ部の側壁でスローププロファイル４５Ｄを得ながら接触口の外部領域のＴｉＮバリア金属膜４４を残留させずに、接触口２３の外部領域のＴｉＮバリア金属膜４４は、物理的エッチング及び化学的エッチングが同時に行われるようにし、速い速度でエッチングする反面、接触口２３のトップ部の側壁では、ＴｉＮバリア金属膜４４の化学的エッチングが発生し、スローププロファイル４５Ｄを形成するように三塩化ホウ素ガスを主エッチングガスとして用い、この主エッチングガスに塩素ガスを添加する。すなわち、三塩化ホウ素ガスを用いて物理化学的エッチングを行い、塩素ガスを添加して化学的エッチングをさらに速く進行させることによって、エッチング時間を短縮させ、第２全面ドライエッチングの雰囲気に下部構造が長く露出されることを防止できる。
そして、第２全面ドライエッチングの第２の方法は、三塩化ホウ素ＢＣｌ３ガスと塩素ガス以外にバイアスパワーを少なくとも１５０Ｗ以上（１５０Ｗ〜３００Ｗ）の高いパワーを用いるが、このように高いバイアスパワーを用いると、スパッタリング効果が増大して接触口２３のトップ部の側壁で形成されるスローププロファイル４５Ｄをさらに容易に生成することができる。
一方、三塩化ホウ素ＢＣｌ３と塩素ガスとをエッチングガスとして用いる第２全面ドライエッチングの際、ＴｉＮバリア金属膜４４以外に層間絶縁膜２２及びタングステンプラグ４５Ａも露出されるが、酸化膜物質である層間絶縁膜２２とタングステン物質であるタングステンプラグ４５Ａとは、三塩化ホウ素ＢＣｌ３ガス及び塩素ガスを用いたエッチングの際、選択比を有してエッチングされない。これにより、層間絶縁膜２２とタングステンプラグ４５Ａとをエッチングによって損傷すること無く、スローププロファイル４５Ｄを得ることができる。
この時、高いバイアスパワーを用いることによるスパッタリング効果によって、接触口２３のトップ部の側壁でＴｉＮバリア金属膜４４がエッチングされた後に露出される層間絶縁膜２２の隅がエッチングされることもでき、これにより、スローププロファイル４５Ｄを容易に生成できることはもちろん、スローププロファイル４５Ｄの尖点を丸く形成することができる。このようにスローププロファイル４５Ｄの尖点を丸く形成すると、後続の金属配線用の第２導電膜のステップカバレッジ特性がさらに向上する。
図５は、本発明の実施の形態における第２全面ドライエッチングの第３の方法を示す断面図である。
図５に示されているように、第１全面ドライエッチングによってタングステンプラグ４５Ａを形成した後、タングステンプラグの欠損空間４５Ｂのエッジを垂直プロファイルからスローププロファイル４５Ｄに緩和させるために、ＴｉＮバリア金属膜４４に対する第２全面ドライエッチングを行う。
ここで、第１全面ドライエッチングと第２全面ドライエッチングとは、上述したように、ＩＣＰ（Inductively Coupled Plasma）をプラズマソースとして用いるプラズマエッチング装置で行い、第１全面ドライエッチング工程は、フッ素系（Fluorine base）ガスを主エッチングガスとして用いてタングステン膜を全面ドライエッチングする。例えば、第１全面ドライエッチングは、ＳＦ６、ＣＦ４またはＮＦ３ガスを主エッチングガスとして用い、ＣＦ４を用いる場合には、酸素ガスを添加して行う。
第２全面ドライエッチングの第３の方法は、ＩＣＰをプラズマソースとして用いるプラズマエッチング装置で行い、主エッチングガスとしてアルゴン（Ａｒ）ガスを用いて、バイアスパワーを少なくとも１５０Ｗ以上（望ましくは１５０Ｗ〜３００Ｗ）の高いパワーで印加して行う。この時、アルゴンガスの流量は、１００ｓｃｃｍ〜１０００ｓｃｃｍに設定する。
このような条件で第２全面ドライエッチングを行うと、第２全面ドライエッチングの雰囲気にＴｉＮバリア金属膜４４とタングステンプラグ４５Ａとが露出され、第２全面ドライエッチング用のアルゴンガスによってＴｉＮバリア金属膜４４のエッチングが行われ、接触口２３の外部領域のＴｉＮバリア金属膜４４が除去される。
そして、ＴｉＮバリア金属膜４４のエッチングは、接触口の外部領域はもちろん、接触口２３のトップ部の側壁でも行われるが、タングステンプラグ欠損空間４５Ｂの垂直プロファイルを提供している接触口のトップ部の側壁であるＴｉＮバリア金属膜４４は、アルゴンガスの固有エッチング特性（スパッタリングエッチング）及び高いバイアスパワーを印加することによるスパッタリング効果が同時に具現されることによって、浸食されて、スローププロファイル４５Ｄを有するようにエッチングされる。
このように、アルゴンガスと高いバイアスパワーとを用いて、第２全面ドライエッチングを行う場合、ＴｉＮバリア金属膜４４がエッチングされる原理は、下記の通りである。
通常、アルゴンガスは、プラズマエッチング時には、スパッタリングエッチングを行うために使用されることが知られており、このようなアルゴンガスを用いて、ＴｉＮバリア金属膜４４をスパッタリングエッチングする。すなわち、物理的エッチングが主に起きる。
上述したような原理によって、第２全面ドライエッチングの第３の方法は、アルゴンガスを主エッチングガスにし、ＴｉＮバリア金属膜４４を物理的エッチングすることによってスローププロファイル４５Ｄを得ることができる。
そして、第２全面ドライエッチングの第３の方法は、アルゴンガス以外にバイアスパワーを少なくとも１５０Ｗ以上（望ましくは１５０Ｗ〜３００Ｗ）の高いパワーを用いるが、このように高いバイアスパワーを用いると、スパッタリング効果が増大して接触口２３のトップ部の側壁で形成されるスローププロファイル４５Ｄをさらに容易に生成することができる。これにより、第２全面ドライエッチングの第３の方法は、非常に強化された物理的エッチングを用いると見ることができる。すなわち、アルゴンガス固有のスパッタリングエッチング特性と高いバイアスを用いることによりスパッタリング効果が結合し、非常に強化された物理的エッチング特性を表す。
このような非常に強化された物理的エッチングで行うことによって、スローププロファイル４５Ｄを得ることができる。参考に、単純にアルゴンガスだけを用いた物理的エッチングを行えば、接触口２３のトップ部の側壁では、ＴｉＮバリア金属膜４４のエッチングが行われず、スローププロファイルが得られないという短所がある。すなわち、物理的エッチングだけでは、スローププロファイルを得ることができない。
即ち、第２全面ドライエッチングの第３の方法は、アルゴンガスを主エッチングガスとして用いて物理的エッチングを行い、このとき高いバイアスパワーを用いて接触口２３のトップ部の側壁でスローププロファイル４５Ｄを得、且つ接触口の外部領域のＴｉＮバリア金属膜４４を残留させること無く、除去できる。
一方、アルゴンガスを主エッチングガスとして用いる第２全面ドライエッチングの際、ＴｉＮバリア金属膜４４以外に層間絶縁膜２２及びタングステンプラグ４５Ａも露出されるが、酸化膜物質である層間絶縁膜２２とタングステン物質であるタングステンプラグ４５Ａとは、アルゴンガスを用いたエッチングの際、選択比を有しておりエッチングされない。これにより、層間絶縁膜２２とタングステンプラグ４５Ａとをエッチングによって損傷すること無く、スローププロファイル４５Ｄを得ることができる。
この時、高いバイアスパワーを用いることにより、スパッタリング効果によって接触口２３のトップ部の側壁でＴｉＮバリア金属膜４４がエッチングされた後、露出される層間絶縁膜２２の隅がエッチングされることもでき、これにより、スローププロファイル４５Ｄを容易に生成できることはもちろん、スローププロファイル４５Ｄの尖点を丸く形成する。このようにスローププロファイル４５Ｄの尖点を丸く形成すると、後続のアルミニウム膜のステップカバレッジ特性がさらに向上する。
図６は、本発明の実施の形態における第２全面ドライエッチングの第４の方法を示す断面図である。
図６に示されているように、第１全面ドライエッチングによってタングステンプラグ４５Ａを形成した後、タングステンプラグの欠損空間４５Ｂのエッジを垂直プロファイルからスローププロファイル４５Ｄに緩和させるために、ＴｉＮバリア金属膜４４に対する第２全面ドライエッチングを行う。
ここで、第１全面ドライエッチングと第２全面ドライエッチングとは、上述したように、ＩＣＰ（Inductively Coupled Plasma）をプラズマソースとして用いるプラズマエッチング装置で行い、第１全面ドライエッチングは、フッ素系（Fluorine base）ガスを主エッチングガスとして用いてタングステン膜を全面ドライエッチングする。例えば、第１全面ドライエッチングは、ＳＦ６、ＣＦ４またはＮＦ３ガスを主エッチングガスとして用い、ＣＦ４を用いる場合には酸素ガスを添加して行う。
第２全面ドライエッチングの第４の方法は、ＩＣＰをプラズマソースとして用いるプラズマエッチング装置で行い、主エッチングガスとしてアルゴンガスを用い、主エッチングガスによる化学的エッチングを発生させるための塩素Ｃｌ２ガスを添加し、バイアスパワーを少なくとも１５０Ｗ以上（望ましくは１５０Ｗ〜３００Ｗ）の高いパワーで印加して行う。この時、アルゴンガスの流量は、１００ｓｃｃｍ〜１０００ｓｃｃｍ、塩素ガスの流量は、５ｓｃｃｍ〜５０ｓｃｃｍに設定する。このように、アルゴンガスに比べて、塩素Ｃｌ２ガスを、約１／２０の流量で添加する理由は、過量の塩素ガスを添加すると、化学的エッチングが過度に進行し、スローププロファイル４５Ｄの深さが非常に深くなり、接触口２３のトップ部の側壁で過度なエッチングが進行するため、これを抑制するあために、約１／２０の極少量の流量で添加する。これに加えて、高いバイアスパワーを用いることによるスパッタリング効果によって、スローププロファイルを得ることができるが、過量の塩素ガスを添加すると、スローププロファイルの深さが非常に深くなるため、ごく少量の塩素ガスを添加して第２全面ドライエッチングのエッチング時間を短縮させる。
このような条件で第２全面ドライエッチングを行うと、第２全面ドライエッチングの雰囲気にＴｉＮバリア金属膜４４とタングステンプラグ４５Ａとが露出され、アルゴンガスと塩素Ｃｌ２ガスとによって、ＴｉＮバリア金属膜４４のエッチングが行われ、接触口２３の外部領域のＴｉＮバリア金属膜４４が除去される。
そして、ＴｉＮバリア金属膜４４のエッチングは、接触口２３の外部領域はもちろん、接触口２３のトップ部の側壁でも行われ、タングステンプラグ欠損空間４５Ｂの垂直プロファイルを提供しているコンタクトホールトップ部の側壁であるＴｉＮバリア金属膜４４は、アルゴン及び塩素ガスの固有エッチング特性及び高いバイアスパワーを印加することによってスパッタリング効果が同時に具現されることによって、浸食されて、スローププロファイル４５Ｄを有するようにエッチングされる。
このように、アルゴンガス及び塩素Ｃｌ２ガスの混合ガスを用い、高いバイアスパワーを供給して第２全面ドライエッチングを行う場合、ＴｉＮバリア金属膜４４がエッチングされる原理は、下記の通りである。
ＴｉＮバリア金属膜４４は、化学的エッチング特性を有する塩素Ｃｌ２ガスによりエッチングされるが、第２全面ドライエッチングの際、アルゴンガスに塩素ガスを添加することによって、ＴｉＮバリア金属膜４４のエッチングをさらに速く進行させ、エッチング時間を短縮させることができる。
ＴｉＮバリア金属膜４４がアルゴンガスと塩素ガスとによりエッチングされるメカニズムを詳細に説明すると、アルゴンガスにより物理的エッチングが進行し、同時に塩素ガスにより化学的エッチングが進行する。
上述したプラズマ全面エッチングの原理により、第２全面ドライエッチングの第４の方法は、アルゴンガスを主エッチングガスにし、この主エッチングガスに塩素ガスを添加してＴｉＮバリア金属膜４４の物理的エッチング及び化学的エッチングを同時に進行させることによって、スローププロファイル４５Ｄを得ることができる。
以下、ＴｉＮバリア金属膜４４に対する第２全面ドライエッチングを詳細に説明する。
アルゴンガスを主エッチングガスとして用いると、ＴｉＮバリア金属膜４４は、物理的エッチングが行われる。このアルゴンガスに塩素Ｃｌ２ガスを１／２０くらいの極少量に添加すると、ＴｉＮのエッチングが相対的にさらに速く発生する。
したがって、第２全面ドライエッチングの第４の方法は、接触口２３のトップ部の側壁でスローププロファイル４５Ｄを形成しながら接触口２３の外部領域のＴｉＮバリア金属膜４４を残留させること無く除去するために、接触口２３の外部領域のＴｉＮバリア金属膜４４に対しては、物理的エッチング及び化学的エッチングが同時に行われるようにし、速い速度でエッチングする一方、接触口２３のトップ部の側壁では、ＴｉＮバリア金属膜４４の化学的エッチングが主に発生し、スローププロファイル４５Ｄを形成するように、アルゴンガスを主エッチングガスとして用い、この主エッチングガスに塩素ガスを添加する。すなわち、アルゴンガスを用いて物理的エッチングを行い、塩素ガスを添加して化学的エッチングを追加的に行うことができる。
そして、第２全面ドライエッチングの第４の方法は、アルゴンガス及び塩素ガス以外に、バイアスパワーを少なくとも１５０Ｗ以上（望ましくは１５０Ｗ〜３００Ｗ）に高いパワーで供給するが、このように高いバイアスパワーを用いると、スパッタリング効果が増大し、接触口２３のトップ部の側壁で形成されるスローププロファイル４５Ｄをさらに容易に生成することができる。
一方、アルゴンガスと塩素ガスとをエッチングガスとして用いる第２全面ドライエッチングの際、ＴｉＮバリア金属膜４４以外に層間絶縁膜２２及びタングステンプラグ４５Ａも露出されるが、酸化膜物質である層間絶縁膜２２とタングステン物質であるタングステンプラグ４５Ａとは、アルゴンガス及び塩素ガスを用いたエッチング時、選択比を有しているのでエッチングされない。これにより、層間絶縁膜２２及びタングステンプラグ４５Ａをエッチングによって損傷すること無く、スローププロファイル４５Ｄを得ることができる。
この時、高いバイアスパワーを用いることによるスパッタリング効果によって、接触口２３のトップ部の側壁であるＴｉＮバリア金属膜４４がエッチングされた後に露出される層間絶縁膜２２の隅がエッチングされることもでき、これにより、スローププロファイル４５Ｄを容易に生成できることはもちろん、スローププロファイル４５Ｄの尖点を丸く形成することができる。このようにスローププロファイル４５Ｄの尖点を丸く形成すると、後続のアルミニウム膜のステップカバレッジ特性がさらに向上する。
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来の技術に係るタングステンプラグ工程を用いた半導体素子の金属配線形成方法における各工程を示す断面図である。 従来の技術に係るタングステンプラグ工程を用いた半導体素子の金属配線形成方法における各工程を示す断面図である。 従来の技術に係るタングステンプラグ工程を用いた半導体素子の金属配線形成方法における各工程を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法における各工程を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法における各工程を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法における各工程を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法における各工程を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法における各工程を示す断面図である。 本発明の実施の形態における第２全面ドライエッチングの第１の方法を示す断面図である。 本発明の実施の形態における第２全面ドライエッチングの第２の方法を示す断面図である。 本発明の実施の形態における第２全面ドライエッチングの第３の方法を示す断面図である。 本発明の実施の形態における第２全面ドライエッチングの第４の方法を示す断面図である。
符号の説明
２１ シリコン基板
２２ 層間絶縁膜
２３ コンタクトホール
２４ バリア金属膜
２５ タングステン膜
２５Ａ タングステンプラグ
２５Ｂ タングステンプラグ欠損空間
２５Ｄ スローププロファイル
２６ ライナー金属膜
２７ アルミニウム金属配線

Claims (30)

  1. 基板上に接触口を有する層間絶縁膜を形成するステップと、
    前記接触口の形状に沿って前記層間絶縁膜上にバリア金属膜を形成するステップと、
    該バリア金属膜上に前記接触口の内部を満たすまで第１導電膜を形成するステップと、
    該第１導電膜に対して、少なくとも過度エッチングを伴う第１エッチングを行い、前記接触口の内部に埋め込まれる接続層を形成するステップと、
    前記第１エッチングの後、露出された前記バリア金属膜に対して第２エッチングを行って、前記第１エッチング時に生成された前記接触口のトップ部の側壁の垂直プロファイルをスローププロファイルに緩和させるステップと、
    前記第２エッチングが行われたバリア金属膜を含む全面に第２導電膜を形成するステップと、
    該第２導電膜を選択的にパターニングし、金属配線を形成するステップと
    を含むことを特徴とする半導体素子の製造方法。
  2. 前記第１エッチング及び第２エッチングが、ＩＣＰをプラズマソースとして用いるプラズマエッチング装置において全面ドライエッチングで行われることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記第２エッチングが、
    前記バリア金属膜を物理化学的エッチングするガスを主エッチングガスとして用い、少なくとも１５０Ｗ以上のバイアスパワーを用いて行われることを特徴とする請求項２に記載の半導体素子の製造方法。
  4. 前記第２エッチングが、
    前記バリア金属膜を物理化学的エッチングするガスを主エッチングガスとして用い、該主エッチングガスに前記バリア金属膜を化学的エッチングするガスを添加し、少なくとも１５０Ｗ以上のバイアスパワーを用いて行われることを特徴とする請求項２に記載の半導体素子の製造方法。
  5. 前記第２エッチングが、
    前記バリア金属膜を物理的エッチングするガスを主エッチングガスとして用い、少なくとも１５０Ｗ以上のバイアスパワーを用いて行われることを特徴とする請求項２に記載の半導体素子の製造方法。
  6. 前記第２エッチングが、
    前記バリア金属膜を物理的エッチングするガスを主エッチングガスとして用い、該主エッチングガスに前記バリア金属膜を化学的にエッチングするガスを添加し、少なくとも１５０Ｗ以上のバイアスパワーを用いて行われることを特徴とする請求項２に記載の半導体素子の製造方法。
  7. 前記バイアスパワーが、
    １５０Ｗ〜３００Ｗの範囲であることを特徴とする請求項３〜請求項６のいずれか一項に記載の半導体素子の製造方法。
  8. 前記接触口が、
    コンタクトホールまたはビアホールであることを特徴とする請求項１〜請求項６のいずれか一項に記載の半導体素子の製造方法。
  9. 前記バリア金属膜が、
    Ｔｉ及びＴｉＮ、またはＴｉＮで形成されることを特徴とする請求項１〜請求項６のいずれか一項に記載の半導体素子の製造方法。
  10. 前記第１導電膜が、
    タングステン膜で形成されることを特徴とする請求項９に記載の半導体素子の製造方法。
  11. 前記第２導電膜が、
    アルミニウム膜で形成されることを特徴とする請求項９に記載の半導体素子の製造方法。
  12. 前記第１エッチング及び前記第２エッチングが、同じプラズマソースを用いるエッチング装置においてインシチュで行われ、または相互に異なるソースを用いるプラズマエッチング装置においてエクスシチュで行われることを特徴とする請求項１〜請求項６のいずれか一項に記載の半導体素子の製造方法。
  13. 基板上に接触口を有する層間絶縁膜を形成するステップと、
    前記接触口の形状に沿って前記層間絶縁膜上にＴｉＮバリア金属膜を形成するステップと、
    該ＴｉＮバリア金属膜上に前記接触口の内部を満たすまでタングステン膜を形成するステップと、
    該タングステン膜に対して少なくとも過度エッチングを伴う第１エッチングを行い、前記接触口の内部に埋め込まれるタングステンプラグを形成するステップと、
    前記第１エッチングの後、露出された前記ＴｉＮバリア金属膜に対して第２エッチングを行い、前記第１エッチング時に生成された前記接触口のトップ部の側壁の垂直プロファイルをスローププロファイルに緩和させるステップと、
    前記第２エッチングが行われたＴｉＮバリア金属膜を含む全面にアルミニウム膜を形成するステップと、
    該アルミニウム膜を選択的にパターニングし、アルミニウム金属配線を形成するステップと
    を含むことを特徴とする半導体素子の製造方法。
  14. 前記第２エッチングが、
    前記ＴｉＮバリア金属膜を物理化学的エッチングするガスを主エッチングガスとして用い、少なくとも１５０Ｗ以上のバイアスパワーを用いて行われることを特徴とする請求項１３に記載の半導体素子の製造方法。
  15. 前記第２エッチング時に、
    前記主エッチングガスが三塩化ホウ素ガスであり、前記バイアスパワーが１５０Ｗ〜３００Ｗの範囲であることを特徴とする請求項１４に記載の半導体素子の製造方法。
  16. 前記第２エッチング時に、
    前記三塩化ホウ素ガスの流量が５０ｓｃｃｍ〜５００ｓｃｃｍであることを特徴とする請求項１５に記載の半導体素子の製造方法。
  17. 前記第２エッチングが、
    前記ＴｉＮバリア金属膜を物理化学的エッチングするガスを主エッチングガスとして用い、該主エッチングガスに前記バリア金属膜を化学的エッチングするガスを添加し、少なくとも１５０Ｗ以上のバイアスパワーを用いて行われることを特徴とする請求項１３に記載の半導体素子の製造方法。
  18. 前記第２エッチング時に、
    前記主エッチングガスが三塩化ホウ素ガスであり、前記主エッチングガスに添加されるガスは塩素ガスであり、前記バイアスパワーが１５０Ｗ〜３００Ｗの範囲であることを特徴とする請求項１７に記載の半導体素子の製造方法。
  19. 前記第２エッチング時に、
    前記三塩化ホウ素ガスの流量が５０ｓｃｃｍ〜５００ｓｃｃｍであり、前記塩素ガスの流量が５ｓｃｃｍ〜５０ｓｃｃｍであることを特徴とする請求項１８に記載の半導体素子の製造方法。
  20. 前記第２エッチング工程が、
    前記ＴｉＮバリア金属膜を物理的エッチングするガスを主エッチングガスとして用いて、少なくとも１５０Ｗ以上のバイアスパワーを用いて行われることを特徴とする請求項１３に記載の半導体素子の製造方法。
  21. 前記第２エッチング時に、
    前記主エッチングガスがアルゴンガスであり、前記バイアスパワーが１５０Ｗ〜３００Ｗの範囲であることを特徴とする請求項２０に記載の半導体素子の製造方法。
  22. 前記第２エッチング時に、
    前記アルゴンガスの流量が１００ｓｃｃｍ〜１０００ｓｃｃｍであることを特徴とする請求項２１に記載の半導体素子の製造方法。
  23. 前記第２エッチングが、
    前記ＴｉＮバリア金属膜を物理的エッチングするガスを主エッチングガスとして用い、前記主エッチングガスに前記バリア金属膜を化学的にエッチングするガスを添加し、少なくとも１５０Ｗ以上のバイアスパワーを用いて行われることを特徴とする請求項１３に記載の半導体素子の製造方法。
  24. 前記第２エッチング時に、
    前記主エッチングガスがアルゴンガスであり、前記主エッチングガスに添加されるガスが塩素ガスであり、前記バイアスパワーが１５０Ｗ〜３００Ｗの範囲であることを特徴とする請求項２３に記載の半導体素子の製造方法。
  25. 前記第２エッチング時に、
    前記アルゴンガスの流量が１００ｓｃｃｍ〜１０００ｓｃｃｍであり、前記塩素ガスの流量が５ｓｃｃｍ〜５０ｓｃｃｍであることを特徴とする請求項２４に記載の半導体素子の製造方法。
  26. 前記第１エッチングが、
    ＳＦ６またはＮＦ３を主エッチングガスとして用いて行われることを特徴とする請求項１３に記載の半導体素子の製造方法。
  27. 前記第１エッチングが、
    前記ＣＦ４ガスを主エッチングガスとして用いて、前記ＣＦ４ガスに酸素ガスを添加して行われることを特徴とする請求項１３に記載の半導体素子の製造方法。
  28. 前記第１エッチングと前記第２エッチングが、ＩＣＰをソースとして用いるプラズマエッチング装置において全面ドライエッチングで行われることを特徴とする請求項１３〜請求項２７のいずれか一項に記載の半導体素子の製造方法。
  29. 前記第１エッチング及び前記第２エッチングが、ＩＣＰをソースとして用いるプラズマエッチング装置のチャンバー内においてインシチュで行われることを特徴とする請求項２８に記載の半導体素子の製造方法。
  30. 前記第１エッチング及び前記第２エッチングが、相互に異なるソースを用いるプラズマエッチング装置においてエクスシチュで行われることを特徴とする請求項１３〜請求項２７のいずれか一項に記載の半導体素子の製造方法。
JP2005373977A 2005-04-30 2005-12-27 半導体素子の製造方法 Expired - Fee Related JP5174321B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0036591 2005-04-30
KR1020050036591A KR100649352B1 (ko) 2005-04-30 2005-04-30 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2006310752A true JP2006310752A (ja) 2006-11-09
JP5174321B2 JP5174321B2 (ja) 2013-04-03

Family

ID=37195461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005373977A Expired - Fee Related JP5174321B2 (ja) 2005-04-30 2005-12-27 半導体素子の製造方法

Country Status (5)

Country Link
US (2) US7648909B2 (ja)
JP (1) JP5174321B2 (ja)
KR (1) KR100649352B1 (ja)
CN (1) CN100414683C (ja)
TW (1) TWI283044B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159951A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法
JP2008159651A (ja) * 2006-12-21 2008-07-10 Elpida Memory Inc 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法
JP2010097992A (ja) * 2008-10-14 2010-04-30 Elpida Memory Inc 半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670946B2 (en) * 2006-05-15 2010-03-02 Chartered Semiconductor Manufacturing, Ltd. Methods to eliminate contact plug sidewall slit
KR100853098B1 (ko) * 2006-12-27 2008-08-19 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 이의 제조 방법
US20130224948A1 (en) * 2012-02-28 2013-08-29 Globalfoundries Inc. Methods for deposition of tungsten in the fabrication of an integrated circuit
CN103515294B (zh) * 2012-06-26 2018-07-06 盛美半导体设备（上海）有限公司 钨插塞的制作方法
CN104064511B (zh) * 2013-03-19 2017-03-29 上海华虹宏力半导体制造有限公司 硅片接触孔工艺方法
US10147782B2 (en) 2016-07-18 2018-12-04 International Business Machines Corporation Tapered metal nitride structure
CN110571189B (zh) * 2018-06-05 2022-04-29 中芯国际集成电路制造(上海)有限公司 导电插塞及其形成方法、集成电路
CN109830460A (zh) * 2019-02-22 2019-05-31 德淮半导体有限公司 制造半导体器件的方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645326A (ja) * 1992-04-08 1994-02-18 Nec Corp 半導体装置の製造方法
JPH0831930A (ja) * 1994-07-12 1996-02-02 Sony Corp 半導体装置の製造方法
JPH09172017A (ja) * 1995-10-18 1997-06-30 Ricoh Co Ltd 半導体装置の製造方法
JPH09232313A (ja) * 1996-02-27 1997-09-05 Fujitsu Ltd 埋め込み導電層の形成方法
JPH09275140A (ja) * 1996-04-05 1997-10-21 Sony Corp 半導体装置における接続孔の形成方法
JPH10144790A (ja) * 1996-11-08 1998-05-29 Sony Corp 半導体装置における配線形成方法
JPH11265934A (ja) * 1998-03-16 1999-09-28 Mitsubishi Electric Corp 接続部の形成方法
JP2000174124A (ja) * 1998-12-09 2000-06-23 Nec Corp 半導体装置の製造方法
JP2001196289A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003303882A (ja) * 2002-04-09 2003-10-24 Sony Corp 半導体装置の製造方法及び半導体装置の製造装置
JP2004014763A (ja) * 2002-06-06 2004-01-15 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6794304B1 (en) * 2003-07-31 2004-09-21 Lsi Logic Corporation Method and apparatus for reducing microtrenching for borderless vias created in a dual damascene process

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225549A (ja) 1990-12-27 1992-08-14 Sony Corp メタルプラグの形成方法
CA2180727A1 (en) * 1994-01-26 1995-08-03 Alain De Mesmaeker Modified oligonucleotides
JPH07294280A (ja) 1994-04-27 1995-11-10 Heiwa Tokei Seisakusho:Kk 歩数計の歩数カウントスイッチ
GB9511888D0 (en) * 1995-06-12 1995-08-09 Dalgety Plc DNA markers for litter size
US5933756A (en) * 1995-10-18 1999-08-03 Ricoh Company, Ltd. Fabrication process of a semiconductor device having a multilayered interconnection structure
JPH10223608A (ja) * 1997-02-04 1998-08-21 Sony Corp 半導体装置の製造方法
KR19990003106A (ko) * 1997-06-24 1999-01-15 윤종용 반도체 장치의 콘택 및 배선 형성 방법
JPH1140668A (ja) 1997-07-18 1999-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH1197536A (ja) 1997-09-19 1999-04-09 Nippon Steel Corp 半導体装置の製造方法
US6010966A (en) * 1998-08-07 2000-01-04 Applied Materials, Inc. Hydrocarbon gases for anisotropic etching of metal-containing layers
KR100272183B1 (ko) * 1998-10-19 2001-02-01 황인길 반도체 소자 제조 공정에서 물질 매입을 위한 패턴 식각 방법
US6140227A (en) * 1998-11-25 2000-10-31 United Microelectronics Corp. Method of fabricating a glue layer of contact/via
US20020106895A1 (en) 2001-02-08 2002-08-08 Macronix International Co., Ltd. Method for forming copper interconnect and enhancing electromigration resistance
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
TW550642B (en) 2001-06-12 2003-09-01 Toshiba Corp Semiconductor device with multi-layer interconnect and method fabricating the same
KR20030002942A (ko) * 2001-07-03 2003-01-09 삼성전자 주식회사 반도체 소자의 금속 배선 형성 방법
TW511860U (en) * 2001-11-08 2002-11-21 Wistron Corp Electronic equipment with side-fixed apparatus for anti-deviation
JP3780204B2 (ja) * 2001-12-11 2006-05-31 株式会社アルバック バリアメタル膜又は密着層形成方法及び配線形成方法
KR100514523B1 (ko) 2003-06-27 2005-09-13 동부아남반도체 주식회사 반도체 소자의 금속배선 형성방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645326A (ja) * 1992-04-08 1994-02-18 Nec Corp 半導体装置の製造方法
JPH0831930A (ja) * 1994-07-12 1996-02-02 Sony Corp 半導体装置の製造方法
JPH09172017A (ja) * 1995-10-18 1997-06-30 Ricoh Co Ltd 半導体装置の製造方法
JPH09232313A (ja) * 1996-02-27 1997-09-05 Fujitsu Ltd 埋め込み導電層の形成方法
JPH09275140A (ja) * 1996-04-05 1997-10-21 Sony Corp 半導体装置における接続孔の形成方法
JPH10144790A (ja) * 1996-11-08 1998-05-29 Sony Corp 半導体装置における配線形成方法
JPH11265934A (ja) * 1998-03-16 1999-09-28 Mitsubishi Electric Corp 接続部の形成方法
JP2000174124A (ja) * 1998-12-09 2000-06-23 Nec Corp 半導体装置の製造方法
JP2001196289A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003303882A (ja) * 2002-04-09 2003-10-24 Sony Corp 半導体装置の製造方法及び半導体装置の製造装置
JP2004014763A (ja) * 2002-06-06 2004-01-15 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6794304B1 (en) * 2003-07-31 2004-09-21 Lsi Logic Corporation Method and apparatus for reducing microtrenching for borderless vias created in a dual damascene process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159651A (ja) * 2006-12-21 2008-07-10 Elpida Memory Inc 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法
JP2008159951A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法
JP2010097992A (ja) * 2008-10-14 2010-04-30 Elpida Memory Inc 半導体装置の製造方法
JP4685147B2 (ja) * 2008-10-14 2011-05-18 エルピーダメモリ株式会社 半導体装置の製造方法
US8133779B2 (en) 2008-10-14 2012-03-13 Elpida Memory, Inc. Method of fabricating a semiconductor device

Also Published As

Publication number Publication date
KR20060113299A (ko) 2006-11-02
CN100414683C (zh) 2008-08-27
US20060246708A1 (en) 2006-11-02
TW200638510A (en) 2006-11-01
US20100062598A1 (en) 2010-03-11
KR100649352B1 (ko) 2006-11-27
JP5174321B2 (ja) 2013-04-03
US8030205B2 (en) 2011-10-04
CN1855423A (zh) 2006-11-01
US7648909B2 (en) 2010-01-19
TWI283044B (en) 2007-06-21

Similar Documents

Publication Publication Date Title
JP5174321B2 (ja) 半導体素子の製造方法
JP4492947B2 (ja) 半導体装置の製造方法
KR100386622B1 (ko) 듀얼 다마신 배선 형성방법
JP5062969B2 (ja) 半導体素子のランディングプラグコンタクト形成方法
US7615494B2 (en) Method for fabricating semiconductor device including plug
KR20030058853A (ko) 반도체 소자의 플러그 형성 방법
JP2008258632A (ja) フラッシュメモリ素子の製造方法
KR100685677B1 (ko) 반도체 소자 제조 방법
JP2022544026A (ja) エッチングプロファイル制御のために超薄ルテニウム金属ハードマスクを使用する方法
KR100677768B1 (ko) 반도체소자의 리페어 식각 방법
JP4393175B2 (ja) 半導体素子の金属配線層形成方法
KR100936805B1 (ko) 오픈불량 및 펀치 방지를 위한 반도체소자의 제조 방법
KR100966385B1 (ko) 반도체 소자의 제조 방법
US7037778B2 (en) Method for fabricating capacitor in semiconductor memory device
JP3833603B2 (ja) 半導体素子の製造方法
JP2007165603A (ja) 配線構造の製造方法
JP2009054879A (ja) 集積回路の製造方法
KR100606538B1 (ko) 반도체 소자의 금속배선 형성 방법
KR101101192B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100606539B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2009016781A (ja) フラッシュメモリ素子の製造方法
KR20060023004A (ko) 반도체소자의 콘택 플러그 형성 방법
JP2006339479A (ja) 多層配線の製造方法および多層配線
JP2003197737A (ja) 半導体装置の製造方法
KR20080002537A (ko) 반도체소자의 깊은 콘택홀 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120821

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121228

LAPS Cancellation because of no payment of annual fees