JPH10144790A

JPH10144790A - 半導体装置における配線形成方法

Info

Publication number: JPH10144790A
Application number: JP31283696A
Authority: JP
Inventors: Mitsuru Taguchi; 充田口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-11-08
Filing date: 1996-11-08
Publication date: 1998-05-29

Abstract

(57)【要約】【課題】絶縁層に設けられた開口部や溝部の側壁に十分
な膜厚の下地層を形成し得る半導体装置における配線形
成方法を提供する。【解決手段】本発明の配線形成方法は、（イ）半導体基
板の上に絶縁層１２を形成した後、該絶縁層１２に開口
部１３を形成する工程と、（ロ）該開口部１３内を含む
該絶縁層１２上に第１の下地層１４をスパッタ法にて形
成する工程と、（ハ）該第１の下地層１４にスパッタエ
ッチング処理を施す工程と、（ニ）該第１の下地層１４
上に第２の下地層１５をスパッタ法にて形成する工程
と、（ホ）該開口部１３内を配線材料で埋め込む工程か
ら成る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置におけ
る配線形成方法に関する。

【０００２】

【従来の技術】超ＬＳＩの高集積化に伴う内部配線の微
細化により、ソース・ドレイン領域といった下層導電領
域上に絶縁層を形成した後、下層導電領域の上方の絶縁
層に微細な孔部を形成し、かかる孔部の内部を配線材料
で埋め込み、コンタクトホールやビヤホールといった接
続孔を形成する技術が重要となっている。一方、近年、
配線の微細化及び絶縁層の平坦化を簡便なプロセスで実
現できる方法として、溝配線技術が検討されている。こ
の溝配線技術においても、狭い溝部に配線材料を埋め込
む技術が重要である。

【０００３】このような微細な孔部や狭い溝部に配線材
料を埋め込む技術として、ブランケットタングステンＣ
ＶＤ法、あるいは又、アルミニウム系合金や銅等を配線
材料として用いた高温スパッタ法、リフロー法や高圧リ
フロー法の検討が進められ、一部では実用化されてい
る。尚、孔部及び溝部を総称して、以下、開口部と呼
ぶ。高温スパッタ法、リフロー法あるいは高圧リフロー
法は、ブランケットタングステンＣＶＤ法に比べてプロ
セスが簡便であるという利点を有する。特に、高圧リフ
ロー法は、開口部への配線材料の非常に高い埋め込み性
が得られる点で有望な技術である。

【０００４】高温スパッタ法、リフロー法あるいは高圧
リフロー法においては、半導体基板の上に設けられた絶
縁層に開口部を形成した後、開口部内を含む絶縁層上
に、下地層をスパッタ法にて成膜する。下地層は、例え
ば、Ｔｉ単層、ＴｉＮ単層あるいはＴｉＮ層／Ｔｉ層の
積層構造から構成される。尚、積層構造の場合、「／」
の前に記載された層が上層側を表す。

【０００５】高温スパッタ法においては、例えば４５０
〜５００゜Ｃに半導体基板を加熱した状態で、例えばア
ルミニウム系合金から成る配線材料をスパッタ法にて成
膜する。絶縁層の上に堆積した配線材料は、半導体基板
が加熱されているが故に、流動状態となり、開口部内に
流れ込み、開口部内が配線材料で埋め込まれ、接続孔や
溝配線が形成される。下地層は、配線材料が流動するた
めの濡れ性改善層としての機能を有する。

【０００６】リフロー法においては、例えば１５０゜Ｃ
前後に半導体基板を加熱した状態で、例えばアルミニウ
ム系合金から成る配線材料をスパッタ法にて成膜する。
絶縁層の上に堆積した配線材料は、半導体基板が十分に
加熱されていないため、流動状態とならず、通常、開口
部内には流れ込まない。配線材料の成膜後、例えば４０
０〜４５０゜Ｃ前後に半導体基板を加熱すると、絶縁層
上に堆積した配線材料は流動状態となり、開口部内が配
線材料で埋め込まれ、接続孔や溝配線が形成される。高
圧リフロー法においては、配線材料の成膜後、例えば高
圧のアルゴンガス雰囲気中で、例えば４５０〜５００゜
Ｃ前後に半導体基板を加熱する。その結果、絶縁層上に
堆積した配線材料は流動状態となり、しかも、雰囲気が
高圧であるが故に、開口部内が配線材料で容易に埋め込
まれ、接続孔や溝配線が形成される。高圧リフロー法に
よれば、アスペクト比が４〜５程度の孔部を配線材料で
埋め込むことが可能である。

【０００７】ブランケットタングステンＣＶＤ法におい
ても、半導体基板上に設けられたソース・ドレイン領域
といった下層導電領域上に絶縁層を形成した後、下層導
電領域の上方の絶縁層に開口部を形成する。次いで、開
口部内を含む絶縁層上に、下地層をスパッタ法にて成膜
する。下地層は、例えば、Ｔｉ単層、ＴｉＮ単層あるい
はＴｉＮ層／Ｔｉ層の積層構造から構成される。下地層
は、ＣＶＤ法にてタングステン層を成膜したとき、下層
導電領域に損傷が発生することを防止するバリア層とし
て機能し、併せて、開口部内のタングステン層と下層導
電領域との間のコンタクト抵抗の低減を目的として成膜
される。下地層の成膜後、開口部内を含む絶縁層上にＣ
ＶＤ法にてタングステン層を成膜する。その後、絶縁層
上のタングステン層及び下地層を除去する。これによっ
て、開口部内はタングステン層で埋め込まれ、接続孔や
溝配線が完成する。

【０００８】これらの高温スパッタ法、リフロー法ある
いは高圧リフロー法において、配線材料で開口部内を確
実に埋め込むためには、開口部の側壁に十分な厚さの下
地層を形成することが重要である。開口部の側壁に形成
された下地層が薄いと、例えば配線材料が開口部に流入
し難くなるばかりか、絶縁層が加熱されたとき、絶縁層
中に含有された水分が絶縁層から放出され、下地層の表
面を酸化するため、配線材料の埋め込み性が劣化する。

【０００９】

【発明が解決しようとする課題】しかしながら、孔部の
アスペクト比が増大するに従い、あるいは又、溝部の幅
が狭くなるに従い、開口部の側壁に十分な膜厚の下地層
を形成することが次第に困難となっている。本来、スパ
ッタ法は段差被覆性に乏しく、特に、開口部の上端部分
にオーバーハング部が生じ易い。即ち、図１１の（Ａ）
に模式的な一部断面図を示すように、下地層は、開口部
の底面より開口部の上端部分に厚く堆積し、開口部の上
端部分で庇が出たような形状となる。かかる開口部の上
端部分の下地層の部分を、オーバーハング部と呼ぶ。そ
の結果、下地層の成膜が進行するに従い、孔部の上端部
分における径若しくは溝部の上端部分における幅が狭く
なり、段差被覆性が一層劣化する。その結果、開口部の
側壁における下地層の膜厚が薄くなり、高温スパッタ
法、リフロー法あるいは高圧リフロー法に基づき、配線
材料で開口部の内部を確実に埋め込むことが一層困難と
なる。

【００１０】また、図１１の（Ｂ）に模式的な一部断面
図を示すように、ブランケットタングステンＣＶＤ法に
おいては、開口部の上端部分にオーバーハング部が生じ
ると、ＣＶＤ法によるタングステン層の成膜によって得
られた接続孔や溝配線の内部にボイドが発生し易くな
り、接続孔や溝配線の信頼性が低下する。更には、開口
部の側壁における下地層の膜厚が薄いと、タングステン
の密着性が低下し、最悪の場合には、タングステンが開
口部から剥離する。

【００１１】最近、スパッタ法における段差被覆性を改
善するために、コリメート・スパッタ法や遠距離スパッ
タ法が検討されている。ここで、コリメート・スパッタ
法とは、薄膜形成用の各種粒子ビームを一軸異方性をも
って通過させて絶縁層上に到達させるための開口率の大
きな貫通孔を有する治具（コリメータ）を、ターゲット
と半導体基板との間に配設してスパッタリングを行う方
法を指す。これらのスパッタ法によれば、スパッタ粒子
の絶縁層に対する垂直指向性を高めることができ、開口
部の底部における段差被覆性を或る程度改善することが
できる。しかしながら、開口部の側壁に十分な膜厚の下
地層を形成することは困難である。各種のＣＶＤ法によ
って、開口部の側壁に十分な膜厚の下地層を形成するこ
とは可能であるものの、かかる目的に用いられるＣＶＤ
装置の完成度は未だ低く、半導体装置の生産性も余り高
くなく、半導体装置の製造コストアップにつながり、現
時点での実用化は困難である。

【００１２】従って、本発明の目的は、絶縁層に設けら
れた開口部や溝部の側壁に十分な膜厚の下地層を形成し
得る半導体装置における配線形成方法を提供することに
ある。

【００１３】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体装置における配線形成方法は、
（イ）半導体基板の上に絶縁層を形成した後、該絶縁層
に開口部を形成する工程と、（ロ）該開口部内を含む該
絶縁層上に第１の下地層をスパッタ法にて形成する工程
と、（ハ）該第１の下地層にスパッタエッチング処理を
施す工程と、（ニ）該第１の下地層上に第２の下地層を
スパッタ法にて形成する工程と、（ホ）該開口部内を配
線材料で埋め込む工程、から成ることを特徴とする。

【００１４】ここで、絶縁層に形成される開口部には、
孔部のみならず、溝部も含まれる。また、配線とは、か
かる溝部内に形成される配線だけでなく、孔部内に形成
されたコンタクトプラグやビヤホールといった接続孔を
も意味する。更には、スパッタエッチング処理とは、不
活性ガスイオンのスパッタ効果によるエッチングを意味
する。

【００１５】本発明の半導体装置における配線形成方法
においては、前記工程（ハ）におけるスパッタエッチン
グ処理によって、第１の下地層のオーバーハング部を除
去することが好ましい。

【００１６】また、本発明の半導体装置における配線形
成方法においては、前記工程（ホ）には、配線材料が流動化する温度に絶縁層を加熱した状態
で配線材料をスパッタ法にて成膜する工程を含む態様
（所謂、高温スパッタ法）配線材料が流動化しない温度に絶縁層を保持した状
態で配線材料をスパッタ法にて成膜した後、配線材料が
流動化する温度に絶縁層を加熱する工程を含む態様（所
謂、リフロー法）配線材料が流動化しない温度に絶縁層を保持した状
態で配線材料をスパッタ法にて成膜した後、高圧下、配
線材料が流動化する温度に絶縁層を加熱する工程を含む
態様（所謂、高圧リフロー法）ブランケットタングステンＣＶＤ法等のＣＶＤ法に
て開口部内をタングステンや銅等の配線材料で埋め込む
態様を含めることができる。尚、前記工程（ホ）におい
て、開口部内を配線材料で埋め込み、併せて、絶縁層上
に上層配線を形成してもよい。

【００１７】本発明の半導体装置における配線形成方法
においては、第１の下地層や第２の下地層が汚染され、
あるいは下地層の表面に酸化膜が形成されることを防止
するために、前記工程（ロ）から工程（ホ）までの操作
を真空中で行うことが好ましい。

【００１８】本発明の半導体装置における配線形成方法
においては、配線材料は、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｃｕ、Ａｌ−Ｇｅ、Ａｇ、Ｃｕ、Ｃｕ−Ｔｉ又はＣ
ｕ−Ｚｒから成る材料から構成されることが好ましい。
あるいは又、配線材料は、タングステン、銀、銅等から
構成されることが好ましい。また、第１の下地層は、Ｔ
ｉ層、ＴｉＮ層、ＴｉＷ層、Ｗ層、ＴｉＮ／Ｔｉ層、Ｔ
ｉ／ＴｉＮ／Ｔｉ層、ＴｉＷ／Ｔｉ層、Ｔｉ／ＴｉＷ／
Ｔｉ層、Ｗ／Ｔｉ層又はＴｉ／Ｗ／Ｔｉ層から成ること
が好ましい。更には、第２の下地層は、Ｔｉ層、ＴｉＮ
層、ＴｉＷ層、Ｗ層、ＴｉＮ／Ｔｉ層、Ｔｉ／ＴｉＮ／
Ｔｉ層、ＴｉＷ／Ｔｉ層、Ｔｉ／ＴｉＷ／Ｔｉ層、Ｗ／
Ｔｉ層又はＴｉ／Ｗ／Ｔｉ層から成ることが好ましい。
第１の下地層と第２の下地層の構成は同じであっても異
なっていてもよい。

【００１９】絶縁層としては、ＳｉＯ₂、ＢＰＳＧ、Ｐ
ＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、ＮＳ
Ｇ、ＳＯＧ、ＬＴＯ（Low Temperature Oxide、低温Ｃ
ＶＤ−ＳｉＯ₂）、ＳｉＮ、ＳｉＯＮ等の公知の材料、
あるいはこれらの材料を積層したものを例示することが
できる。また、第１の下地層や第２の下地層を形成する
ためのスパッタ法、あるいは又、配線材料を形成するた
めのスパッタ法としては、例えば、マグネトロンスパッ
タ法、直流スパッタ法、直流マグネトロンスパッタ法、
ＲＦスパッタ法、ＥＣＲスパッタ法、基体にバイアスを
印加するバイアススパッタ法を挙げることができる。

【００２０】半導体基板の上に絶縁層を形成するとは、
半導体基板上に直接絶縁層を形成する場合だけでなく、
半導体基板上に下層絶縁層を形成し、かかる下層絶縁層
上に絶縁層を形成する場合をも包含する。

【００２１】本発明の半導体装置における配線形成方法
においては、第１の下地層にスパッタエッチング処理を
施すことによって、開口部の側壁に堆積した第１の下地
層の一部分はエッチングされ、更には、開口部の側壁に
再度堆積する。これによって、開口部の側壁における第
１の下地層の膜厚の均一化を図ることができる。また、
第１の下地層にスパッタエッチング処理を施した後、第
１の下地層上に第２の下地層をスパッタ法にて形成する
ので、開口部の側壁における第２の下地層の膜厚を厚く
することができ且つ膜厚の均一化を図ることができる。

【００２２】

【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。

【００２３】（実施の形態１）実施の形態１において
は、開口部を孔部とし、高圧リフロー法にて開口部内を
配線材料で埋め込み、接続孔を形成する。また、下層配
線が形成された下層絶縁層上に絶縁層を形成する。以
下、絶縁層等の模式的な一部断面図である図１〜図４を
参照して、実施の形態１の半導体装置における配線形成
方法を説明する。

【００２４】［工程−１００］先ず、図示しない半導体
基板上に下層絶縁層１０を成膜し、かかる下層絶縁層１
０上に下層配線１１を形成する。次いで、例えばＳｉＯ
₂から成り、厚さ１．０μｍの絶縁層１２を全面にＣＶ
Ｄ法にて成膜した後、下層配線１１の上方の絶縁層１２
に孔部である開口部１３をＲＩＥ法にて形成する（図１
の（Ａ）参照）。開口部１３の径を０．４μｍとした。

【００２５】［工程−１１０］次に、下層絶縁層１０や
絶縁層１２の脱ガス、開口部１３の底部に生成した自然
酸化膜の除去を目的として、以下の表１に例示する条件
にて予備加熱処理及びエッチング処理を行う。半導体基
板をエッチング装置のチャンバー内に配設されたヒータ
ーステージに載置し、チャンバー内にアルゴンガスを導
入した後、ヒーターステージを加熱することによって、
予備加熱を行うことができる。その後、ヒーターステー
ジ上に半導体基板を載置した状態でエッチングを行う。

【００２６】

【表１】予備加熱処理条件温度：４５０゜Ｃプロセスガス：アルゴンガスチャンバー内圧力：１３３Ｐａ加熱時間：２分エッチング処理条件処理方法：プラズマ方式ＩＣＰプロセスガス：アルゴンガス＝５０sccm チャンバー内圧力：０．４ＰａコイルＲＦパワー：５００Ｗ基板ＲＦパワー：３００Ｗ基板バイアス：２５０Ｖ

【００２７】［工程−１２０］その後、開口部１３内を
含む絶縁層１２上に第１の下地層１４をＤＣマグネトロ
ンスパッタ法にて形成する（図１の（Ｂ）参照）。第１
の下地層１４は、厚さ５０ｎｍのＴｉＮ層／厚さ２０ｎ
ｍのＴｉ層から構成した。第１の下地層１４の成膜条件
を、以下の表２に示す。尚、図においては、第１の下地
層１４を１層で表した。

【００２８】

【表２】Ｔｉ層の成膜条件ターゲット：Ｔｉプロセスガス：アルゴンガス＝１００sccm 圧力：０．４Ｐａ成膜温度：４００゜ＣＴｉＮ層の成膜条件ターゲット：Ｔｉプロセスガス：アルゴンガス／窒素ガス＝７０／２０sc
cm 圧力：０．４Ｐａ成膜温度：４００゜Ｃ

【００２９】［工程−１３０］次に、第１の下地層１４
にスパッタエッチング処理を施す（図２の（Ａ）参
照）。これによって、第１の下地層のオーバーハング部
が除去される。しかも、第１の下地層１４のエッチング
された部分の一部は開口部１３の側壁に再度堆積する。
その結果、開口部１３の側壁における第１の下地層１４
の膜厚の均一化を図ることができる。スパッタエッチン
グ処理の条件を、以下の表３に例示する。

【００３０】

【表３】処理方法：プラズマ方式ＩＣＰプロセスガス：アルゴンガス＝５０sccm チャンバー内圧力：０．４ＰａコイルＲＦパワー：５００Ｗ基板ＲＦパワー：３００Ｗ基板バイアス：２５０Ｖ

【００３１】［工程−１４０］その後、第１の下地層１
４上に第２の下地層１５をＤＣマグネトロンスパッタ法
にて形成する（図２の（Ｂ）参照）。第２の下地層１５
は、厚さ５０ｎｍのＴｉＮ層／厚さ２０ｎｍのＴｉ層か
ら構成した。第２の下地層１５の成膜条件は表２と同様
とした。尚、図においては、第２の下地層１５を１層で
表した。こうして得られた開口部１３の側壁における下
地層全体の厚さは、例えば、厚さ１００ｎｍのＴｉＮ層
／厚さ４００ｎｍのＴｉ層の２層から構成された下地層
の開口部側壁における厚さよりも厚い。従って、絶縁層
１２中に含有された水分が絶縁層１２から放出され、第
２の下地層１５の表面を酸化するといった現象を回避す
ることができる。また、開口部１３の側壁における下地
層の膜厚が厚いので、高圧リフロー法に基づき、配線材
料で開口部１３の内部を確実に埋め込むことができる。

【００３２】［工程−１５０］次いで、開口部１３内を
配線材料で埋め込む。実施の形態１においては、高圧リ
フロー法を採用した。即ち、配線材料が流動化しない温
度に絶縁層を保持した状態で配線材料をスパッタ法にて
成膜した後、高圧下、配線材料が流動化する温度に絶縁
層を加熱する。この工程では、併せて、絶縁層上に上層
配線を形成する。そのために、例えばＡｌ−Ｃｕ（０．
５％）といったアルミニウム系合金から成る配線材料１
６を、以下の表４に例示するスパッタ法にて絶縁層１２
上に成膜する（図３の（Ａ）参照）。［工程−１１０］
から以上の工程までの操作を真空中で行うことが、下地
層の汚染や下地層表面に酸化膜が形成されることを防止
する上で望ましい。そのためには、クラスタ形式等のマ
ルチチャンバー装置を用いることが好ましい。

【００３３】

【表４】ターゲット：Ａｌ−Ｃｕ（０．５％）プロセスガス：アルゴンガス＝１００sccm 圧力：０．４Ｐａ成膜温度：４００゜Ｃ

【００３４】その後、以下の表５に例示する条件にて、
高圧下、配線材料１６が流動化する温度に絶縁層１２を
加熱する。これによって、開口部１３の上方の配線材料
１６が開口部１３内に押し込まれ、接続孔１７が形成さ
れる（図３の（Ｂ）参照）。

【００３５】

【表５】プロセスガス：アルゴンガス圧力：７０ＭＰａリフロー時間：１分基板加熱温度：４５０゜Ｃ

【００３６】［工程−１６０］次に、絶縁層１２上に堆
積した配線材料１６、第２の下地層１５及び第１の下地
層１４をパターニングして、上層配線１８を完成させる
（図４参照）。尚、図においては、上層配線１８を１層
で表した。

【００３７】（実施の形態２）実施の形態２において
は、リフロー法にて開口部１３内を配線材料１６で埋め
込み、接続孔を形成する。実施の形態１と同様に、開口
部１３を孔部とし、また、下層配線１１が形成された下
層絶縁層１０上に絶縁層１２を形成する。以下、実施の
形態２が実施の形態１と相違する点のみを説明する。

【００３８】実施の形態２においては、実施の形態１の
［工程−１００］〜［工程−１４０］と同様の工程を経
て、第１の下地層１４上に第２の下地層１５をスパッタ
法にて形成する。次に、実施の形態２においては、開口
部１３内を配線材料１６で埋め込むために、配線材料１
６が流動化しない温度に絶縁層１２を保持した状態で配
線材料１６を上記の表４に例示した条件のスパッタ法に
て成膜する。尚、実施の形態１の［工程−１１０］に相
当する工程から、この工程までの操作を真空中で行うこ
とが好ましい。そして、その後、以下の表６に例示する
条件にて配線材料１６が流動化する温度に絶縁層１２を
加熱する。その後、実施の形態１の［工程−１６０］を
経て、上層配線を完成させる。

【００３９】

【表６】プロセスガス：アルゴンガス圧力：常圧リフロー時間：２分基板加熱温度：５００゜Ｃ

【００４０】（実施の形態３）実施の形態３において
は、高温スパッタ法にて開口部１３内を配線材料１６で
埋め込み、接続孔を形成する。実施の形態１と同様に、
開口部１３を孔部とし、また、下層配線１１が形成され
た下層絶縁層１０上に絶縁層１２を形成する。以下、実
施の形態３が実施の形態１と相違する点のみを説明す
る。

【００４１】実施の形態３においても、実施の形態１の
［工程−１００］〜［工程−１４０］と同様の工程を経
て、第１の下地層１４上に第２の下地層１５をスパッタ
法にて形成する。次に、実施の形態３においては、開口
部１３内を配線材料１６で埋め込むために、配線材料１
６が流動化する温度に絶縁層１２を加熱した状態で配線
材料１６をスパッタ法にて成膜する。スパッタ条件を、
以下の表７に例示する。尚、実施の形態１の［工程−１
１０］に相当する工程から、この工程までの操作を真空
中で行うことが好ましい。そして、その後、実施の形態
１の［工程−１６０］を経て、上層配線を完成させる。

【００４２】

【表７】ターゲット：Ａｌ−Ｃｕ（０．５％）プロセスガス：アルゴンガス＝１００sccm 圧力：０．４Ｐａ成膜温度：５００゜Ｃ

【００４３】（実施の形態４）実施の形態４において
は、ブランケットタングステンＣＶＤ法にて開口部１３
内をタングステンから成る配線材料２６で埋め込み、接
続孔を形成する。実施の形態１と同様に、開口部１３を
孔部とし、また、ソース・ドレイン領域２５が形成され
た半導体基板２０上に絶縁層１２を形成する。以下、実
施の形態４が実施の形態１と相違する点のみを、図５〜
図６を参照して説明する。

【００４４】［工程−４００］先ず、ＭＯＳ型トランジ
スタを半導体基板２０に形成する。そのために、例えば
ＬＯＣＯＳ構造を有する素子分離領域２１を公知の方法
に基づき形成する。尚、素子分離領域は、トレンチ構造
を有していてもよい。その後、半導体基板２０の表面を
例えばパイロジェニック法により酸化し、ゲート酸化膜
２２を形成する。次いで、不純物がドーピングされた多
結晶シリコン層をＣＶＤ法にて全面に成膜した後、多結
晶シリコン層をパターニングし、ゲート電極２３を形成
する。次に、半導体基板２０にイオン注入を行い、ＬＤ
Ｄ構造を形成する。その後、全面にＣＶＤ法にてＳｉＯ
₂層を成膜した後、このＳｉＯ₂層をエッチバックするこ
とによって、ゲート電極２３の側面にゲートサイドウオ
ール２４を形成する。次いで、半導体基板２０にイオン
注入を施した後、イオン注入された不純物の活性化アニ
ール処理を行うことによって、ソース・ドレイン領域２
５を形成する。

【００４５】［工程−４１０］次に、半導体基板２０上
に、例えばＳｉＯ₂から成り、厚さ１．０μｍの絶縁層
１２を全面にＣＶＤ法にて成膜した後、ソース・ドレイ
ン領域２５の上方の絶縁層１２に孔部である開口部１３
をＲＩＥ法にて形成する（図５の（Ａ）参照）。開口部
１３の径を０．４μｍとした。

【００４６】［工程−４２０］次に、実施の形態１の
［工程−１１０］〜［工程−１４０］を実行する。こう
して、図５の（Ｂ）に示す構造を得ることができる。下
地層のオーバーハング部が除去され、下地層の開口部１
３の側壁における厚さが均一化されるので、次の工程で
形成される接続孔の内部にボイドが発生し難く、高い信
頼性を有する接続孔を形成することができるし、タング
ステンの優れた密着性を得ることができる。

【００４７】［工程−４３０］次いで、開口部１３内を
配線材料で埋め込み、接続孔２６を形成する。実施の形
態４においては、ブランケットタングステンＣＶＤ法を
採用した。具体的には、以下の表８に例示するＣＶＤ条
件にて開口部１３内を含む絶縁層１２の全面にタングス
テンから成る配線材料２６を堆積させる。次いで、絶縁
層１２上の配線材料、第２の下地層１５及び第１の下地
層１４を、以下の表９に例示する条件にてエッチバック
する。こうして、開口部１３内を配線材料２６で埋め込
み、接続孔２７が完成する。こうして得られた構造を、
図６の（Ａ）に示す。

【００４８】

【表８】タングステンのＣＶＤ成膜条件使用ガス：ＷＦ₆／Ｈ₂／Ａｒ＝４０／４００／２２５０
sccm 圧力：１０．７ｋＰａ成膜温度：４５０゜Ｃ

【表９】タングステン層及び第２の下地層、第１の下地
層のエッチング条件第１段階のエッチング：タングステン層のエッチング使用ガス：ＳＦ₆／Ａｒ／Ｈｅ＝１１０：９０：５scc
m 圧力：４６ＰａＲＦパワー：２７５Ｗ第２段階のエッチング：第２の下地層、第１の下地層の
エッチング条件使用ガス：Ａｒ／Ｃｌ₂＝７５／５sccm 圧力：６．５ＰａＲＦパワー：２５０Ｗ

【００４９】［工程−４４０］その後、先に示した表２
に例示する条件にてＴｉ層、ＴｉＮ層を全面に成膜し、
更に、その上に表４に例示した条件にてＡｌ−Ｃｕ
（０．５％）から成る配線材料１６をスパッタ法にて成
膜する。次いで、絶縁層１２上に堆積した配線材料１
６、ＴｉＮ層及びＴｉ層をパターニングして、上層配線
１８を完成させる（図６の（Ｂ）参照）。尚、図におい
ては、上層配線１８を１層で表した。

【００５０】（実施の形態５）実施の形態５は、実施の
形態１の変形である。実施の形態５が実施の形態１と相
違する点は、接続孔及び溝配線を形成する点にある。実
施の形態５においては、高圧リフロー法にて開口部内を
配線材料で埋め込み、溝配線及び接続孔を同時に形成す
る。開口部を溝部とし、且つ、溝部の底面の一部に孔部
が設けられた形態とした。また、下層配線が形成された
下層絶縁層上に絶縁層を形成する。以下、絶縁層等の模
式的な一部断面図である図７〜図９を参照して、実施の
形態５の半導体装置における配線形成方法を説明する。

【００５１】［工程−５００］先ず、図示しない半導体
基板上に下層絶縁層１０を成膜し、かかる下層絶縁層１
０上に下層配線１１を形成する。次いで、例えばＳｉＯ
₂から成り、厚さ１．３μｍの絶縁層１２を全面にＣＶ
Ｄ法にて成膜した後、下層配線１１の上方の絶縁層１２
に孔部１３ＡをＲＩＥ法にて形成する。次いで、孔部１
３Ａの上方部分を通る溝部１３ＢをＲＩＥ法にて絶縁層
１２に形成する（図７の（Ａ）参照）。尚、溝部１３Ｂ
は、図の紙面垂直方向に延びている。実施の形態５にお
いては、開口部は孔部１３Ａ及び溝部１３Ｂから構成さ
れている。孔部１３Ａの径を０．４μｍ、深さを０．８
μｍ、溝部１３Ｂの幅を０．６μｍ、深さを０．５μｍ
とした。

【００５２】［工程−５１０］次に、実施の形態１の
［工程−１１０］と同様に、予備加熱処理及びエッチン
グ処理を行う。

【００５３】［工程−５２０］その後、実施の形態１の
［工程−１２０］と同様に、開口部１３Ａ，１３Ｂ内を
含む絶縁層１２上に第１の下地層１４をＤＣマグネトロ
ンスパッタ法にて形成する（図７の（Ｂ）参照）。次
に、実施の形態１の［工程−１３０］と同様に、第１の
下地層１４にスパッタエッチング処理を施す（図８の
（Ａ）参照）。これによって、第１の下地層のオーバー
ハング部が除去される。しかも、第１の下地層１４のエ
ッチングされた部分の一部は開口部１３Ａ，１３Ｂの側
壁に再度堆積する。その結果、開口部１３Ａ，１３Ｂの
側壁における第１の下地層１４の膜厚の均一化を図るこ
とができる。次いで、実施の形態１の［工程−１４０］
と同様に、第１の下地層１４上に第２の下地層１５をＤ
Ｃマグネトロンスパッタ法にて形成する（図８の（Ｂ）
参照）。

【００５４】［工程−５３０］次いで、実施の形態１の
［工程−１５０］と同様に、開口部１３Ａ，１３Ｂ内を
配線材料１６で埋め込む。実施の形態５においては、実
施の形態１と同様に高圧リフロー法を採用した。これに
よって、開口部１３Ａ，１３Ｂの上方の配線材料１６が
開口部内に押し込まれ、接続孔１７及び溝配線１７Ａが
形成される（図９参照）。尚、この時点では、絶縁層１
２の上には、第１の下地層１４、第２の下地層１５及び
配線材料１６が残されている。

【００５５】［工程−５４０］次に、絶縁層１２上に堆
積した配線材料１６、第２の下地層１５及び第１の下地
層１４を、以下の表１０に例示する条件の化学的、機械
的研磨法にて除去し、溝配線１７Ａを完成させる（図１
０参照）。

【００５６】

【表１０】研磨圧力：１００ｇｆ／ｃｍ² 回転数：定盤／研磨ヘッド＝３０／３０rp
m 研磨用スラリー：ＮＨ₄ＯＨベース（フュームドシ
リカ含有）研磨用スラリー流量：１００ｃｍ³／分温度：２５〜３０゜Ｃ

【００５７】尚、図１０に示した構造は、実施の形態
２、実施の形態３あるいは実施の形態４にて説明した半
導体装置における配線形成方法によっても形成すること
ができる。

【００５８】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。発明の実施の形態にて説明した配線の構造、各種成
膜条件やスパッタエッチング処理等の条件、数値は例示
であり、適宜変更することができる。配線材料として、
アルミニウム系合金の代わりに銅を用いることもでき
る。この場合のスパッタ条件を以下の表１１に例示す
る。

【００５９】

【表１１】ターゲット：Ｃｕプロセスガス：Ａｒ＝１００sccm 圧力：０．４ＰａＤＣパワー：５ｋＷ成膜温度：１５０゜Ｃ

【００６０】また、実施の形態４の［工程−４３０］に
おいて、タングステン層を堆積させる代わりに、以下の
表１２に示すＣＶＤ条件にて銅層を堆積させてもよい。
尚、ＨＦＡとは、ヘキサフルオロアセチルアセトネート
の略である。

【００６１】

【表１２】銅のＣＶＤ成膜条件使用ガス：Ｃｕ（ＨＦＡ）₂／Ｈ₂＝１０／１００
０sccm 圧力：２．６×１０³Ｐａ基板加熱温度：３５０゜Ｃパワー：５００Ｗ

【００６２】

【発明の効果】本発明の半導体装置における配線形成方
法においては、開口部の側壁における第１の下地層の膜
厚の均一化を図ることができるし、開口部の側壁におけ
る第２の下地層の膜厚を厚くすることができ且つ膜厚の
均一化を図ることができる。その結果、開口部への配線
材料の埋め込み性が安定し且つ向上するので、高い信頼
性を有する接続孔や溝配線を形成することが可能とな
る。

【図面の簡単な説明】

【図１】発明の実施の形態１の半導体装置における配線
形成方法を説明するための絶縁層等の模式的な一部断面
図である。

【図２】図１に引き続き、発明の実施の形態１の半導体
装置における配線形成方法を説明するための絶縁層等の
模式的な一部断面図である。

【図３】図２に引き続き、発明の実施の形態１の半導体
装置における配線形成方法を説明するための絶縁層等の
模式的な一部断面図である。

【図４】図３に引き続き、発明の実施の形態１の半導体
装置における配線形成方法を説明するための絶縁層等の
模式的な一部断面図である。

【図５】発明の実施の形態４の半導体装置における配線
形成方法を説明するための絶縁層等の模式的な一部断面
図である。

【図６】図５に引き続き、発明の実施の形態１の半導体
装置における配線形成方法を説明するための絶縁層等の
模式的な一部断面図である。

【図７】発明の実施の形態５の半導体装置における配線
形成方法を説明するための絶縁層等の模式的な一部断面
図である。

【図８】図７に引き続き、発明の実施の形態５の半導体
装置における配線形成方法を説明するための絶縁層等の
模式的な一部断面図である。

【図９】図８に引き続き、発明の実施の形態５の半導体
装置における配線形成方法を説明するための絶縁層等の
模式的な一部断面図である。

【図１０】図９に引き続き、発明の実施の形態５の半導
体装置における配線形成方法を説明するための絶縁層等
の模式的な一部断面図である。

【図１１】従来の技術における問題点を説明するための
絶縁層等の模式的な一部断面図である。

【符号の説明】

１０・・・下層絶縁層、１１・・・下層配線、１２・・
・絶縁層、１３・・・開口部、１３Ａ・・・孔部、１３
Ｂ・・・溝部、１４・・・第１の下地層、１５・・・第
２の下地層、１６，２６・・・配線材料、１７，２７・
・・接続孔、１７Ａ・・・溝配線、１８・・・上層配
線、２０・・・半導体基板、２１・・・素子分離領域、
２２・・・ゲート酸化膜、２３・・・ゲート電極、２４
・・・ゲートサイドウオール、２５・・・ソース・ドレ
イン領域

Claims

【特許請求の範囲】

【請求項１】（イ）半導体基板の上に絶縁層を形成した
後、該絶縁層に開口部を形成する工程と、（ロ）該開口部内を含む該絶縁層上に第１の下地層をス
パッタ法にて形成する工程と、（ハ）該第１の下地層にスパッタエッチング処理を施す
工程と、（ニ）該第１の下地層上に第２の下地層をスパッタ法に
て形成する工程と、（ホ）該開口部内を配線材料で埋め込む工程、から成る
ことを特徴とする半導体装置における配線形成方法。
【請求項２】前記工程（ハ）におけるスパッタエッチン
グ処理によって、第１の下地層のオーバーハング部を除
去することを特徴とする請求項１に記載の半導体装置に
おける配線形成方法。
【請求項３】前記工程（ホ）は、配線材料が流動化する
温度に絶縁層を加熱した状態で配線材料をスパッタ法に
て成膜する工程を含むことを特徴とする請求項１に記載
の半導体装置における配線形成方法。
【請求項４】前記工程（ホ）は、配線材料が流動化しな
い温度に絶縁層を保持した状態で配線材料をスパッタ法
にて成膜した後、配線材料が流動化する温度に絶縁層を
加熱する工程を含むことを特徴とする請求項１に記載の
半導体装置における配線形成方法。
【請求項５】前記工程（ホ）は、配線材料が流動化しな
い温度に絶縁層を保持した状態で配線材料をスパッタ法
にて成膜した後、高圧下、配線材料が流動化する温度に
絶縁層を加熱する工程を含むことを特徴とする請求項１
に記載の半導体装置における配線形成方法。
【請求項６】前記工程（ロ）から工程（ホ）までの操作
を真空中で行うことを特徴とする請求項１に記載の半導
体装置における配線形成方法。
【請求項７】配線材料は、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｃｕ、Ａｌ−Ｇｅ、Ａｇ、Ｃｕ、Ｃｕ−Ｔｉ又はＣ
ｕ−Ｚｒから成ることを特徴とする請求項１に記載の半
導体装置における配線形成方法。
【請求項８】第１の下地層は、Ｔｉ層、ＴｉＮ層、Ｔｉ
Ｗ層、Ｗ層、ＴｉＮ／Ｔｉ層、Ｔｉ／ＴｉＮ／Ｔｉ層、
ＴｉＷ／Ｔｉ層、Ｔｉ／ＴｉＷ／Ｔｉ層、Ｗ／Ｔｉ層又
はＴｉ／Ｗ／Ｔｉ層から成ることを特徴とする請求項１
に記載の半導体装置における配線形成方法。
【請求項９】第２の下地層は、Ｔｉ層、ＴｉＮ層、Ｔｉ
Ｗ層、Ｗ層、ＴｉＮ／Ｔｉ層、Ｔｉ／ＴｉＮ／Ｔｉ層、
ＴｉＷ／Ｔｉ層、Ｔｉ／ＴｉＷ／Ｔｉ層、Ｗ／Ｔｉ層又
はＴｉ／Ｗ／Ｔｉ層から成ることを特徴とする請求項１
に記載の半導体装置における配線形成方法。