JP2009016781A - フラッシュメモリ素子の製造方法 - Google Patents
フラッシュメモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2009016781A JP2009016781A JP2007319386A JP2007319386A JP2009016781A JP 2009016781 A JP2009016781 A JP 2009016781A JP 2007319386 A JP2007319386 A JP 2007319386A JP 2007319386 A JP2007319386 A JP 2007319386A JP 2009016781 A JP2009016781 A JP 2009016781A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- etching
- flash memory
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 38
- 125000006850 spacer group Chemical group 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 50
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000000460 chlorine Substances 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】コンタクトプラグ間にブリッジが発生するのを防止し、ビット線不良の防止に有効なフラッシュメモリ素子の製造方法を提供する。
【解決手段】半導体基板１００上に形成された第１及び第２の層間絶縁膜１０４，１１４をエッチングして、セル領域の接合領域を露出させる第１及び第２のコンタクトホール１０６，１１６を形成する。このコンタクトホールの内部に第１及び第２の層間絶縁膜の界面よりも低くコンタクトプラグ１１０，１１８ａを形成する。コンタクトプラグ上部のコンタクトホールの側壁にスペーサ１２０ａを形成する。それによって、例えば導電性残留物層１１２及び第１及び第２の層間絶縁膜界面に発生したオープンパスのためにドレインコンタクトプラグ間で連結するブリッジを防止する。また、ドレインコンタクトプラグと接続されるビット線にて漏洩電流を誘発するなどの不良を防止し、工程の歩留まり及び素子の信頼性を向上させる。
【選択図】図１Ｇ
【解決手段】半導体基板１００上に形成された第１及び第２の層間絶縁膜１０４，１１４をエッチングして、セル領域の接合領域を露出させる第１及び第２のコンタクトホール１０６，１１６を形成する。このコンタクトホールの内部に第１及び第２の層間絶縁膜の界面よりも低くコンタクトプラグ１１０，１１８ａを形成する。コンタクトプラグ上部のコンタクトホールの側壁にスペーサ１２０ａを形成する。それによって、例えば導電性残留物層１１２及び第１及び第２の層間絶縁膜界面に発生したオープンパスのためにドレインコンタクトプラグ間で連結するブリッジを防止する。また、ドレインコンタクトプラグと接続されるビット線にて漏洩電流を誘発するなどの不良を防止し、工程の歩留まり及び素子の信頼性を向上させる。
【選択図】図１Ｇ
Description
本発明は、フラッシュメモリ素子の製造方法に関し、さらに詳しくは、特にコンタクトプラグ間に発生するブリッジを改善することでビット線不良(Bit Line Fail)を防止できるフラッシュメモリ素子の製造方法に関するものである。
ナンド（NAND）型フラッシュ素子のセルアレイは多数のセルブロックを設けて構成され、それら各セルブロックは一般のフラッシュ素子とは異なり、セルアレイをストリングに区分して動作している。そうした特性を有するため、ストリングの両端にビット線で連結されるドレインコンタクトとグローバルグラウンドのためのソースコンタクトが位置するようになる。それらドレインコンタクトとソースコンタクトはストリングの制御のためのセレクトトランジスタのジャンクションに連結される。
一般的なフラッシュ素子のソース及びドレインの両コンタクトプラグについてその形成工程を概略的に説明する。半導体基板においては、ソースセレクトトランジスタと、複数のメモリセル及びドレインセレクトトランジスタを含む複数のストリング構造が形成される。次いで、これらの上部に第１の層間絶縁膜を形成した後、ソースセレクトトランジスタのソースが露出されるように第１のコンタクトホールを形成する。その後、第１のコンタクトホールを含む第１の層間絶縁膜上にバリアメタル膜(Ti/TiN)及びタングステン(W)膜を積層した後、化学的機械的研磨(Chemical Mechanical Polishing; CMP)工程で平坦化する。その平坦化によって第１のコンタクトホールを満たすソースコンタクトプラグを形成する。引き続き、ソースコンタクトプラグ上に第２の層間絶縁膜を形成した後、ドレインセレクトトランジスタのドレインが露出されるように第２のコンタクトホールを形成する。その後、第２のコンタクトホールを含む第２の層間絶縁膜上にポリシリコン膜を蒸着した後、上記CMP工程で平坦化し、第２のコンタクトホールを満たすドレインコンタクトプラグを形成する。
ところで、CMP工程においてソースコンタクトプラグを形成する際、バリアメタル膜またはタングステン(W)膜の残留物が第１の層間絶縁膜上に残存するようになる。そのような導電性残留物が残存する領域がドレインコンタクトプラグが形成される領域である場合、導電性残留物に隣接するドレインコンタクトプラグが互いに連結され、ブリッジ(bridge)が発生する。また、導電性残留物のなかでもタングステン(W)が異常酸化すると、ドレインコンタクトプラグ間にブリッジが発生し、そのブリッジのためにビット線からの漏洩電流を誘発し、歩留まりが低下する不具合がある。
さらには、ドレインコンタクトホールを形成するための湿式エッチング工程時、第１及び第２の層間絶縁膜間の界面ではエッチングによって損傷したオープンパス(open path)が発生することがある。オープンパスが発生するとこのオープンパスを通して隣接したドレインコンタクトプラグがコンタクトホールにポリシリコン膜の蒸着時に互いに連結され、ブリッジを発生してやはり漏洩電流の誘発といったビット線不良を引き起こす原因となる。
以上から、本発明の目的は、コンタクトプラグ形成時に導電性残留物層及び層間絶縁膜の界面に発生したオープンパスのためにコンタクトプラグ間にブリッジが発生するのを防止し、ビット線不良の防止に有効なフラッシュメモリ素子の製造方法を提供することにある。
本発明に係る代表的なフラッシュメモリ素子の製造方法は、第１及び第２の層間絶縁膜が形成された半導体基板が提供される段階と、前記第２及び第１の層間絶縁膜をエッチングしてセル領域の接合領域を露出させるコンタクトホールを形成する段階と、前記コンタクトホールの内部に前記第１及び第２の層間絶縁膜の界面よりも低くコンタクトプラグを形成する段階と、前記コンタクトプラグ上部の前記コンタクトホールの側壁にスペーサを形成する段階と、含むことを特徴とする。
その場合、上記コンタクトプラグを形成する段階を、コンタクトホールが満たされるようにコンタクトホールを含む第２の層間絶縁膜上に導電膜を形成する段階と、導電膜を第２の層間絶縁膜が露出されるまでエッチングする段階と、導電膜が第１及び第２の層間絶縁膜の界面より低くなるようにエッチングする段階とを含ませることができる。
エッチング工程時に目標エッチング厚さを第２の層間絶縁膜の厚さより厚くし、導電膜を第１及び第２の層間絶縁膜の界面よりも低くする。第２の層間絶縁膜は、2000〜3000Åの厚さで形成される。エッチング工程は、目標エッチング厚さを3100〜4000Åとして行う。エッチング工程は、高密度プラズマ方式の乾式エッチング装備であり、六フッ化硫黄(SF6)、三フッ化窒素(NF3)、四フッ化炭素(CF4)のフッ素(F)系列ガスと塩素(Cl2)ガスを用いて行う。
スペーサは、窒化膜または酸化膜で形成され、50〜130Åの厚さで形成される。スペーサは、CCP(Capacitively Coupled Plasma)タイプの乾式エッチング装備を用いた異方性エッチング工程で形成される。
本発明の代表的なフラッシュメモリ素子の製造方法によれば、コンタクトプラグを第１及び第２の層間絶縁膜の界面よりも下部に形成するとともに、コンタクトプラグ上部のコンタクトホールの側壁にスペーサを形成する。そうすることによって、例えば導電性残留物層及び第１及び第２の層間絶縁膜界面に発生したオープンパスのためにドレインコンタクトプラグ間で連結してブリッジを防止して改善できる。結果、ドレインコンタクトプラグと接続されるビット線において漏洩電流を誘発するなどといった不良を防止でき、工程の歩留まり及び素子の信頼性を向上させることができる。
以下、本発明に係るフラッシュメモリ素子の製造方法の好適な実施形態について工程順を示す図１（Ａ）〜（Ｇ）を参照して詳細に説明する。
まず、図１（Ａ）に示すように、半導体基板(100)のセル領域にソースセレクトトランジスタ、多数のメモリセル及びドレインセレクトトランジスタを含む多数のストリング構造を形成する。図は、そのストリング構造において、便宜的にソースセレクトトランジスタのソース102aとドレインセレクトトランジスタのドレイン102bのみを示している。続いて、ソースセレクトトランジスタのソース(102a)上にソースコンタクトプラグ(110)を形成するための工程を行う。
ここで、ソースコンタクトプラグ(110)の形成工程を簡略に説明する。まず、ソースセレクトトランジスタ、ドレインセレクトトランジスタ及び多数のメモリセルを含む半導体基板(100)上に第１の層間絶縁膜(104)を形成した後、ソースセレクトトランジスタのソース(102a)が露出されるように第１のコンタクトホール(106)を形成する。この場合、第１のコンタクトホール(106)はソースコンタクトホールとなる。その後、第１のコンタクトホール(106)を含む第１の層間絶縁膜(104)上にTi/TiNの積層膜としてバリアメタル膜(108)を形成する。この第１のコンタクトホール(106)が満たされるように、バリアメタル膜(108)の上部に図示しないタングステン(W)膜を積層した後、化学的機械的研磨(Chemical Mechanical Polishing; CMP)工程を実行する。CMP工程においては、第１の層間絶縁膜(104)の表面が露出される時点まで平坦化することにより、第１のコンタクトホール(106)を満たすソースコンタクトプラグ(110)を形成する。
ところで、そうしたCMP工程においては、ソースコンタクトプラグ(110)を形成する過程でバリアメタル膜(106)またはタングステン(W)膜の導電性残留物が第１の層間絶縁膜(104)上に導電性残留物層(112)に残存する。
そこで、図１（ｂ）に示すように、ソースコンタクトプラグ(110)及び導電性残留物層(112)を含む第１の層間絶縁膜(104)上に第２の層間絶縁膜(114)を形成する。第２の層間絶縁膜(114)は、酸化膜系列の物質であればいずれも適用することが可能である。例えば、SOG(SpinOn Glass)、BPSG(Boron-Phosphorus Silicate Glass)、PETEOS(Plasma Enhanced TetraEthyl Ortho Silicate)、USG(Undoped Silicate Glass)及びPSG(Phosphorus SilicateGlass)から選択されるいずれか一つで形成することができる。この時、第２の層間絶縁膜(114)は、2000〜3000Åの厚さで形成する。
その後、マスク(図示せず)を用いたエッチング工程で第２の層間絶縁膜(114)及び第１の層間絶縁膜(104)の一部領域をエッチングして接合領域、即ち、ドレイン領域(102b)を露出させる第２のコンタクトホール(116)を形成する。この場合、第２のコンタクトホール(116)はドレインコンタクトホールとなる。一方、第２及び第１の層間絶縁膜(114,104)エッチング過程で第１の層間絶縁膜(104)と第２の層間絶縁膜(114)の界面に残存する導電性残留物層(112)も共にエッチングされる。
また、図示を略しているが、第２のコンタクトホール(116)の形成時、第１の層間絶縁膜(104)と第２の層間絶縁膜(114)の界面でエッチング損傷によるオープンパスを発生することもある。
つぎに、図１（Ｃ）に示すように、第２のコンタクトホール(116)が満たされるように第２のコンタクトホール(116)を含む第２の層間絶縁膜(114)上に導電物質を蒸着して導電膜(118)を形成する。望ましくは、導電膜(118)はポリシリコン膜で形成することができる。
つぎに、図１（Ｄ）に示すように、第２の層間絶縁膜(114)の表面が露出される時点まで導電膜(118)をエッチングする。この時、エッチング工程は平坦化エッチング工程、例えば、上記のCM（化学的機械的研磨)工程を適用して実施することができる。これにより、第２のコンタクトホール(116)の内部にのみ導電膜(118)が残留し、コンタクトプラグ(118a)が形成される。ここで、コンタクトプラグ(118a)は、ドレインコンタクトプラグとなる。
その場合、コンタクトプラグ(118a)形成工程をこの状態で完了すれば、甚だしい場合、ソースコンタクトプラグ(110)の形成のためのCMP工程で発生した導電性残留物層(112)によりドレインコンタクトプラグ(118a)が互いに連結されてブリッジを発生することがある。そればかりか、第１の層間絶縁膜(104)と第２の層間絶縁膜(114)の界面で発生したオープンパス(openpath)を通じてドレインコンタクトプラグ(118a)が互いに連結されてブリッジを発生することもある。
以下に、そうしたブリッジ防止のために施される後続工程を説明する。
図１（Ｅ）に示すように、第２のコンタクトホール(116)の内部のドレインコンタクトプラグ(118a)が第１及び第２の層間絶縁膜(104,114)の界面より低くなるようにドレインコンタクトプラグ(118a)を一定厚さだけエッチングする。エッチング工程は、乾式エッチング工程で形成することができ、望ましくは、エッチバック(etch back)工程で実施することができる。ここで、エッチバック工程は、第１及び第２の層間絶縁膜(104,114)よりドレインコンタクトプラグ(118a)に対してエッチング選択比の高いエッチングレシピを用いて行う。本実施形態にあっては、第１及び第２の層間絶縁膜(104,114)は酸化膜で形成し、ドレインコンタクトプラグ(118a)はポリシリコン膜で形成するため、エッチバック工程は酸化膜よりポリシリコン膜に対してエッチング選択比が高いエッチングレシピを用いて行う。
具体的には、エッチバック工程は、TCP、ICPまたはMERIEなどの高密度プラズマ(High Density Plasma：HDP)方式の乾式エッチング装備で六フッ化硫黄(SF6)、三フッ化窒素(NF3)、四フッ化炭素(CF4)などのフッ素(F)系列のガスと塩素(Cl2)ガスを用いてエッチングすることができる。
その際、ドレインコンタクトプラグ(118a)が第１及び第２の層間絶縁膜(104, 114)の界面から下部に形成されるように目標エッチング厚さを第２の層間絶縁膜(114)の厚さより厚くしてエッチング工程を行う。望ましくは、ドレインコンタクトプラグ(118a)エッチング工程は目標エッチング厚さを3100〜4100Åとして行う。
これにより、ドレインコンタクトプラグ(118a)の一部のみが選択的にエッチングされることにより、第２の層間絶縁膜(114)の側壁及び第１の層間絶縁膜(104)の側壁の一部が露出され、ドレインコンタクトプラグ(118a)が第１及び第２の層間絶縁膜(104,114)の界面だけでなく、導電性残留物層(112)の表面から下部に形成される。即ち、第１及び第２の層間絶縁膜(104, 114)の界面から100〜2000Åの下部に形成される。
上記のように、ドレインコンタクトプラグ(118a)が形成される場合、ソースコンタクトプラグ(110)の形成のためのCMP工程で発生した導電性残留物層(112)が残存しても、隣接したドレインコンタクトプラグ(118a)が互いに連結されないため、隣接したドレインコンタクトプラグ(118a)間にブリッジが発生しないよう、改善することができる。
また、ドレインコンタクトホール(116)の形成時にエッチングによる損傷のために、第１の層間絶縁膜(104)と第２の層間絶縁膜(114)の界面にオープンパスが形成されることがある。その場合でも、オープンパスに蒸着されたポリシリコン膜とドレインコンタクトプラグ(118a)が互いに連結されないため、隣接したドレインコンタクトプラグ(118a)間にブリッジを改善し得る。したがって、ドレインコンタクトプラグ(118a)間のブリッジを改善し、工程歩留まり及び素子の信頼性を向上させることができる。
つぎに、図１（Ｆ）に示すように、ドレインコンタクトプラグ(118a)を含む第２の層間絶縁膜(114)上にスペーサ用絶縁膜(120)を形成する。スペーサ用絶縁膜(120)は窒化膜または酸化膜で形成することができ、望ましくは、シリコン窒化膜(Si3N4)またはシリコン酸化膜(SiO2)で形成することができる。この時、スペーサ用絶縁膜(120)は50〜130Åの厚さで形成する。
そして、図１（Ｇ）において、スペーサエッチング工程を行う。スペーサエッチング工程は、CCP(Capacitively Coupled Plasma)タイプの乾式エッチング装備を用いて異方性エッチング(anisotropic etching)で行う。これにより、水平部のスペーサ用絶縁膜(120)は除去され、水平部に比べて厚く蒸着された垂直部のスペーサ用絶縁膜(120)が残留し、ドレインコンタクトプラグ(118a)の上部の第１及び第２絶縁膜(104,114)及び導電性残留物層(112)の側壁にスペーサ(120a)が形成される。
上記のように、スペーサ(120a)を形成する場合、後続の工程でドレインコンタクトプラグ(118a)と接続されるビット線(図示略)の形成時に導電性残留物層(112)及びオープンパスによる不良を防止し、工程歩留まり及び素子の信頼性を向上させることができる。
本発明は、上記実施形態に限定されるものではなく、互いに異なる多様な形態で具現することができ、上記実施形態は本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。従って、本発明の範囲は、本願の特許請求の範囲により理解されなければならない。
100 :半導体基板
102 :接合領域
102a :ソース領域
102b :ドレイン領域
104 :第１の層間絶縁膜
106 :第１のコンタクトホール
108 :バリアメタル膜
110 :ソースコンタクトプラグ
112 :導電性残留物層
114 :第２の層間絶縁膜
116 :第２のコンタクトホール
118 :導電膜
118a :ドレインコンタクトプラグ
120 :スペーサ用絶縁膜
120a :スペーサ
102 :接合領域
102a :ソース領域
102b :ドレイン領域
104 :第１の層間絶縁膜
106 :第１のコンタクトホール
108 :バリアメタル膜
110 :ソースコンタクトプラグ
112 :導電性残留物層
114 :第２の層間絶縁膜
116 :第２のコンタクトホール
118 :導電膜
118a :ドレインコンタクトプラグ
120 :スペーサ用絶縁膜
120a :スペーサ
Claims (9)
- 第１及び第２の層間絶縁膜が形成された半導体基板が提供される段階と、
前記第２及び第１の層間絶縁膜をエッチングしてセル領域の接合領域を露出させるコンタクトホールを形成する段階と、
前記コンタクトホールの内部に前記第１及び第２の層間絶縁膜の界面よりも低くコンタクトプラグを形成する段階と、
前記コンタクトプラグ上部の前記コンタクトホールの側壁にスペーサを形成する段階と、含むフラッシュメモリ素子の製造方法。 - 前記コンタクトプラグを形成する段階は、
前記コンタクトホールが満たされるように前記コンタクトホールを含む前記第２の層間絶縁膜上に導電膜を形成する段階と、
前記導電膜を前記第２の層間絶縁膜が露出されるまでエッチングする段階と、
前記導電膜が前記第１及び第２の層間絶縁膜の界面よりも低くなるようにエッチングする段階と、
を含む請求項１に記載のフラッシュメモリ素子の製造方法。 - 前記エッチング工程時に目標エッチング厚さを前記第２の層間絶縁膜の厚さより厚くして前記導電膜を前記第１及び第２の層間絶縁膜の界面よりも低くする請求項２に記載のフラッシュメモリ素子の製造方法。
- 前記第２の層間絶縁膜は、2000〜3000Åの厚さで形成される請求項３に記載のフラッシュメモリ素子の製造方法。
- 前記エッチング工程は、目標エッチング厚さを3100〜4000Åとして行う請求項３に記載のフラッシュメモリ素子の製造方法。
- 前記エッチング工程は、高密度プラズマ方式の乾式エッチング装備で六フッ化硫黄(SF6)、三フッ化窒素(NF3)、四フッ化炭素(CF4)のフッ素(F)系列ガスと塩素(Cl2)ガスを用いて行う請求項３に記載のフラッシュメモリ素子の製造方法。
- 前記スペーサは、窒化膜または酸化膜で形成される請求項１に記載のフラッシュメモリ素子の製造方法。
- 前記スペーサは、50〜130Åの厚さで形成される請求項１に記載のフラッシュメモリ素子の製造方法。
- 前記スペーサは、CCPタイプの乾式エッチング装備を用いた異方性エッチング工程で形成される請求項１に記載のフラッシュメモリ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070065041A KR100854868B1 (ko) | 2007-06-29 | 2007-06-29 | 플래시 메모리 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009016781A true JP2009016781A (ja) | 2009-01-22 |
Family
ID=39878789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007319386A Pending JP2009016781A (ja) | 2007-06-29 | 2007-12-11 | フラッシュメモリ素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7674711B2 (ja) |
| JP (1) | JP2009016781A (ja) |
| KR (1) | KR100854868B1 (ja) |
| CN (1) | CN101335230B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102452290B1 (ko) * | 2015-09-04 | 2022-12-01 | 에스케이하이닉스 주식회사 | 반도체구조물 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456699B1 (ko) * | 2002-10-04 | 2004-11-10 | 삼성전자주식회사 | 하부 막질에 대한 하부 전극의 접촉 구조 및 그 형성 방법 |
| KR20040059935A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 비트라인 형성방법 |
| KR100628244B1 (ko) | 2005-06-15 | 2006-09-26 | 동부일렉트로닉스 주식회사 | 반도체소자의 제조방법 |
-
2007
- 2007-06-29 KR KR1020070065041A patent/KR100854868B1/ko not_active IP Right Cessation
- 2007-12-06 US US11/951,764 patent/US7674711B2/en not_active Expired - Fee Related
- 2007-12-11 JP JP2007319386A patent/JP2009016781A/ja active Pending
- 2007-12-17 CN CN2007103022110A patent/CN101335230B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20090004854A1 (en) | 2009-01-01 |
| CN101335230B (zh) | 2010-09-29 |
| US7674711B2 (en) | 2010-03-09 |
| CN101335230A (zh) | 2008-12-31 |
| KR100854868B1 (ko) | 2008-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5294182B2 (ja) | 半導体素子のキャパシタストレージノードの形成方法 | |
| JP4860189B2 (ja) | 半導体メモリ素子の金属配線形成方法 | |
| JP2005175420A (ja) | Ｎａｎｄフラッシュ素子の製造方法 | |
| JP2004015058A (ja) | 半導体素子の製造方法 | |
| US7122467B2 (en) | Method for fabricating semiconductor device | |
| JP2008258632A (ja) | フラッシュメモリ素子の製造方法 | |
| KR20090025778A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| US20070161183A1 (en) | Method for fabricating semiconductor device | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| KR100616499B1 (ko) | 반도체소자 제조 방법 | |
| KR20100008942A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100685677B1 (ko) | 반도체 소자 제조 방법 | |
| JP2008091368A (ja) | 半導体装置及びその製造方法 | |
| JP2009016781A (ja) | フラッシュメモリ素子の製造方法 | |
| KR101062833B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR101204919B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20090053033A (ko) | 반도체 소자의 제조 방법 | |
| KR100733458B1 (ko) | 반도체 소자의 캐패시터 스토리지 노드 형성방법 | |
| KR100965045B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20060023004A (ko) | 반도체소자의 콘택 플러그 형성 방법 | |
| KR100869357B1 (ko) | 공극 발생을 최소화할 수 있는 반도체소자 제조방법 | |
| KR20070002325A (ko) | 반도체 소자 제조방법 | |
| KR100517912B1 (ko) | 반도체소자 제조 방법 | |
| KR20070055880A (ko) | 반도체 소자 제조방법 | |
| KR20090044909A (ko) | 반도체 메모리 소자의 콘택 플러그 형성방법 |