CN101335230B - 制造快闪存储器件的方法 - Google Patents
制造快闪存储器件的方法 Download PDFInfo
- Publication number
- CN101335230B CN101335230B CN2007103022110A CN200710302211A CN101335230B CN 101335230 B CN101335230 B CN 101335230B CN 2007103022110 A CN2007103022110 A CN 2007103022110A CN 200710302211 A CN200710302211 A CN 200710302211A CN 101335230 B CN101335230 B CN 101335230B
- Authority
- CN
- China
- Prior art keywords
- interlayer dielectric
- film
- contact plug
- etching
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000011229 interlayer Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 24
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 19
- 239000003989 dielectric material Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000000460 chlorine Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000001413 cellular effect Effects 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 230000000717 retained effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及制造快闪存储器件的方法。所述方法可包括在具有单元区的半导体衬底上形成第一和第二层间绝缘膜，蚀刻第二和第一层间绝缘膜，因此形成通过其暴露单元区的结区的接触孔，在接触孔内形成接触塞，所述接触塞的高度低于所述第一和第二层间绝缘膜的界面的高度，和在所述接触塞上在所述接触孔侧壁上形成隔离物。
Description
相关申请的交叉引用
本发明要求2007年6月29日提交的韩国专利申请10-2007-65041的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及制造快闪存储器件的方法，更具体涉及制造可通过防止接触塞之间的桥接而防止位线失效的快闪存储器件的方法。
背景技术
NAND快闪器件的单元阵列包含多个单元块。和常规的快闪器件不同，每个单元块利用分成串的单元阵列来运行。由于该特性，连接到位线的漏极接触和用于整体接地(global ground)的源极接触位于所述串的两端。这些接触连接到用于串控制的选择晶体管的结。
简述形成一般快闪器件的源极接触塞和漏极接触塞的工艺。在半导体衬底上形成多个串结构，其包括源极选择晶体管、多个存储单元和漏极选择晶体管。在串结构上形成第一层间绝缘膜。然后形成通过其暴露源极选择晶体管的源极的第一接触孔。在含有第一接触孔的第一层间绝缘膜上层合阻挡金属层(Ti/TiN)和钨(W)层。然后实施化学机械抛光(CMP)工艺以形成填隙(gap fill)第一接触孔的源极接触塞。在源极接触塞上形成第二层间绝缘膜之后，形成通过其暴露漏极选择晶体管的漏极的第二接触孔。然后在含有第二接触孔的第二层间绝缘膜上沉积多晶硅膜。然后实施CMP工艺以形成填隙第二接触孔的漏极接触塞。
然而，在使用CMP方法形成源极接触塞的过程中，阻挡金属层或钨(W)层的残余物保留在第一层间绝缘膜上。如果在其上残留有导电残余物的区域是形成漏极接触塞的区域，那么相邻的漏极接触塞通过导电残余物互连，所以产生桥接。由于钨(W)的导电残余物的异常氧化也产生漏极接触塞之间的桥接。在这种情况下，桥接导致位线漏电流，导致低的良品率。
此外，在形成漏极接触孔的湿蚀刻工艺过程中，蚀刻破坏导致在第一层间绝缘膜和第二层间绝缘膜的界面处产生的开放通路。在这种情况下，在接触孔上沉积多晶硅膜时，相邻的漏极接触塞通过开放通路互连，因此产生桥接和位线失效。
发明内容
在本发明的一个实施方案中，一种制造快闪存储器件的方法可包括在具有单元区的半导体衬底上形成第一和第二层间绝缘膜，蚀刻第二和第一层间绝缘膜，由此形成通过其暴露单元区的结区的接触孔，在接触孔之内形成接触塞，接触塞具有比第一和第二层间绝缘膜的界面的高度低的高度，和在接触塞上在接触孔的侧壁上形成隔离物。
在本发明的一个实施方案中，接触塞的形成可包括在包括接触孔的第二层间绝缘膜上形成导电膜，使得接触孔被填隙，蚀刻导电膜直到暴露第二层间绝缘膜，和蚀刻导电膜使得导电膜低于第一和第二层间绝缘膜的界面。
在本发明的一个实施方案中，在蚀刻导电膜时，可以设定目标蚀刻厚度厚于第二层间绝缘膜的厚度，使得导电膜变得低于第一和第二层间绝缘膜的界面。第二层间绝缘膜可以形成为大约2000～3000埃的厚度。在高密度等离子体(HDP)方法的干蚀刻设备中使用例如氟(F)基气体(如六氟化硫(SF6)、三氟化氮(NF3)或四氟化碳(CF4))和氯气(Cl2)，可以实施蚀刻工艺，目标蚀刻厚度为大约3100～4000埃。
在本发明的一个实施方案中，使用例如氮化物膜或氧化物膜，可以形成厚度为约50～130埃的隔离物。例如还可以在电容耦合等离子体(CCP)型干蚀刻设备中利用各向异性蚀刻工艺形成隔离物。
附图说明
图1A～1G是说明根据本发明的一个实施方案制造快闪存储器件的方法的横截面图。
具体实施方式
将参考附图描述根据本发明的示例性实施方案。这些实施方案用于说明性的目的，本发明不限于此。
参考图1A，可以在半导体衬底100的单元区中形成多个串结构(仅显示源极选择晶体管的源极102a和漏极选择晶体管的漏极102b)。串结构可包括例如源极选择晶体管、多个存储单元、漏极选择晶体管。可以在源极选择晶体管的源极102a上形成源极接触塞110。
可以在可包括例如源极选择晶体管、漏极选择晶体管和多个存储单元的半导体衬底100上形成第一层间绝缘膜104。然后可以形成通过其暴露源极选择晶体管的源极102a的第一接触孔106。在该实例中，第一接触孔106变成源极接触孔。例如可以在包括第一接触孔106的第一层间绝缘膜104上形成阻挡金属层108，比如Ti/TiN的叠层。可以将钨(W)层(未显示)堆叠在阻挡金属层108上以填隙第一接触孔106。可以实施例如CMP工艺直到暴露第一层间绝缘膜104的表面，因此形成填隙第一接触孔106的源极接触塞110。
然而，在使用CMP方法形成源极接触塞110的过程中，阻挡金属层106或钨(W)层的导电残余物保留在第一层间绝缘膜104上作为导电残余物层112。
参考图1B，可以在包括源极接触塞110和导电残余物层112的第一层间绝缘膜104上形成第二层间绝缘膜114。可以使用例如基于氧化物的材料形成第二层间绝缘膜114。例如旋涂玻璃(SOG)、硼磷硅酸盐玻璃(BPSG)、等离子体增强的原硅酸乙四酯(PETEOS)、未掺杂的硅酸盐玻璃(USG)、或磷硅酸盐玻璃(PSG)可用于形成第二层间绝缘膜114。此时，第二层间绝缘膜114可具有约2000～3000埃的厚度。
可以例如通过使用掩模(未显示)的蚀刻工艺蚀刻第二层间绝缘膜114和第一层间绝缘膜104的一些区域，以形成第二接触孔116。通过第二接触孔116可以暴露结区例如漏极区102b。在该实例中，第二接触孔116变成漏极接触孔。另一方面，在第二和第一层间绝缘膜114和104的蚀刻工艺中，也蚀刻残留在第一层间绝缘膜104和第二层间绝缘膜114界面处的导电残余物层112。
尽管图中未显示，但在形成第二接触孔116时，由于蚀刻破坏，可以在第一层间绝缘膜104和第二层间绝缘膜114的界面处形成开放通路。
参考图1C，可以在包括第二接触孔116的第二层间绝缘膜114上沉积导电材料，使得填隙第二接触孔116并形成导电膜118。可以使用例如多晶硅膜形成导电膜118。
参考图1D，可以蚀刻导电膜118直到暴露第二层间绝缘膜114的表面。例如可以使用抛光蚀刻工艺如CMP工艺来实施蚀刻过程。因此，导电膜118仅保留在第二接触孔116之内，从而形成接触塞118a。接触塞118a可变成例如漏极接触塞。
然而，如果在该状态完成接触塞118a的形成工艺，那么由于导电残余物层112导致漏极接触塞118a互连，因此可能产生桥接，所述导电残余物层112在形成源极接触塞110的CMP工艺中产生。因为漏极接触塞118a通过在第一层间绝缘膜104和第二层间绝缘膜114的界面处产生的开放通路而互连，因此也可能产生桥接。因此，可以实施后续工艺以防止桥接。
参考图1E，可以蚀刻漏极接触塞118a到预定厚度，以使得在第二接触孔116内的漏极接触塞118a低于第一和第二层间绝缘膜104、114的界面。可以使用例如干蚀刻工艺或优选回蚀刻工艺来实施蚀刻过程。
可以使用例如对于漏极接触塞118a具有比第一和第二层间绝缘膜104、114更高蚀刻选择性的蚀刻配方来实施所述蚀刻工艺。可以使用例如氧化物膜形成第一和第二层间绝缘膜104、114。可以使用例如多晶硅膜形成漏极接触塞118a。因此，在该实例中，使用对于多晶硅膜而言具有比氧化物膜更高的蚀刻选择性的蚀刻配方来实施所述蚀刻工艺。
可以在高密度等离子体(HDP)方法例如TCP、ICP或MERIE的干蚀刻设备中使用例如氟(F)基气体(如六氟化硫(SF6)、三氟化氮(NF3)或四氟化碳(CF4))和氯气(Cl2)实施所述蚀刻工艺。
此时，可以通过设定比第二层间绝缘膜114厚的目标蚀刻厚度来实施所述蚀刻工艺。因此可形成低于第一和第二层间绝缘膜104、114的界面的漏极接触塞118a。优选可以通过设定约3100～4100埃的目标蚀刻厚度来实施漏极接触塞118a的蚀刻工艺。
可以选择性地蚀刻漏极接触塞118a的一部分以部分暴露第二层间绝缘膜114的侧壁和第一层间绝缘膜104的侧壁。因此，漏极接触塞118a可以形成为不但低于第一和第二层间绝缘膜104、114的界面而且低于导电残余物层112的表面。可以从第一和第二层间绝缘膜104、114的界面约100～2000埃的位置处形成漏极接触塞118a。
如果如上所述形成漏极接触塞118a，那么尽管在形成源极接触塞110的CMP工艺中产生的导电残余物层112残留，但彼此相邻的漏极接触塞118a不互连。因此，可以防止相邻漏极接触塞118a之间的桥接。
此外，尽管由于形成漏极接触孔116时的蚀刻破坏而在第一层间绝缘膜104和第二层间绝缘膜114的界面处形成开放通路，但是导电膜可以形成在开放通路上，使得相邻漏极接触塞118a不互连。因此，可以防止漏极接触塞118a之间的桥接，并因此可以改进工艺良品率和器件可靠性。
参考图1F，可以在包括漏极接触塞118a的第二层间绝缘膜114上形成用于隔离物120a的绝缘膜120。可以使用例如氮化物膜、氧化物膜或优选氮化硅(Si3N4)或二氧化硅(SiO2)来形成绝缘膜120。绝缘膜120可以形成为约50～130埃的厚度。
参考图1G，例如可以在电容耦合等离子体(CCP)型干蚀刻设备中使用利用各向异性刻蚀实施隔离物蚀刻工艺。可以除去绝缘膜120的水平部分而保留比水平部分厚的绝缘膜120的垂直部分。因此，可以在漏极接触塞118a上、在第一和第二绝缘膜104、114和导电残余物层112的侧壁上形成隔离物120a。
如果如上所述形成隔离物120a，当在后续工艺中形成连接到漏极接触塞118a的位线(未显示)时，可以防止由于导电残余物层112和开放通路而导致的失效。因此，可以改进工艺良品率和可靠性。
尽管已经参考具体的实施方案进行了上述说明，应理解对于本领域技术人员而言，不背离本发明和所附权利要求的精神和范围，本专利可以进行变化和改变。
Claims (13)
1.一种制造快闪存储器件的方法，包括以下步骤：
在具有单元区的半导体衬底上形成第一层间绝缘膜；
在所述第一层间绝缘膜上形成第二层间绝缘膜；
蚀刻所述第二和第一层间绝缘膜以形成暴露所述单元区的结区的接触孔；
在所述接触孔内形成接触塞，所述接触塞具有低于所述第一和第二层间绝缘膜界面高度的高度；和
在所述接触塞上方，在所述接触孔的侧壁上形成隔离物。
2.权利要求1的方法，其中所述接触塞的形成包括：
在包括所述接触孔的所述第二层间绝缘膜上形成导电膜，使得所述接触孔被填隙；
蚀刻所述导电膜直到暴露所述第二层间绝缘膜。
3.权利要求2的方法，其中所述导电膜是多晶硅膜。
4.权利要求2的方法，其中蚀刻所述导电膜的步骤包括设定厚度大于所述第二层间绝缘膜厚度的目标蚀刻厚度，使得所述导电膜低于所述第一和第二层间绝缘膜的界面。
5.权利要求4的方法，其中所述第二层间绝缘膜的厚度是2000～3000埃。
6.权利要求4的方法，其中所述目标蚀刻厚度是3100～4000埃。
7.权利要求4的方法，其中在高密度等离子体(HDP)方法的干蚀刻设备中利用氟(F)基气体和氯气(Cl2)来实施蚀刻所述导电膜的步骤。
8.权利要求7的方法，其中所述氟(F)基气体选自六氟化硫(SF6)、三氟化氮(NF3)或四氟化碳(CF4)。
9.权利要求1的方法，其中所述形成隔离物的步骤包括：
在包括所述接触塞的所述第二层间绝缘膜上形成绝缘膜；
蚀刻所述绝缘膜以形成所述隔离物，其中蚀刻所述绝缘膜，使得除去所述绝缘膜的水平部分并且不除去所述绝缘膜的垂直部分。
10.权利要求1的方法，其中利用氮化物膜或氧化物膜形成所述隔离物。
11.权利要求1的方法，其中利用氮化硅(Si3N4)或二氧化硅(SiO2)形成所述隔离物。
12.权利要求1的方法，其中所述隔离物形成为50～130埃的厚度。
13.权利要求1的方法，其中在电容耦合等离子体(CCP)型干蚀刻设备中利用各向异性蚀刻工艺形成所述隔离物。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0065041 | 2007-06-29 | ||
| KR1020070065041 | 2007-06-29 | ||
| KR1020070065041A KR100854868B1 (ko) | 2007-06-29 | 2007-06-29 | 플래시 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101335230A CN101335230A (zh) | 2008-12-31 |
| CN101335230B true CN101335230B (zh) | 2010-09-29 |
Family
ID=39878789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007103022110A Expired - Fee Related CN101335230B (zh) | 2007-06-29 | 2007-12-17 | 制造快闪存储器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7674711B2 (zh) |
| JP (1) | JP2009016781A (zh) |
| KR (1) | KR100854868B1 (zh) |
| CN (1) | CN101335230B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102452290B1 (ko) * | 2015-09-04 | 2022-12-01 | 에스케이하이닉스 주식회사 | 반도체구조물 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456699B1 (ko) * | 2002-10-04 | 2004-11-10 | 삼성전자주식회사 | 하부 막질에 대한 하부 전극의 접촉 구조 및 그 형성 방법 |
| KR20040059935A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 비트라인 형성방법 |
| KR100628244B1 (ko) | 2005-06-15 | 2006-09-26 | 동부일렉트로닉스 주식회사 | 반도체소자의 제조방법 |
-
2007
- 2007-06-29 KR KR1020070065041A patent/KR100854868B1/ko not_active IP Right Cessation
- 2007-12-06 US US11/951,764 patent/US7674711B2/en not_active Expired - Fee Related
- 2007-12-11 JP JP2007319386A patent/JP2009016781A/ja active Pending
- 2007-12-17 CN CN2007103022110A patent/CN101335230B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7674711B2 (en) | 2010-03-09 |
| US20090004854A1 (en) | 2009-01-01 |
| CN101335230A (zh) | 2008-12-31 |
| KR100854868B1 (ko) | 2008-08-28 |
| JP2009016781A (ja) | 2009-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101211821A (zh) | 用于制造半导体器件的方法 | |
| JP4860189B2 (ja) | 半導体メモリ素子の金属配線形成方法 | |
| KR20020042274A (ko) | 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치 | |
| US7582528B2 (en) | Method of fabricating a flash memory device | |
| KR20090025778A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| JP2008091368A (ja) | 半導体装置及びその製造方法 | |
| KR100685677B1 (ko) | 반도체 소자 제조 방법 | |
| CN101335230B (zh) | 制造快闪存储器件的方法 | |
| US8216932B2 (en) | Method of manufacturing semiconductor devices having metal lines | |
| JP4401156B2 (ja) | 半導体素子の製造方法 | |
| US8329582B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2001110902A (ja) | 自己整列コンタクトをもつ半導体素子及びその製造方法 | |
| KR20090077275A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR101204919B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| KR100965045B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20070094150A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20090044909A (ko) | 반도체 메모리 소자의 콘택 플러그 형성방법 | |
| KR100505897B1 (ko) | 반도체 소자의 제조방법 | |
| KR100869357B1 (ko) | 공극 발생을 최소화할 수 있는 반도체소자 제조방법 | |
| KR100481917B1 (ko) | 반도체 소자의 제조방법 | |
| KR20080095657A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20070002325A (ko) | 반도체 소자 제조방법 | |
| KR20070099980A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100929 Termination date: 20131217 |