JP2001196289A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001196289A
JP2001196289A JP2000003119A JP2000003119A JP2001196289A JP 2001196289 A JP2001196289 A JP 2001196289A JP 2000003119 A JP2000003119 A JP 2000003119A JP 2000003119 A JP2000003119 A JP 2000003119A JP 2001196289 A JP2001196289 A JP 2001196289A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
resist
thin film
organic thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000003119A
Other languages
English (en)
Other versions
JP2001196289A5 (ja
Inventor
Jiro Ito
次郎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000003119A priority Critical patent/JP2001196289A/ja
Publication of JP2001196289A publication Critical patent/JP2001196289A/ja
Publication of JP2001196289A5 publication Critical patent/JP2001196289A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 レジストパターンを形成する際に使用する現
像液が下地に侵入するのを、他に不具合を生じることな
く防止することができる半導体装置の製造方法を得るこ
とを目的とする。 【解決手段】 下地の上面にレジストのパターニングを
行う半導体装置の製造方法において、反射防止膜502
および合金膜501上に有機系薄膜509をCVD50
5にて形成し、有機系薄膜509上に感光性のレジスト
512を形成し、レジスト512に所望のパターンにて
なるマスク506を介して光504を照射し、水溶性の
現像液515にレジスト512を浸漬させレジストパタ
ーン507を形成するものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、レジストパター
ンを形成する際に使用する現像液が下地に侵入するの
を、他に不具合を生じることなく防止することができる
半導体装置の製造方法に関するものである。
【0002】
【従来の技術】図7は従来の半導体装置の製造方法にお
けるレジストパターンの形成方法を示す断面図である。
まず、下地101に感光性のレジスト102を塗布する
(図7(a))。次に、X線や紫外線などの光104
を、所望なパターンにてなるマスク103を介して感光
性のレジスト102に照射して露光する(図7
(b))。
【0003】次に、露光部のレジストを除去するため
に、半導体装置をTMAH(テトラメチルアンモニウム
ハイドライドの略)水溶液を主成分とする水溶性の現像
液105に接液させ、レジストパターン106を得る
(図7(c))。そして、現像液105を洗浄する(図
7(d))。
【0004】この時に、下地101の現像液105に対
する溶解レートが高いと、下地101は腐食される。そ
してこの腐食された状態のままで次工程として、例えば
エッチング工程を行うと、パターン欠陥が生じたりし
て、半導体装置の機能が損なわれる。この下地101
が、AlおよびCuの合金膜等の導電膜を含むような場
合は、以下のようなことが考えられる。
【0005】図8は他の従来の半導体装置の製造方法に
おけるレジストによるパターニングを行う工程を示す断
面図である。まず、基板208上に形成されたAlおよ
びCuの合金膜201上に、露光時の反射防止膜として
のTiN膜202を形成する。この、TiN膜202は
後述する現像液105に対して溶解レートが低いため腐
食されることはないが、ピンホール203が存在し、下
層の合金膜201を完全に覆っていない。
【0006】次に、感光性のレジスト102を塗布し、
X線や紫外線などの光104を所望なパターンにてなる
マスク103を介して、感光性のレジスト102に照射
して露光する(図8(a))。次に、露光部のレジスト
を除去するために、TMAH水溶液を主成分とする水溶
性の現像液105に接液させ、レジストパターン207
を得る(図8(b))。この時に、TiN膜202のピ
ンホール203から現像液105が合金膜204に侵入
して腐食し、現像液105を洗浄した後に腐食痕204
が存在する(図8(c))。
【0007】このような状態で次工程のドライエッチン
グ205を行うと(図8(d))、腐食痕204に沿っ
たAlCuの残渣206(図8(e))が発生し、配線
間ショートを引き起こす原因となる。
【0008】更に、レジストパターン207の再生工程
を行う場合、一旦形成されたレジストパターン207
は、300℃前後の高温下で半導体装置を酸素プラズマ
雰囲気に曝しアッシングが行われ、除去し、また、形成
するという工程が繰り返される。この工程のように半導
体装置が高温に曝されると、その最上層のTiN膜20
2に割れが生じ、再度レジストパターン207を形成す
る際に、現像液105がピンホール203以外のその割
れからも侵入し、上記示した不具合が顕著となる。
【0009】この対策としてTiN膜202の膜厚を厚
くする方法も試みられたが、アッシングによるTiN膜
202の割れに対しては有効的でなかった。また、レジ
ストパターン207の除去方法としてアッシングの代わ
りに有機溶剤系による剥離も試みたが、レジストパター
ン207の除去性が悪く、パターン欠陥の増加を引き起
こし有効的でなかった。
【0010】他の方法として現像液の侵入だけを考えた
場合、図9に示すように、例えば特開平6−11019
9号公報に示された、基板402上に形成されたAlお
よびCuの合金膜401上に後述する現像液に対する溶
解レートの低い有機系反射防止膜302を回転塗布法に
て形成し、その有機系反射防止膜302上にレジスト3
03を形成する方法がある。しかし有機系反射防止膜3
02は、露光時の下地301からの反射を低減させるた
めには所定の膜厚が必要であり、例えば露光光として遠
紫外線を使用するような場合は100nm程度と厚い膜
厚が必要となる。
【0011】そして図9に示すように、基板402の上
部に形成された下地401表面に凹凸がある場合は、そ
の凹部401aでの有機系反射防止膜403の膜厚がさ
らに厚くなる。そして、上記従来の場合と同様に、感光
性のレジスト405を塗布し(図9(a))、レジスト
パターン404を形成し(図9(b))する。次に、ド
ライエッチング405aを行い(図9(c))、露出し
ている有機系反射防止膜403をエッチングする。
【0012】しかし、凹部401a内には有機系反射防
止膜403aが残存することが考えられる。この状態に
て、ドライエッチング405bを行い(図9(d))、
露出している合金膜401のエッチングが行われると、
この凹部401aに対応する箇所に残渣406が発生す
る可能性が高い(図9(e))。
【0013】また、有機系反射防止膜403の膜厚が厚
いと被エッチング部材のレジストパターンに対する寸法
変動が大きくなり、エッチング時の寸法変動を引き起こ
しやすい。また、この有機系反射防止膜403をパター
ニングの際に除去をする場合(図9(c)から図9
(d)の工程)、同じ有機物であるレジストパターン4
04aに体積減少が生じ、場合によっては後工程におけ
るレジストパターン404aの膜厚に不足が生じること
も考えられる。
【0014】また、他の方法として、現像液に対して溶
解レートの低い無機系膜を用いることも想定できるが、
無機系膜形成時には基板の変質が生じたり、パターニン
グの後の除去が必要な場合に、有機系膜と異なりアッシ
ングによるレジストパターンとの同時除去工程を用いる
ことができない。
【0015】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は上記のように行われているため、レジストをパ
ターニングする際に用いられる現像液の下地への侵入を
防止しようとすると、何らかの不具合が生じるという問
題点があった。
【0016】この発明は上記のような問題点を解消する
ためなされたもので、他に不具合を生じることなく、レ
ジストのパターニングの際の現像液の下地への侵入を防
止することができる半導体装置の製造方法を提供するこ
とを目的とする。
【0017】
【課題を解決するための手段】この発明に係る請求項1
の半導体装置の製造方法は、下地の上面にレジストのパ
ターニングを行う半導体装置の製造方法において、下地
上に有機系薄膜を化学気相反応法または物理蒸着法にて
形成し、有機系薄膜上に感光性のレジストを形成し、レ
ジストに所望のパターンにてなるマスクを介して光を照
射し、水溶性の現像液にレジストを浸漬させレジストパ
ターンを形成するものである。
【0018】また、この発明に係る請求項2の半導体装
置の製造方法は、請求項1において、有機系薄膜を構成
している分子の終端が、水素または/およびフッ素にて
なるものにて形成する。
【0019】また、この発明に係る請求項3の半導体装
置の製造方法は、請求項1または請求項2において、有
機系薄膜の膜厚が、30nmより薄い膜厚にて形成され
ているものである。
【0020】また、この発明に係る請求項4の半導体装
置の製造方法は、請求項1ないし請求項3のいずれかに
記載の半導体装置の製造方法にて形成されたレジストパ
ターンおよび有機系薄膜の除去を、アッシングを用いて
一工程にて行うものである。
【0021】また、この発明に係る請求項5の半導体装
置の製造方法は、請求項1ないし請求項4のいずれかに
おいて、下地は、その表面が反射防止膜、反射防止膜の
下部に導電膜が形成されているものである。
【0022】また、この発明に係る請求項6の半導体装
置の製造方法は、請求項5において、反射防止膜および
有機系薄膜の膜厚を、有機系薄膜を反射防止膜の一部と
して加味して設定するものである。
【0023】
【発明の実施の形態】実施の形態1.以下、この発明の
実施の形態について説明する。図1および図2はこの発
明の実施の形態1の半導体装置の製造方法を示す断面
図、図3は本発明の有機系薄膜を形成する際に使用する
プラズマCVD(化学気相反応法の略)装置の概略を示
す図である。図3において、802は半導体装置801
が載置され、温度制御するための支持台、そしてこれら
は金属製の反応室803内に形成されている。
【0024】反応室803には薄膜形成原料ガスがガス
ボンベ804より流量制御バルブ805を通って供給さ
れると共に、反応室803内は圧力制御弁806および
真空ポンプ807によって所定の圧力に保持することが
できる。また、反応室803上部にはプラズマを発生さ
せるためにマイクロ波発振器808が接続され、反応室
803の外周には磁場発生用のコイル809が設置され
ている。
【0025】次に図1および図2に基づいて、この発明
の実施の形態1における半導体装置の製造方法について
説明する。まず、基板508上に形成されたAlおよび
Cuの合金膜501上に、露光時の反射防止膜としての
TiN膜502を形成する。このTiN膜502には、
ピンホール503が存在し、下層の合金膜501を完全
に覆っていない。次にCVD505により基板508上
全面に有機系薄膜509を形成する(図1(a))。こ
の有機系薄膜509の形成に用いる原料ガスは、Cと、
Fまたは/およびHとを含み、CVDの所定の条件で気
相状態である分子を用いる。
【0026】例えば、原料ガスとして、フレオン系のC
48を用いると、図4に示すように分子の終端がFとな
り、C24などの炭化水素を用いると、図5に示すよう
に分子の終端がHとなり、両ガスの混合系を用いると、
図6に示すように分子の終端がHとFとになる。このよ
うに、分子の終端をHまたは/およびFとすると、それ
自体の性質が確実に親油性となり、後述する水溶性の現
像液に対する溶解レートは極めて低くなる。
【0027】図3に基づいてCVDでの有機系薄膜50
2の形成方法の一例を説明する。まず、半導体装置80
1が支持台802上に保持され、100℃に温度調節さ
れる。反応室803に薄膜形成原料ガスであるC48
5sccmでガスボンベ804から流量制御バルブ80
5を介して導入する。そして、圧力制御弁806および
真空ポンプ807により反応室803内の圧力を0.5
Paに保持する。
【0028】次に、コイル809によって反応室803
上部の磁場を875Gaussに設定して、マイクロ波
発振器808から500Wのマイクロ波を供給し、EC
R(電子サイクロトロン共鳴)プラズマを発生させる。
プラズマによってはC48は分解し、発散磁場によって
半導体装置803上に運ばれ、有機系薄膜509を形成
する。
【0029】このような方法にて形成された有機系薄膜
509は、図4に示すようなCnFnのポリマーからな
り、10nm/minの速度で成膜される。下地はAl
およびCuの合金膜501上にTiN膜502を形成し
たものであり、現像液の浸み込みを防ぐためには、当該
有機系薄膜509の厚さは5nm程度でよいため、成膜
に要する時間は30秒程度となる。このように成膜時間
をもって、安定した厚さの有機系薄膜509を形成して
もよいし、反応中の膜厚を光学干渉式膜厚計によって測
定することで膜厚の制御を行っても良い。
【0030】尚、この際の有機系薄膜509の膜厚の上
限は、30nmより薄く設定する必要がある。これは、
エッチング時に有機系薄膜509の除去による不具合が
生じないためである。また、有機系薄膜509は反射防
止膜としても機能することから、先に形成されている反
射防止膜としてのTiN膜502の膜厚に、この有機系
薄膜509の膜厚も加味し、反射防止膜としての適当な
厚みに設定することもできる。
【0031】次に、感光性のレジスト512を塗布し、
X線や紫外線などの光504を所望なパターンにてなる
マスク506を介して、感光性のレジスト512に照射
して露光する(図1(b))。次に、露光部のレジスト
512を除去するために、TMAH水溶液を主成分とす
る水溶性の現像液515に接液させ、レジストパターン
507を得る(図1(c))。この時に、TiN膜50
2のピンホール503から合金膜504への現像液51
5の侵入は、TiN膜502上に隙間なく積層された有
機系薄膜509により確実に防止され、合金膜204の
現像液508による腐食は存在しない。
【0032】次に、有機系薄膜509のエッチングは、
エッチングガスとしてAr、Cl2、CHF3を用いるプ
ラズマのドライエッチング510aにより容易に除去で
きる(図1(d))。その際のレジストパターン507
は同一の性質を有する有機系膜であり、エッチングが伴
うものの、体積減少は6nm程度におさえことができ
る。よって、その後の下地のエッチングにおいてレジス
ト厚が不足したり寸法変動が発生したりするといった問
題は生じない。
【0033】次に、TiN膜502のエッチングは、エ
ッチングガスとしてCl2、CF4、CHF3、BCl3
用いるプラズマのドライエッチング510bにより除去
する(図2(a))。次に、合金膜501のエッチング
は、エッチングガスとしてCl2、N2、CHF3、BC
3を用いるプラズマのドライエッチング510cによ
り除去する(図2(b))。これら各膜のエッチング
は、エッチングガスやマイクロ波出力を変更することに
より容易に行うことができる。
【0034】そして、合金膜501はパターニングされ
た(図2(c))。次に、レジストパターン507と有
機系薄膜509との除去工程では、300℃前後の高温
下で酸素プラズマ雰囲気に曝しアッシングを行い除去す
る。この際、有機系薄膜509のアッシングレートはレ
ジストパターン507とほぼ同等であり、残さなどは全
く発生せず、有機系薄膜509の膜厚が薄いため寸法誤
差等生じることなく一工程にて容易に除去することがで
きる。
【0035】更に、レジストパターン507の再生工程
を行う場合、一旦形成されたレジストパターン507除
去し、形成する工程が繰り返えされ、最上層のTiN膜
502に割れが生じても、有機系薄膜509がこの割れ
の部分にも積層されるため、レジストパターン507を
形成する際に現像液505の下地への侵入は有機系薄膜
509により確実に防止され、上記にて示した場合と同
様の効果を奏することとなる。
【0036】上記のように行われた実施の形態1の半導
体装置の製造方法は、レジストパターンを形成する下地
上の全面に、確実に有機系薄膜を形成して、レジストを
現像する際の現像液の下地への侵入を確実に防止してい
るため、現像液の侵入による不具合を解消するととも
に、有機系薄膜を化学気相反応法により薄膜にて形成し
ているため、有機系薄膜の除去などによる不具合を生じ
ることはない。
【0037】尚、上記実施の形態では有機系薄膜の形成
を化学気相反応法を用いる例を示したが、例えば、有機
系薄膜の形成を物理蒸着法で行ってもよく、この場合も
上記実施の形態と同様に有機系薄膜を全面に確実に形成
することができるため、上記実施の形態と同様の効果を
奏することができる。上記実施の形態にて示した他の具
体例としては、例えば、13.56MHzのRFと平行
平板電極を用いた方法や、ガスの励起を紫外線で行う光
CVDを用いる方法等があげられる。
【0038】また、上記実施の形態においては、下地と
して反射防止膜および合金膜を形成する例を示したがこ
れに限られることはなく、下地としてレジストのパター
ニングの際に、現像液からの保護が必要なものであれば
いずれの場合にも同様に有機系薄膜を用いることができ
ることは言うまでもない。
【0039】
【発明の効果】以上のように、この発明の請求項1によ
れば、下地の上面にレジストのパターニングを行う半導
体装置の製造方法において、下地上に有機系薄膜を化学
気相反応法または物理蒸着法にて形成し、有機系薄膜上
に感光性のレジストを形成し、レジストに所望のパター
ンにてなるマスクを介して光を照射し、水溶性の現像液
にレジストを浸漬させレジストパターンを形成するの
で、有機系薄膜が下地への現像液の侵入を防止すること
ができる半導体装置の製造方法を提供することが可能と
なる。
【0040】また、この発明の請求項2によれば、請求
項1において、有機系薄膜を構成している分子の終端
が、水素または/およびフッ素にてなるものにて形成す
るので、有機系薄膜が下地への現像液の侵入を確実に防
止することができる半導体装置の製造方法を提供するこ
とが可能となる。
【0041】また、この発明の請求項3によれば、請求
項1または請求項2において、有機系薄膜の膜厚が、3
0nmより薄い膜厚にて形成されているので、他に不具
合を生じることなく有機系薄膜の除去工程を行うことが
できる半導体装置の製造方法を提供することが可能とな
る。
【0042】また、この発明の請求項4によれば、請求
項1ないし請求項3のいずれかに記載の半導体装置の製
造方法にて形成されたレジストパターンおよび有機系薄
膜の除去を、アッシングを用いて一工程にて行うので、
工程数を増大させることなく行うことができる半導体装
置の製造方法を提供することが可能となる。
【0043】また、この発明の請求項5によれば、請求
項1ないし請求項4のいずれかにおいて、下地は、その
表面が反射防止膜、反射防止膜の下部に導電膜が形成さ
れているので、反射防止膜上に形成された有機系薄膜に
より、導電膜に現像液の侵入を防止することができる半
導体装置の製造方法を提供することが可能となる。
【0044】また、この発明の請求項6によれば、請求
項5において、反射防止膜および有機系薄膜の膜厚を、
有機系薄膜を反射防止膜の一部として加味して設定する
ので、反射防止を確実に行うことができる半導体装置の
製造方法を提供することが可能となる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体装置の
製造方法を示す断面図である。
【図2】 この発明の実施の形態1による半導体装置の
製造方法を示す断面図である。
【図3】 この発明の実施の形態1による半導体装置の
製造方法に使用する半導体製造装置の構成を示す図であ
る。
【図4】 この発明の実施の形態1による有機系薄膜の
構成の終端部を示す図である。
【図5】 この発明の実施の形態1による有機系薄膜の
構成の終端部を示す図である。
【図6】 この発明の実施の形態1による有機系薄膜の
構成の終端部を示す図である。
【図7】 従来の半導体装置の製造方法を示す断面図で
ある。
【図8】 従来の半導体装置の製造方法を示す断面図で
ある。
【図9】 従来の半導体装置の製造方法を示す断面図で
ある。
【符号の説明】
501 合金膜、502 TiN膜、503 ピンホー
ル、504 光、505 CVD、506 マスク、5
07 レジストパターン、509 有機系薄膜、512
レジスト、515 現像液。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/28 H01L 21/312 D 5F046 21/3065 M 5F058 21/312 21/30 563 21/302 H 21/3213 21/88 C Fターム(参考) 2H025 AB16 AC01 AC04 AD01 AD03 DA18 DA34 DA40 FA03 FA17 FA41 FA47 2H096 AA25 CA05 CA06 CA20 EA02 EA03 EA07 GA08 HA23 JA04 LA07 LA08 4M104 BB02 DD65 DD71 HH14 HH20 5F004 AA08 BA14 DA01 DA04 DA11 DA16 DA23 DA25 DA26 DB09 DB12 DB23 DB26 EA22 EA26 5F033 HH08 HH33 MM05 QQ03 QQ08 QQ12 QQ26 WW02 XX00 XX31 5F046 HA07 JA22 LA18 PA04 5F058 AA05 AA08 AA10 AC08 AD01 AD08 AF02 AF04 AF10 AG04 AH01

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 下地の上面にレジストのパターニングを
    行う半導体装置の製造方法において、下地上に有機系薄
    膜を化学気相反応法または物理蒸着法にて形成する工程
    と、上記有機系薄膜上に感光性のレジストを形成する工
    程と、上記レジストに所望のパターンにてなるマスクを
    介して光を照射する工程と、水溶性の現像液に上記レジ
    ストを浸漬させレジストパターンを形成する工程とを備
    えたことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 有機系薄膜を構成している分子の終端
    が、水素または/およびフッ素にてなるものにて形成す
    ることを特徴とする請求項1に記載の半導体装置の製造
    方法。
  3. 【請求項3】 有機系薄膜の膜厚が、30nmより薄い
    膜厚にて形成されていることを特徴とする請求項1また
    は請求項2に記載の半導体装置の製造方法。
  4. 【請求項4】 請求項1ないし請求項3のいずれかに記
    載の半導体装置の製造方法にて形成されたレジストパタ
    ーンおよび有機系薄膜の除去を、アッシングを用いて同
    一工程にて行うことを特徴とする半導体装置の製造方
    法。
  5. 【請求項5】 下地は、その表面が反射防止膜、上記反
    射防止膜の下部に導電膜が形成されていることを特徴と
    する請求項1ないし請求項4のいずれかに記載の半導体
    装置の製造方法。
  6. 【請求項6】 反射防止膜および有機系薄膜の膜厚を、
    上記有機系薄膜を反射防止膜の一部として加味して設定
    することを特徴とする請求項5に記載の半導体装置の製
    造方法。
JP2000003119A 2000-01-12 2000-01-12 半導体装置の製造方法 Pending JP2001196289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000003119A JP2001196289A (ja) 2000-01-12 2000-01-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000003119A JP2001196289A (ja) 2000-01-12 2000-01-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001196289A true JP2001196289A (ja) 2001-07-19
JP2001196289A5 JP2001196289A5 (ja) 2007-03-01

Family

ID=18532112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000003119A Pending JP2001196289A (ja) 2000-01-12 2000-01-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001196289A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310752A (ja) * 2005-04-30 2006-11-09 Hynix Semiconductor Inc 半導体素子の製造方法
CN1295750C (zh) * 2003-06-23 2007-01-17 松下电器产业株式会社 图案形成方法
JP2010153894A (ja) * 2010-02-19 2010-07-08 Tokyo Electron Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295750C (zh) * 2003-06-23 2007-01-17 松下电器产业株式会社 图案形成方法
JP2006310752A (ja) * 2005-04-30 2006-11-09 Hynix Semiconductor Inc 半導体素子の製造方法
JP2010153894A (ja) * 2010-02-19 2010-07-08 Tokyo Electron Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR101573954B1 (ko) 포토레지스트 더블 패터닝
JPS5812344B2 (ja) 銅を基材とする金属パタ−ンの形成方法
JPS641047B2 (ja)
JP2951215B2 (ja) 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
JPH02276248A (ja) 導電性スタツド及び導線を形成する方法
US4489146A (en) Reverse process for making chromium masks using silicon dioxide dry etch mask
JP2001196289A (ja) 半導体装置の製造方法
US20070114205A1 (en) Method of forming etching mask
US20050183960A1 (en) Polymer film metalization
JPH08227873A (ja) 半導体装置の製造方法
JP4343379B2 (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
EP0193543B1 (en) Process for forming a layer of patterned photoresist
JPS5852324B2 (ja) 半導体装置の製造方法
JPH05102108A (ja) 半導体素子の製造方法
JPH03119720A (ja) リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法
CN111834201A (zh) 半导体工艺方法
JP2003142475A (ja) 半導体装置の製造方法
JP5350174B2 (ja) プラズマエッチング方法
JPH02156244A (ja) パターン形成方法
KR100418121B1 (ko) 반도체소자의 제조방법
JP3421268B2 (ja) パターン形成法
JPH05109673A (ja) 半導体装置の製造方法
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2001148562A (ja) 配線基板の製造方法
JPH04150026A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070110

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105