JP2003142475A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003142475A JP2003142475A JP2001337596A JP2001337596A JP2003142475A JP 2003142475 A JP2003142475 A JP 2003142475A JP 2001337596 A JP2001337596 A JP 2001337596A JP 2001337596 A JP2001337596 A JP 2001337596A JP 2003142475 A JP2003142475 A JP 2003142475A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- main surface
- protective film
- semiconductor
- fluorocarbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】一方主面に半導体素子を有する半導体基板の他
方主面を保護する。 【解決手段】半導体基板１の一方主面２にＦＥＴなどの
半導体素子５を有する半導体装置の製造方法において、
半導体素子５を形成しない半導体基板１の他方主面３お
よび側面をフルオロカーボン系ガスのガスプラズマに曝
すことによって、フルオロカーボン系ポリマ層の保護膜
８を形成する工程を含む。 【効果】保護膜を簡単に形成あるいは除去することがで
き、さらに液はじきが良好なためパーティクルの付着を
防ぐことができる。
方主面を保護する。 【解決手段】半導体基板１の一方主面２にＦＥＴなどの
半導体素子５を有する半導体装置の製造方法において、
半導体素子５を形成しない半導体基板１の他方主面３お
よび側面をフルオロカーボン系ガスのガスプラズマに曝
すことによって、フルオロカーボン系ポリマ層の保護膜
８を形成する工程を含む。 【効果】保護膜を簡単に形成あるいは除去することがで
き、さらに液はじきが良好なためパーティクルの付着を
防ぐことができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板の一方主
面にＦＥＴなどの半導体素子を有する半導体装置の製造
方法に関し、特に、半導体素子を形成しない半導体基板
の他方主面の保護方法に関する。
面にＦＥＴなどの半導体素子を有する半導体装置の製造
方法に関し、特に、半導体素子を形成しない半導体基板
の他方主面の保護方法に関する。
【０００２】
【従来の技術】近年、半導体基板上に、ＦＥＴ、キャパ
シタ、インダクタ、抵抗などの半導体素子を形成したＭ
ＭＩＣ(Microwave Monolithic Integrated Circuit）な
どの様々な半導体装置が広い分野で用いられている。
シタ、インダクタ、抵抗などの半導体素子を形成したＭ
ＭＩＣ(Microwave Monolithic Integrated Circuit）な
どの様々な半導体装置が広い分野で用いられている。
【０００３】この種の半導体装置は、半導体基板の一方
主面にＦＥＴなどの半導体素子を形成するために、ＭＢ
Ｅ法やＭＯＣＶＤ法などの結晶成長法を用いたエピタキ
シャル成長工程、フォトリソグラフィ工程、エッチング
工程、蒸着工程、メッキ工程などの様々な製造工程を経
て製造されている。
主面にＦＥＴなどの半導体素子を形成するために、ＭＢ
Ｅ法やＭＯＣＶＤ法などの結晶成長法を用いたエピタキ
シャル成長工程、フォトリソグラフィ工程、エッチング
工程、蒸着工程、メッキ工程などの様々な製造工程を経
て製造されている。
【０００４】また、半導体装置の製造工程においては、
半導体素子を形成しない半導体基板の他方主面を、製造
工程で用いるレジスト、現像液、エッチャント、メッキ
液などの薬液や有機溶剤などから保護する必要がある。
この方法としては、半導体基板の他方主面にレジストを
塗布する方法が一般的に行なわれている。
半導体素子を形成しない半導体基板の他方主面を、製造
工程で用いるレジスト、現像液、エッチャント、メッキ
液などの薬液や有機溶剤などから保護する必要がある。
この方法としては、半導体基板の他方主面にレジストを
塗布する方法が一般的に行なわれている。
【０００５】
【発明が解決しようとする課題】しかしながら、半導体
基板の他方主面にレジストを塗布する場合には、半導体
基板１枚ずつ処理しなければならなかった。さらに、レ
ジストの剥離工程や剥離後の洗浄工程なども必要とな
り、半導体装置の製造コストを増加させる原因となって
いた。
基板の他方主面にレジストを塗布する場合には、半導体
基板１枚ずつ処理しなければならなかった。さらに、レ
ジストの剥離工程や剥離後の洗浄工程なども必要とな
り、半導体装置の製造コストを増加させる原因となって
いた。
【０００６】また、半導体基板の他方主面をレジストで
保護した半導体基板をフォトリソグラフィ工程に用いた
場合には、半導体基板の一方主面のレジストマスクにパ
ーティクル（他方主面におけるレジストの屑からなる小
さなごみ）などが付着し、パターニング不良などを発生
させる原因となっていた。
保護した半導体基板をフォトリソグラフィ工程に用いた
場合には、半導体基板の一方主面のレジストマスクにパ
ーティクル（他方主面におけるレジストの屑からなる小
さなごみ）などが付着し、パターニング不良などを発生
させる原因となっていた。
【０００７】本発明の半導体装置の製造方法は、上述の
問題を鑑みてなされたものであり、これらの問題を解決
し、半導体基板の他方主面を十分に保護する保護膜を簡
単に形成あるいは除去することができ、かつパーティク
ルの付着を防ぐことができる半導体装置の製造方法を提
供することを目的としている。
問題を鑑みてなされたものであり、これらの問題を解決
し、半導体基板の他方主面を十分に保護する保護膜を簡
単に形成あるいは除去することができ、かつパーティク
ルの付着を防ぐことができる半導体装置の製造方法を提
供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置の製造方法は、半導体基板の一方主
面に半導体素子を有する半導体装置の製造方法におい
て、前記半導体基板の他方主面をフルオロカーボン系ガ
スのガスプラズマに曝すことによって、前記半導体基板
の他方主面にフルオロカーボン系ポリマ層の保護膜を形
成する、保護膜形成工程を含むことを特徴とする。
本発明の半導体装置の製造方法は、半導体基板の一方主
面に半導体素子を有する半導体装置の製造方法におい
て、前記半導体基板の他方主面をフルオロカーボン系ガ
スのガスプラズマに曝すことによって、前記半導体基板
の他方主面にフルオロカーボン系ポリマ層の保護膜を形
成する、保護膜形成工程を含むことを特徴とする。
【０００９】また、前記保護膜形成工程の後に、前記半
導体基板の一方主面にレジストを塗布する工程を含むこ
とを特徴とする。
導体基板の一方主面にレジストを塗布する工程を含むこ
とを特徴とする。
【００１０】また、前記保護膜形成工程の後に、前記半
導体基板の一方主面に金属をメッキする工程を含むこと
を特徴とする。
導体基板の一方主面に金属をメッキする工程を含むこと
を特徴とする。
【００１１】また、前記保護膜形成工程において、前記
半導体基板を設置するためのプレートの材質がカーボン
であることを特徴とする。
半導体基板を設置するためのプレートの材質がカーボン
であることを特徴とする。
【００１２】これにより、半導体基板の他方主面を十分
に保護する保護膜を簡単に形成あるいは除去することが
でき、かつパーティクルの付着を防ぐことができる。
に保護する保護膜を簡単に形成あるいは除去することが
でき、かつパーティクルの付着を防ぐことができる。
【００１３】
【発明の実施の形態】以下、本発明の実施例である半導
体装置の製造方法を、図１ないし図６に基づいて説明す
る。
体装置の製造方法を、図１ないし図６に基づいて説明す
る。
【００１４】まず、図１は半導体基板の一方主面に半導
体素子を形成する工程を示す。
体素子を形成する工程を示す。
【００１５】図１に示すように、半導体基板１の一方主
面２例えば表面にＦＥＴなどの半導体素子５を形成す
る。これはＭＢＥ法やＭＯＣＶＤ法などの結晶成長法を
用いたエピタキシャル成長工程、フォトリソグラフィ工
程、エッチング工程などを使い形成する。さらに、半導
体素子５を窒化シリコンの保護膜６で保護する。ここ
で、半導体基板１の他方主面３例えば裏面には半導体素
子が形成されていない。
面２例えば表面にＦＥＴなどの半導体素子５を形成す
る。これはＭＢＥ法やＭＯＣＶＤ法などの結晶成長法を
用いたエピタキシャル成長工程、フォトリソグラフィ工
程、エッチング工程などを使い形成する。さらに、半導
体素子５を窒化シリコンの保護膜６で保護する。ここ
で、半導体基板１の他方主面３例えば裏面には半導体素
子が形成されていない。
【００１６】次に、図２はＲＩＥ装置に半導体基板を設
置する工程を示す。
置する工程を示す。
【００１７】図２に示すように、ＲＩＥ装置（反応性イ
オンエッチング装置）のＲＩＥプレート４ａ上に、一方
主面２に半導体素子５が形成された半導体基板１を設置
する。半導体基板１は、半導体素子５が形成されていな
い半導体基板１の他方主面３および側面にフルオロカー
ボン系ガスのガスプラズマを照射するために、半導体基
板１の他方主面３を上に向けている。さらに、ＲＩＥプ
レート４ａの上面に凹部７ａを設け、半導体基板１の一
方主面２の半導体素子５が形成されている部分を、ＲＩ
Ｅプレート４ａに接触しないように、凹部７ａに収納し
ている。そして半導体基板１の一方主面２の半導体素子
５が形成されていない端部をＲＩＥプレート４ａに乗せ
ている。半導体基板１の側面とＲＩＥプレート４ａとの
間には空間７ｂを設け、フルオロカーボン系ガスのガス
プラズマに半導体基板１の側面を曝すことができるよう
にしている。
オンエッチング装置）のＲＩＥプレート４ａ上に、一方
主面２に半導体素子５が形成された半導体基板１を設置
する。半導体基板１は、半導体素子５が形成されていな
い半導体基板１の他方主面３および側面にフルオロカー
ボン系ガスのガスプラズマを照射するために、半導体基
板１の他方主面３を上に向けている。さらに、ＲＩＥプ
レート４ａの上面に凹部７ａを設け、半導体基板１の一
方主面２の半導体素子５が形成されている部分を、ＲＩ
Ｅプレート４ａに接触しないように、凹部７ａに収納し
ている。そして半導体基板１の一方主面２の半導体素子
５が形成されていない端部をＲＩＥプレート４ａに乗せ
ている。半導体基板１の側面とＲＩＥプレート４ａとの
間には空間７ｂを設け、フルオロカーボン系ガスのガス
プラズマに半導体基板１の側面を曝すことができるよう
にしている。
【００１８】次に、図３はＲＩＥ装置を使いフルオロカ
ーボン系ポリマ層の保護膜を形成する工程を示す。
ーボン系ポリマ層の保護膜を形成する工程を示す。
【００１９】図３に示すように、一方主面２に半導体素
子５が形成された半導体基板１の他方主面３および側面
にフルオロカーボン系ガスであるＣＨＦ3のガスプラズ
マを照射する。ＣＨＦ3のガスプラズマに曝すことによ
って、半導体基板１の他方主面３および側面にフルオロ
カーボン系ポリマ層の保護膜８を簡単に形成することが
できる。
子５が形成された半導体基板１の他方主面３および側面
にフルオロカーボン系ガスであるＣＨＦ3のガスプラズ
マを照射する。ＣＨＦ3のガスプラズマに曝すことによ
って、半導体基板１の他方主面３および側面にフルオロ
カーボン系ポリマ層の保護膜８を簡単に形成することが
できる。
【００２０】この場合、半導体基板１をフルオロカーボ
ン系ガスのガスプラズマに曝しているため、半導体基板
１の他方主面３および側面に凹凸があっても十分な保護
膜８を形成することができる。また、ＲＩＥ装置にＲＩ
Ｅプレート４ａを複数設置することによって、複数の半
導体基板の他方主面３および側面にフルオロカーボン系
ポリマ層の保護膜８を同時に形成することができる。こ
の結果、従来の保護膜に比べ、一枚あたりの保護膜を形
成する時間を大幅に短縮することができる。
ン系ガスのガスプラズマに曝しているため、半導体基板
１の他方主面３および側面に凹凸があっても十分な保護
膜８を形成することができる。また、ＲＩＥ装置にＲＩ
Ｅプレート４ａを複数設置することによって、複数の半
導体基板の他方主面３および側面にフルオロカーボン系
ポリマ層の保護膜８を同時に形成することができる。こ
の結果、従来の保護膜に比べ、一枚あたりの保護膜を形
成する時間を大幅に短縮することができる。
【００２１】なお、半導体基板１を上述のように設置し
ているため、半導体素子５を保護している窒化シリコン
の保護膜６をエッチングして半導体素子５に悪影響を及
ぼすほどＲＩＥプレートの凹部７ａに活性化したフルオ
ロカーボン系ガスが入りこむことはない。
ているため、半導体素子５を保護している窒化シリコン
の保護膜６をエッチングして半導体素子５に悪影響を及
ぼすほどＲＩＥプレートの凹部７ａに活性化したフルオ
ロカーボン系ガスが入りこむことはない。
【００２２】次に、このフルオロカーボン系ポリマ層の
保護膜８を形成した半導体基板１の一方主面２に金属配
線を形成する。このため半導体基板１の一方主面２に形
成された窒化シリコンの保護膜６を除去した後、一般的
なフォトリソグラフィの工程を行なう。
保護膜８を形成した半導体基板１の一方主面２に金属配
線を形成する。このため半導体基板１の一方主面２に形
成された窒化シリコンの保護膜６を除去した後、一般的
なフォトリソグラフィの工程を行なう。
【００２３】図４は、レジストを形成する工程を示す。
【００２４】まず図４に示すように、プレート４ｂ上に
設置された半導体基板１の一方主面２中央付近にレジス
ト塗布ノズル９よりレジストを滴下する。プレート４ｂ
を半導体基板１とともに高速回転させて余分なレジスト
を振り切り、半導体基板１の一方主面２に均一なレジス
ト膜１０を形成する。この後、露光処理によりレジスト
膜１０の金属配線パターン部分を感光させ、レジスト膜
１０に現像液を滴下、水洗浄することにより不用なレジ
ストを落とし、金属配線パターンを形成する。
設置された半導体基板１の一方主面２中央付近にレジス
ト塗布ノズル９よりレジストを滴下する。プレート４ｂ
を半導体基板１とともに高速回転させて余分なレジスト
を振り切り、半導体基板１の一方主面２に均一なレジス
ト膜１０を形成する。この後、露光処理によりレジスト
膜１０の金属配線パターン部分を感光させ、レジスト膜
１０に現像液を滴下、水洗浄することにより不用なレジ
ストを落とし、金属配線パターンを形成する。
【００２５】この場合、半導体基板１の他方主面３およ
び側面に形成されたフルオロカーボン系ポリマ層の保護
膜８は、レジストや現像液に対して良好な液はじき性を
示す。このため、レジストや現像液の半導体基板１の他
方主面３および側面への回り込み、付着が生じない。従
って、パーティクルが半導体基板１の一方主面２の金属
配線パターン部分に再付着することがない。この結果、
パターニング不良の発生を防ぐことができる。
び側面に形成されたフルオロカーボン系ポリマ層の保護
膜８は、レジストや現像液に対して良好な液はじき性を
示す。このため、レジストや現像液の半導体基板１の他
方主面３および側面への回り込み、付着が生じない。従
って、パーティクルが半導体基板１の一方主面２の金属
配線パターン部分に再付着することがない。この結果、
パターニング不良の発生を防ぐことができる。
【００２６】なお、ここでは金属配線パターンの形成の
場合を示したが半導体素子などのパターン形成の場合も
同様にして行なわれ、同様な効果が得られる。
場合を示したが半導体素子などのパターン形成の場合も
同様にして行なわれ、同様な効果が得られる。
【００２７】次に、図５は電気メッキ工程を示す。
【００２８】半導体素子間および半導体素子と端子など
を接続する金属配線を電気メッキにより形成する。
を接続する金属配線を電気メッキにより形成する。
【００２９】図５に示すように、例えば金のメッキ槽
（図示せず）の中でＰｔのメッシュ１２を陽極、半導体
基板１側を陰極として、直流電源１１により電圧を印加
する。これにより、半導体基板１の一方主面にレジスト
をマスク１３として、金薄膜を形成する。この電気メッ
キは量産性を考慮して、金メッキ液に複数の半導体基板
を浸漬させ、行われる。
（図示せず）の中でＰｔのメッシュ１２を陽極、半導体
基板１側を陰極として、直流電源１１により電圧を印加
する。これにより、半導体基板１の一方主面にレジスト
をマスク１３として、金薄膜を形成する。この電気メッ
キは量産性を考慮して、金メッキ液に複数の半導体基板
を浸漬させ、行われる。
【００３０】この場合、半導体基板１の他方主面および
側面に形成されたフルオロカーボン系ポリマ層の保護膜
８が金メッキ液をはじく。このため、フルオロカーボン
系ポリマ層の保護膜８上に金が析出することがない。こ
の結果、コストを低減でき、またパーティクルの発生を
防ぐこともできる。
側面に形成されたフルオロカーボン系ポリマ層の保護膜
８が金メッキ液をはじく。このため、フルオロカーボン
系ポリマ層の保護膜８上に金が析出することがない。こ
の結果、コストを低減でき、またパーティクルの発生を
防ぐこともできる。
【００３１】この後、マスク１３を除去することにより
金から成る金属配線を得ることができる。
金から成る金属配線を得ることができる。
【００３２】次に、図６はＲＩＥ装置を使いフルオロカ
ーボン系ポリマ層の保護膜を除去する工程を示す。
ーボン系ポリマ層の保護膜を除去する工程を示す。
【００３３】図６に示すように、金属配線１４が形成さ
れ、フルオロカーボン系ポリマ層の保護膜が不要になっ
た場合には、Ｏ2 ガスによるエッチングなどによってフ
ルオロカーボン系ポリマ層の保護膜を簡単に除去するこ
とができる。
れ、フルオロカーボン系ポリマ層の保護膜が不要になっ
た場合には、Ｏ2 ガスによるエッチングなどによってフ
ルオロカーボン系ポリマ層の保護膜を簡単に除去するこ
とができる。
【００３４】これにより、従来のような半導体基板の他
方主面に形成されたレジストの剥離工程や剥離後の洗浄
工程などが必要なくなり、この結果、製造工程の短縮化
を図ることができる。
方主面に形成されたレジストの剥離工程や剥離後の洗浄
工程などが必要なくなり、この結果、製造工程の短縮化
を図ることができる。
【００３５】以上のように、フルオロカーボン系ポリマ
層の保護膜を用いた工程として、フォトリソグラフィ工
程と電気メッキ工程を示した。しかし、フルオロカーボ
ン系ポリマ層の保護膜は、エッチャントなどの薬液、有
機溶剤および水などに対しても良好な液はじき性を示
す。このため、半導体基板の他方主面を保護する必要が
ある製造工程であれば、どのような製造工程であっても
フルオロカーボン系ポリマ層の保護膜を用いることがで
きる。
層の保護膜を用いた工程として、フォトリソグラフィ工
程と電気メッキ工程を示した。しかし、フルオロカーボ
ン系ポリマ層の保護膜は、エッチャントなどの薬液、有
機溶剤および水などに対しても良好な液はじき性を示
す。このため、半導体基板の他方主面を保護する必要が
ある製造工程であれば、どのような製造工程であっても
フルオロカーボン系ポリマ層の保護膜を用いることがで
きる。
【００３６】このフルオロカーボン系ポリマ層の保護膜
が半導体素子などの形成過程での熱や搬送時における傷
などにより、その機能を維持できていない場合がある。
このような場合においては、一旦フルオロカーボン系ポ
リマ層の保護膜を除去した後、再度フルオロカーボン系
ポリマ層の保護膜を形成しても良い。
が半導体素子などの形成過程での熱や搬送時における傷
などにより、その機能を維持できていない場合がある。
このような場合においては、一旦フルオロカーボン系ポ
リマ層の保護膜を除去した後、再度フルオロカーボン系
ポリマ層の保護膜を形成しても良い。
【００３７】また実施例においては、フルオロカーボン
系ポリマ層の保護膜を形成するためのフルオロカーボン
系ガスをＣＨＦ3しか示さなかったが、ＣＦ4など他のフ
ルオロカーボン系ガスを用いても良い。
系ポリマ層の保護膜を形成するためのフルオロカーボン
系ガスをＣＨＦ3しか示さなかったが、ＣＦ4など他のフ
ルオロカーボン系ガスを用いても良い。
【００３８】さらに、ＲＩＥプレートのようなプレート
の材質はカーボンにすることが望ましい。これにより、
フルオロカーボン系ポリマ層の保護膜を形成するときに
プレートから炭素を供給させることができる。この結
果、フルオロカーボン系ポリマ層の保護膜の形成を促進
させることができる。
の材質はカーボンにすることが望ましい。これにより、
フルオロカーボン系ポリマ層の保護膜を形成するときに
プレートから炭素を供給させることができる。この結
果、フルオロカーボン系ポリマ層の保護膜の形成を促進
させることができる。
【００３９】
【発明の効果】以上のように本発明によれば、半導体基
板の他方主面をフルオロカーボン系ガスのガスプラズマ
に曝すことによって、フルオロカーボン系ポリマ層の保
護膜を簡単に形成することができる。さらにＯ2 ガスに
よるエッチングなどによってこの保護膜を簡単に除去す
ることができる。このため、従来用いられたレジストの
保護膜に比べて、保護膜を形成する工程および除去する
工程が簡略化される。この結果、半導体装置の製造工程
の短縮化を図ることができる。
板の他方主面をフルオロカーボン系ガスのガスプラズマ
に曝すことによって、フルオロカーボン系ポリマ層の保
護膜を簡単に形成することができる。さらにＯ2 ガスに
よるエッチングなどによってこの保護膜を簡単に除去す
ることができる。このため、従来用いられたレジストの
保護膜に比べて、保護膜を形成する工程および除去する
工程が簡略化される。この結果、半導体装置の製造工程
の短縮化を図ることができる。
【００４０】また、半導体基板の他方主面にフルオロカ
ーボン系ポリマ層の保護膜を形成しているので、レジス
ト、現像液、エッチャント、メッキ液などの薬液や有機
溶剤などに対して液はじきが良好となる。このため、保
護膜にパーティクルなどが付着することを防ぐことがで
きる。この結果、半導体装置の製造工程における歩留ま
りを向上させることができる。
ーボン系ポリマ層の保護膜を形成しているので、レジス
ト、現像液、エッチャント、メッキ液などの薬液や有機
溶剤などに対して液はじきが良好となる。このため、保
護膜にパーティクルなどが付着することを防ぐことがで
きる。この結果、半導体装置の製造工程における歩留ま
りを向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施例である半導体装置の製造方法の
一工程である、半導体素子を形成する工程を示す図であ
る。
一工程である、半導体素子を形成する工程を示す図であ
る。
【図２】上記製造方法の次の工程である、ＲＩＥ装置に
半導体基板を設置する工程を示す図である。
半導体基板を設置する工程を示す図である。
【図３】上記製造方法の次の工程である、フルオロカー
ボン系ポリマ層の保護膜を形成する工程を示す図であ
る。
ボン系ポリマ層の保護膜を形成する工程を示す図であ
る。
【図４】上記製造方法の次の工程である、レジストを形
成する工程を示す図である。
成する工程を示す図である。
【図５】上記製造方法の次の工程である、電気メッキ工
程を示す図である。
程を示す図である。
【図６】上記製造方法の次の工程である、フルオロカー
ボン系ポリマ層の保護膜を除去する工程を示す図であ
る。
ボン系ポリマ層の保護膜を除去する工程を示す図であ
る。
１ ----- 半導体基板
２ ----- 半導体基板の一方主面
３ ----- 半導体基板の他方主面
４ａ，４ｂ ----- プレート
５ ----- 半導体素子
６ ----- 窒化シリコンの保護膜
７ａ ----- プレートの凹部
７ｂ ----- 半導体基板の側面とプレ
ートとの間の空間 ８ ----- フルオロカーボン系ポリ
マ層の保護膜 ９ ----- レジスト塗布ノズル １０ ----- レジスト １１ ----- 直流電源 １２ ----- 陽極板 １３ ----- マスク １４ ----- 金属配線
ートとの間の空間 ８ ----- フルオロカーボン系ポリ
マ層の保護膜 ９ ----- レジスト塗布ノズル １０ ----- レジスト １１ ----- 直流電源 １２ ----- 陽極板 １３ ----- マスク １４ ----- 金属配線
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F058 AA05 AA10 AB10 AC10 AF02
5F102 FA00 GA01 GA15 GA16 GA17
GV05 GV08 HC01 HC15 HC30
Claims (4)
- 【請求項１】半導体基板の一方主面に半導体素子を有す
る半導体装置の製造方法において、 前記半導体基板の他方主面をフルオロカーボン系ガスの
ガスプラズマに曝すことによって、前記半導体基板の他
方主面にフルオロカーボン系ポリマ層の保護膜を形成す
る、保護膜形成工程を含むことを特徴とする半導体装置
の製造方法。 - 【請求項２】前記保護膜形成工程の後に、前記半導体基
板の一方主面にレジストを塗布する工程を含むことを特
徴とする、請求項１に記載の半導体装置の製造方法。 - 【請求項３】前記保護膜形成工程の後に、前記半導体基
板の一方主面に金属をメッキする工程を含むことを特徴
とする、請求項１に記載の半導体装置の製造方法。 - 【請求項４】前記保護膜形成工程において、前記半導体
基板を設置するためのプレートの材質がカーボンである
ことを特徴とする、請求項１ないし請求項３のいずれか
に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001337596A JP2003142475A (ja) | 2001-11-02 | 2001-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001337596A JP2003142475A (ja) | 2001-11-02 | 2001-11-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003142475A true JP2003142475A (ja) | 2003-05-16 |
Family
ID=19152204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001337596A Pending JP2003142475A (ja) | 2001-11-02 | 2001-11-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003142475A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531858A (zh) * | 2016-12-30 | 2017-03-22 | 青岛杰生电气有限公司 | 紫外led封装方法 |
| JP2017063122A (ja) * | 2015-09-25 | 2017-03-30 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| JP2017069472A (ja) * | 2015-10-01 | 2017-04-06 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法および電子部品実装構造体の製造方法 |
| JP2017069473A (ja) * | 2015-10-01 | 2017-04-06 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法および素子チップ |
| JP2019071501A (ja) * | 2019-02-20 | 2019-05-09 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
-
2001
- 2001-11-02 JP JP2001337596A patent/JP2003142475A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017063122A (ja) * | 2015-09-25 | 2017-03-30 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| JP2017069472A (ja) * | 2015-10-01 | 2017-04-06 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法および電子部品実装構造体の製造方法 |
| JP2017069473A (ja) * | 2015-10-01 | 2017-04-06 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法および素子チップ |
| CN106560915A (zh) * | 2015-10-01 | 2017-04-12 | 松下知识产权经营株式会社 | 元件芯片的制造方法和电子部件安装结构体的制造方法 |
| CN106560916A (zh) * | 2015-10-01 | 2017-04-12 | 松下知识产权经营株式会社 | 元件芯片的制造方法以及元件芯片 |
| CN106560915B (zh) * | 2015-10-01 | 2021-10-01 | 松下知识产权经营株式会社 | 元件芯片的制造方法和电子部件安装结构体的制造方法 |
| CN106560916B (zh) * | 2015-10-01 | 2021-11-09 | 松下知识产权经营株式会社 | 元件芯片的制造方法 |
| CN106531858A (zh) * | 2016-12-30 | 2017-03-22 | 青岛杰生电气有限公司 | 紫外led封装方法 |
| CN106531858B (zh) * | 2016-12-30 | 2019-03-05 | 青岛杰生电气有限公司 | 紫外led封装方法 |
| JP2019071501A (ja) * | 2019-02-20 | 2019-05-09 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003142475A (ja) | 半導体装置の製造方法 | |
| US6334942B1 (en) | Selective removal of dielectric materials and plating process using same | |
| US20050183960A1 (en) | Polymer film metalization | |
| US20020106905A1 (en) | Method for removing copper from a wafer edge | |
| JP2983356B2 (ja) | 半導体素子の製造方法 | |
| US20040087175A1 (en) | Application of impressed-current cathodic protection to prevent metal corrosion and oxidation | |
| JP2007081221A (ja) | プラズマ処理装置および処理方法 | |
| KR20060015949A (ko) | 금속 패턴 형성 방법 | |
| JP2008244323A (ja) | ステンシルマスク | |
| US6375859B1 (en) | Process for resist clean up of metal structures on polyimide | |
| JP2005072360A (ja) | 電気絶縁膜のパターン製造方法および電子デバイス | |
| KR950014945B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP3993821B2 (ja) | Ｃｕのパターン形成方法 | |
| KR100271915B1 (ko) | 포토레지스트 제거 방법 | |
| US6440253B1 (en) | Method to facilitate processing of three dimensional substrates | |
| CN113376967A (zh) | 一种光刻金属剥离工艺显影工序 | |
| JP2006253437A (ja) | 半導体装置の製造方法 | |
| JP4613535B2 (ja) | レジスト除去方法 | |
| KR100790294B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050053244A (ko) | 오염 제거용 세정 척 | |
| US20040074102A1 (en) | Dryer lid for substrate dryer | |
| KR100744277B1 (ko) | 웨이퍼의 에지 비드 제거장치 | |
| KR100249793B1 (ko) | 사파이어 투명 지지대를 사용한 뒷면 비아-홀 제작 방법 | |
| JP2000049163A (ja) | 配線の形成方法 | |
| JPH1187331A (ja) | 半導体装置の製造方法 |