JP2001148562A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP2001148562A
JP2001148562A JP33065599A JP33065599A JP2001148562A JP 2001148562 A JP2001148562 A JP 2001148562A JP 33065599 A JP33065599 A JP 33065599A JP 33065599 A JP33065599 A JP 33065599A JP 2001148562 A JP2001148562 A JP 2001148562A
Authority
JP
Japan
Prior art keywords
layer
barrier metal
metal layer
photoresist
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33065599A
Other languages
English (en)
Inventor
Hisao Ukigai
久雄 浮貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP33065599A priority Critical patent/JP2001148562A/ja
Publication of JP2001148562A publication Critical patent/JP2001148562A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】バリアメタル層の形成工程を削減し、出来映え
品質を損なわない配線基板の製造方法であるとともに、
ピッチを狭くして小型化することができる配線基板の製
造方法を提供することを目的とする。 【解決手段】図1に示す様に、先に絶縁層1の表面にバ
リアメタル層2により凹部を形成し、後に配線層6を充
填し、バリアメタル層7を被覆し、最後にフォトレジス
ト4とバリアメタル層7の一部を除去する工程を用いる
ことによって上記課題を解決する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、配線基板の製造
方法に関するものである。
【0002】
【従来の技術】近時、配線基板の製造において、導体金
属が基板への拡散することを防止するために、また導体
金属の防錆のために、配線基板の導体配線材をバリアメ
タル層で隔離することが行なわれている。このバリアメ
タル層は、導体配線の表面全体を保護することによっ
て、拡散防止および防錆の効果が得られる。従来、この
バリアメタル層の形成方法は、バリアメタル層を形成し
た後、所定の形状の導体配線を形成し、次に導体配線の
上層にバリアメタル層を形成し、その後、不必要なバリ
アメタル層および導体配線層を除去する方法であった。
【0003】以下に、従来の配線基板の製造方法の一例
を図4および図5を参照して説明する。図4(a)〜
(i)および図5(j)〜(n)は、従来の配線基板の
製造方法の一例を示す工程図であり、図4(i)の工程
の後に図5(j)の工程を行なう。 (1)〔バリアメタル層1形成工程〕ベースとなる絶縁
膜1上にマグネトロンスパッタリングにより、全面にバ
リアメタル材であるチタンを堆積させ、約250nmの
チタン層2を形成する。図4(a)参照。 (2)〔下地金属層形成〕次にマグネトロンスパッタリ
ングにより、全面に下地金属材である銅を堆積させ、約
300nmの銅下地層3を形成する。図4(b)参照。 (3)〔レジスト形成1〕次にノボラック樹脂誘導体と
ポジ型の感光基を主成分とした粘度約550CPSのフ
ォトレジスト4を、約1000rpmのスピンを用いて
厚さ約14μにコーティングする。図4(c)参照。 (4)〔露光1〕次に約100℃のベークでフォトレジ
スト4内の溶剤成分を除去した後、ガラスマスクにより
マスクを行なって約1500mjの光をフォトレジスト
4に照射させて選択的に光重合反応をさせる。図4
(d)参照。 (5)〔現像1〕次に苛性ソーダを主成分とした現像液
を用いて現像を行い、幅約25μ、厚さ約10μの配線
溝5を形成する。次に後処理として、約500mtor
rの真空状態と約600WのRF出力と酸素ガスの導入
により発生させた酸素プラズマの反応により、配線溝5
に付着している現像液の残り液等の不要な有機物を除去
する。図4(e)参照。 (6)〔配線層形成〕次に硫酸銅を主成分としためっき
液を用いた電解めっきにより、選択的に配線溝5に銅を
析出させ、約10μmの銅配線層6を形成する。次に後
処理として、流水での純水洗浄でめっき液の残り液の除
去を行なった後、ドライ乾燥による水分除去を行う。図
4(f)参照。 (7)〔レジスト剥離1〕次にメチルエチルケトンを用
いてフォトレジスト4を溶解させて除去する。図4
(g)参照。 (8)〔下地金属層およびバリアメタル層除去〕次にア
ルゴンを導入ガスとしてイオンビームエッチング装置を
用いて、約800Wの出力でアルゴンのイオンビームを
全面に照射し、銅下地層3とその下のチタン層2を除去
する。図4(h)参照。この時に銅配線層6の表面もエ
ッチングされるが、あらかじめ(6)〔配線層形成〕の
銅配線層6形成時に、エッチングされる厚さを上乗せし
て銅を析出させておくことで解決している。 (9)〔バリアメタル層形成2〕次にマグネトロンスパ
ッタリングにより、全面にバリアメタル材であるチタン
を堆積させ、約250nmのチタン層7を形成する。図
4(i)参照。 (10)〔レジスト形成2〕次にノボラック樹脂誘導体
とポジ型の感光基を主成分とした粘度約200CPSの
フォトレジスト8を、約1300rpmのスピンを用い
て厚さ約4μにコーティングする。図5(j)参照。 (11)〔露光2〕次に約100℃のベークでフォトレ
ジスト8内の溶剤成分を除去した後、ガラスマスクによ
りマスクを行なって約600mjの光をフォトレジスト
8に照射させて、選択的に光重合反応をさせる。図5
(k)参照。 (12)〔現像2〕次に苛性ソーダを主成分とした現像
液を用いて現像を行い、銅配線層6の表面以外の部分に
形成されたフォトレジスト8を除去する。次に後処理と
して、約500mtorrの真空状態と約400WのR
F出力と酸素ガスの導入により発生させた酸素プラズマ
の反応により、チタン層7に付着している現像液の残り
液等の不要な有機物を除去する。図5(l)参照。 (13)〔バリアメタル層除去〕次にアルゴンを導入ガ
スとしているイオンビームエッチング装置を用いて、約
800Wの出力でアルゴンのイオンビームを全面に照射
し、露出している部分のチタン層7を除去する。図5
(m)参照。 (14)〔レジスト剥離2〕最後にメチルエチルケトン
を用いて残ったフォトレジスト8を溶解させて除去す
る。図5(n)参照。
【0004】
【発明が解決しようとする課題】上記の方法によって形
成されるバリアメタル層(チタン層)は、(4)〔露光
1〕のマスク時に高い合わせ精度を必要とし、さらに加
えて、〔露光2〕(11)のマスク時に前記露光1のマ
スク時と同程度か又はそれ以上の高い位置合わせ精度が
必要であった。このため以下に挙げる欠点が生じてい
た。 バリアメタル層の形成は、導体配線形成時と形成後の
2回に分かれるため、位置精度が要求される製造過程が
2回存在し、手間の掛かる方法となっていた。 配線基板において、位置合わせ精度が要求される製造
過程は、出来映え品質を損なう要因の一つであるが、こ
の過程が2回存在するために出来映え品質を損なってい
た。 導体配線(銅配線層)形成後に再びバリアメタル層を
形成する過程において、位置合わせのための、ズレマー
ジンとして導体配線表面の範囲よりも広い範囲にバリア
メタル層を形成させる。この場合に導体配線の両脇にバ
リアメタル層が堆積してしまい、ピッチ間を狭くして、
その結果、配線基板を小型化するための狭ピッチ化を妨
げる欠点を有していた。
【0005】本発明は以上の従来技術における問題に鑑
みてなされたものであり、バリアメタル層の形成工程を
削減し、出来映え品質を損なわない配線基板の製造方法
であるとともに、ピッチを狭くして小型化することがで
きる配線基板の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本願発明者は、バリアメ
タル層間に配線層を積層させた後に、バリアメタル層に
よって被覆された配線基板と、バリアメタル層による器
を形成させた後に配線層を充填させバリアメタルを表層
に堆積させた配線基板とは、略同一であることに着目し
た。
【0007】本願発明者は、先にバリアメタル層による
配線層を堆積させる器の形成を行なう配線基板の製造方
法を発明した。すなわち、前記課題を解決する本出願第
1の発明は、絶縁層の表面を底面とする凹部を一以上形
成し、係る凹部の上面に所定の厚さのバリアメタル層を
形成する工程を有することを特徴とする配線基板の製造
方法である。
【0008】したがって本出願第1の発明の配線基板の
製造方法によれば、最初にバリアメタル層による器を形
成するために、位置合わせ精度を必要とする露光工程が
一度で済む利点が有る。
【0009】また本出願第2の発明は、本出願第1の発
明の配線基板の製造方法において、前記バリアメタル層
によって形成される凹部に配線層が充填されるととも
に、前記配線層の上層は、バリアメタル層によって被覆
されることを特徴とする。
【0010】したがって本出願第2の発明の配線基板の
製造方法によれば、配線層がバリアメタル層によって被
覆されるため、配線層の周囲全体がバリアメタル層によ
って被覆される利点がある。
【0011】前記課題を解決する本出願第3の発明は、
フォトレジストを行なって凹凸部を形成した絶縁層の表
層に、バリアメタル層と配線層とを積層する配線層形成
工程を行ない、前記配線層形成工程の後に、表面にフォ
トレジストが露出するまで凸部の上部に形成されたバリ
アメタル層と配線層とを研磨して除去する研磨工程を行
ない、係る研磨工程の後に、研磨した基板表面にバリア
メタル層を形成するバリアメタル層形成工程を行ない、
係るバリアメタル層形成工程の後に、フォトレジスト層
とフォトレジスト層上部に積層したバリアメタル層を取
り除く除去工程を行うことを特徴とする配線基板の製造
方法である。
【0012】したがって本出願第3の発明の配線基板の
製造方法によれば、製造工程を大幅に短縮した配線基板
の製造方法を得ることができる利点がある。
【0013】また本出願第4の発明は、本出願第3の発
明の配線基板の製造方法において、前記除去工程は、フ
ォトレジストを溶解させる工程であることを特徴とす
る。
【0014】したがって本出願第4の発明の配線基板に
よれば、上層の不必要なバリアメタル層を除去できるた
め、導体配線の両端のバリアメタル層が残存せず狭ピッ
チ化の妨げとならない利点がある。
【0015】また、本出願第5の発明は、本出願第3の
発明の配線基板の製造方法において、前記除去工程は、
フォトレジストを体積膨潤させて、フォトレジストと絶
縁層とを剥離させる工程であることを特徴とする。
【0016】したがって本出願第5の発明の配線基板の
製造方法によれば、上層の不必要なバリアメタル層を除
去できるため、導体配線の両端のバリアメタル層が残存
せず狭ピッチ化の妨げとならない利点がある。
【0017】また本出願第6の発明は、本出願第2また
は本出願第3の発明の配線基板の製造方法において、前
記バリアメタル層形成工程により得られるバリアメタル
層は、前記バリアメタル層を貫通する貫通孔を有すると
ともに、前記貫通孔は前記フォトレジストの一部を露出
させることを特徴とする。
【0018】したがって本出願第6の発明の配線基板の
製造方法によれば、前記貫通孔により溶解液または膨潤
液がフォトレジストに進入するため、フォトレジスト層
を絶縁層から容易に剥離させることができる利点があ
る。
【0019】
【本発明の実施形態】以下に本発明の一実施の形態の配
線基板の製造方法につき図面を参照して説明する。
【0020】実施の形態1 図1(a)〜(e)は本発明の一実施の形態の配線基板お
よびその製造方法を示す工程図である。 (1)ベースとなる絶縁膜1上に直接、フォトレジスト
4により配線溝5を形成する。図1(a)参照。 (2)次に、バリアメタル材を堆積させバリアメタル層
2、更に配線材を堆積させ配線層6を形成する。図1
(b)参照。 (3)表面研磨でフォトレジスト4上に堆積したバリア
メタル層2および配線層6をフォトレジスト4が表面に
露出するまで取り除く。図1(c)参照。 (4)バリアメタル材を全面に堆積させ、(3)で露出
させたフォトレジスト4と配線溝5に堆積している配線
層6の上にバリアメタル層7を形成する。図1(d)参
照。 (5)最後にフォトレジスト4を除去し、その過程でフ
ォトレジスト4上に堆積しているバリアメタル層7を取
り除く。図1(e)参照。
【0021】(5)における、バリアメタル層7を取り
除く動作は以下の二通りがある。 溶解液を用いてフォトレジスト4を溶解させることに
よって、フォトレジスト4という下地が無くし、バリア
メタル層7を維持する力が低下させる。その結果、フォ
トレジスト4上に堆積していたバリアメタル層7が分裂
する。 膨潤剤等を用いてフォトレジスト4の体積を変化さ
せ、この体積変化の時に生じる物理力によって絶縁膜1
とフォトレジスト4との接合面をずらして剥がす。その
結果、バリアメタル層7は、フォトレジスト4上に堆積
したまま剥がされる。尚、二通りのバリアメタル層7を
取り除く方法は、共にバリアメタル層7の厚さが数十か
ら数百nmの薄膜である必要がある。また、図1(d)
のバリアメタル層7の形成工程においてフォトレジスト
4が露出する部分をマスク等で意図的に作ることによっ
て、溶解液および膨潤液の進入経路を確保でき、比較的
容易に処理ができる。
【0022】また、図1(c)での表面研磨を省くこと
も可能であるが、図1(e)の工程において、フォトレ
ジスト4を剥離した後に、配線層6のサイドにバリアメ
タル層2によって保護されない部分が残る欠点が生じ
る。また、図1(c)の表面研磨でバリアメタル層2と
配線層6の組み合わせ如何では、バリアメタル層2が充
分に除去しきれない場合があるが、本発明に対しての障
害とはならない。但し、図1(e)でフォトレジスト4
を除去する際の処理時間に係わってくるため、この場合
のバリアメタル材としては、バリア性が良く比較的薄い
厚さでバリア機能を保てる材料を選定することが望まし
い。
【0023】
【実施例】以下に、図2を参照して、本発明の一実施例
を示す。図2(a)〜(i)は本発明の一実施の形態の一
実施例を示す工程図である。 (1)〔レジスト形成〕まず、ポリイミドを用いたベー
スとなる絶縁膜1に、ノボラック樹脂誘導体とポジ型の
感光基を主成分とした粘度約550CPSのフォトレジ
スト4を、約1300rpmのスピンを用いて厚さ約1
0μにコーティングする。図2(a)参照。 (2)〔露光〕次に約100℃のベークでフォトレジス
ト4内の溶剤成分を除去した後、ガラスマスクによりマ
スクを行なって、約1500mjの光をフォトレジスト
4に照射させ選択的に光重合反応をさせる。図2(b)
参照。 (3)〔現像〕次に苛性ソーダを主成分とした現像液を
用いて現像を行い、幅約25μ、厚さ約10μの配線溝
5を形成する。次に後処理として、約500mtorr
の真空状態と約600WのRF出力と酸素ガスの導入に
より発生させた酸素プラズマの反応により、配線溝5に
付着している現像液の残り液等の不要な有機物を除去す
る。図2(c)参照。 (4)〔バリアメタル層形成1〕次にマグネトロンスパ
ッタリングにより、全面にバリアメタル材であるチタン
を堆積させ、約250nmのチタン層2を形成する。図
2(d)参照。 (5)〔下地金属層形成〕次にマグネトロンスパッタリ
ングにより、全面に下地金属材である銅を堆積させ、約
300nmの銅下地層3を形成する。図2(e)参照。
なお、この時に形成する銅下地層3は、次の図2(f)
で電解めっきによる銅配線層6を形成するための導電材
である。 (6)〔配線層形成〕次に硫酸銅を主成分としためっき
液を用いた電解めっきにより、全面に配線材である銅を
析出させ、約11μmの銅配線層6を形成する。次に後
処理として、流水での純水洗浄でめっき液の残り液等の
除去を行なった後、ドライ乾燥による水分除去を行う。
図2(f)参照。 (7)〔表面研磨〕次にアルミナを研磨材、無機硝酸塩
等を酸化成分としたスラリーを用いたポリッシュによ
り、フォトレジスト4上に堆積したチタン層2、銅下地
層3、銅配線層6および配線溝5に堆積した銅配線層6
の表面を約1μmを取り除く。次に後処理として、約1
wt%の希硫酸に浸し銅配線層6表面の酸化膜除去を行
った後、更に流水での純水洗浄で希硫酸の残りの除去を
行い、最後にドライ乾燥による水分除去を行う。なお、
この時にフォトレジスト4がポリッシュのスットプ層の
役割を果たす。また、ポリッシュによる配線溝5に形成
した銅配線層6の陥没対策として、発砲ウレタン等を用
いた硬度の高いクロス材を選定している。図2(g)参
照。 (8)〔バリアメタル層形成2〕次にマグネトロンスパ
ッタリングにより、全面にバリアメタル材であるチタン
を堆積させ、約250nmのチタン層7を形成する。こ
の時、フォトレジスト4上にマスクを用いてチタン層7
が形成されない部分を意図的に作る。図2(h)参照。 (9)〔レジスト剥離〕最後にメチルエチルケトンを用
いてフォトレジスト4を溶解させ、溶解させたフォトレ
ジスト上に堆積していたチタン層7の膜を分裂させ、フ
ォトレジスト4とチタン層7を除去する。図2(i)参
照。
【0024】図3は、図4で説明した従来技術の一例と
図2で説明した本発明の一実施例の工程を比較して示し
た工程フロー図である。図3を用いて効果を具体的に説
明をする。図2に示す本発明の一実施例にあっては、図
4における従来技術に対して〔表面研磨〕の1工程を追
加するだけで、従来技術の〔下地金属層およびバリアメ
タル層除去〕、〔レジスト形成2〕、〔露光2〕、〔現
像2〕、〔バリアメタル層除去〕、〔レジスト剥離2〕
の6つの工程を削減することができる。また、マスクキ
ングの位置合わせ精度が要求される従来技術の〔露光
2〕工程が省かれるため、出来映え品質を損なう機会を
低減でき、かつ、配線層の両脇にバリアメタル層が堆積
することによる狭ピッチ化を妨げる欠点を解決すること
ができる。
【0025】
【発明の効果】以上により、本発明では、表面研磨の工
程を追加し、露光回数を1度にする配線基板の製造方法
を用いることによって、以下の効果を得ることができ
る。 バリアメタル層の形成工程を大幅に削減する効果。 位置合わせ精度が要求される製造過程が一つ省かれる
ため、出来映え品質を損なう機会を低減する効果。 配線層の両脇にバリアメタル層が堆積してしまうこと
で、狭ピッチ化を妨げる欠点を解決する効果。
【0026】
【図面の簡単な説明】
【図1】(a)〜(e) 本発明の配線基板の製造方法の
一実施の形態を示す工程図である。
【図2】(a)〜(i) 本発明の配線基板の製造方法の
一実施例を示す工程図である。
【図3】 従来技術の一例と本発明の一実施例の工程を
比較して示した工程フロー図である。
【図4】(a)〜(i) 従来の配線基板の製造方法の
一実施例を示す工程図である。
【図5】(j)〜(n) 従来の配線基板の製造方法の
一実施例を示す工程図である。
【符号の説明】
1 絶縁層 2 チタン層(バリアメタル層) 3 銅下地層 4 フォトレジスト 5 配線溝 6 銅配線層(配線層) 7 チタン層(バリアメタル層) 8 フォトレジスト

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】絶縁層の表面を底面とする凹部を一以上形
    成し、係る凹部の上面に所定の厚さのバリアメタル層を
    形成する工程を有することを特徴とする配線基板の製造
    方法。
  2. 【請求項2】前記バリアメタル層によって形成される凹
    部に配線層が充填されるとともに、前記配線層の上層
    は、バリアメタル層によって被覆されることを特徴とす
    る請求項1記載の配線基板の製造方法。
  3. 【請求項3】フォトレジストを行なって凹凸部を形成し
    た絶縁層の表層に、バリアメタル層と配線層とを積層す
    る配線層形成工程を行ない、前記配線層形成工程の後
    に、凸部の上部に形成されたバリアメタル層と配線層と
    を表面にフォトレジストが露出するまで研磨して除去す
    る研磨工程を行ない、係る研磨工程の後に、研磨した基
    板表面にバリアメタル層を形成するバリアメタル層形成
    工程を行ない、係るバリアメタル層形成工程の後に、フ
    ォトレジスト層とフォトレジスト層上部に積層したバリ
    アメタル層を取り除く除去工程を行うことを特徴とする
    配線基板の製造方法。
  4. 【請求項4】前記除去工程は、フォトレジストを溶解さ
    せる工程であることを特徴とする請求項3に記載の配線
    基板の製造方法。
  5. 【請求項5】前記除去工程は、フォトレジストを体積膨
    潤させて、フォトレジストと絶縁層とを剥離させる工程
    であることを特徴とする請求項3に記載の配線基板の製
    造方法。
  6. 【請求項6】前記バリアメタル層形成工程により得られ
    るバリアメタル層は、前記バリアメタル層を貫通する貫
    通孔を有するとともに、前記貫通孔は前記フォトレジス
    トの一部を露出させることを特徴とする請求項2または
    請求項3に記載の配線基板の製造方法。
JP33065599A 1999-11-19 1999-11-19 配線基板の製造方法 Pending JP2001148562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33065599A JP2001148562A (ja) 1999-11-19 1999-11-19 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33065599A JP2001148562A (ja) 1999-11-19 1999-11-19 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2001148562A true JP2001148562A (ja) 2001-05-29

Family

ID=18235108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33065599A Pending JP2001148562A (ja) 1999-11-19 1999-11-19 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2001148562A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073754A (ja) * 2004-09-01 2006-03-16 Sumitomo Electric Ind Ltd 電気部品の製造方法
JP2020088183A (ja) * 2018-11-27 2020-06-04 京セラ株式会社 配線基板及び電子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073754A (ja) * 2004-09-01 2006-03-16 Sumitomo Electric Ind Ltd 電気部品の製造方法
KR101233621B1 (ko) * 2004-09-01 2013-02-15 스미토모덴키고교가부시키가이샤 전기부품의 제조방법
JP2020088183A (ja) * 2018-11-27 2020-06-04 京セラ株式会社 配線基板及び電子装置
JP7136672B2 (ja) 2018-11-27 2022-09-13 京セラ株式会社 配線基板及び電子装置

Similar Documents

Publication Publication Date Title
JPH0710030B2 (ja) 多層配線基板の製造方法
US4451554A (en) Method of forming thin-film pattern
US6020261A (en) Process for forming high aspect ratio circuit features
US5679499A (en) Method for forming photo mask for use in fabricating semiconductor device
US20050183960A1 (en) Polymer film metalization
JP2001148562A (ja) 配線基板の製造方法
JPH0458167B2 (ja)
JP2007311507A (ja) 半導体装置の製造方法
JP2002076575A (ja) 半導体装置用基板の製造方法
JPH08272107A (ja) レジストパターンの形成方法
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
US20030180669A1 (en) Micro-pattern forming method for semiconductor device
JP2000058647A (ja) 半導体装置の製造方法
JP2008135649A (ja) 半導体装置の製造方法
JPH0629647A (ja) フォトレジストの剥離方法
JPH0661616A (ja) フォトレジスト膜の形成方法
JP2580681B2 (ja) 半導体装置の製造方法
JPH05206125A (ja) 半導体装置の製造方法
JP2626234B2 (ja) 半導体装置の製造方法
KR100289664B1 (ko) 노광 마스크의 제조방법
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100252757B1 (ko) 금속패턴 형성방법
JPS62165651A (ja) レジストパタ−ンの形成方法
JPH0821574B2 (ja) パタ−ン形成方法
KR19980054458A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040331