KR101233621B1 - 전기부품의 제조방법 - Google Patents

전기부품의 제조방법 Download PDF

Info

Publication number
KR101233621B1
KR101233621B1 KR1020050076042A KR20050076042A KR101233621B1 KR 101233621 B1 KR101233621 B1 KR 101233621B1 KR 1020050076042 A KR1020050076042 A KR 1020050076042A KR 20050076042 A KR20050076042 A KR 20050076042A KR 101233621 B1 KR101233621 B1 KR 101233621B1
Authority
KR
South Korea
Prior art keywords
metal layer
resist
metal
oxide film
electrical component
Prior art date
Application number
KR1020050076042A
Other languages
English (en)
Other versions
KR20060053149A (ko
Inventor
코지 닛타
신지 이나자와
요시히로 히라타
카즈노리 오카다
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20060053149A publication Critical patent/KR20060053149A/ko
Application granted granted Critical
Publication of KR101233621B1 publication Critical patent/KR101233621B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/00698Electrical characteristics, e.g. by doping materials
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/01Switches
    • B81B2201/012Switches characterised by the shape
    • B81B2201/018Switches not provided for in B81B2201/014 - B81B2201/016
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/07Interconnects
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157Using means for chemical reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은, 기판 표면의 일부에 레지스트를 형성하는 공정과, 레지스트가 형성된 후에 기판 표면 위에 금속층을 형성하는 공정과, 금속층의 일부를 제거하는 공정과, 금속층의 일부를 제거함으로써 금속층 표면에 생긴 금속산화막을 제거하는 공정과, 레지스트를 제거하는 공정을 포함하는, 전기부품의 표면에 있어서의 접촉저항을 저하시킬 수 있는 전기부품의 제조방법을 제공하는 것을 특징으로 한 것이다.

Description

전기부품의 제조방법{METHOD OF MANUFACTURING ELECTRICAL PARTS}
도 1은 본 발명에 이용되는 기판 표면 위에 레지스트가 도포된 상태의 바람직한 일례를 예시한 모식적인 단면도;
도 2는 도 1에 나타낸 레지스트의 표면 위에 마스크를 설치한 후에 SR광이 조사되는 것을 도해하는 모식적인 단면도;
도 3은 본 발명에 이용되는 모형의 바람직한 일례의 모식적인 단면도;
도 4는 도 3에 나타낸 모형을 이용해서 전기주조하는 것을 도해하는 모식적인 단면도;
도 5는 도 3에 나타낸 모형에 금속층을 석출시킨 상태의 바람직한 일례를 예시한 모식적인 단면도;
도 6은 도 5에 나타낸 금속층 표면에 금속산화막이 형성된 상태의 바람직한 일례를 예시한 모식적인 단면도;
도 7은 도 6에 나타낸 금속산화막이 제거된 상태의 바람직한 일례를 예시한 모식적인 단면도;
도 8은 도 7에 나타낸 레지스트가 제거된 상태의 바람직한 일례를 예시한 모식적인 단면도;
도 9는 도 8에 나타낸 금속층이 기판으로부터 분리된 상태의 바람직한 일례를 예시한 모식적인 단면도;
도 10은 본 발명에 이용되는 기판 표면 위의 금속층으로부터 금속산화막이 제거된 상태의 바람직한 일례를 예시한 모식적인 단면도;
도 11은 도 10에 나타낸 금속층 표면 위에 산화방지부재가 설치된 상태의 바람직한 일례를 예시한 모식적인 단면도;
도 12는 도 11에 나타낸 레지스트가 제거된 상태의 바람직한 일례를 예시한 모식적인 단면도;
도 13은 도 12에 나타낸 금속층이 기판으로부터 분리된 상태의 바람직한 일례를 예시한 모식적인 단면도.
<도면의 주요부분에 대한 부호의 설명>
1: 기판 2: 레지스트
3: 마스크 4: X선
5: 모형 6: 금속층
7: 전해액 8: 전해조
9: 양극 10: 금속산화막
11: 산화방지부재
본 발명은 전기부품의 제조방법에 관한 것이며, 특히 전기부품의 표면에 있 어서의 접촉저항을 저하시킬 수 있는 전기부품의 제조방법에 관한 것이다.
종래, 전기주조에 의해서 Ni(니켈)나 Ni합금 등의 금속으로 이루어지는 미세한 전기부품을 제작하는 경우에는, 자외선 조사에 의한 리소그래피가 이용되어 왔다. 그러나, 최근, 보다 고정밀도, 고애스펙트비인 전기부품의 필요성이 높아지기 때문에, LIGA(Lithographie Galvanoformung Abformung) 프로세스라고 하는 리소그래피, 전기주조 등의 도금 및 몰드를 조합한 가공기술이 주목받고 있다.
LIGA 프로세스에서, 특히 싱크로트론 방사(SR)광을 이용한 X선 리소그래피에 의하면, 미크론 정도의 크기의 전기부품을 용이하게 제조할 수 있다.
이 X선 리소그래피를 이용한 LIGA 프로세스에 의해서 전기부품을 제조하는 방법의 일례를 이하에 설명한다. 우선, Ni 등의 도전성의 기판 표면 위의 전체에 걸쳐서 레지스트를 도포한다. 다음에, 레지스트의 표면 위에 소정의 형상으로 패터닝된 마스크를 설치하고, 이 마스크의 윗쪽으로부터 SR광을 조사한다. 그리고, SR광이 조사된 부분의 레지스트를 제거함으로써, 레지스트가 소정의 형상으로 패터닝되어서 모형이 형성된다. 이에 의해 X선 리소그래피가 완료된다. 계속해서, 이 모형을 이용한 전기주조를 실시함으로써, 레지스트가 형성되지 않고 노출되어 있는 기판 표면 위에 금속층을 석출시킨다. 여기서, 모형을 이용한 전기주조는, 금속층을 구성하는 금속이 첨가된 전기주조욕 속에 모형을 음극으로 해서 침지시키고, 모형과는 별도로 전기주조욕 속에 침지된 양극과 이 모형과의 사이에 전류를 흐르게 함으로써 실시된다. 그리고, 전기주조에 의해서 과잉으로 석출된 금속층의 일부가 연마에 의해서 제거된다.(예를 들면, 야쓰이가쿠, 히라바야시 야스오, 후지타 히로유키, 표면기술, 2001, Vo1.52, No.11, pp. 734-735를 참조.)
그 후, CF4(4불화탄소)와 O2(산소)와의 혼합가스를 이용한 플라스마 애싱에 의해서 레지스트가 제거된 후에, 기판으로부터 금속층이 분리되어서 전기부품이 완성된다.
그러나, 상기와 같이 해서 얻어진 전기부품에서는, 그 표면의 접촉저항이 높다고 하는 문제가 있었다. 이 문제에 대해서, 본 발명자가 예의 검토한바, 상기의 연마에 의해서 제거된 금속층 표면에 금속산화막이 형성되어 있고, 이 금속산화막(M0x; M은 금속, x는 정수)이, 레지스트의 플라스마 애싱 시에, 애싱 가스의 분해생성물인 HF(불화수소)와 MOx+2xHF → MF2x+xH2O의 반응을 일으켜서, 금속층 표면 위에 MF2x의 화학식으로 나타내지는 금속불화막이 형성되어 있는 것이 판명되었다. 이 금속불화막은 치밀하고 또한 강고하며, 그 제거가 곤란하기 때문에, 전기부품의 표면 위에 금속불화막이 형성되지 않는 전기부품의 제조방법을 확립하는 것이 요망된다.
상기의 사정을 감안하여, 본 발명의 목적은, 전기부품의 표면에 있어서의 접촉저항을 저하시킬 수 있는 전기부품의 제조방법을 제공하는 데에 있다.
본 발명은, 기판 표면의 일부에 레지스트를 형성하는 공정과, 레지스트가 형성된 후에 기판 표면 위에 금속층을 형성하는 공정과, 금속층의 일부를 제거하는 공정과, 금속층의 일부를 제거함으로써 금속층 표면에 생긴 금속산화막을 제거하는 공정과, 레지스트를 제거하는 공정을 포함하는, 전기부품의 제조방법이다.
여기서, 본 발명의 전기부품의 제조방법에서, 금속층은, 기판 표면 위에 전기주조에 의해 형성해도 된다.
또, 본 발명의 전기부품의 제조방법에서는, 금속산화막을 제거한 후의 금속층 표면에 산화방지부재를 설치한 상태에서 레지스트를 제거해도 된다.
또, 본 발명의 전기부품의 제조방법에서, 금속층은, 니켈 및 철 중 적어도 한 쪽을 함유하는 금속으로 이루어져도 된다.
또, 본 발명의 전기부품의 제조방법에서는, 레지스트를 제거하는 공정 다음에, 금속층 표면에 팔라듐, 팔라듐과 코발트로 이루어지는 합금 또는 로듐 중 어느 1종이 도금을 하는 공정을 포함할 수 있다.
또, 본 발명의 전기부품의 제조방법에서, 레지스트를 제거하는 공정은, 불소화합물을 함유하는 가스를 이용한 애싱에 의해 실시될 수 있다.
본 발명에 의하면, 금속층의 연마에 의해서 생긴 금속산화막을 제거함으로써, 금속층 표면에 금속불화막이 형성되는 일이 없기 때문에, 전기부품의 표면에 양호한 도금을 형성할 수 있고, 전기부품의 표면의 접촉저항을 저하시킬 수 있는 전기부품의 제조방법을 제공할 수 있다.
이하, 본 발명의 실시의 형태에 대해서 설명한다. 또한, 본원의 도면에서, 동일한 참조부호는, 동일부분 또는 상당부분을 나타내는 것으로 한다.
(실시의 형태 1)
이하, 도면을 참조해서, 본 발명의 전기부품의 제조방법의 바람직한 일례를 설명한다. 우선, 도 1의 모식적 단면도에 나타낸 바와 같이, 도전성을 가지는 기판(1) 표면 전체에 레지스트(2)를 도포한다. 여기서, 기판(1)으로서는, 스테인리스, 구리 또는 알루미늄 등의 도전성의 기판을 이용해도 되고, 실리콘 또는 유리 등으로 이루어지는 비도전성 기판 위에 티탄, 알루미늄, 구리 또는 이들의 합금으로 이루어지는 도전층을 스퍼터링 등에 의해 형성된 것을 이용해도 된다. 또, 레지스트로서는, 예를 들면 PMMA(폴리메틸메타크릴레이트)와 같은 탄소와 수소를 함유하는 수지가 이용된다.
다음에, 도 2의 모식적 단면도에 나타낸 바와 같이, 레지스트(2)의 표면 위에 소망하는 패턴형상으로 구멍이 형성된 마스크(3)를 설치한 후에, 마스크(3)의 윗쪽으로부터 X선(4)이 조사된다. 그리고, 도 3의 모식적 단면도에 나타낸 바와 같이, 레지스트(2)에 있어서의 X선의 조사부분이 제거되어서, 기판(1) 표면의 일부에 레지스트(2)가 형성된 모형(5)이 제작된다.
계속해서, 도 4의 모식적 구성도에 나타낸 바와 같이, 이 모형을 음극으로 해서, 전해조(8)에 수용된, 금속의 이온을 함유하는 전해액(7) 속에 예를 들면 니켈로 이루어진 양극(9)과 함께 침지시킨다. 그리고, 이들의 전극간에 전류를 흐르게 해서 전기주조를 실시함으로써, 전해액(7) 속의 금속이온이 환원하여 기판(1) 위에 금속이 석출해서, 도 5의 모식적 단면도에 나타낸 바와 같이, 기판(1) 표면 위에 금속층(6)이 형성된다. 그리고, 모형을 전해조로부터 꺼낸 후, 금속층(6)이 연마에 의해서 그 일부가 제거되어서 금속층(6) 표면이 레지스트(2)의 표면과 동일한 높이로 일치된다. 이때, 도 6의 모식적 단면도에 나타낸 바와 같이, 금속층(6) 표면 위에 금속산화막(10)이 형성된다. 이 금속산화막(10)은, 대기중의 산소와 금속층(6) 표면의 금속이 결합해서 형성되는 것이라고 상정된다.
그리고, 도 7의 모식적 단면도에 나타낸 바와 같이, 도 6에 나타낸 금속층(6) 표면의 금속산화막(10)이 제거된다. 여기서, 금속산화막(10)은, 예를 들면 pH1이하의 강산, 불화수소산, 유기산, EDTA(에틸렌디아민 4아세트산), 제 4급 암모늄화합물 또는 암모니아과수(過水)(암모니아수와 과산화수소수와의 혼합용액) 등에 의해서 화학적으로 제거되거나, 물리적 에칭에 의해서 제거될 수 있다. 또, 예를 들면 희석황산 속에서의 전해 연마에 의해서 금속산화막(10)을 제거하거나, 금속산화막(10)이 형성된 금속층(6)을 한 쪽의 전극으로 해서, 다른 전극과의 사이에 금속층(6)이 용출하지 않을 정도의 전압을 인가함으로써 전기화학적으로 금속산화막(10)을 제거할 수도 있다.
다음에, 예를 들면 4불화탄소 또는 불화크세논 등의 불소화합물과 산소를 함유하는 가스를 이용한 플라스마에 의한 애싱을 실시함으로써, 도 8의 모식적 단면도에 나타낸 바와 같이, 기판(1) 위의 레지스트(2)가 제거된다. 이때, 금속층(6) 표면에는 금속산화막이 존재하지 않기 때문에 애싱에 이용된 가스의 분해생성물인 HF와 금속산화막이 반응해서 금속불화막이 형성되지 않는다. 그 후, 도 9의 모식적 단면도에 나타낸 바와 같이, 금속층(6)이 기판(1)으로부터 분리되어서, 본 발명의 전기부품(금속층(6))을 얻을 수 있다. 이와 같이 금속불화막이 형성되어 있지 않은 본 발명의 전기부품에서는, 전기부품의 표면에 있어서의 접촉저항을 저하시킬 수 있다.
상기와 같이 해서 얻어지는 본 발명의 전기부품으로서는, 예를 들면 컨택트 프로브, 마이크로 커넥터, 마이크로 릴레이 또는 각종 센서부품 등을 들 수 있다. 또, 본 발명의 전기부품으로서는, 예를 들면 가변 콘덴서, 인덕터, 어레이 혹은 안테나 등의 RFMEMS(Radio Frequency Micro Electro Mechanical System), 광MEMS용 부재, 잉크젯헤드, 바이오센서 내 전극 또는 파워MEMS용 부재(전극 등)를 들 수 있다
또, 금속층(6)이 니켈 및 철 중 적어도 한 쪽으로 이루어지는 경우에는, 금속층(6)의 연마 후에 금속산화막(10)이 형성되기 쉽기 때문에, 본 발명을 적용하기에는 매우 적합하다. 이와 같은 니켈 및 철 중 적어도 한 쪽으로 이루어지는 금속으로서는, 예를 들면 니켈단체, 니켈과 망간으로 이루어지는 합금(Ni-Mn합금), 니켈과 철로 이루어지는 합금(Ni-Fe합금), 니켈과 코발트로 이루어지는 합금(Ni-Co합금), 니켈과 크롬으로 이루어지는 합금(Ni-Cr합금), 철과 크롬으로 이루어지는 합금(Fe-Cr합금) 또는 니켈과 철과 크롬으로 이루어지는 합금(Ni-Fe-Cr합금) 등이 있다.
또한, 본 발명에서는, 기판(1) 위에 금속층(6)이 형성된 상태 또는 금속층(6)이 기판(1)으로부터 분리된 후에, 이 금속층(6) 표면에 팔라듐, 팔라듐과 코발트로 이루어지는 합금 또는 로듐 중 어느 1종의 금속을 전기도금 또는 무전해도금할 수 있다. 금속층(6) 표면의 금속산화막(10)을 제거하는 공정을 거치지 않고 상기의 금속을 전기도금한 경우에는 금속불화막의 형성에 의한 도통 불량에 의해서 도금할 수 없는 경우가 있으며, 도금할 수 있었을 경우라도 형성된 도금막에 불균일이 생겨 버린다. 또, 무전해도금한 경우에는 금속불화막의 존재에 의해서 도금막의 밀착성이 낮아져 버린다. 그러나, 본 발명과 같이, 금속층(6) 표면의 금속산화막(10)을 제거하는 공정을 거친 경우에는 금속층(6) 표면에 금속불화막이 형성되지 않기 때문에, 상기의 금속을 전기도금 또는 무전해도금함으로써, 밀착성이 높은 도금막을 불균일 없게 형성할 수 있다.
(실시의 형태 2)
이하에, 도면을 참조해서, 본 발명의 컨택트 프로브의 제조방법의 바람직한 다른 일례를 설명한다. 우선, 도 10의 모식적 단면도에 나타낸 바와 같이, 금속층(6) 표면에 형성된 금속산화막을 제거할 때까지는 상기의 실시의 형태 1과 동일하다. 다음에, 도 11의 모식적 단면도에 나타낸 바와 같이, 금속층(6) 표면 위에 산화방지부재(11)를 설치한다. 여기서, 산화방지부재(11)는 금속층(6) 표면의 산화를 방지할 수 있는 것이면 특별히 한정되지 않고, 예를 들면 구리 등의 금속을 전기도금함으로써 형성된다.
다음에, 예를 들면 4불화탄소 또는 불화크세논 등의 불소화합물과 산소를 함유하는 가스를 이용한 플라스마에 의한 애싱을 실시함으로써, 도 12의 모식적 단면도에 나타낸 바와 같이, 기판(1) 위의 레지스트(2)가 제거된다. 여기서, 금속층(6) 표면에는 산화방지부재(11)가 설치되어 있기 때문에, 금속층(6) 표면에 금속불화막이 형성되지 않는다. 그 후, 산화방지부재(11)가 금속층 표면으로부터 분리된다. 여기서, 산화방지부재(11)는 암모니아과수, 과황산암모늄수용액 또는 암모니아수용액 등에 침지시킴으로써 제거할 수 있다. 그리고, 도 13의 모식적 단면도에 나타낸 바와 같이, 금속층(6)이 기판(1)으로부터 분리되어서, 본 발명의 전기부품(금속층(6))을 얻을 수 있다. 이와 같이 해서 얻어진 본 발명의 전기부품의 표면에는 금속불화막이 형성되어 있지 않기 때문에, 전기부품의 표면에 있어서의 접촉저항을 저하시킬 수 있다.
또한, 상기의 실시의 형태 2에 있어서의 그 이외의 설명에 대해서는 상기의 실시의 형태 1과 동일하므로 생략한다.
실시예
(실시예 1)
스테인리스로 이루어지는 기판 표면 전체에 PMMA로 이루어지는 레지스트를 도포하고, 이 레지스트의 일부에 X선인 SR광(싱크로트론 방사광)을 조사한 후에 그 조사부분의 레지스트를 제거함으로써 기판 표면을 노출시켜, 폭 60㎛, 길이 1㎜ 및 깊이 60㎛의 제거부분을 가지는 凹패턴으로 레지스트가 형성되었다.
이와 같이 해서 얻어진 모형을 음극으로 하고, 니켈판을 양극으로 해서, 전해조에 수용된 이하에 표기한 조성의 pH4.0의 전해액 속에 이들의 전극을 침지시키고, 전해액의 온도를 60℃로 한 상태에서, 이들의 전극의 사이에 전류밀도 4A/d㎡의 전류를 흐르게 해서 전기주조를 실시하였다. 또한, 이하에 나타낸 전해액의 조성의 표기는 전해액 1L당의 성분의 질량 또는 체적을 나타내고 있다. 또, 전해액을 구성하는 성분으로서, 하기의 조성에 표기되어 있는 성분 이외는 모두 물이다.
<전해액의 조성>
설파민산니켈: 600g/L
염화니켈: 10g/L
붕산: 40g/L
상기와 같이 전기주조를 실시해서 기판 위에 니켈층을 석출시킨 후에, 레지스트의 표면에서 윗쪽으로 비어져 나와 있는 니켈을 연마해서 제거함으로써, 니켈층과 레지스트의 표면의 높이를 일치시켰다. 그리고, 니켈층 표면에 시판되는 강산계의 표면처리제(키자이 주식회사 제품 「코케이산 RP」)를 도포함으로써, 연마에 의해 니켈층 표면에 형성된 니켈산화막을 제거하였다. 계속해서, 산소와 4불화탄소와의 체적비가 1:1인 혼합가스를 이용해서, 이하의 조건으로 애싱을 실시하여, 레지스트를 제거하였다.
<애싱의 조건>
혼합가스압력: 0.5torr
전력: 10OW
처리시간: 200분
상기의 애싱 후에 니켈층을 기판으로부터 분리해서 얻어진 전기부품에 대해서, 표면의 AES분석(오제 전자분광법)을 실시한바 불소는 검출되지 않았다. 다음에, 전기부품의 표면에 대해서, 하기 도금조건으로 전기도금을 실행한바, 표면 전체면에 양호한 로듐도금막이 형성되었다. 이들의 결과에서, 본 실시예에서는, 니켈불화막의 생성을 방지할 수 있었던 것이 확인되었고, 또, 불균일이 없는 양호한 로듐도금막을 가지는 전기부품을 얻을 수 있었다. 또한, 하기 도금조건에서, 도금욕을 구성하는 성분으로서, 하기의 조성에 표기되어 있는 성분 이외는 모두 물이다.
<도금조건>
도금욕: 황산로듐 1.5g/L
황산 20mㅣ/L
욕(浴)온도: 50℃
전류밀도: 2A/d㎡
양극: 백금판
시간: 100초
(실시예 2)
실시예 1과 동일하게 해서, 전기주조에 의해 모형의 스테인리스로 이루어진 기판 위에 니켈층을 석출시킨 후에 니켈층을 연마함으로써, 니켈층과 레지스트의 표면의 높이를 일치시켰다. 그리고, 실시예 1과 동일한 표면처리제를 이용함으로써 니켈층 표면의 니켈산화막을 제거한 후에, 니켈층 표면에 대해서 산화방지부재로서 구리도금막을 3㎛의 두께로 형성하였다. 그 후, 실시예 1과 동일한 조건으로 애싱을 실시함으로써 레지스트를 제거하였다.
상기의 애싱 후에 얻어진 기판을 암모니아과수에 침지하고, 니켈층 표면의 구리도금막만을 용해하였다. 그 후, 기판으로부터 니켈층을 분리해서 얻어진 전기부품에 대해서, 실시예 1과 동일하게 AES분석을 실시하였지만, 불소는 검출되지 않았다. 또, 실시예 1과 동일한 조건으로 도금한바 전체면에 양호한 도금이 가능하였다. 이들의 결과에서, 본 실시예에서도, 니켈불화막의 생성을 방지할 수 있었던 것을 확인할 수 있었으며, 또, 불균일이 없는 양호한 도금막을 가지는 전기부품을 얻을 수 있었다.
(비교예 1)
연마에 의해서 니켈층 표면에 형성된 니켈산화막을 제거하지 않았던 것 이외에는 실시예 1과 동일하게 해서 전기부품을 제조하였다. 그 후, 이 전기부품에 대해서 실시예 1과 동일하게 AES분석을 실시한바, 전기부품의 표면으로부터 2㎚정도의 두께에서 불소가 검출되었다.
또, 이 전기부품에 대해서, 실시예 1과 동일한 조건으로 도금한바, 전기주조 후의 니켈층의 연마면에 해당하는 면에는 로듐으로 이루어진 도금막이 형성되지 않았다.
(비교예 2)
비교예 1과 동일한 조건으로, 애싱까지 실시한 표 1에 표기한 샘플 No.1~No.6의 각 샘플에 대해서, 표 1에 표기한 각종 표면처리제를 이용한 도금전처리를 실시하고, 금속층 표면에 생성된 불화니켈막의 제거를 시도하였다. 그리고, 도금전처리를 실시한 각 샘플에 대해서 실시예 1과 동일한 도금조건으로 도금을 실행하였다. 표 1에, 그 전처리의 조건과 도금의 결과를 표기한다. 또한, 표 1에서, 「%」는 질량%임을 의미하고, 「처리온도」는 표면처리제의 온도임을 의미하며, 「처리시간」은 니켈층의 표면처리제에의 침지시간임을 의미한다. 또, 표 1에서, 도금결과가 「×」인 표기는 도금을 할 수 없었음을 의미하고 있다.
샘플
No.
표면처리제 처리온도 처리시간 도금결과
1 1%불화수소수용액 50℃ 5분 ×
2 20%염화수소수용액 55℃ 5분 ×
3 5%염화수소수용액 55℃ 30분 ×
4 10%수산화나트륨수용액 55℃ 10분 ×
5 아세톤 25℃ 10분 ×
6 코케이산 RP 55℃ 3분 ×
표 1에 표기한 바와 같이, 어느 경우에나 양호하게 도금할 수 없고, 불화니켈막이 제거 가능하지 않음을 알게 되었다.
이번에 개시된 실시의 형태 및 실시예는 모든 점에서 예시로서 제한적인 것은 아니라고 생각되어야 할 것이다. 본 발명의 범위는 상기한 설명은 아니고 특허청구의 범위에 의해서 표시되고, 특허청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
본 발명에 의하면, 금속층의 연마에 의해서 생긴 금속산화막을 제거함으로써, 금속층 표면에 금속불화막이 형성하는 일이 없기 때문에, 전기부품의 표면에 양호한 도금을 형성할 수 있고, 전기부품의 표면의 접촉저항을 저하시킬 수 있는 전기부품의 제조방법을 제공할 수 있다.

Claims (8)

  1. 기판 표면의 일부에 레지스트를 형성하는 공정과,
    상기 레지스트가 형성된 후에 상기 기판 표면 위에 금속층을 형성하는 공정과,
    상기 금속층의 일부를 제거하는 공정과,
    상기 금속층의 일부를 제거함으로써 상기 금속층의 표면에 생긴 금속산화막을 제거하는 공정과,
    상기 금속산화막을 제거하는 것에 의해 노출한 상기 금속층의 상기 표면에 산화방지부재를 설치하는 공정과,
    상기 산화방지부재를 설치한 상태에서 상기 레지스트를 제거하는 공정을 포함하고,
    상기 레지스트를 제거하는 공정 후에, 상기 금속산화막을 제거하는 것에 의해 노출한 상기 금속층의 상기 표면으로부터 상기 산화방지부재를 제거하고 나서, 상기 금속산화막을 제거하는 것에 의해 노출한 상기 금속층의 상기 표면에 팔라듐, 팔라듐과 코발트로 이루어진 합금 또는 로듐 중 어느 한 종류의 도금을 실시하는 공정을 포함하며,
    상기 레지스트를 제거하는 공정은 불소화합물을 포함하는 가스를 이용한 애싱에 의해 실시되고,
    상기 금속층은 니켈을 포함하는 금속으로 이루어진 것을 특징으로 하는 전기부품의 제조방법.
  2. 제1항에 있어서,
    상기 금속층은, 상기 기판 표면 위에 전기주조에 의해 형성되는 것을 특징으로 하는 전기부품의 제조방법.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 도금을 하는 공정에 있어서는, 상기 금속산화막을 제거하는 것에 의해 노출한 상기 금속층의 상기 표면과 함께, 상기 레지스트를 제거하는 것에 의해 노출한 상기 금속층의 표면에도 팔라듐, 팔라듐과 코발트로 이루어진 합금 또는 로듐 중 어느 한 종류의 도금을 실시하는 것을 특징으로 하는 전기부품의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 레지스트를 형성하는 공정은, 상기 레지스트의 일부에 X선을 조사해서 상기 레지스트에 있어서의 상기 X선의 조사부분을 제거하는 것에 의해 실시되는 것을 특징으로 하는 전기부품의 제조방법.
  6. 삭제
  7. 삭제
  8. 제 4항에 있어서,
    상기 레지스트를 형성하는 공정은, 상기 레지스트의 일부에 X선을 조사해서 상기 레지스트에 있어서의 상기 X선의 조사부분을 제거하는 것에 의해 실시되는 것을 특징으로 하는 전기부품의 제조방법.
KR1020050076042A 2004-09-01 2005-08-19 전기부품의 제조방법 KR101233621B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00254653 2004-09-01
JP2004254653A JP4815771B2 (ja) 2004-09-01 2004-09-01 電気部品の製造方法

Publications (2)

Publication Number Publication Date
KR20060053149A KR20060053149A (ko) 2006-05-19
KR101233621B1 true KR101233621B1 (ko) 2013-02-15

Family

ID=35745909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050076042A KR101233621B1 (ko) 2004-09-01 2005-08-19 전기부품의 제조방법

Country Status (5)

Country Link
US (1) US7507665B2 (ko)
JP (1) JP4815771B2 (ko)
KR (1) KR101233621B1 (ko)
CN (1) CN100521871C (ko)
DE (1) DE102005041609B4 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256669B2 (en) * 2000-04-28 2007-08-14 Northeastern University Method of preparing electrical contacts used in switches
US7247560B1 (en) * 2006-03-01 2007-07-24 Gary Neal Poovey Selective deposition of double damascene metal
CN102196672B (zh) * 2010-03-12 2013-08-28 富葵精密组件(深圳)有限公司 电路板制作方法
TWI689630B (zh) * 2014-11-05 2020-04-01 美商康寧公司 底部向上電解質通孔鍍覆方法
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
DE102020110646A1 (de) 2020-04-20 2021-10-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zum Aufbringen von Leiterbahnen auf einem Substrat

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003176A (ja) * 1999-04-20 2001-01-09 Okazaki National Research Institutes 微細構造パターンの形成方法
JP2001144393A (ja) * 1999-09-24 2001-05-25 Lucent Technol Inc プリント回路基板
JP2001148562A (ja) * 1999-11-19 2001-05-29 Nec Ibaraki Ltd 配線基板の製造方法
JP2004193536A (ja) * 2002-10-18 2004-07-08 Matsushita Electric Ind Co Ltd プラズマアッシング方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801477A (en) * 1972-06-23 1974-04-02 Rca Corp Method of depositing electrode leads
JPS56135928A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Forming method for pattern of silicone resin
JPH0629647A (ja) * 1992-07-08 1994-02-04 Hitachi Ltd フォトレジストの剥離方法
JPH0794514A (ja) * 1993-09-20 1995-04-07 Toshiba Corp 半導体装置およびその製造方法
US5685062A (en) * 1994-07-05 1997-11-11 Ford Motor Company Self-assembly fabrication method for planar micro-motor
JPH08330710A (ja) * 1995-06-05 1996-12-13 Nippon Paint Co Ltd プリント配線板電極部の金属めっき加工方法
US6436816B1 (en) * 1998-07-31 2002-08-20 Industrial Technology Research Institute Method of electroless plating copper on nitride barrier
DE19841785C2 (de) * 1998-09-12 2001-02-22 Inst Mikrotechnik Mainz Gmbh Verfahren zur Herstellung eines Körpers mit Mikrostrukturen aus thermisch aufgespritzem Material
TWI296738B (ko) * 2001-03-29 2008-05-11 Hitachi Chemical Co Ltd
KR100434491B1 (ko) * 2001-08-17 2004-06-05 삼성전자주식회사 레지스트 또는 식각 부산물 제거용 조성물 및 이를 이용한레지스트 제거 방법
KR100482180B1 (ko) * 2002-12-16 2005-04-14 동부아남반도체 주식회사 반도체 소자 제조방법
US7141495B2 (en) * 2004-08-25 2006-11-28 Taiwan Semiconductor Manufacturing Co. Ltd. Methods and forming structures, structures and apparatuses for forming structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003176A (ja) * 1999-04-20 2001-01-09 Okazaki National Research Institutes 微細構造パターンの形成方法
JP2001144393A (ja) * 1999-09-24 2001-05-25 Lucent Technol Inc プリント回路基板
JP2001148562A (ja) * 1999-11-19 2001-05-29 Nec Ibaraki Ltd 配線基板の製造方法
JP2004193536A (ja) * 2002-10-18 2004-07-08 Matsushita Electric Ind Co Ltd プラズマアッシング方法

Also Published As

Publication number Publication date
CN1764348A (zh) 2006-04-26
JP4815771B2 (ja) 2011-11-16
DE102005041609B4 (de) 2015-06-25
CN100521871C (zh) 2009-07-29
KR20060053149A (ko) 2006-05-19
DE102005041609A1 (de) 2006-03-02
JP2006073754A (ja) 2006-03-16
US20060046455A1 (en) 2006-03-02
US7507665B2 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
KR101233621B1 (ko) 전기부품의 제조방법
US20070163888A1 (en) Conformable Contact Masking Methods and Apparatus Utilizing In Situ Cathodic Activation of a Substrate
US4789437A (en) Pulse electroplating process
JP4248353B2 (ja) スルーホールの充填方法
JP6877650B2 (ja) 電極触媒の製造方法
Takano et al. Nickel deposition behavior on n-type silicon wafer for fabrication of minute nickel dots
US20200181791A1 (en) Gold electroplating solution and method
IE50821B1 (en) Process for the selective chemical deposition and/or electrodeposition of metal coatings,especially for the production of printed circuits
JP5435484B2 (ja) 金属充填微細構造体の製造方法
JP2001207288A (ja) 細孔内への電着方法及び構造体
GB2080630A (en) Printed circuit panels
KR100960005B1 (ko) 알에프 장비의 도금 방법 및 이에 의해 제조된 알에프 장비
JPH1143797A (ja) ビアフィリング方法
JPH06260759A (ja) プリント回路板の製造方法
US20040060728A1 (en) Method for producing electroconductive structures
Tajiri et al. Development of an electroformed copper lining for accelerator components
US11898264B2 (en) Treatment methods and solutions for improving adhesion of gold electroplating on metal surfaces
JP2000505151A (ja) ガラス基板に銀層を設ける方法
JP2000041671A (ja) 電極の製造方法
JPH118469A (ja) ビアフィリング方法
KR100653962B1 (ko) 전기도금 방법
TW202229002A (zh) 結構體的製造方法
JPS60190595A (ja) ステンレス基材へのメツキレジストパタ−ン形成方法
TW201016083A (en) Micro-etching process of PCB without causing galvanic corrosion
JPS6362890A (ja) 電解コンデンサ用アルミニウム電極材

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 7