JPH0821574B2 - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPH0821574B2
JPH0821574B2 JP61166968A JP16696886A JPH0821574B2 JP H0821574 B2 JPH0821574 B2 JP H0821574B2 JP 61166968 A JP61166968 A JP 61166968A JP 16696886 A JP16696886 A JP 16696886A JP H0821574 B2 JPH0821574 B2 JP H0821574B2
Authority
JP
Japan
Prior art keywords
resist
thin film
film
pattern
organic thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61166968A
Other languages
English (en)
Other versions
JPS6321831A (ja
Inventor
尚志 渡辺
義博 戸所
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP61166968A priority Critical patent/JPH0821574B2/ja
Publication of JPS6321831A publication Critical patent/JPS6321831A/ja
Publication of JPH0821574B2 publication Critical patent/JPH0821574B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は微細パターン形成方法に関するものである。
従来の技術 半導体素子の高集積化が進むにつれて、リソグラフィ
工程の微細化,高精度化が要求される。最近、これらの
要求を実現する技術として、三層レジスト工程が使われ
始めている。第3図a〜dは、この三層レジスト工程を
あらわす工程順断面図を示す。三層レジスト工程では、
第3図aに示すように、基板1上に、有機物薄膜2,塗布
酸化膜4,レジスト3を形成する。次に、第3図bに示す
ように、レジスト3に露光,現像を行うことにより、レ
ジスト3に開口部6を形成する。さらに、第3図cに示
すように、レジスト3をマスクとして、塗布酸化膜4を
エッチングすることにより、塗布酸化膜4にレジスト3
の開口部6と同形の開口7を形成する。最後に、塗布酸
化膜4をマスクとして、有機物薄膜2をエッチングする
ことにより、第3図dのように、所望の有機物薄膜2に
開口パターン8を形成することができる。
発明が解決しようとする問題点 以上に述べた従来の三層レジスト工程では、レジスト
3のパターンをマスクとして、塗布酸化膜4をエッチン
グして、塗布酸化膜4に開口7を形成するにあたって、
以下の問題点がある。第1は、エッチングの際に生じる
パターン変換誤差である。第2はレジスト3に耐ドライ
エッチ性が要求され、使用できるレジストの種類が限定
されることである。第3は、エッチングのマスクとなる
ように、レジストを厚く塗布する必要があるので、解像
度が制限されることである。第4は、ネガ形レジストを
用いる場合、レジストの膨潤によって、第4図に示すよ
うに、ネガ形レジスト3′の開口部6の中に、ブリッジ
5が残留するために、微細なセパレーションを形成する
ことが難しいことである。
また従来技術として、半導体表面に絶縁膜を形成し、
その表面にアルミニウム膜を形成し、その上に厚さ0.5
〜1μmのポリメチルメタクリレート(PMMA)膜のマス
クパターンを形成し、その上に膜厚2μmのポリイミド
膜を形成した後平坦化し、ドライエッチングによってポ
リイミド膜全面をエッチングし、次いでプラズマエッチ
ングによってPMMA膜をエッチング除去し、次いでポリイ
ミド膜をマスクパターンにしてアルミニウム膜をエッチ
ング除去する方法が提案され(特開昭59−103337号公
報)、また別の例としては、シリコン基板上に厚さ1μ
mのレジスト材層を形成し、その上に厚さ1μmの酸化
けい素被膜を形成し、次いでドライエッチングによって
レジスト材層まで除去し、次いで酸素アッシングによっ
てレジスト材層を除去することが提案されているが(特
開昭59−145528号公報)、これらの方法はいずれも厚さ
0.5〜1μmのレジスト膜を用いているので、解像度を
上げることが困難であった。
問題点を解決するための手段 本発明は以上の問題点を解決するものである。すなわ
ち、本発明は、基板上に第1の有機薄膜、および厚さ0.
4μm以下の範囲のレジスト膜を順次形成したのち、前
記レジスト膜の所定部を露光、現像して、同レジスト膜
に所定開口部を形成した後、これらの全面に、第2の有
機薄膜を形成し、ついで、前記第2の有機薄膜を、前記
レジスト膜の開口部に残して他を除去し、次に、前記第
2の有機薄膜をマスクとして前記レジスト膜を除去後、
少なくとも前記第2の有機薄膜のマスク部分とその下側
の第1の有機薄膜部分を残して、前記第1の有機薄膜を
選択的に除去する工程をそなえたパターン形成方法であ
る。
作用 本発明を用いることにより、従来の三層レジスト工程
で生じた問題点を解決することができる。第1は、パタ
ーン変換誤差をなくすことができることである。第2は
耐ドライエッチ性の低いレジストを使用できることであ
る。第3はレジストを薄くできるので解像度が向上する
ことである。第4はネガ形レジストにおいてブリッジが
発生したとしても、それは最終的に形成されるパターン
に影響せず、ネガ形レジストを用いた場合でも微細なパ
ターンを形成できることである。
実施例 第1図a〜dの工程順断面図により、本発明の実施例
を、以下に概略的に述べる。第1図aに示すように、基
板上に有機物による第1の薄膜2を形成し、さらにその
上にレジスト3を塗布し、露光,現像により、このレジ
スト3に、開口部を有する所定パターンを形成する。こ
こで、レジスト3の厚さは0.2〜0.4μmでよい。次に、
第1図bに示すように、第2の薄膜4を塗布により形成
する。この第2の薄膜4は、1μm以上の厚さで塗布す
ることにより、その表面をほぼ平坦にすることができ
る。次に、レジスト3の表面が露出するまで、第2の薄
膜4のエッチングを行う。この工程により、第1図cに
示すように、第2の薄膜4のパターンを、レジスト3の
開口部に埋め込んだ形状で得ることができる。最後に、
この第2の薄膜4をマスクとしてレジスト3を除去した
のち、第1の薄膜2をエッチングすることにより、第1
の薄膜2を第2の薄膜4と同形のパターンで得ることが
できる。
本発明においては、従来の三層レジスト法で問題にな
ったネガ形レジストのブリッジも、最終的なパターンに
は全く影響しない。第2図a〜cの工程順断面図によ
り、その理由を説明する。まず、第2図aのように、基
板1上に有機物による第1の薄膜2、ついでネガ形レジ
ストにより、所定の開口部を有するレジストパターン3
を作る。このとき、開口部の底に、ブリッジ5が発生し
たとしても、この上に第2の薄膜4を塗布することによ
り、その開口部が埋まる。そして、第2の薄膜4をレジ
スト3が露出するまでエッチング後には、第2図bに示
すように、開口部を第2の薄膜4で埋め込んだ断面形状
となる。最後に、O2ガスを用いてレジスト3と第1の薄
膜2をエッチングするときは、ブリッジ5は、エッチン
グにより除去される部分ではなく、マスクとなる部分に
なる。したがって、第2図cに示すように、ブリッジ5
が生じても、最終的に形成される第1の薄膜2のパター
ンには問題が生じない。
本発明の実施例を以下により詳細に説明する。基板1
にシリコン基板を用い、この上に第1の薄膜2として、
東京応化製ノボラックホトレジストOFPR800を2μmの
厚さで塗布し、温度250℃で30分間の熱処理を行う。そ
の上に、レジスト3として、電子ビームレジストPMMA
(ポリメチルメタクリレート)を0.4μmの厚さで塗布
し、温度170℃で30分間のプリベークを行う。電子ビー
ム露光装置を用いて、露光量64μm/cm2で所定パターン
を描画する。MIBK(メチルイソブチルケトン)溶液を用
いて1分間現像することにより、第1図aに示すように
パターンが形成される。次に、第2の薄膜4として、東
京応化製CODを1μmの厚さ(レジスト3の開口部分)
で塗布することにより、第1図bに示すように、金属元
素を含む有機物からの生成酸化膜、いわゆる、塗布酸化
膜を形成する。さらに、反応性イオンエッチング装置を
用い、RF電力密度0.2W/cm2,圧力150mTorrでCHF3ガスを
用いてエッチングを行う。このときの塗布酸化膜のエッ
チング速度は0.1μm/minである。約6分のエッチングを
行い、第1図cに示すように、PMMAのレジスト3のパタ
ーンの最上部を露出させる。このときエッチング時間
は、オーバーエッチングにしておけば、厳密な制御は不
必要である。その理由は、少々オーバーエッチングして
も、塗布酸化膜のパターン幅はほとんど変化しないから
である。最後に、反応性イオンエッチング装置を用い、
RF電力密度0.2W/cm2,圧力10mTorrの条件でO2ガスにより
エッチングを行いレジスト3を除去後、OFPR800にパタ
ーンを形成する。このとき、OFRP800のエッチング速度
は、0.1μm/minであり、塗布酸化膜に対するエッチング
速度比は30倍以上である。
発明の効果 本発明を用いることにより、以下に述べる効果が生じ
る。第1に、従来の三層レジスト工程において生じた、
レジストパターンをマスクとして塗布酸化膜をエッチン
グする際におきるパターン変換誤差をなくすことができ
るので、パターン精度が向上する。第2は、パターニン
グを行うレジストとして耐ドライエッチ性の低いレジス
トを使用することができるので、レジストに対する制限
が緩和される。第3は、パターニングを行うレジストの
膜厚を薄くすることができるので解像度が向上する。第
4は、ネガ形レジストにおけるブリッジが最終的なパタ
ーンに影響しないので、ネガ形レジストを用いた場合で
も微細なパターンを形成することができる。
【図面の簡単な説明】
第1図a〜dは本発明実施例の三層レジスト工程による
パターン形成方法を説明する工程順断面図、第2図a〜
cは、本発明実施例のネガ形レジストによるパターン形
成方法を説明する工程順断面図、第3図a〜dおよび第
4図は従来例を示す工程順断面図である。 1……基板、2……第1の薄膜、3,3′……レジストパ
ターン、4……第2の薄膜、5……ブリッジ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】基板上に第1の有機薄膜、および厚さ0.4
    μm以下の範囲のレジスト膜を順次形成したのち、前記
    レジスト膜の所定部を露光、現像して、同レジスト膜に
    所定開口部を形成した後、これらの全面に、第2の有機
    薄膜を形成し、ついで、前記第2の有機薄膜を、前記レ
    ジスト膜の開口部に残して他を除去し、次に、前記第2
    の有機薄膜をマスクとして前記レジスト膜を除去後、前
    記第2の有機薄膜のマスク部分とその下側の第1の有機
    薄膜部分を残して、前記第1の有機薄膜を選択的に除去
    する工程をそなえたパターン形成方法。
JP61166968A 1986-07-16 1986-07-16 パタ−ン形成方法 Expired - Lifetime JPH0821574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61166968A JPH0821574B2 (ja) 1986-07-16 1986-07-16 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61166968A JPH0821574B2 (ja) 1986-07-16 1986-07-16 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS6321831A JPS6321831A (ja) 1988-01-29
JPH0821574B2 true JPH0821574B2 (ja) 1996-03-04

Family

ID=15840957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61166968A Expired - Lifetime JPH0821574B2 (ja) 1986-07-16 1986-07-16 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPH0821574B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283887A (ja) * 1988-05-11 1989-11-15 Nippon Telegr & Teleph Corp <Ntt> 酸化物超伝導体用パターン形成方法
JP4861044B2 (ja) * 2006-04-18 2012-01-25 キヤノン株式会社 基板の加工方法、パターン領域を有する部材の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59103337A (ja) * 1982-12-03 1984-06-14 Fujitsu Ltd パタ−ン形成方法
JPS59145528A (ja) * 1983-02-09 1984-08-21 Matsushita Electronics Corp パタ−ン形成方法
JPS59197138A (ja) * 1983-04-25 1984-11-08 Fujitsu Ltd パタ−ン形成方法

Also Published As

Publication number Publication date
JPS6321831A (ja) 1988-01-29

Similar Documents

Publication Publication Date Title
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US4599137A (en) Method of forming resist pattern
JPH0160940B2 (ja)
EP0145272B1 (en) Metal/semiconductor deposition
US4973544A (en) Method for reversing tone or polarity of pattern on integrated circuit substrate utilizing reverse casting by planarization
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH02252233A (ja) 微細パターン形成方法
JPH0821574B2 (ja) パタ−ン形成方法
KR0147996B1 (ko) 박막 헤드의 패턴 평탄화 방법
JPH06244156A (ja) パタ―ン形成法
JPH0458167B2 (ja)
JPH1154460A (ja) 電導性構造を製造する方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPH02156244A (ja) パターン形成方法
JP2594572B2 (ja) リフトオフ平坦化法
JPH058856B2 (ja)
JP2621624B2 (ja) 半導体装置の製造方法
JP2937537B2 (ja) パターン形成方法
JP2521329B2 (ja) 半導体装置の製造方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JP2912002B2 (ja) 半導体装置の製造方法
JPS58100434A (ja) リフトオフ用スペ−サ−の形成方法
JPH0319697B2 (ja)
JPH01304457A (ja) パターン形成方法