JPH02276248A - 導電性スタツド及び導線を形成する方法 - Google Patents
導電性スタツド及び導線を形成する方法Info
- Publication number
- JPH02276248A JPH02276248A JP1300972A JP30097289A JPH02276248A JP H02276248 A JPH02276248 A JP H02276248A JP 1300972 A JP1300972 A JP 1300972A JP 30097289 A JP30097289 A JP 30097289A JP H02276248 A JPH02276248 A JP H02276248A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- photoresist
- region
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 123
- 238000011161 development Methods 0.000 claims abstract description 28
- 230000005855 radiation Effects 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims description 21
- 230000009977 dual effect Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 7
- 230000001747 exhibiting effect Effects 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 2
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 230000000873 masking effect Effects 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000010453 quartz Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 4
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 4
- DKPFZGUDAPQIHT-UHFFFAOYSA-N butyl acetate Chemical compound CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000001540 azides Chemical class 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- XXTZHYXQVWRADW-UHFFFAOYSA-N diazomethanone Chemical group [N]N=C=O XXTZHYXQVWRADW-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052809 inorganic oxide Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- KPZGRMZPZLOPBS-UHFFFAOYSA-N 1,3-dichloro-2,2-bis(chloromethyl)propane Chemical compound ClCC(CCl)(CCl)CCl KPZGRMZPZLOPBS-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000004115 Sodium Silicate Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M potassium hydroxide Substances [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000019795 sodium metasilicate Nutrition 0.000 description 1
- NTHWMYGWWRZVTN-UHFFFAOYSA-N sodium silicate Chemical compound [Na+].[Na+].[O-][Si]([O-])=O NTHWMYGWWRZVTN-UHFFFAOYSA-N 0.000 description 1
- 229910052911 sodium silicate Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は半導体デバイスの製造方法に関し、より詳しく
は、導線上に導電性スタッドを形成する方法に関する。
は、導線上に導電性スタッドを形成する方法に関する。
Ｂ、従来の技術
半導体チップは、一般に導線のパターンで相互接続され
た接点を有する、トランジスタ等の超小型電子デバイス
の配列を含んでいる。たとえば現在使用されている超大
規模集積回路（ＶＬＳＩ）技術に見られるように、これ
らの半導体チップ上のデバイスの集積密度が高くなるに
つれて、相互接続パターンもそれに応じて複雑になる。
た接点を有する、トランジスタ等の超小型電子デバイス
の配列を含んでいる。たとえば現在使用されている超大
規模集積回路（ＶＬＳＩ）技術に見られるように、これ
らの半導体チップ上のデバイスの集積密度が高くなるに
つれて、相互接続パターンもそれに応じて複雑になる。
この複雑化の結果、高密度にパッケージされた多数のデ
バイスを配線するために、多段の相互接続パターン／ワ
イヤが必要になる。
バイスを配線するために、多段の相互接続パターン／ワ
イヤが必要になる。
このような多段相互接続配線のうち、２段ないし６段の
ものは最近技術のＶＬＳ Ｉ回路では珍しくなく、一般
に絶縁材料の中間層で分離された導線の層を含んでいる
。これらの個々の導線の段が、絶縁層中のバイアを通っ
て延びる導電性スタッドによって電気的に相互接続され
ている。
ものは最近技術のＶＬＳ Ｉ回路では珍しくなく、一般
に絶縁材料の中間層で分離された導線の層を含んでいる
。これらの個々の導線の段が、絶縁層中のバイアを通っ
て延びる導電性スタッドによって電気的に相互接続され
ている。
半導体チップ上のデバイスの集積度に対応して、相互接
続段の複雑さが増すにつれて、必然的により厳しい許容
誤差で導線及び導電性スタッドを形成する上で、問題が
生ずる。たとえば、代表的な従来技術による方法では、
導線及び導電性スタッドの形成に複数のマスクとリフト
オフ・ステップの使用が必要となる。位置合せの問題と
、複数のマスキング・ステップの使用に伴なう誤差のほ
かに、これらの工程は複雑で、長時間を要し、いくつか
の高価な専用製造手段を必要とすることが多い。
続段の複雑さが増すにつれて、必然的により厳しい許容
誤差で導線及び導電性スタッドを形成する上で、問題が
生ずる。たとえば、代表的な従来技術による方法では、
導線及び導電性スタッドの形成に複数のマスクとリフト
オフ・ステップの使用が必要となる。位置合せの問題と
、複数のマスキング・ステップの使用に伴なう誤差のほ
かに、これらの工程は複雑で、長時間を要し、いくつか
の高価な専用製造手段を必要とすることが多い。
米国特許第４７２１８８９号明細書には、半導体チップ
の絶縁層上の相互接続段と、絶縁層を通るバイア・スタ
ッドを同時に形成する方法が開示されている。この方法
は、絶縁層中に複数のバイア・ホールを形成するステッ
プ、絶縁層の表面上とバイア・ホール中に導電性材料を
高易動度スパッタリングするステップ、導電性材料層を
マスクするステップ、マスクを通してイオン・ビーム・
ミリングし、パターン付けされた相互接続層を形成する
ステップを含む。
の絶縁層上の相互接続段と、絶縁層を通るバイア・スタ
ッドを同時に形成する方法が開示されている。この方法
は、絶縁層中に複数のバイア・ホールを形成するステッ
プ、絶縁層の表面上とバイア・ホール中に導電性材料を
高易動度スパッタリングするステップ、導電性材料層を
マスクするステップ、マスクを通してイオン・ビーム・
ミリングし、パターン付けされた相互接続層を形成する
ステップを含む。
前記の特許には、２つの別々のマスキング・ステップ、
すなわちバイア・ホールを画定するための第１のマスキ
ング・ステップと、パターン付けされた相互接続層を画
定するための第２のマスキング・ステップが必要である
という欠点がある。
すなわちバイア・ホールを画定するための第１のマスキ
ング・ステップと、パターン付けされた相互接続層を画
定するための第２のマスキング・ステップが必要である
という欠点がある。
得られた製品には、２つのマスキング・ステップの使用
に伴う位置合せ誤差が生じる。この特許では、さらに極
めて異種の２つの材料、すなわちバイア・ホールを画定
するための絶縁体と、金属とをエツチングする必要があ
る。またそのために、２つの別々の加工手段を使用する
必要がある。
に伴う位置合せ誤差が生じる。この特許では、さらに極
めて異種の２つの材料、すなわちバイア・ホールを画定
するための絶縁体と、金属とをエツチングする必要があ
る。またそのために、２つの別々の加工手段を使用する
必要がある。
米国特許第４５４１８９３号には、集積回路中の導電層
間に、ペデスタル相互接続を形成する方法が開示されて
いる。この方法は、（ａ）半導体基板の上に第１導電層
を形成するステップ、（ｂ）第１導電層に、第１導電層
とはエッチ特性の異なるエッチ・ストップ層を設けるス
テップ、（Ｃ）ペデスタル相互接続を形成すべき広がっ
た領域を含む相互接続パターンで第１導電層及びエッチ
・ストップ層をパターン付けするステップ、（ｄ）エッ
チ・ストップ層が、広がった領域の中央部だけにエッチ
・ストップ・キャップとして残るまで、エッチ・ストッ
プ層を選択的にエツチングするステップ、及び（ｅ）第
１導電層を選択した深さまで選択的にエツチングして、
エッチ・ストップ・キャップの下にペデスタルを形成す
るステップを含んでいる。
間に、ペデスタル相互接続を形成する方法が開示されて
いる。この方法は、（ａ）半導体基板の上に第１導電層
を形成するステップ、（ｂ）第１導電層に、第１導電層
とはエッチ特性の異なるエッチ・ストップ層を設けるス
テップ、（Ｃ）ペデスタル相互接続を形成すべき広がっ
た領域を含む相互接続パターンで第１導電層及びエッチ
・ストップ層をパターン付けするステップ、（ｄ）エッ
チ・ストップ層が、広がった領域の中央部だけにエッチ
・ストップ・キャップとして残るまで、エッチ・ストッ
プ層を選択的にエツチングするステップ、及び（ｅ）第
１導電層を選択した深さまで選択的にエツチングして、
エッチ・ストップ・キャップの下にペデスタルを形成す
るステップを含んでいる。
前記の特許は、ペデスタルを形成しようとする部分の工
程上の許容誤差や位置外れに対処するために広がった領
域（ステップＣ）を必要とするという欠点がある。これ
らの広がった領域により、ワイア間の最小間隔が限定さ
れて、半導体チップのスペースが無駄になる。さらに、
広がった領域の形成で位置外れが大き過ぎると、スタッ
ドが十分大きく形成されなかったり、全く形成されなか
ったりすることがある。
程上の許容誤差や位置外れに対処するために広がった領
域（ステップＣ）を必要とするという欠点がある。これ
らの広がった領域により、ワイア間の最小間隔が限定さ
れて、半導体チップのスペースが無駄になる。さらに、
広がった領域の形成で位置外れが大き過ぎると、スタッ
ドが十分大きく形成されなかったり、全く形成されなか
ったりすることがある。
下記の参照文献は、それぞれ自己整合リングラフィ法で
二重トーンのフォトレジストを使用することを開示して
いる。これらの参照文献はいずれもそのようなフォトレ
ジストまたは方法を使って導線上に自己整合された導電
性のスタッドを形成することを、開示も示唆もしていな
い。
二重トーンのフォトレジストを使用することを開示して
いる。これらの参照文献はいずれもそのようなフォトレ
ジストまたは方法を使って導線上に自己整合された導電
性のスタッドを形成することを、開示も示唆もしていな
い。
米国特許第４７６７７２３号明細書は、二重トーン・フ
ォトレジストを使って薄膜トランジスタを製造する方法
を示している。
ォトレジストを使って薄膜トランジスタを製造する方法
を示している。
欧州特許出願公告第０２２０５７８号明細書は、二重ト
ーン・フォトレジストのいくつかの実施例を開示してい
る。前記の明細書にはさらに、このような二重トーン・
フォトレジストを使って、下にある基板上に自己整合し
た構造を形成することを開示している。
ーン・フォトレジストのいくつかの実施例を開示してい
る。前記の明細書にはさらに、このような二重トーン・
フォトレジストを使って、下にある基板上に自己整合し
た構造を形成することを開示している。
ヒンズバーグ（Ｈｉｎｓｂｅｒｇ ）他の論文「波長選
択性トーンをもつフォトレジストを使用したミスアライ
メントのないリングラフィ法（Ｚｅｒｏ−旧ｓａｌｉｇ
ｎｍｅｎｔ Ｌｉｔｈｏｇｒａｐｈｉｃ Ｐｒｏｃｅｓ
ｓ Ｕｓｉｎｇ ＡＰｈｏｔｏｒｅｓｉｓｔ ｗｉｔｈ
Ｗａｖｅｌｅｎｇｔｈ−ＳｅｌｅｃｔｅｄＴｏｎｅ）
Ｊ ％５ＰＩＥ Ｖｏｌ、９２０、レジスト技術と
加工の進歩（Ａｄｖａｎｃｅｓ ｉｎ Ｒｅ５ｉｓｔ
Ｔｅｃｈｎｏｌｏｇｙ ａｎｄＰｒｏｃｅｓｓｉｎｇ）
Ｖ％ １９８８年には、二重トーンのフォトレジス
ト、このようなフォトレジストに使用するマスク、及び
これらのフォトレジストとマスクを使用した自己整合リ
ングラフィ法が示されている。
択性トーンをもつフォトレジストを使用したミスアライ
メントのないリングラフィ法（Ｚｅｒｏ−旧ｓａｌｉｇ
ｎｍｅｎｔ Ｌｉｔｈｏｇｒａｐｈｉｃ Ｐｒｏｃｅｓ
ｓ Ｕｓｉｎｇ ＡＰｈｏｔｏｒｅｓｉｓｔ ｗｉｔｈ
Ｗａｖｅｌｅｎｇｔｈ−ＳｅｌｅｃｔｅｄＴｏｎｅ）
Ｊ ％５ＰＩＥ Ｖｏｌ、９２０、レジスト技術と
加工の進歩（Ａｄｖａｎｃｅｓ ｉｎ Ｒｅ５ｉｓｔ
Ｔｅｃｈｎｏｌｏｇｙ ａｎｄＰｒｏｃｅｓｓｉｎｇ）
Ｖ％ １９８８年には、二重トーンのフォトレジス
ト、このようなフォトレジストに使用するマスク、及び
これらのフォトレジストとマスクを使用した自己整合リ
ングラフィ法が示されている。
Ｃ０発明が解決しようとする課題
本発明の主目的は、導線上に導電性スタッドを形成する
、新しい改良された方法を提供することにある。
、新しい改良された方法を提供することにある。
本発明の他の目的は、導電性スタッドと導線の同構造を
画定するのに単一のマスクを使用して、導電性スタッド
を導線と自己整合させる方法を提供することにある。
画定するのに単一のマスクを使用して、導電性スタッド
を導線と自己整合させる方法を提供することにある。
本発明の他の目的は、容易に利用できる半導体加工技術
を用いて経済的に実施できる前記の方法を提供すること
にある。
を用いて経済的に実施できる前記の方法を提供すること
にある。
００課題を解決するための手段
表面上に導電性スタッド及び導線を形成するための、新
しい改良された方法が提供される。この方法は、表面上
の導電性のスタッド及び導線を形成すべき領域の上に二
重像フォトレジストの層を形成するステップ、この二重
像フォトレジストを放射線に当てて、異なる現像特性を
示す少なくとも第１及び第２の領域を形成するステップ
、二重像フォトレジストの第１領域及び第２領域を別々
に現像して、導線及びスタッドの位置を画定するステッ
プを含む。
しい改良された方法が提供される。この方法は、表面上
の導電性のスタッド及び導線を形成すべき領域の上に二
重像フォトレジストの層を形成するステップ、この二重
像フォトレジストを放射線に当てて、異なる現像特性を
示す少なくとも第１及び第２の領域を形成するステップ
、二重像フォトレジストの第１領域及び第２領域を別々
に現像して、導線及びスタッドの位置を画定するステッ
プを含む。
本発明のある実施例では、フォトレジストの第１領域及
び第２領域は、放射線の周波数をろ波する少なくとも１
つの領域を有する単一のマスクを介して露光することに
よって形成する。
び第２領域は、放射線の周波数をろ波する少なくとも１
つの領域を有する単一のマスクを介して露光することに
よって形成する。
Ｅ、実施例
第１Ａ図ないし第１Ｈ図に示す本発明の実施例を参照す
ると、第１Ａ図は、主表面１２を有する半導体デバイス
１０を示す。デバイス１０は通常通り、導体領域と半導
体領域（図示せず）、たとえばトランジスタ領域を含み
、その表面１２に電気接点を設ける必要がある。本発明
を図示する際、図では表面１２を平坦なものとして示し
であるが、本発明は平坦でない表面上に導線や導電性ス
タッドを形成するのにも同様に適用できる。本発明を実
施するための前準備として、任意選択で、たとえばアル
ゴン・イオンを衝突させるなどの方法により、表面１２
から自然発生の酸化物等の不純物を除去してもよい。
ると、第１Ａ図は、主表面１２を有する半導体デバイス
１０を示す。デバイス１０は通常通り、導体領域と半導
体領域（図示せず）、たとえばトランジスタ領域を含み
、その表面１２に電気接点を設ける必要がある。本発明
を図示する際、図では表面１２を平坦なものとして示し
であるが、本発明は平坦でない表面上に導線や導電性ス
タッドを形成するのにも同様に適用できる。本発明を実
施するための前準備として、任意選択で、たとえばアル
ゴン・イオンを衝突させるなどの方法により、表面１２
から自然発生の酸化物等の不純物を除去してもよい。
本発明の第１の実施例によれば、表面１２上に導電性材
料のスタック１４を形成させる。スタック１４は、厚さ
約１ミクロンに形成したアルミニウム・銅合金の下部層
１６、厚さ数千オングストロームに形成した導電性エッ
チ・ストップ材料の中間層すなわちサンドイッチ層１８
、及び厚さ約１μに形成したアルミニウム・銅合金の上
部層２０を含む。
料のスタック１４を形成させる。スタック１４は、厚さ
約１ミクロンに形成したアルミニウム・銅合金の下部層
１６、厚さ数千オングストロームに形成した導電性エッ
チ・ストップ材料の中間層すなわちサンドイッチ層１８
、及び厚さ約１μに形成したアルミニウム・銅合金の上
部層２０を含む。
層１６．２０は任意の適当な導電性材料を含むことがで
きるが、エッチ・ストップ層１８は導電性であり、下記
に詳細に述べるようにして、上部層２０に塗布されるエ
ッチ液に耐える（すなわち層２０とは異なるエッチ特性
を示す）ように選択する。本発明のこの実施例では、届
１８はタングステンである。層１６．１８．２０は、た
とえば、通常の真空チェンバ内での蒸着またはスパッタ
リングにより形成する。
きるが、エッチ・ストップ層１８は導電性であり、下記
に詳細に述べるようにして、上部層２０に塗布されるエ
ッチ液に耐える（すなわち層２０とは異なるエッチ特性
を示す）ように選択する。本発明のこの実施例では、届
１８はタングステンである。層１６．１８．２０は、た
とえば、通常の真空チェンバ内での蒸着またはスパッタ
リングにより形成する。
次に第１Ｂ図を参照すると、スタック１４の形成に続い
て、二重トーン・フォトレジストの層２２を層２０の上
に付着させる。フォトレジスト２２は、周波数の異なる
紫外線に当てると、異なる現像特性を有する領域が生じ
る、二重トーン・フォトレジストであることが好ましい
。フォトレジスト２２に適した材料は、前記の米国特許
第４７６７７２３号明細書、欧州特許出願公告第０２２
０５７８号明細書、及びヒンズバーグ他の論文「波長選
択性トーンをもつフォトレジストを使用したミスアライ
メントのないリソグラフィ法」に記載されている。フォ
トレジスト２２は、波長が３５０ないし４２５ナノメー
トルの近紫外領域、及び３００ないし３２５ナノメート
ルの中葉外（または近紫外・中葉外）領域の紫外線に当
てたとき、異なる現像特性を示す。簡単に述べると、こ
のレジストはジアゾケトン／ノボラック・ポジティブ・
レジストと、アジドを主体とするネガティブ・レジスト
を組合わせて単一の組成物としたものである。
て、二重トーン・フォトレジストの層２２を層２０の上
に付着させる。フォトレジスト２２は、周波数の異なる
紫外線に当てると、異なる現像特性を有する領域が生じ
る、二重トーン・フォトレジストであることが好ましい
。フォトレジスト２２に適した材料は、前記の米国特許
第４７６７７２３号明細書、欧州特許出願公告第０２２
０５７８号明細書、及びヒンズバーグ他の論文「波長選
択性トーンをもつフォトレジストを使用したミスアライ
メントのないリソグラフィ法」に記載されている。フォ
トレジスト２２は、波長が３５０ないし４２５ナノメー
トルの近紫外領域、及び３００ないし３２５ナノメート
ルの中葉外（または近紫外・中葉外）領域の紫外線に当
てたとき、異なる現像特性を示す。簡単に述べると、こ
のレジストはジアゾケトン／ノボラック・ポジティブ・
レジストと、アジドを主体とするネガティブ・レジスト
を組合わせて単一の組成物としたものである。
フォトレジスト層２２は、スピン・コーティングやベー
キング等の通常の方法で、厚さ約２ミクロン程度に形成
する。下記の残りの工程を考慮すると、フォトレジスト
層２２の適切な厚さは、下層のスタック１４のエッチ速
度に対するフォトレジストの相対エッチ速度によって決
まる。
キング等の通常の方法で、厚さ約２ミクロン程度に形成
する。下記の残りの工程を考慮すると、フォトレジスト
層２２の適切な厚さは、下層のスタック１４のエッチ速
度に対するフォトレジストの相対エッチ速度によって決
まる。
次に第１Ｃ図を参照すると、フォトレジスト層２２の形
成に続いて、フォトレジストと広帯域紫外線２６の発生
源（図示せず）との中間にマスク２４を置く。本発明の
この実施例によれば、フォトレジスト２２を前記の種類
の二重トーン・フォトレジストとして選択する場合、異
なるフィルタ特性、すなわち透過特性を有する３つの異
なる領域を画定するように、マスク２４を形成する。第
１の領域２４Ａは、それを通してフォトレジスト２２の
一部分２２Ａが照射される領域で、約３５０ないし４２
５ナノメートルの範囲の近紫外線のみを通過させるよう
に選定する。第２の領域２４Ｂは、フォトレジスト２２
の一部分２２Ｂの上にある領域で、紫外線に対して非透
過性となるように選定する。第３の領域２４Ｃは、それ
を通してフォトレジスト２２の一部分２２Ｃが照射され
る領域で、約３００ないし４２５ナノメートルの範囲の
近紫外線と中葉外線を通過させるように選定する。この
ように露光すると、各領域２２Ａ、２２Ｂ１２２Ｃは異
なる現像特性を示す。これらの特性については後に詳述
する。
成に続いて、フォトレジストと広帯域紫外線２６の発生
源（図示せず）との中間にマスク２４を置く。本発明の
この実施例によれば、フォトレジスト２２を前記の種類
の二重トーン・フォトレジストとして選択する場合、異
なるフィルタ特性、すなわち透過特性を有する３つの異
なる領域を画定するように、マスク２４を形成する。第
１の領域２４Ａは、それを通してフォトレジスト２２の
一部分２２Ａが照射される領域で、約３５０ないし４２
５ナノメートルの範囲の近紫外線のみを通過させるよう
に選定する。第２の領域２４Ｂは、フォトレジスト２２
の一部分２２Ｂの上にある領域で、紫外線に対して非透
過性となるように選定する。第３の領域２４Ｃは、それ
を通してフォトレジスト２２の一部分２２Ｃが照射され
る領域で、約３００ないし４２５ナノメートルの範囲の
近紫外線と中葉外線を通過させるように選定する。この
ように露光すると、各領域２２Ａ、２２Ｂ１２２Ｃは異
なる現像特性を示す。これらの特性については後に詳述
する。
前記のヒンズバーグ他の論文に、マスク２４に適した材
料が記載されている。簡単にいえば、領域２４Ｃには石
英、領域２４Ｂにはクロム／石英マスク、領域２４Ａに
は染料を含むまたは含まない重合体皮膜、多層誘電体干
渉フィルタ、またはガラスにスピン・コーティングした
無機酸化物が選択される。単一のマスク２４を使ってフ
ォトレジスト層２２の下側領域２２Ａ１２２Ｂ１２２Ｃ
を露光／遮蔽することにより、これらの領域は自己整合
し、その相対位置はどの露光でも一定に保たれる。
料が記載されている。簡単にいえば、領域２４Ｃには石
英、領域２４Ｂにはクロム／石英マスク、領域２４Ａに
は染料を含むまたは含まない重合体皮膜、多層誘電体干
渉フィルタ、またはガラスにスピン・コーティングした
無機酸化物が選択される。単一のマスク２４を使ってフ
ォトレジスト層２２の下側領域２２Ａ１２２Ｂ１２２Ｃ
を露光／遮蔽することにより、これらの領域は自己整合
し、その相対位置はどの露光でも一定に保たれる。
次に第１Ｄ図を参照すると、メタケイ酸ナトリウムまた
はＫＯＨと水などの塩基性現像剤水溶液を使って現像す
ることにより、二重像フォトレジスト層２２の領域２２
Ａを除去する。この領域は、前記のようにしてマスク２
４を介して近紫外線に当てた所である。フォトレジスト
層２２の残りの領域は未露光であるか、または中葉外線
に露光されており、現像液に不溶のため残っている。あ
との工程ステップを考慮するとわかるように、この領域
２２Ａの現像によって次に形成する導線の位置が画定さ
れ、この位置は残りのフォトレジスト６１ＬＪＥ２２
Ｂ、 ２２ Ｃのマスキング作用によって画定される。
はＫＯＨと水などの塩基性現像剤水溶液を使って現像す
ることにより、二重像フォトレジスト層２２の領域２２
Ａを除去する。この領域は、前記のようにしてマスク２
４を介して近紫外線に当てた所である。フォトレジスト
層２２の残りの領域は未露光であるか、または中葉外線
に露光されており、現像液に不溶のため残っている。あ
との工程ステップを考慮するとわかるように、この領域
２２Ａの現像によって次に形成する導線の位置が画定さ
れ、この位置は残りのフォトレジスト６１ＬＪＥ２２
Ｂ、 ２２ Ｃのマスキング作用によって画定される。
次に第１Ｅ図を参照すると、塩素、三塩化ホウ素、クロ
ロホルム、窒素の混合物等による異方性（すなわち方向
性）反応性イオン・エツチング（ＲＩＥ）を用いて、層
２０のフォトレジスト領域２２Ａの現像によって露出し
た部分を除去する。
ロホルム、窒素の混合物等による異方性（すなわち方向
性）反応性イオン・エツチング（ＲＩＥ）を用いて、層
２０のフォトレジスト領域２２Ａの現像によって露出し
た部分を除去する。
このＲＩＥ工程中、フォトレジスト層２２の残りの領域
はマスクとして機能する。このＲＩＥ工程の諸パラメー
タは、過熱、及びそれによる流動またはフォトレジスト
層２２の残りの領域の作像能力の低下が起こらないよう
に選定し、エッチ・ストップ１８が露出するまでＲＩＥ
を続ける。その後任意選択で、完全できれいなエツチン
グを保証するのに十分な程度に短い時間エツチングを続
け、すなわち「オーバーエツチング」を行なってもよい
。もちろん、エッチ・ストップ１８の組成は、選択した
エッチ液によって除去されないように予め選択しである
。前記のＲＩＥ法の代りに、イオン・ミリングにより、
層２０の露出部分をエッチ・ストップ１８まで除去する
こともできる。
はマスクとして機能する。このＲＩＥ工程の諸パラメー
タは、過熱、及びそれによる流動またはフォトレジスト
層２２の残りの領域の作像能力の低下が起こらないよう
に選定し、エッチ・ストップ１８が露出するまでＲＩＥ
を続ける。その後任意選択で、完全できれいなエツチン
グを保証するのに十分な程度に短い時間エツチングを続
け、すなわち「オーバーエツチング」を行なってもよい
。もちろん、エッチ・ストップ１８の組成は、選択した
エッチ液によって除去されないように予め選択しである
。前記のＲＩＥ法の代りに、イオン・ミリングにより、
層２０の露出部分をエッチ・ストップ１８まで除去する
こともできる。
層２０の露出部分を除去した後、エッチ・ストップ１８
の露出部分（すなわち現像したフォトレジスト領域２２
Ａの下にある部分）を除去する。このエッチ・ストップ
層１８の露出部分の除去は、前記の層２０の露出部分の
ＲＩＥ処理に使用したものと同じ器具で、エッチ・ガス
を四フッ化炭素ガス等の適切なものに置き換えて行なう
ことが好ましい。この場合も、完全できれいなエツチン
グを保証するため、短時間のオーバー・エツチングを行
なってもよい。
の露出部分（すなわち現像したフォトレジスト領域２２
Ａの下にある部分）を除去する。このエッチ・ストップ
層１８の露出部分の除去は、前記の層２０の露出部分の
ＲＩＥ処理に使用したものと同じ器具で、エッチ・ガス
を四フッ化炭素ガス等の適切なものに置き換えて行なう
ことが好ましい。この場合も、完全できれいなエツチン
グを保証するため、短時間のオーバー・エツチングを行
なってもよい。
工・ソチ・ストップ層１８の露出部分のエツチングが完
了したら、残存する塩素によってさらに腐食されないよ
うに、露出した金属を不動態化する。
了したら、残存する塩素によってさらに腐食されないよ
うに、露出した金属を不動態化する。
この不動態化を行なうには、たとえばデバイスを脱イオ
ン水で洗浄して残存塩素イオンを溶解させることにより
行なうことができる。
ン水で洗浄して残存塩素イオンを溶解させることにより
行なうことができる。
次に第１Ｆ図を参照すると、本発明の好ましい実施例で
は、フォトレジスト層２２の残りの部分を近紫外線２８
の発生源（図示せず）でブランケット露光させる。この
近紫外線へのブランケット露光により、最初の紫外線露
光の際に露出されなかったフォトレジスト領域２２Ｂが
、前に現像したフォトレジスト領域２２Ａと同じ現像特
性を持つようになる。フォトレジスト領域２２Ｃは、前
の中葉外線への露光によって架橋されているので、この
ブランケット露光の影響を受けない。
は、フォトレジスト層２２の残りの部分を近紫外線２８
の発生源（図示せず）でブランケット露光させる。この
近紫外線へのブランケット露光により、最初の紫外線露
光の際に露出されなかったフォトレジスト領域２２Ｂが
、前に現像したフォトレジスト領域２２Ａと同じ現像特
性を持つようになる。フォトレジスト領域２２Ｃは、前
の中葉外線への露光によって架橋されているので、この
ブランケット露光の影響を受けない。
第１Ｇ図を参照すると、半導体デバイスを、塩基性現像
液、好ましくは前記のフォトレジスト領域２２Ａの現像
に用いたＫＯＨ水溶液と同じ現像剤に浸漬して、フォト
レジスト領域２２Ｂを現像する。下記の残りの工程を考
慮するとわかるように、このフォトレジスト領域２２Ｂ
の現像によって、次に形成される導電性スタッドの位置
が画定され、スタッドの位置は、残りのフォトレジスト
領域２２Ｃのマスキング作用によって画定される。
液、好ましくは前記のフォトレジスト領域２２Ａの現像
に用いたＫＯＨ水溶液と同じ現像剤に浸漬して、フォト
レジスト領域２２Ｂを現像する。下記の残りの工程を考
慮するとわかるように、このフォトレジスト領域２２Ｂ
の現像によって、次に形成される導電性スタッドの位置
が画定され、スタッドの位置は、残りのフォトレジスト
領域２２Ｃのマスキング作用によって画定される。
第１Ｆ図及び第１Ｇ図に関して前に述べた工程ステップ
を考慮すると、ブランケット露光とそれに続く塩基性現
像液による現像は、第１Ｇ図に示すデバイスを形成する
唯一の方法ではないことが理解される。代りに、ブラン
ケット露光を省略し、フォトレジスト領域２２Ｂを酢酸
ｎブチル等の適当な有機溶剤を用いて除去することもで
きる。しかし、前記の好ましい実施例は、フォトレジス
ト領域２２Ａのエツチングに使用したものと同じ器具及
び薬品が使えるため、特に効率が良い。
を考慮すると、ブランケット露光とそれに続く塩基性現
像液による現像は、第１Ｇ図に示すデバイスを形成する
唯一の方法ではないことが理解される。代りに、ブラン
ケット露光を省略し、フォトレジスト領域２２Ｂを酢酸
ｎブチル等の適当な有機溶剤を用いて除去することもで
きる。しかし、前記の好ましい実施例は、フォトレジス
ト領域２２Ａのエツチングに使用したものと同じ器具及
び薬品が使えるため、特に効率が良い。
次に第１Ｈ図を参照すると、ＲＩＥ工程を用いて、層２
０の新たに露出した部分（すなわちフォトレジスト領域
２２Ｂの現像によって露出した部分）をエッチ・ストッ
プ層１８まで除去し、同時に層１６の露出した部分（す
なわち以前フォトレジスト領域２２Ａの下にあった部分
）も除去する。
０の新たに露出した部分（すなわちフォトレジスト領域
２２Ｂの現像によって露出した部分）をエッチ・ストッ
プ層１８まで除去し、同時に層１６の露出した部分（す
なわち以前フォトレジスト領域２２Ａの下にあった部分
）も除去する。
使用するＲＩＥエッチ・ガスは、第１Ｅ図の層２０の部
分の除去に関して前に述べたのと同じもの、すなわち、
塩素、三フッ化ホウ素、クロロホルム及び窒素の混合物
が好ましい。残ったエッチ・ストップ層１８の露出した
部分は、任意選択で、四フッ化炭素を用いたＲＩＥによ
り除去してもよい。
分の除去に関して前に述べたのと同じもの、すなわち、
塩素、三フッ化ホウ素、クロロホルム及び窒素の混合物
が好ましい。残ったエッチ・ストップ層１８の露出した
部分は、任意選択で、四フッ化炭素を用いたＲＩＥによ
り除去してもよい。
エツチング完了後、半導体を再び脱イオン水で洗浄して
不動態化する。
不動態化する。
前記の第１Ｅ図ないし第１Ｈ図に関する工程ステップを
考慮すると、当業者なら、ＦＪ１６．１８．２０のエツ
チングした領域を除去するためのいくつかの代替方法を
すぐに思いつくはずである。たとえば、フォトレジスト
領域２２Ｂを現像し、続いて新たに露出した層２０の部
分をエツチングする前に、スタック１４の、フォトレジ
スト領域２２Ａの下にある部分を全部除去することがで
きる。
考慮すると、当業者なら、ＦＪ１６．１８．２０のエツ
チングした領域を除去するためのいくつかの代替方法を
すぐに思いつくはずである。たとえば、フォトレジスト
領域２２Ｂを現像し、続いて新たに露出した層２０の部
分をエツチングする前に、スタック１４の、フォトレジ
スト領域２２Ａの下にある部分を全部除去することがで
きる。
しかし、こうすると、フォトレジストの残りの部分２２
Ｂ１２２Ｃならびにデバイスの表面１２が、望ましくな
い期間、ＲＩＥ工程にさらされることになる。
Ｂ１２２Ｃならびにデバイスの表面１２が、望ましくな
い期間、ＲＩＥ工程にさらされることになる。
また、スタック１４は前記の実施例で示した３層のスタ
ックである必要はない。代りに、エッチ・ストップ１８
を使用せずに、スタックを単一の比較的厚い導電性材料
の層で構成してもよい。スタック１４はまた、形成した
導線やスタッドの電気移動特性が改善されるように選定
した追加の層を含む多層構造とすることもできる。
ックである必要はない。代りに、エッチ・ストップ１８
を使用せずに、スタックを単一の比較的厚い導電性材料
の層で構成してもよい。スタック１４はまた、形成した
導線やスタッドの電気移動特性が改善されるように選定
した追加の層を含む多層構造とすることもできる。
次に第１Ｉ図及び第２図を参照すると、フォトレジスト
の残りの領域２２Ｃを、バレル・アッシャ中で酸素プラ
ズマによりエツチングして除去する。
の残りの領域２２Ｃを、バレル・アッシャ中で酸素プラ
ズマによりエツチングして除去する。
これにより、導線１６°／１８“と導電性スタッド２０
”が得られる。（元の層と区別するため、ダッシュ付き
の数字で示す。）先に第１Ｃ図に関して説明したように
、二重トーン・フォトレジスト２２の露光に単一のマス
ク２４を使用すると、自己整合し、下の導線１８°／１
８゛と正確に位置合せされた導電性スタッド２０′が形
成できることがわかる。この２つの微細形状を位置合せ
するのに、別のマスクは必要でない。
”が得られる。（元の層と区別するため、ダッシュ付き
の数字で示す。）先に第１Ｃ図に関して説明したように
、二重トーン・フォトレジスト２２の露光に単一のマス
ク２４を使用すると、自己整合し、下の導線１８°／１
８゛と正確に位置合せされた導電性スタッド２０′が形
成できることがわかる。この２つの微細形状を位置合せ
するのに、別のマスクは必要でない。
次に第３Ａ図ないし第３Ｈ図に示す本発明の実施例を参
照すると、第３Ａ図は主表面３２を有する半導体デバイ
ス３０を示す。デバイス３ｏは通常通り導体領域及び半
導体領域（図示せず）、たとえばトランジスタ領域を含
み、その表面３２に電気接点を設ける必要がある。本発
明を例示する際、図では表面３２を平坦なものとして示
しであるが、本発明は平坦でない表面上に導線や導電性
スタッドを形成するのにも同様に適用可能である。
照すると、第３Ａ図は主表面３２を有する半導体デバイ
ス３０を示す。デバイス３ｏは通常通り導体領域及び半
導体領域（図示せず）、たとえばトランジスタ領域を含
み、その表面３２に電気接点を設ける必要がある。本発
明を例示する際、図では表面３２を平坦なものとして示
しであるが、本発明は平坦でない表面上に導線や導電性
スタッドを形成するのにも同様に適用可能である。
本発明の第２の実施例によれば、表面３２上に絶縁材料
のスタック３４を形成させる。スタック３４は、厚さ約
１ミクロンに形成した非晶質二酸化ケイ素（以後石英と
いう）の下部層３８、厚さ数千オングストローム程度に
形成した酸化アルミニウムのエッチ・ストップ・サンド
イッチ層すなわち中間層３８、及び厚さ約１ミクロンに
形成した石英の上部層４０を含む。
のスタック３４を形成させる。スタック３４は、厚さ約
１ミクロンに形成した非晶質二酸化ケイ素（以後石英と
いう）の下部層３８、厚さ数千オングストローム程度に
形成した酸化アルミニウムのエッチ・ストップ・サンド
イッチ層すなわち中間層３８、及び厚さ約１ミクロンに
形成した石英の上部層４０を含む。
層３Ｂ、４０は任意の絶縁性材料を含むことができるが
、エッチ・ストップ層３８は、絶縁性であり、かつ、下
記に詳細に述べる続いて行なうエツチングに耐えるよう
に選択する。代りに、スタック３４は、たとえば上部及
び下部絶縁層をポリイミドとし、中間エッチ・ストップ
層を石英とじてもよい。
、エッチ・ストップ層３８は、絶縁性であり、かつ、下
記に詳細に述べる続いて行なうエツチングに耐えるよう
に選択する。代りに、スタック３４は、たとえば上部及
び下部絶縁層をポリイミドとし、中間エッチ・ストップ
層を石英とじてもよい。
絶縁層３Ｂ、３Ｂ、４０は、通常の方法で形成する。た
とえば、石英はスパッタリング、すなわち真空チェンバ
中で非晶質二酸化ケイ素のターゲットにアルゴン・イオ
ンを衝突させて付着させる。
とえば、石英はスパッタリング、すなわち真空チェンバ
中で非晶質二酸化ケイ素のターゲットにアルゴン・イオ
ンを衝突させて付着させる。
ケイ素原子と酸素原子、または両方の原子をターゲット
から放出して、所望の領域に石英が形成されるように、
工程を制御する。ポリイミドは、通常のスピン・コーテ
ィング及びベーキングによって付着させ、酸化アルミニ
ウムをスパッタリングによって付着させることができる
。
から放出して、所望の領域に石英が形成されるように、
工程を制御する。ポリイミドは、通常のスピン・コーテ
ィング及びベーキングによって付着させ、酸化アルミニ
ウムをスパッタリングによって付着させることができる
。
スタック３４の形成に続いて、層４０上に二重トーン・
フォトレジストの層４２を付着させて第３Ａ図に示すデ
バイスを形成する。本発明の好ましい実施例では、フォ
トレジスト４２は、周波数の異なる放射線に当てると、
異なる現像特性を有する領域が生じる、二重トーン・フ
ォトレジストである。フォトレジスト４２に適した材料
は、前記の米国特許第４７Ｅ１７７２３号明細書、欧州
特許出願公告第０２２０５７８号明細書、及びヒンズバ
ーク他の論文「波長選択性トーンをもつフォトレジスト
を使用したミスアライメントのないリングラフィ法」に
記載されている。好ましいフォトレジスト４２は、波長
が３５０ないし４２５ナノメートルの近紫外領域、及び
３００ないし３２５ナノメートルの中葉外（または近紫
外・中葉外）領域の紫外線に当てたとき、異なる現像特
性を示す。簡単に述べると、このフォトレジストは、ジ
アゾケトン／ノボラック・ポジティブ・フォトレジスト
と、アジドを主体とするネガティブ・レジストを組み合
わせて単一の組成物としたものである。
フォトレジストの層４２を付着させて第３Ａ図に示すデ
バイスを形成する。本発明の好ましい実施例では、フォ
トレジスト４２は、周波数の異なる放射線に当てると、
異なる現像特性を有する領域が生じる、二重トーン・フ
ォトレジストである。フォトレジスト４２に適した材料
は、前記の米国特許第４７Ｅ１７７２３号明細書、欧州
特許出願公告第０２２０５７８号明細書、及びヒンズバ
ーク他の論文「波長選択性トーンをもつフォトレジスト
を使用したミスアライメントのないリングラフィ法」に
記載されている。好ましいフォトレジスト４２は、波長
が３５０ないし４２５ナノメートルの近紫外領域、及び
３００ないし３２５ナノメートルの中葉外（または近紫
外・中葉外）領域の紫外線に当てたとき、異なる現像特
性を示す。簡単に述べると、このフォトレジストは、ジ
アゾケトン／ノボラック・ポジティブ・フォトレジスト
と、アジドを主体とするネガティブ・レジストを組み合
わせて単一の組成物としたものである。
フォトレジスト層４２は、スピン・コーティングやベー
キング等の通常の方法で、厚さ約２ミクロン程度に形成
する。下記の残りの工程を考慮す゛ると、フォトレジス
ト層４２の適切な厚さは、下層のスタック３４のエッチ
速度に対するフォトレジストの相対エッチ速度によって
決まる。
キング等の通常の方法で、厚さ約２ミクロン程度に形成
する。下記の残りの工程を考慮す゛ると、フォトレジス
ト層４２の適切な厚さは、下層のスタック３４のエッチ
速度に対するフォトレジストの相対エッチ速度によって
決まる。
次に第３Ｂ図を参照すると、フォトレジスト層４２の形
成に続いて、フォトレジストと広帯域紫外線４６の発生
源（図示せず）との中間にマスク４４を置く。本発明の
この実施例によれば、フォトレジスト４２を前記の種類
の二重トーン・フォトレジストとして選択する場合、異
なるフィルタ特性、すなわち透過特性を有する３つの異
なる領域を画定するようにマスク４４を形成する。第１
の領域４４Ｃは、それを通してフォトレジスト４２の一
部分４２Ｃが照射される領域で、約３５０ないし４２５
ナノメートルの範囲の近紫外線のみを通過させるように
選定する。第２の領域４４Ｂは、フォトレジスト４２の
一部分４２Ｂの上にある領域で、紫外線に対して非透過
性になるように選定する。第３の領域４４Ａは、それを
通してフォトレジスト４２の一部分４２Ａが照射される
領域で、約３００ないし４２５ナノメートルの範囲の近
紫外線（と中葉外線）を通過させるように選定する。こ
のように露光すると、フォトレジスト層の各領域４２Ａ
、４２Ｂ、４２Ｃは異なる現像特性を示す。これらの特
性については、後に詳述する。
成に続いて、フォトレジストと広帯域紫外線４６の発生
源（図示せず）との中間にマスク４４を置く。本発明の
この実施例によれば、フォトレジスト４２を前記の種類
の二重トーン・フォトレジストとして選択する場合、異
なるフィルタ特性、すなわち透過特性を有する３つの異
なる領域を画定するようにマスク４４を形成する。第１
の領域４４Ｃは、それを通してフォトレジスト４２の一
部分４２Ｃが照射される領域で、約３５０ないし４２５
ナノメートルの範囲の近紫外線のみを通過させるように
選定する。第２の領域４４Ｂは、フォトレジスト４２の
一部分４２Ｂの上にある領域で、紫外線に対して非透過
性になるように選定する。第３の領域４４Ａは、それを
通してフォトレジスト４２の一部分４２Ａが照射される
領域で、約３００ないし４２５ナノメートルの範囲の近
紫外線（と中葉外線）を通過させるように選定する。こ
のように露光すると、フォトレジスト層の各領域４２Ａ
、４２Ｂ、４２Ｃは異なる現像特性を示す。これらの特
性については、後に詳述する。
前記のヒンズバーク他の論文に、マスク４４に適した材
料が記載されている。簡単にいえば、領域４４Ａには石
英、領域４４Ｂにはクロム／石英マスク、領域４４Ｃに
は染料を含むまたは含まない重合体皮膜、多層誘電体干
渉フィルタ、またはガラスにスピン・コーティングした
無機酸化物が選択される。単一のマスク４４を使ってフ
ォトレジスト層４２の領域４４Ａ１４４Ｂ、４４Ｃを露
出／遮蔽することにより、これらの領域は自己整合し、
その相対位置はどの露光でも一定に保たれる。
料が記載されている。簡単にいえば、領域４４Ａには石
英、領域４４Ｂにはクロム／石英マスク、領域４４Ｃに
は染料を含むまたは含まない重合体皮膜、多層誘電体干
渉フィルタ、またはガラスにスピン・コーティングした
無機酸化物が選択される。単一のマスク４４を使ってフ
ォトレジスト層４２の領域４４Ａ１４４Ｂ、４４Ｃを露
出／遮蔽することにより、これらの領域は自己整合し、
その相対位置はどの露光でも一定に保たれる。
次に第３Ｃ図を参照すると、ＫＯＨと水などの塩基水性
現像剤水溶液を使って現像することにより、二重像フォ
トレジストＪｉ！４２の領域４２Ｃを除去する。この領
域は、前記のようにしてマスク４４を介して近紫外線に
当てた所である。フォトレジスト層４２の残りの領域は
未露光であるか。
現像剤水溶液を使って現像することにより、二重像フォ
トレジストＪｉ！４２の領域４２Ｃを除去する。この領
域は、前記のようにしてマスク４４を介して近紫外線に
当てた所である。フォトレジスト層４２の残りの領域は
未露光であるか。
または中葉外線に露出されており、現像液に不溶のため
残っている。あとの工程ステップを考慮するとわかるよ
うに、この領域４２Ｇの現像によって、次に形成する導
電性スタッドの位置が画定され、このスタッドの位置は
、下にあるスタック３４にマトリックスを形成する際に
、残りのフォトレジスト領域４２Ａ１４２Ｂのマスキン
グ作用によって画定される（本発明を最もわかりやすく
図示するために、第３０図ないし第３Ｇ図は２次元断面
で示しである）。
残っている。あとの工程ステップを考慮するとわかるよ
うに、この領域４２Ｇの現像によって、次に形成する導
電性スタッドの位置が画定され、このスタッドの位置は
、下にあるスタック３４にマトリックスを形成する際に
、残りのフォトレジスト領域４２Ａ１４２Ｂのマスキン
グ作用によって画定される（本発明を最もわかりやすく
図示するために、第３０図ないし第３Ｇ図は２次元断面
で示しである）。
次に第３Ｄ図を参照すると、四フッ化炭素（ポリイミド
に対しては酸素ガス）等による異方性（すなわち方向性
）反応性イオン・エツチング（ＲＩ Ｅ）を用いて、層
４０の、フォトレジスト領域４２Ａの現像によって露出
した部分を除去する。このＲＩＥ工程の諸パラメータは
、過熱、及びそれによる流動またはフォトレジスト層４
２の残りの領域の作像能力の低下が起こらないように選
定し、エッチ・ストップ３８が露出するまでエツチング
を続ける。その後任意選択で、完全できれいなエツチン
グを保証するのに十分な程度に短い時間エツチングを続
け、すなわち「オーバーエツチング」を行なってもよい
。もちろんエッチ・ストップ３８の組成は、選択したエ
ッチ液によって除去されないように予め選択しである。
に対しては酸素ガス）等による異方性（すなわち方向性
）反応性イオン・エツチング（ＲＩ Ｅ）を用いて、層
４０の、フォトレジスト領域４２Ａの現像によって露出
した部分を除去する。このＲＩＥ工程の諸パラメータは
、過熱、及びそれによる流動またはフォトレジスト層４
２の残りの領域の作像能力の低下が起こらないように選
定し、エッチ・ストップ３８が露出するまでエツチング
を続ける。その後任意選択で、完全できれいなエツチン
グを保証するのに十分な程度に短い時間エツチングを続
け、すなわち「オーバーエツチング」を行なってもよい
。もちろんエッチ・ストップ３８の組成は、選択したエ
ッチ液によって除去されないように予め選択しである。
前記のＲＩＥ法の代りに、イオン・ミリングにより、層
４０の露出部分をエッチ・ストップ３８まで除去するこ
ともできる。
４０の露出部分をエッチ・ストップ３８まで除去するこ
ともできる。
層４０の露出部分を除去した後、エッチ・ストップ３８
の露出部分を除去する。このエッチ・ストップ層３８の
露出部分の除去は、前記の層４０の露出部分のＲＩＥ処
理に使用したものと同じ器具で、エッチ・ガスを三塩化
ホウ素ガス（二酸化ケイ素のＲＩＥ処理には四塩化炭素
）等の適切なものに置き換えて行なうことが好ましい。
の露出部分を除去する。このエッチ・ストップ層３８の
露出部分の除去は、前記の層４０の露出部分のＲＩＥ処
理に使用したものと同じ器具で、エッチ・ガスを三塩化
ホウ素ガス（二酸化ケイ素のＲＩＥ処理には四塩化炭素
）等の適切なものに置き換えて行なうことが好ましい。
この場合も、完全できれいなエツチングを保証するため
、短時間のオーバー・エツチングを行なってもよい。
、短時間のオーバー・エツチングを行なってもよい。
次に第３Ｄ図を参照すると、本発明の好ましい実施例で
は、フォトレジスト層４２の残りの部分を近紫外線４８
の発生源（図示せず）でブランケット露光させる。この
近紫外線へのブランケット露光により、最初の紫外線露
光の際に露出されなかったフォトレジスト領域４２Ｂが
、前に現像したフォトレジスト領域４２Ｃと同じ現像特
性を持つようになる。フォトレジスト領域４２Ａは前の
中葉外線への露光によって架橋されているので、このブ
ランケット露光の影響を受けない。
は、フォトレジスト層４２の残りの部分を近紫外線４８
の発生源（図示せず）でブランケット露光させる。この
近紫外線へのブランケット露光により、最初の紫外線露
光の際に露出されなかったフォトレジスト領域４２Ｂが
、前に現像したフォトレジスト領域４２Ｃと同じ現像特
性を持つようになる。フォトレジスト領域４２Ａは前の
中葉外線への露光によって架橋されているので、このブ
ランケット露光の影響を受けない。
第３Ｆ図を参石すると、半導体デバイスを、塩基性現像
液、好ましくは前記のＫＯＨの水溶液と同じ現像剤に浸
漬して、フォトレジスト領域４２Ｂを現像する。下記の
残りの工程を考慮するとわかるように、このフォトレジ
スト領域４２Ｂの現像によって、次に形成される導線の
位置が画定され、導線の位置は、下にあるスタック３４
にマトリックスを形成する際に、残りのフォトレジスト
領域４２Ａのマスキング作用によって画定される。
液、好ましくは前記のＫＯＨの水溶液と同じ現像剤に浸
漬して、フォトレジスト領域４２Ｂを現像する。下記の
残りの工程を考慮するとわかるように、このフォトレジ
スト領域４２Ｂの現像によって、次に形成される導線の
位置が画定され、導線の位置は、下にあるスタック３４
にマトリックスを形成する際に、残りのフォトレジスト
領域４２Ａのマスキング作用によって画定される。
第３Ｅ図及び第３Ｆ図に関して前に述べた工程ステップ
を考慮すると、ブランケット露光とそれに続く塩基性現
像液による現像は、第３Ｆ図に示すデバイスを形成する
唯一の方法ではないことがわかる。代りに、ブランケッ
ト露光を省略し、フォトレジスト領域４２Ｂを酢酸ｎブ
チル等の適当な有機溶剤を用いて除去することもできる
。しかし、前記の好ましい実施例は、フォトレジスト領
域４２Ｃのエツチングに使用したものと同じ器具及、び
薬品が使えるため、特に効率が良い。
を考慮すると、ブランケット露光とそれに続く塩基性現
像液による現像は、第３Ｆ図に示すデバイスを形成する
唯一の方法ではないことがわかる。代りに、ブランケッ
ト露光を省略し、フォトレジスト領域４２Ｂを酢酸ｎブ
チル等の適当な有機溶剤を用いて除去することもできる
。しかし、前記の好ましい実施例は、フォトレジスト領
域４２Ｃのエツチングに使用したものと同じ器具及、び
薬品が使えるため、特に効率が良い。
次に第３Ｇ図を参照すると、ＲＩＥ工程を用いて、層４
０の新たに露出した部分（すなわちフォトレジスト領域
４２Ｂの現像によって露出した部分）をエッチ・ストッ
プ層３８まで除去し、同時に層３８の露出した部分（す
なわち以前フォトレジスト領域４２Ｃの下にあった部分
）も除去する。
０の新たに露出した部分（すなわちフォトレジスト領域
４２Ｂの現像によって露出した部分）をエッチ・ストッ
プ層３８まで除去し、同時に層３８の露出した部分（す
なわち以前フォトレジスト領域４２Ｃの下にあった部分
）も除去する。
使用するＲＩＥエッチ・ガスは、第３Ｄ図の層４０の部
分の除去に関して前に述べたのと同じもの、すなわち四
フッ化炭素が好ましい。残ったエッチ・ストップ層３８
の露出した部分は、任意選択で、三フッ化ホウ素を用い
たＲＩＥにより除去してもよい。マスクとしての役目が
終わった後、フォトレジストの残りの領域４２Ａを、バ
レル・アッシャ中で酸素プラズマを用いて除去する。
分の除去に関して前に述べたのと同じもの、すなわち四
フッ化炭素が好ましい。残ったエッチ・ストップ層３８
の露出した部分は、任意選択で、三フッ化ホウ素を用い
たＲＩＥにより除去してもよい。マスクとしての役目が
終わった後、フォトレジストの残りの領域４２Ａを、バ
レル・アッシャ中で酸素プラズマを用いて除去する。
前記の第３Ｄ図ないし第３Ｇ図に関する工程ステップを
考慮すると、当業者なら、層３Ｂ、３８．４０のエツチ
ングした領域を除去するためのいくつかの代替方法をす
ぐに思いつ（はずである。たとえば、フォトレジスト領
域４２Ｂを現像し、続いて新たに露出したＪｉ１４０の
部分をエツチングする前に、スタック３４の、フォトレ
ジスト領域４２Ｃの下にある部分を全部除去することが
できる。
考慮すると、当業者なら、層３Ｂ、３８．４０のエツチ
ングした領域を除去するためのいくつかの代替方法をす
ぐに思いつ（はずである。たとえば、フォトレジスト領
域４２Ｂを現像し、続いて新たに露出したＪｉ１４０の
部分をエツチングする前に、スタック３４の、フォトレ
ジスト領域４２Ｃの下にある部分を全部除去することが
できる。
しかし、こうすると、フォトレジストの残りの部分４２
Ａ、４２Ｂならびにデバイスの表面３２が、望ましくな
い期間、ＲＩＥ工程にさらされることになる。
Ａ、４２Ｂならびにデバイスの表面３２が、望ましくな
い期間、ＲＩＥ工程にさらされることになる。
また、スタック３４は前記の実施例で示した３層のスタ
ックである必要はない。代りに、エッチ・ストップ３８
を使用せずに、スタックを単一の比較的厚い導電性材料
の層で構成してもよい。スタック３４はまた、複合絶縁
のための追加の層を含むこともできる。
ックである必要はない。代りに、エッチ・ストップ３８
を使用せずに、スタックを単一の比較的厚い導電性材料
の層で構成してもよい。スタック３４はまた、複合絶縁
のための追加の層を含むこともできる。
工程のこのステップで、任意選択で、たとえばアルゴン
・イオンを衝突させるなどの方法により、デバイスの表
面から自然発生の酸化物等の不純物を除去してもよい。
・イオンを衝突させるなどの方法により、デバイスの表
面から自然発生の酸化物等の不純物を除去してもよい。
次に第３Ｈ図を参照すると、導電性材料の層５０、たと
えばアルミニウム・銅合金等の金属を、表面３２及び層
３８．３８．４０の露出部分を含めて、デバイスの上面
に全体的にコンフォーマルに付着させる。金属層５０は
、スタック３４の残りの部分によって形成されるマトリ
ックスを充填して、導線５０Ａ及びスタッド５０Ｂを形
成する。
えばアルミニウム・銅合金等の金属を、表面３２及び層
３８．３８．４０の露出部分を含めて、デバイスの上面
に全体的にコンフォーマルに付着させる。金属層５０は
、スタック３４の残りの部分によって形成されるマトリ
ックスを充填して、導線５０Ａ及びスタッド５０Ｂを形
成する。
次に第３１図及び第４図を参照すると、化学機械的研摩
等の多くの周知の平面化技法の１つを用いて、金属層５
０の、スタック３４の残りの部分によって形成されるマ
トリックスの外側にある領域を除去し、導線５０Ａ及び
導電性スタッド５０Ｂを画定する。本発明のこの実施例
では、スタッド５０Ｂは導ｔ１５０Ａから下方に延びて
デバイスの表面３２に接触し、導線は絶縁層３６．３８
の介在部分によって表面から絶縁される。第３Ｂ図に関
して前に説明したように、単一のマスク４４を用いて二
重像フォトレジスト４２を露光すると、自己整合し、上
にある導線５０Ａと正確に位置合せされた導電性スタッ
ド５０Ｂが形成できることがわかる。２つの微細形吠を
位置合せするのに、別のマスクは必要でない。
等の多くの周知の平面化技法の１つを用いて、金属層５
０の、スタック３４の残りの部分によって形成されるマ
トリックスの外側にある領域を除去し、導線５０Ａ及び
導電性スタッド５０Ｂを画定する。本発明のこの実施例
では、スタッド５０Ｂは導ｔ１５０Ａから下方に延びて
デバイスの表面３２に接触し、導線は絶縁層３６．３８
の介在部分によって表面から絶縁される。第３Ｂ図に関
して前に説明したように、単一のマスク４４を用いて二
重像フォトレジスト４２を露光すると、自己整合し、上
にある導線５０Ａと正確に位置合せされた導電性スタッ
ド５０Ｂが形成できることがわかる。２つの微細形吠を
位置合せするのに、別のマスクは必要でない。
本発明の前記の両実施例とも、二重トーン（すなわちポ
ジティブ及びネガティブ像）フォトレジストの使用を示
しているが、本発明はこれだけに限定されるものではな
いことを理解されたい。二重ポジティブ像または二重ネ
ガティブ像を有するフォトレジストを含めて、どのよう
な二重像フォトレジストにも同様に適用できることは、
当業者には明白である。さらに、使用するフォトレジス
トは、異なる紫外線波長に感受性を有するものだけに限
定されない。異なる放射線量に対する感受性が異なる二
重像フォトレジストや、２つの別々に現像可能な領域が
画定できるビヒクルも同様に適用可能である。
ジティブ及びネガティブ像）フォトレジストの使用を示
しているが、本発明はこれだけに限定されるものではな
いことを理解されたい。二重ポジティブ像または二重ネ
ガティブ像を有するフォトレジストを含めて、どのよう
な二重像フォトレジストにも同様に適用できることは、
当業者には明白である。さらに、使用するフォトレジス
トは、異なる紫外線波長に感受性を有するものだけに限
定されない。異なる放射線量に対する感受性が異なる二
重像フォトレジストや、２つの別々に現像可能な領域が
画定できるビヒクルも同様に適用可能である。
Ｆ６発明の効果
本発明によれば、複数のマスクの位置合せを必要としな
い自己整合法により導線上に導電性スタッドを形成する
方法が提供される。この方法は、従来の半導体加工技術
を用いた経済的な製造が可能である。この方法は、半導
体デバイスの製造、特に位置合せの許容誤差が厳しいＶ
ＬＳ Ｉ半導体上に電気接点を製作する場合に適用でき
る。
い自己整合法により導線上に導電性スタッドを形成する
方法が提供される。この方法は、従来の半導体加工技術
を用いた経済的な製造が可能である。この方法は、半導
体デバイスの製造、特に位置合せの許容誤差が厳しいＶ
ＬＳ Ｉ半導体上に電気接点を製作する場合に適用でき
る。
第１Ａ図ないし第１Ｈ図は、本発明の第１の実施例に従
って実施する工程を示す一連の断面図である。 第２図は、第１Ｈ図の上面図である。 第３八図ないし第３Ｉ図は、本発明の他の実施例に従っ
て実施する工程を示す連続した断面図である。 第４図は、第３Ｉ図の上面図である。 １０．３０・・・・半導体デバイス、１４．３４・・・
・スタック、１８．２０，３Ｂ、４０・・・・導電層、
１８．３８・・・・エッチ・ストップ層、２２，４２・
・・・フォトレジスト、２４．４４・・・・マスク。 手 続 補 正 書 （方 式） ％式％ １、事件の表示 平成 １年 特許願 第３００９７２号２、発明の名称 導電性スタッド及び導線を形成する方法３、補正をする
者 事件との関係 特許出願人 住所 アメリカ合衆国１０５０４、ニューヨーク州アー
モンク（番地なし） 名称 インターナショナル・ビジネス・マシーンズ・コ
ーポレーシヨン ４、代理人 ６、補正の対象 明細書の図面の簡単な説明の橢 ７、補正の内容 明細書の第３５頁第４行に「第１八図ないし第１Ｈ図」
とあるのを「第１八図ないし第１１図」に補正する。
って実施する工程を示す一連の断面図である。 第２図は、第１Ｈ図の上面図である。 第３八図ないし第３Ｉ図は、本発明の他の実施例に従っ
て実施する工程を示す連続した断面図である。 第４図は、第３Ｉ図の上面図である。 １０．３０・・・・半導体デバイス、１４．３４・・・
・スタック、１８．２０，３Ｂ、４０・・・・導電層、
１８．３８・・・・エッチ・ストップ層、２２，４２・
・・・フォトレジスト、２４．４４・・・・マスク。 手 続 補 正 書 （方 式） ％式％ １、事件の表示 平成 １年 特許願 第３００９７２号２、発明の名称 導電性スタッド及び導線を形成する方法３、補正をする
者 事件との関係 特許出願人 住所 アメリカ合衆国１０５０４、ニューヨーク州アー
モンク（番地なし） 名称 インターナショナル・ビジネス・マシーンズ・コ
ーポレーシヨン ４、代理人 ６、補正の対象 明細書の図面の簡単な説明の橢 ７、補正の内容 明細書の第３５頁第４行に「第１八図ないし第１Ｈ図」
とあるのを「第１八図ないし第１１図」に補正する。
Claims (4)
- （１）表面上に導電性スタット及び導線を形成する方法
であって、 前記表面上の前記導線及びスタットを形成すべき領域の
上に二重像フォトレジストの層を形成するステップと、 前記二重像フォトレジストを放射線に当てて、異なる現
像特性を示す少なくとも第１及び第２の領域を形成する
ステップと、 前記二重像フォトレジストの第１領域及び第２領域を別
々に現像して前記導線及びスタットの位置を画定するス
テップとを含む方法。 - （２）表面上に導電性スタット及び導線を形成する方法
であって、 前記表面上の前記導線及びスタットを形成すべき領域の
上に少なくとも第１の材料の層を形成するステップと、 前記材料の上に二重像フォトレジスト層を形成するステ
ップと、 前記二重像フォトレジストを放射線に当てて、異なる現
像特性を示す少なくとも第１及び第２の領域を形成する
ステップと、 前記第１領域を現像して、前記材料の一部を露出させる
ステップと、 前記材料の露出部分を除去して、前記導線またはスタッ
トのうち一方の位置を画定するステップと、 前記第２領域を現像して、さらに前記材料を露出させる
ステップと、 材料の新たに露出した部分を除去して、前記導線または
スタットのうち他方の位置を画定するステップとを含む
方法。 - （３）導線上に自己整合した導電性スタットを形成する
方法であって、 前記導線及びスタットを形成したい表面を有する半導体
デバイスを用意するステップと、 前記表面上の前記導線及びスタッドを形成すべき領域の
上に少なくとも第１の導電性材料層を形成するステップ
と、 前記導電性材料の上に二重像フォトレジスト層を形成す
るステップと、 単一のマスクを介して前記二重像フォトレジストを放射
線に当てて、異なる現像特性を有する第１領域、第２領
域、第３領域を形成するステップと、 前記第１領域を現像して、前記導電性材料の下の部分を
露出させるステップと、 残った二重像フォトレジストをマスクとして使用して、
導電性材料の露出部分をエッチングして、前記導体を形
成するステップと、 前記第２領域が前記第１領域と同じ現像特性となるよう
に、前記二重像フォトレジストを放射線にブランケット
露光するステップと、 前記第２領域を現像して、前記導電性材料をさらに露出
させるステップと、 残った二重像フォトレジストをマスクとして使用して、
新しく露出した導電性材料をエッチングして、前記スタ
ッドを形成するステップとを含む方法。 - （４）導線上に自己整合した導電性スタッドを形成する
方法であって、 前記導線及びスタッドを形成したい表面を有する半導体
デバイスを用意するステップと、 前記表面上の前記導電性スタッド及び導線を形成すべき
領域の上に少なくとも第１の絶縁材料層を形成するステ
ップと、 前記絶縁材料の上に二重像フォトレジストの層を形成す
るステップと、 単一のマスクを介して前記二重像フォトレジストを放射
線に当てて、異なる現像特性を有する第１領域、第２領
域、第３領域を形成するステップと、 前記第１領域を現像して、前記絶縁材料の下の部分を露
出させるステップと、 残った二重像フォトレジストをマスクとして使用して、
絶縁材料の露出部分をエッチングして、前記導電性スタ
ッドを形成するためのマトリックスを形成するステップ
と、 前記第２領域が前記第１領域と同じ現像特性となるよう
に、前記二重像フォトレジストを放射線にブランケット
露光するステップと、 前記第２領域を現像して、前記絶縁材料をさらに露出さ
せるステップと、 残った二重像フォトレジストをマスクとして使用して、
新しく露出した絶縁材料をエッチングして、前記導線を
形成するためのマトリックスを形成するステップと、 前記スタッド及び導線マトリックスを導電性材料で充填
するステップとを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/274,895 US4997746A (en) | 1988-11-22 | 1988-11-22 | Method of forming conductive lines and studs |
| US274895 | 1994-07-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02276248A true JPH02276248A (ja) | 1990-11-13 |
| JPH0719780B2 JPH0719780B2 (ja) | 1995-03-06 |
Family
ID=23050059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1300972A Expired - Lifetime JPH0719780B2 (ja) | 1988-11-22 | 1989-11-21 | 導電性スタツド及び導線を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4997746A (ja) |
| EP (1) | EP0370935B1 (ja) |
| JP (1) | JPH0719780B2 (ja) |
| DE (1) | DE68920291T2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787189B2 (ja) * | 1990-01-19 | 1995-09-20 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5091289A (en) * | 1990-04-30 | 1992-02-25 | International Business Machines Corporation | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions |
| JP2519819B2 (ja) * | 1990-05-09 | 1996-07-31 | 株式会社東芝 | コンタクトホ―ルの形成方法 |
| JP3245882B2 (ja) * | 1990-10-24 | 2002-01-15 | 株式会社日立製作所 | パターン形成方法、および投影露光装置 |
| EP0486047B1 (en) * | 1990-11-16 | 1999-09-01 | Seiko Epson Corporation | Process for fabricating a thin film semiconductor device |
| US5175124A (en) * | 1991-03-25 | 1992-12-29 | Motorola, Inc. | Process for fabricating a semiconductor device using re-ionized rinse water |
| US5283208A (en) * | 1992-12-04 | 1994-02-01 | International Business Machines Corporation | Method of making a submicrometer local structure using an organic mandrel |
| US5869175A (en) * | 1994-01-31 | 1999-02-09 | Stmicroelectronics, Inc. | Integrated circuit structure having two photoresist layers |
| US6576848B1 (en) | 1996-11-22 | 2003-06-10 | International Business Machines Corporation | Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same |
| US5818110A (en) * | 1996-11-22 | 1998-10-06 | International Business Machines Corporation | Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same |
| US6133635A (en) * | 1997-06-30 | 2000-10-17 | Philips Electronics North America Corp. | Process for making self-aligned conductive via structures |
| US6281585B1 (en) | 1997-06-30 | 2001-08-28 | Philips Electronics North America Corporation | Air gap dielectric in self-aligned via structures |
| US5972570A (en) * | 1997-07-17 | 1999-10-26 | International Business Machines Corporation | Method of photolithographically defining three regions with one mask step and self aligned isolation structure formed thereby |
| US5981148A (en) * | 1997-07-17 | 1999-11-09 | International Business Machines Corporation | Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby |
| US6007968A (en) | 1997-10-29 | 1999-12-28 | International Business Machines Corporation | Method for forming features using frequency doubling hybrid resist and device formed thereby |
| TW383427B (en) * | 1998-04-03 | 2000-03-01 | United Microelectronics Corp | Method for etching tantalum oxide |
| US6210866B1 (en) * | 1998-05-04 | 2001-04-03 | International Business Machines Corporation | Method for forming features using self-trimming by selective etch and device formed thereby |
| US6355580B1 (en) * | 1998-09-03 | 2002-03-12 | Micron Technology, Inc. | Ion-assisted oxidation methods and the resulting structures |
| US6503827B1 (en) | 2000-06-28 | 2003-01-07 | International Business Machines Corporation | Method of reducing planarization defects |
| US8492267B1 (en) | 2012-10-02 | 2013-07-23 | International Business Machines Corporation | Pillar interconnect chip to package and global wiring structure |
| KR20210078569A (ko) * | 2018-11-16 | 2021-06-28 | 램 리써치 코포레이션 | 기포 결함 감소 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61226945A (ja) * | 1985-03-29 | 1986-10-08 | モトローラ・インコーポレーテツド | 多重導体層の相互接続プロセス |
| US4767723A (en) * | 1987-10-30 | 1988-08-30 | International Business Machines Corporation | Process for making self-aligning thin film transistors |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3930857A (en) * | 1973-05-03 | 1976-01-06 | International Business Machines Corporation | Resist process |
| JPS5626450A (en) * | 1979-08-13 | 1981-03-14 | Hitachi Ltd | Manufacture of semiconductor device |
| US4579812A (en) * | 1984-02-03 | 1986-04-01 | Advanced Micro Devices, Inc. | Process for forming slots of different types in self-aligned relationship using a latent image mask |
| US4541893A (en) * | 1984-05-15 | 1985-09-17 | Advanced Micro Devices, Inc. | Process for fabricating pedestal interconnections between conductive layers in an integrated circuit |
| JPS62100751A (ja) * | 1985-10-24 | 1987-05-11 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 自己整合パタ−ンの形成方法 |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US4721689A (en) * | 1986-08-28 | 1988-01-26 | International Business Machines Corporation | Method for simultaneously forming an interconnection level and via studs |
-
1988
- 1988-11-22 US US07/274,895 patent/US4997746A/en not_active Expired - Fee Related
-
1989
- 1989-10-10 EP EP89480158A patent/EP0370935B1/en not_active Expired - Lifetime
- 1989-10-10 DE DE68920291T patent/DE68920291T2/de not_active Expired - Fee Related
- 1989-11-21 JP JP1300972A patent/JPH0719780B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61226945A (ja) * | 1985-03-29 | 1986-10-08 | モトローラ・インコーポレーテツド | 多重導体層の相互接続プロセス |
| US4767723A (en) * | 1987-10-30 | 1988-08-30 | International Business Machines Corporation | Process for making self-aligning thin film transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0370935A3 (en) | 1991-04-10 |
| EP0370935B1 (en) | 1994-12-28 |
| DE68920291D1 (de) | 1995-02-09 |
| JPH0719780B2 (ja) | 1995-03-06 |
| EP0370935A2 (en) | 1990-05-30 |
| US4997746A (en) | 1991-03-05 |
| DE68920291T2 (de) | 1995-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02276248A (ja) | 導電性スタツド及び導線を形成する方法 | |
| US4855252A (en) | Process for making self-aligned contacts | |
| US6579666B2 (en) | Methodology to introduce metal and via openings | |
| KR100443064B1 (ko) | 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 | |
| US6465157B1 (en) | Dual layer pattern formation method for dual damascene interconnect | |
| US6207546B1 (en) | Prevent passivation from keyhole damage and resist extrusion by a crosslinking mechanism | |
| EP0779556B1 (en) | Method of fabricating a semiconductor device | |
| US6376155B2 (en) | Patterning method in semiconductor device fabricating process | |
| US20050183960A1 (en) | Polymer film metalization | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| US6737222B2 (en) | Dual damascene process utilizing a bi-layer imaging layer | |
| US6569760B1 (en) | Method to prevent poison via | |
| JPH0750694B2 (ja) | 導電層形成方法 | |
| US6641982B2 (en) | Methodology to introduce metal and via openings | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| KR0144019B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| KR20030066999A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100284311B1 (ko) | 비아 콘택 저항의 개선을 위한 반도체소자 제조방법 | |
| JPH0373526A (ja) | パターン形成方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0481323B2 (ja) | ||
| JPH05175193A (ja) | 半導体装置の回路パターン形成方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH03218021A (ja) | 半導体装置の製造方法 |