JPS61226945A - 多重導体層の相互接続プロセス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は一般に電子装置に関し、特に多重金属被覆層間
を通る導電路により接続された上記多重金属被覆層を備
えた平面装置に関する。

電子技術、特に半導体分野では、異なる装置或いは装置
領域を相互接続するため多重導体層がよく用いられる。

例えば、電源並びに接地は相互結線の１つの層上に分布
さｎｌ　１方信号は異なる層上に分布される。或いは第
１層上の全ての相互結線は第１方向に並べられ、１方第
２１−上の相互結線は上記第１の方向に直角な第２の方
向に並べられる。多重導体ｒ―を用いると装置並ひに回
路のレイアウトをよりコンパクトレこできる。

これ等の導体は、半導体および他の導電性材料も用いら
れるが１通常は金属からＩｒる。ここで使用するように
１金属、金属被覆、導体、導電性の。

或いは伝導する」なる用語は、単独で用いられた場合も
、或いは接頭語「多重の（ｍｕｔｔｉ　）ｊもしくは用
語［多重１ｄｌと組合わせ使用された場合も。

限定はされないが、金属や半導体、半金属、址属間化合
物などを含む導電性材料に対して用いられる。

上記多重金属層は、導電路７設けるぺぎ特定の箇所を除
いて誘電性絶縁層により分離される。上記導電路は、上
部金属層が下部金属層と局所的に接触するよつ（・ここ
の上部金属層が貫通する介在誘電体層に設けられた開口
として単に与えられることが多い。上部および下部金属
層を相互接続する導電路孔内に導電性支柱（ｐｉｕａｒ
またはｃｏｔｕｍｎ　）が時には設けられる。

多重層金属配置およびその方法は半導体分野では公知の
ものである。しかしながら、従来の配置とその方法は多
くの問題点を有している。例えば。

連続する導体および誘電体層は滑らかでクラック並びに
段がないことが重要である。それは、もしクラックや段
があると、装置の収量や信頼性に悪影響を及ばず弱点が
それ等の上の層に発生するためである。誘電体層内の導
電路孔のエツジ部分に生じるこのような段部位を被覆す
る際の問題点を排除するために、従来の導電路孔は１次
の金属層を塗布する以前にテーパ状に形成されることが
多かった。しかしながら、このようなテーパ状導電路孔
は装置領域のかなりの部分を占有するため。

高密度構造には望ましくなかった。

金属多重層の製造時には他の問題点も発生することが多
い。即ち、導電路および導体のエツチングは通常は完全
に一様には進行しない。即ち、ウェハまたは基板上の１
つの部位が他の部位より速くエツチングされる可能性が
ある。このため、導電路または支柱の成るものは過剰に
エツチングされるが、他のものはエツチング不足になる
。従って、同じ幅を持たせようとした導電路或いは同じ
高さにしようとした支柱の大きさが異なったり。

また異なる大きさを与えようとしたものがほぼ同じ大き
さになったりする。この様な問題点は、非常に小さな導
電路や支柱を用いなければならない場合や異なる大きさ
の導電路や支柱を同一基板に設けなければならない場合
は特に厳しいものになる。

従来の方法は更に、第１の、或いは下部金属層が、導電
路や上部金属層を相互接続する処理時にエツチング剤に
より冒されるという欠点を有する。

従って本発明は、平面状電子装置や回路、特に半導体集
積回路上に分離した導体層を接続する導。

電性支柱を形成する改良式手段と方法を提供することを
特徴とする特許 本発明は更に、支柱の全てが同じ萬さと所定の横方向寸
法を有し得る重畳金属層間に導電性支柱を与えるだめの
改良式手段と方法を提供することを目的とする。

更に本発明は、上記支柱が重畳導体を分離する誘電体層
の岸みと同程度の横方向寸法を有した重畳導体間に導電
性支柱を形成する改良式手段と方法を与えることを目的
とする。

本発明は更に、ウェハ或いはその他の基板を横切ってエ
ツチングを行う際に不均一さに鈍感な方法により上記特
徴を与えることを目的とする。

更に本発明は、第１導体が、導電路や支柱および上部導
体層の形成時に有害なエツチングから保護されてなる重
畳導体層間に導電性支柱を設けることを目的とする。

問題点を解決するための手段 本発明の上記の目的、その他の目的、および利点は、下
部および上部導体層を相互接続する導電路内に導電性エ
ッチ停止領域を設けることにより達成される。

下部および上部金属層間の導電路内に導電性支柱を製造
する方法が更に与えられ、この方法は、下部第１金属層
を設けるステップと、第１金属層の上に第２金属１−を
設けるステップと、第１および第２金属層の間に、第１
金属層に対して選択的にエツチング可能であり、且つ第
２導体Ｉ―のエツチング中にエツチングを停止するよう
に動作する導電性材料からなる中間層を設けるステップ
と。

開放領域並びに閉領域を有したエッチマスクにより第２
金属層を採掘するステップと、上記開放領域内に露出さ
れた第２金属層の部分を異方性エツチング手段によりエ
ツチングし且つエッチ停止層でそれを停止させるステッ
プと、エッチ停止層の露出部分を選択的にエツチングし
且つそれを第１金属ｊ−で停止させるステップと、エッ
チマスクを除去するステップと、第１および第２金属層
とエッチ停止層の露出部分を、第２金属層およびエッチ
停止層の組合わされた厚みに少なくとも等しい厚みを有
する平面化絶縁誘電体で被覆するステップと、第２金属
層の上面が露出されるまで平面化層の表面を一様に除去
するステップと、更に平面化層上に且つ第２金属層と接
触して上部金属層を形成するステップとからなる。上記
第１および第２金属層は同一材料からなると都合が良い
。上部金属層は第２金属層とオーム接触する導電性材料
で形成できる。第２金属層およびエッチ停止層は差別的
にエツチング可能でなければならない。エッチ停止層お
よび第１金属層は差別的にエツチング可能なことが望ま
れる。

上記第１金属層は、平面化誘電体層の塗布以前に所望の
導体層を与えるようにパターン化されると都合が良いが
、中間或いは第２金属層を形成する以前を含む早い時点
にパターン化されるとよい。

上部金属層は絶縁平面化層上にデポジットされた後パタ
ーン化されると都合がよい。

上記平面化誘電体層は平面化層を有した絶縁材料の単一
誘電体層から形成できる。１方、平面化形の第２層によ
り被覆された平面化形である必要がない第１絶縁層であ
る二重層を用いることができる。上記二重層が用いられ
る所では、第１絶縁層は少なくともエッチ停止層と第２
金Ｉｇ層の組合わされた厚みと同じであることが望まれ
る。上記二重層が用いられる時は、この層は、絶縁層を
エツチングするのとほぼ同じ速さで平面化層をエツチン
グするエツチング手段によりエツチングされるべきであ
る。

本発明の上記の特徴および他の特徴は以下に与える図面
並びに説明から更に明らかになる。

実施例 第１図は２つの導体層を用いた電子装置の要部を示す筒
路上面図である。基板１１は、その上に、垂直方向に走
る下部導体１２と水平に走る重畳された上部導体１７を
有する。これ等の導体１２と１７は導電路２１部分を除
いて電気的に隔離されるように誘電体層１６により分離
される。第１Ａ図に示した誘電体層１６は透明である。

４電路２１は、これ等が互いに交差する選択された点で
導体　１２と１７を相互に接続する金属或いは他の導電
性材料の支柱の形状を有する。導体１２１は導体１７２
に接続され、且つ導体１２２は導体１７１と１７２に接
続される。クロスオーバ部位２３には相互接続用の導電
路或いは支柱は存在しないことが注目される。

第１Ｂ−０図は異なる部位における第１図を通しての断
面であり、導電路或いは支柱２１の有無を示している。

第２Ａ−Ｈ図は種々の製造段階における第１Ｂ図の中央
部分１０の、詳細を与えるように若干拡大された概略図
である。第２Ａ図において、基板１１は、多重層相互接
続を必要とする平面状電子装置或いは集積回路であり、
下部第１導体或いは金属層１２をその上に有する。第１
金属層１２は導電性エッチ停止層１６により被覆され、
後者の層は次に第２導体層１４により被覆される。上記
の層１２゜１６、および１４を形成する手段は技術的に
よく知られている。エッチ停止層１５と第２導体層１４
は、第２Ｈ図に完成した構造を示したように、下部金属
層１２と上部金属層１７の間に導電性支柱を形成するよ
うに構成されている。誘電体層１６ｂ（第２Ｈ図）は層
１２を分離し、導電性支柱２１を囲繞する。

上記層１２は層１３に対して選択的にエツチング可能な
材料からｌよることが望まれ、１！！１３はこれを余り
冒さない手段によりエツチングされる。−１２も商度に
導電性でめるべきである。胸１１はシリコン或いは誘電
体被覆シリコンからなる時、）−１２は、比（９７，５
％）　Ａｔ；　（１％）Ｃｕ　：（１，５％）ＳｉでＡ
ｔ：　Ｃｕ　：８％合金からｌすると都合が良いが、他
の導電性材料を用いることもできる。ｌ−１２は、装置
の寸法が非常に微細である必要がある時は、０．５〜１
．０ミクロンの範囲の厚みが望ましく、０．６〜０．９
ミクロンが都合良（，０，７〜０．８ミクロンが好まし
い。厚みがエリ太きいものを用いてもよいが、幅の狭い
ものの製造は困難でめる。約０．５ミクロン以下の厚み
が用いられた時は、望゛ましくない被覆面積、ピンホー
ル、および抵抗の作用が発生する。

層１６は、第２金属層１４を旨すエツチング可能により
耐エツヲーング材料から形成きれ７．Ｃければならず、
このためそれはエッチ停止層と呼ばれる。

エッチ停止ｊ−１６も、金属層１２を有意には冒さない
手段によりエッチされる第１金属層１２に対して選択的
にエッチされ得る材料から形成されることが望まれる。

層１３と１４は十分導電的でおるべきであるが、一般に
は層１２および１７はど導電的である必要はない。その
理由は、′４流が、＠１２および１７の場合のように１
層１３と１４の面内↓りこれ等の層の厚み方向に流れる
ことにある。従って１層１３および１４の材料の抵抗率
はｌｌ１ｉ１１２および１７の抵抗率より多重層導体の
直列抵抗に対して影響は少ない。

Ａｔ：Ｃｕ：Ｓｉはｊ−１２に用いられる時、ａ１３８
２％：１８％の比のＴｉ　：Ｗからなると都合が良いが
、上記の性質を有する他の組合わせ或いは材料も使用可
能である。一般に９層１３は、ピンホール数はあまり多
くなく、できるだけ薄くなくてはならない。層１３の厚
みがほぼピンホールのないエッチ停止層を与える程厚く
なると１層１３をより厚くする利点はなくなる。層１６
はＱ、１〜０．５ミクロンの範囲の厚みを持つ時満足な
結果が得られることが見出されており、０．１５〜ａ３
　ミクロンがより有用であり、ａ２〜０．２５ミクロン
が好ましい。導体層１２と１７の間でより大きな層間ス
ペースが望まれる場合は層１６と１４のいずれか或いは
両者をより厚くすることができるが８層１４を厚くする
ことが望まれる。

層１４は層１３に対して選択的にエツチング出来る材料
から、即ち層１３をあまり冒さない手段によりエツチン
グされ得る材料から形成されなければならない。層１４
も高導電性であるべきである。

基板１１がシリコン或いは誘電体被覆シリコンからなる
時は１層１４は層１２と同じ材料からなると都合良いが
、他の導電性材料も使用可能である。

横方向の寸法が非常に小さい装置の場合１層１４は０．
７〜５０ミクロンの範囲の厚みがよく用いられ。

１．０〜２０ミクロンが都合良（、１，２〜１．６ミク
ロンが好ましい。より厚いものを用いることができるが
、狭い幅での製造は難しくなる。厚みが約０．５ミクロ
ン以下の時は、望ましくない被覆面積、ピンホール、お
よび抵抗作用が発生する。

層１５は層１４上に形成されたマスク層であり。

またマスク領域１５ｂを形成するために残る不溶部分と
開放領域１５ｍを形成するために除去される（第２Ｂ図
）可溶部分を有している。フォトレジストは層１５に適
しているが、他のマスク材料も用いることができる。レ
ジスト或いはその他のマスク１−を形成する手段は技術
的に公知である。層１５は１．５〜ｚＯミクロンの範囲
の厚みが都合良い。膚１５は標準的な手法によりパター
ン化され、展開され、マスク部１５ｂと開放部分１５Ｉ
Ｌを形成する（第２Ｂ図）。

次に１層１４の露出領域１４ＩＬは異方的１選択的にエ
ツチングされ（第２Ｃ図）、即ちエッチ停止層１５の材
料に比べてＷ１１４の材料を選択的に冒すエツチング剤
を用いてマスク部分１５ｂ下の保護部分１４ｂに殆んど
或いは全くアンダーカットなしにエツチングされる。異
数性エツチングは、支柱１４ｂの幅１４ｅがマスク領域
１５ｂの幅１５ｅにほぼ等しく。

殆んどアンダカットされないように用いられる。

この異方性エツチングは、層１４の厚みと同じ程度の、
或いは誘電体層１６ｂ（第２Ｈ図）の厚みと同じ程度の
横方向寸法を有した導電路を形成することが望まれる。

非常に複雑な高密度装置と回路の製造には１〜３ミクロ
ン程度の横方向寸法を有する導電路が必要となる。等方
的エツデングが用いられる場合は、支柱１４ｂの幅１４
ｅはエッチ速度の不可避の変動のため基板１１に沿って
かなり変化する。これは装置の収率、性能、および信頼
性に悪影譬を与える１１１選択的エツチング剤が９層１
４の要部が層１３の下層部１３１Ｌを冒さないようにエ
ツチングされ得る。このエツチング剤は上記要部１４Ｉ
Ｌが、エツチング速度が場所によって不均一であっても
、基板１１　を横切って完全にエツチングされることを
許容し、更に従来の方法の持つ問題点を回避するもので
ある。

領域１４ａは異方的で１反応性イオンエツチング（ＲＩ
Ｅ）法により選択的にエツチングされると都合が良い。

このＲＩＥに適した装置はカリフォルニア州すンタクラ
ラ、アプライドマテリアル社（Ａｐｐ４ｅｄＭａｔｅｒ
ｉａｔｓ　、　Ｉｎｃ　）によるＡＭＥ　８１３Ｕ　Ｒ
Ｉｇエツデャがあげられる。層１４が、上記の比率で＋
　ｋＬ　：　Ｃｕ　：ｓｉからなり１層１３が’ｒｉ：
ｗからなる時、　Ｃ０７分の流量で測定してＣｔ宜１０
部、　ＢＣＬｇ６０部、０２５部。

およびＣＨＦ１１０部からなるエツチング混合ガスは層
１４のｋＬ　：　Ｃｕ　：　Ｓｉ材料に対して適切なエ
ツチング速度を与え１層１３のＴｉ：Ｗ材料に対して低
いエツチング速度を有する。Ｔ１：Ｗに比べてＡｔ：Ｃ
ｕ　：　８１をエツチングする速度比が１０７１か、そ
れ以上のものが得られる。この場合、少なくとも５／１
のエツチング速度比が望ましい。このエツチングは、開
放領域１５Ｌ下の層１３の要部１３ｍが完全に露出され
るまで続けられる。

次に露出部分１３ｍがエツチングされる。このエツチン
グステップも異方的２選択的に実施されることが好まし
く、即ち、保護部分１３ｂがアンダカットされず、要部
１３ｍの下の層１２の要部１２龜を冒すことな〈実施さ
れる。しかしながら９層１３は層１４より薄いので、上
記エツチング異方性は、７ンダカツトの回避において、
導電路の横方向寸法に比べて、それ程重要ではない。第
２Ｄ図は、選択的および異方的エツチングを用いた場合
の結果であり、このエツチングは、マスク１５ｂおよび
領域１４ｂと同じ寸法を層１３の要部１３ａが持つよう
に、更に開放領域１５１Ｌ下の層１２の領域１２ＩＬが
完全に露出されるように行われるものである。

要部１３ｍは領域１４ｍの場合と同じ装置で、但しＣ０
７分の流量が０□５部およびＣＦ、　４０部からなる混
合ガスを用いてエツチングされると都合が良い。

上記ＲＩＥ装置は異方的エツチングを与え、この混合ガ
スは、下方のＡｔ：Ｃｕ：Ｓｔ材料層１２或いは領域１
４ｂの側部の露出Ａｔ：Ｃｕ：Ｓｉ材料層１４に比べて
Ｔｉ：Ｗ材料層１３のエツチングに対してエツチング速
度比２０／１を与える。エツチング速度比は少なくとも
５／１が望ましい。露出部分１３＆のエツチングは、露
出部分１３＆が完全に除去式れるまで続けられる。層１
３の露出部分１３ｍが全体的に除去されるようにエツチ
ング作業を延ばしても有害ではない。何故なら、エツチ
ングプロセスは自己律速的であり、即ち、エツチングプ
ロセスの選択的な性質のために、エツチングが層１２に
達すると自動的にそれが停止され、またエツチングが異
方的なので要部１３ｂがアンダヵットになることは殆ん
どないからである。基板１１０種々の部分で要部１３ａ
の種々の部位が除去されることは、Ｗ１１２の下の領域
１２１が基板１１上でのその位置とは無関係に一様にエ
ツチングされ得る（次のステップで）ために重要である
。ここで用いたエツチング法は選択的に作用するので、
基板１１を横切ってのエツチング速度の局部的な変化に
対してエツチングプロセスは鈍感になる。従って、従来
の方法の問題点が回避される。次に、マスク部分１５ｂ
が公知の方法で具合良く除去される。

下部第１導体層１２がパターン化され、望ましい特定の
相互接続構成が与えられなければならない。このパター
ン化は従来の技術的に公知の方法で行われる。層１２の
パターン化は層１３のデポジション前に、或いは層１６
の塗布前の任意時点で（第２Ｆ図）実施される。層１２
のパターン化はマスク１５ｂの除去後に（第２Ｅ図）行
われると都合が良い。例えば、フォトレジストのマスク
層１８は、Ｍ１２の要部上部の開口１８ａおよび保護マ
スク１８ｂを必要に致る所で与えるようにパターン化さ
れる。次に要部１２ｂが除去され、層１２の分離された
部分１２ａを規定する。図２Ｅ−Ｈの導体部分１２＆は
図ＩＡ−Ｃの導体１２１〜１２２に対応している。ＲＩ
Ｅは層１２の要部１２ｂの除去に適したエツチング法で
おる。次にマスク１８ｂが除去される。

次に、誘電体平面化ｊ−１６が基板１１およびｊ−１２
の露出部分にわたって塗布される。ｊ＠１６は、導電性
支柱２１の高さ２０に少なくとも等しい導体層１２以上
の厚み１９＆を持たなければならない。支柱２１は層１
４と１６の要部１４ｂと１３ｂからなり９層１３と１４
の厚みの和にほぼ等しい高さ２０を有する。

これは、上記要部１４ｂの上面１４ｄが乱されることの
ないように領域１４ｂと１３ｂがエツチング中保護され
たためである。

層１６は、平面化特性を示す材料、即ち、支柱２１上の
第２の厚み１９ｂより大きい層１２の領域１２ａ上の第
１の厚み１９ｍを収る材料で、少なくとも部分的には、
形成されなければならない。平面化１−は１次の層（例
えば、第２Ｈ図の上部金属層１７）が収量や信頼性、或
いは性能を劣化させる鋭い段部や割れ目を持たないよう
に電気装置或いは回路の表面のでこぼこや段を滑らかに
するように作用する。層１６も１層１６の要部１６ｂが
多重導体層（例えば第２Ｈ図のｆ＠１２と１７）を分離
する絶縁誘電体として動作するので、電気的絶縁体材料
から。

少なくとも部分的に、形成されなければならない。

ポリイミドは公知の誘電性平面化材である。日立（Ｈｌ
ｔａｃｈｉ　、　Ｌｔｄ、　）　（日本、東京）製ＰＩ
Ｑ−１３形ポリイミド材が適していることが見出されて
いる。

プラウエア州つイルミングトンのイー・アイ・シュボン
社（ｆ２．１．　Ｄｕｐｏｎｔ　Ｃｏ、　＋　Ｉｎｃ、
　）　ｉｎなどの他のポリイミドも適切なものと考えら
れる。上記ポリイミドがスピナーにより塗布され、製造
者の指示により硬化される。平面化層としＣは、スピン
・オン（５ｐｉｎ　−ｏｎ　）ガラスや三価燐ドープガ
ラスなどの他の材料も有用と考えられる。このようなガ
ラス材は技術的に公知である。

次に、第２Ｇ図に示したように、平面化層１６がエツチ
ングされ、支柱２１の上部１４ｄが露出するまで要部１
６＆を除去する。この層１６のエッチぐル ー９ζ１ ングは適度に一様なことが重要であり、即ち上の領域１
２１Ｌまたは１２ｂとほぼ同じ厚み１９ｅの材料が上の
支柱２１から除去されるべきである。完全に一様ではな
くＣもよいが、支柱２１　の上部１４ｄが露出され、且
つ層１２の上の層１６の要部１６ｂの残る厚み１９ｄが
導体１２と１７を分離するのに十分である必要がある。

１方９層１６は２つの連続する層１６０−ｄ（第３Ａ−
０図参照）から形成される。例えば９層１６はフォトレ
ジスト層１６ｄで被覆された絶縁性酸化物層１６Ｃから
形成される。フォトレジストは他の公知の平面化材料で
ある。酸化物層１６Ｃ″４ｆ第６Ａ〜Ｃ図の網目陰影部
分で示す。酸化物層１６ｅは平面化特性を持つ必要はな
く、適切に基板１１２層１２、および支柱２１を被覆で
きる。酸化物層１６ｅは、支柱高さ２０に少なくとも等
しい厚み１６ｈと重畳レジスト層１６ｄのエツチング速
度と同じ程度のエツチング速度を有することが望ましい
。レジストと酸化物がほぼ同じ速度でエツチングされる
時はレジスト層１６ｄの平面化形状は下の酸化物層に） 一 １６Ｃに移される。ＲＩＥはレジストと酸化物を同時に
エツチングする公知手段である。層１６の厚み１９ｅを
有する部分１６ｅが除去され（第６Ｂ図）。

金属１−１２と１７（第３Ｃ図）の間で絶縁誘電体とし
て用いられる厚み１９！の平面化酸化物部分１６ｆを残
す。第３Ａ−Ｃ図に示した」二重シーケンスは。

ポリイミドを用いた場合とは異なり硬化ステップを必要
とせず、また絶縁酸化物１６ｆが、ポリイミド領域１６
ｂに比べて、誘電的性質および化学的安定性が優れてい
るという利点を有している。酸化物以外の他の誘電材料
も使用可能である。

支柱２１の上面１４ｄを露出させる層１６のエツチング
に続いて、上部導電層１７が層１６の残る部分１６ｂ或
いは１６ｆの上面１６ｇに、支柱２１の上部１４ｄと接
触して（第２Ｈ図および６０図）デポジットされる。層
１７は選択的にパターン化されて上部相互接続パターン
（第１Ａ−Ｃ図）を形成する。

導電路或いは支柱２１は下部金属層１２と上部金属層１
７を相互接続し、導電路と支柱２１の位置がマスク１５
ｂの位置により決定され、各金属層が個別にパターン化
されて各配線レベル毎に所望の相互接続径路を与え、支
柱或いは導電路２１の横方向寸法１４ｅが中間層誘電体
１６ｂまたは１６ｆの厚み１９ｄまたは１９ｆと同程度
にすることが可能であり。

更に上記製造工程が下部導体ｌ１１１２の有害なエツチ
ングを回避し且つ導電路および支柱２１の横方向寸法１
４ｃの誘起された変動を処理することは明らかである。

本発明は特定の装置構造により図示説明されたが、当業
者には明らかなように、ここで示した原理は他の装置１
回路、および構造にも適用される。

更に１本発明はシリコン半導体装置或いは集積回路に対
して説明されたが、他の半導体を用いても良く、また例
えばサファイヤ或いはガーネットなどの他の平面基板を
用いＣもよい。更に、ここに記載した方法は、平面技法
により製造され且つ。

限定はされないが、　ＳＯＳ装置や回路、バブル装置や
回路、およびヨセフソン装置や回路などの多重導体層を
必要とする他の形の電子装置に対しＣも有用である。従
って、添付した特許請求の範囲における全てのかかる変
形が包含される。

【図面の簡単な説明】 第１Ａ図は多重導体層を用いた電子装置の要部の大要を
示す概略上面図であり。 第１Ｂ図は第１Ａ図の装置の、第１ラインに沿った。概
略断面であり。 第１Ｃ図は第１Ａ図の装置の、第２ラインに沿った。概
略断面図であり。 第２Ａ−Ｈ図は、種々の製造段階における。第１Ｂ図の
中央部分の、若干拡大され且つより細部を与える簡略断
面図であり、更に。 第３Ａ−Ｃ図は、第２Ｆ〜Ｈ図に類似の、但し他の実施
例による断面図である。 １１・・・基板 １２　、１７　、１２１　、１２２　、１７１　、１７
２・・・導体１３・・・導電性エッチ停止層 １２．１４．１７・・・導体層 １４ｍ・・・露出領域 １３ｂ　、　１４ｂ・・・保護部分 １５・・・マスク層 １５ａ・・・開放領域 １５ｂ・・・マスク領域 １６　、１６　ｂ・・・誘電体層 １６ｃ・・・酸化物層 １６ｄ・・・フォトレジスト層 １８ｂ・・・保論マスク ２１・・・導電路または支柱

Claims (3)

【特許請求の範囲】
1. （１）電子回路上の多重導体層を相互接続するプロセス
   であつて、 主表面を有した基板を設けるステップと、 前記主表面に第１導体層を形成するステップと、該第１
   導体層に導電性エッチ停止層を形成するステップと、 該エッチ停止層に対して選択的に除去自在の材料からな
   る第２導体層を前記エッチ停止層上に形成するステップ
   と、 前記第２導体層の露出第１部分の上に開放領域を有し、
   且つ前記第２導体層の被覆第２部分の上にマスク層を有
   した前記第２導体層に第１マスク層を設けるステップと
   、 前記第２導体層の前記第２部分を残して前記第２導体層
   の前記第１部分を選択的に除去し、前記開放領域下の前
   記エッチ停止層の第１部分を露出するステップと、 前記エッチ停止層の前記第１部分を除去して前記開放領
   域下の前記第１導体層の第１部分を露出するステップと
   、 前記マスク領域を除去するステップと、 前記主表面、前記第１導体層、および前記第２導体層の
   露出部分を誘電体平面化層で被覆し、該誘電体平面化層
   は前記第１導体層の前記第１部分の上に第１の厚みを有
   し且つ前記第２導体層の前記第２部分の上に第２の厚み
   を有し、前記第１厚みは前記第２厚み以上であるステッ
   プと、 前記第１導体層の前記第１部分を被覆する前記誘電体平
   面化層の第２部分を残して、前記誘電体平面化層から少
   なくとも前記第２厚みを有する第１部分を、前記第２導
   体層の前記第２部分を露出するように、除去するステッ
   プと、更に、 前記第２導体層の前記第２部分と前記誘電体平面化層の
   前記第２部分と接触する第３導体層を形成するステップ
   とからなる多重導体層相互接続プロセス。
2. （２）前記第１被覆ステップはほぼ一様な厚みの絶縁酸
   化物層を塗布し、次に該酸化物層を前記第１および第２
   厚みを有した平面化層ではみ出し被覆するステップから
   なる前記特許請求の範囲第１項に記載の多重導体層相互
   接続プロセス。
3. （３）前記エッチ停止層の前記第１部分を除去する前記
   ステップの後、前記第１導体層にパターンを規定し、該
   第１導体層をパターン化し、前記第２マスク層を除去す
   る他のステップから更になる前記特許請求の範囲第１項
   に記載の多重導体層相互接続プロセス。