JPS5852324B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5852324B2
JPS5852324B2 JP13103779A JP13103779A JPS5852324B2 JP S5852324 B2 JPS5852324 B2 JP S5852324B2 JP 13103779 A JP13103779 A JP 13103779A JP 13103779 A JP13103779 A JP 13103779A JP S5852324 B2 JPS5852324 B2 JP S5852324B2
Authority
JP
Japan
Prior art keywords
plasma
gas
film
aluminum
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13103779A
Other languages
English (en)
Other versions
JPS5655050A (en
Inventor
忠一 高田
守孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13103779A priority Critical patent/JPS5852324B2/ja
Publication of JPS5655050A publication Critical patent/JPS5655050A/ja
Publication of JPS5852324B2 publication Critical patent/JPS5852324B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明はアルミニウムー銅合金被膜の電極配線形成法の
改善に関する。
近年、プラズマ・エツチングなどのドライエツチング法
が公害防止のための排水処理が不要で、微細加工(こ適
しているために供用されており、その内でも化学反応を
伴なう反応性スパッタエツチングは物理的化学的作用の
相乗によってエツチングされて、サイドエツチングが小
ないため(こ重用されている。
アルミニウム銅合金被膜は半導体装置の電極配線材料と
して用いられ、集積回路の高集積化が進行するにつれて
、電極配線も複雑で微細なパターンニングを必要とし、
そのため上記の反応性スパッタ・エツチングが行われる
ようになってきた。
しかし、この様なアルミニウムー銅合金被膜のエッチャ
ントとしてはBCL3 、 CaI2 、 P c I
3などのガスが使用され、該エッチャントはエツチング
後にレジストの表面やエツチングされた基板面の残滓に
CL又はその化合物として含有されるため、プラズマ・
エツチング装置より大気中(こ取り出した際Oこ、この
CL又はその化合物が大気中の水分を吸収してHCLと
なる。
そうして既にパターニングしたアルミニウムー銅(AA
Cu)合金を腐蝕して虫喰吠となる問題がある。
特にA L−Cu合金では、銅がアルミニウムと比べて
CLガスでエツチングされ(こくいので、その残滓が多
くて多量のCLをトラップし、これを大気中に取り出す
と急速に腐蝕が進む。
該ALCu合金は耐エレクトロマイグレイソヨン性があ
るため、電極配線材料としては好適であるが、上記の腐
蝕が大きな欠点となっている。
本発明はこの様なプラズマエツチング後の腐蝕を防止せ
しめることを目的とし、アルミニウム銅合金被膜が形成
された半導体基板をプラズマ・エツチング装置中にセッ
トして、塩素を含むガスプラズマ中で上記被膜のパター
ンニングを行ない、続いて同装置中で弗素を含むガスプ
ラズマを発生サセて、上記パターンニングされた被膜に
浴し、その後半導体基板をプラズマ・エツチング装置よ
り取出し酸で洗浄することを特徴とするもので、以下こ
れを詳細に説明する。
本発明はアルミニウムー銅合金被膜に所望のレジストマ
スクを形成せしめた後、図に示す様な平行板電極型プラ
ズマ・エツチング装置内で塩素を含むガスプラズマでパ
ターンニングし、引続いて弗素を含むガスGこさらすこ
とが要点である。
図において、反応容器1内を排気口2より真空吸引しな
がら、ガス流入口3よりガスを流入させ、反応容器内を
ITorr又はそれ以下に保ちつへ、対向する電極4,
5間に高周波電力を印加してプラズマ放電を起こさせる
もので、下部電極5上をこ被処理基板6が載置されてい
る。
次に処理工程を説明すると、被処理基板は酸化絶縁膜上
(こ、ALCu含Cu銅含有4係)が1μmの膜厚で被
着してあり、その上面にAZ1350Jのポジ型フォト
レジストを紫外線露光によりパターンニングしであるも
のを用いた。
該被処理基板を上記のプラズマ・エツチング装置にセッ
トし、Bc■3ガスを流入させて、0.15Torrの
真空度として、周波数13.56 MHz1電力300
Wの高周波を印加して塩素を含むガス・プラズマを発生
させて、約10分間エツチングした。
続いて同装置内でCF。ガスを流入させて真空度0−5
Torrとして、同様の条件をもつ高周波を印加して、
1分間弗素を含むガス°プラズマを被処理基板に浴せた
これを大気中に取り出し濃硝酸液で洗浄して銅の残滓を
除去したところ、所望のA L −Cu合金が得られた
一方、弗素を含むガス・プラズマにさらに塩素を含むガ
ス・プラズマでエツチング後、被処理基板を大気中にと
り出し、前記と同[<こ濃硝酸液で洗浄して銅の残滓を
除去したところ、3μmの幅をもつ、kl−Cu合金配
線パターンも腐蝕して断線を生じた。
すなわち、通常プラズマ・エツチング工程後は銅等の残
滓を除去するために濃硝酸等の酸で洗浄するが、通常半
導体基板を装置から大気中に取出して酸処理を行なうま
でに、約30秒乃至2分間程度の時間を要し、この間大
気中にさらされることで従来は腐蝕が進んでいた。
しかしながら本発明の実施例によれば、その腐蝕がほと
んど進行しなかった。
この様に弗素を含むガス・プラズマを浴せると大気中で
腐蝕が進行しない理由は未だ判然としていないが、弗素
ラジカルが反応して塩素を置換し、例えば塩化銅を銅に
還えして塩酸の生成を防止する働きをしているとも考え
られる。
要するに、大気中での腐蝕の進行を遅延させて、酸処理
を行なうに充分な余裕がある。
又、水素プラズマも弗素プラズマと同様の効果を与える
が、この場合は弗素プラズマと比べて処理時間が長く、
弗素プラズマは僅かに1分間曝すのみでよいから、弗素
プラズマの方が生産性に適していると言える。
以上、説明した様に本発明はアルミニウムー銅合金被膜
をパターンニングする場合に通常のレジストでマスクし
た後、プラズマエツチング装置内で、反応性スパッタエ
ツチングを行ない、直ちに弗素を含むプラズマを暫1時
浴びせ、次いでプラズマ・エツチング装置より取り出し
て酸処理を施すだけで、安定したパターンとなって、以
降は大気中でも腐食することがないので、AL−Cu合
金のような信頼度のある電極配線を微細に形成するに適
した方法であり、半導体装置の高集積化にも役立つもの
である。
【図面の簡単な説明】
図は本発明を適用するプラズマ・エツチング装置の一例
で、1は反応容器、2は排気口、3はガス流入口、4,
5は対向する電極、6は被処理基板である。

Claims (1)

    【特許請求の範囲】
  1. 1 アルミニウムー銅合金被膜が形成された半導体基板
    をプラズマ・エツチング装置中にセットして塩素を含む
    ガスプラズマ中で上記被膜のパターニングを行い、続い
    て同装置中で弗素を含むプラズマを発生させて、上記パ
    ターニングされた被膜に浴せる工程、その後半導体基板
    を該プラズマ・エツチング装置より取り出し酸で洗浄す
    る工程を含んでなることを特徴とする半導体装置の製造
    方法。
JP13103779A 1979-10-11 1979-10-11 半導体装置の製造方法 Expired JPS5852324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13103779A JPS5852324B2 (ja) 1979-10-11 1979-10-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13103779A JPS5852324B2 (ja) 1979-10-11 1979-10-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5655050A JPS5655050A (en) 1981-05-15
JPS5852324B2 true JPS5852324B2 (ja) 1983-11-22

Family

ID=15048540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13103779A Expired JPS5852324B2 (ja) 1979-10-11 1979-10-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5852324B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5830133A (ja) * 1981-08-18 1983-02-22 Matsushita Electric Ind Co Ltd プラズマエツチング処理方法
JPS62281331A (ja) * 1986-05-29 1987-12-07 Fujitsu Ltd エツチング方法
JP3068223B2 (ja) * 1991-02-12 2000-07-24 三菱電機株式会社 半導体装置の製造方
JP3040060B2 (ja) * 1995-01-30 2000-05-08 株式会社日立製作所 試料処理方法
JP3104840B2 (ja) * 1995-01-30 2000-10-30 株式会社日立製作所 試料の後処理方法
JP2923218B2 (ja) * 1995-01-30 1999-07-26 株式会社日立製作所 試料処理方法
JP4381913B2 (ja) 2004-07-23 2009-12-09 本田技研工業株式会社 燃料タンク装置

Also Published As

Publication number Publication date
JPS5655050A (en) 1981-05-15

Similar Documents

Publication Publication Date Title
US6006764A (en) Method of stripping photoresist from Al bonding pads that prevents corrosion
JPH0665753B2 (ja) プラズマエッチングしたアルミニウム膜のエッチング処理後の侵食を防止するプラズマパッシベ−ション技術
EP0019915B1 (en) Method for preventing the corrosion of al and al alloys
EP0794573A2 (en) Semiconductor device and method of manufacturing the same
JPS5852324B2 (ja) 半導体装置の製造方法
JP2006148122A (ja) 半導体基板上の金属構造から残留物を除去するための方法
JP3095296B2 (ja) レジスト剥離方法、これを用いた薄膜回路素子の製造方法、および、レジスト剥離液
JP7219521B2 (ja) プラチナパターニングのための犠牲層
EP0058214B1 (en) Method for increasing the resistance of a solid material surface against etching
JPH0513534B2 (ja)
JP2983356B2 (ja) 半導体素子の製造方法
JP3348804B2 (ja) エッチング後処理方法
US5755891A (en) Method for post-etching of metal patterns
JPH08111420A (ja) 半導体装置の製造方法及び製造装置
JPH0793293B2 (ja) 後処理方法
JPH07249607A (ja) 半導体装置の製造方法
JP2001210648A (ja) 電子デバイスの製造方法
JPS594027A (ja) 半導体装置の製造方法
JPH02162730A (ja) 半導体装置の製造方法
JPH08264508A (ja) エッチング方法
JPH06232093A (ja) 半導体装置の製造方法
JPS61251221A (ja) 導体パタ−ンの製造方法
JPH03180040A (ja) 半導体装置の製造方法
KR20040025163A (ko) 금속 식각 공정 시 금속 부식 방지 방법
JPH0567596A (ja) ドライエツチング後処理方法