JP2001210648A - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法Info
- Publication number
- JP2001210648A JP2001210648A JP2000019552A JP2000019552A JP2001210648A JP 2001210648 A JP2001210648 A JP 2001210648A JP 2000019552 A JP2000019552 A JP 2000019552A JP 2000019552 A JP2000019552 A JP 2000019552A JP 2001210648 A JP2001210648 A JP 2001210648A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- forming
- hard mask
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
どの下地層を、ハードマスクを用いてパターニングする
際の堆積物によるパターン欠陥を抑制する。 【解決手段】 窒化チタン膜12,アルミニウム膜13
及び窒化チタン膜14によって構成されるメタル積層膜
20のような最上部が窒化チタン膜によって構成される
下地層と、シリコン酸化膜15などの絶縁膜とを形成
し、その上レジストパターン17を形成する。絶縁膜を
パターニングしてハードマスク17を形成する際にチタ
ンとフッ素との反応生成物からなる堆積物18が生じる
が、フッ素を含まない無機酸などを含む洗浄液を用いて
洗浄することにより、堆積物19を除去するとともに、
洗浄の際に新たな堆積物が発生するのを抑制する。その
後、ハードマスク17を用いてメタル積層膜20をエッ
チングすると、パターン欠陥の少ないメタル配線パター
ン19が得られる。
Description
電子デバイスの製造方法に係り、特に、配線パターンの
精度向上に関するものである。
おいて、素子の高集積化に伴って半導体装置を構成する
各部のパターンの微細化がますます進んでいる。例え
ば、マイクロコンピューター用のLSIチップ等では特
にメタル配線層の微細化が高集積化のカギを握っている
といわれている。このメタル配線層を形成する際に用い
られるフォトリソグラフィーでは、微細化を実現させる
ためにフォトレジスト膜の薄膜化が必要となってきてい
る。しかしながら、一般に、フォトレジストマスクを用
いて配線材料であるアルミニウム膜(SiやCuが添加
されたアルミニウム合金膜を意味する)をエッチングす
る際に、アルミニウムとフォトレジストとの選択比はあ
まり大きく確保することができないために、フォトレジ
ストマスクを薄くすると、アルミニウム配線のパターニ
ング精度が悪化するおそれがある。そこで、この不具合
を回避する方法として、アルミニウム膜上に形成した絶
縁膜をエッチングマスク(ハードマスク)として用いる
ドライエッチングが行われるようになってきた。
スクを用いた従来のメタル配線層を形成するための製造
工程を示す断面図である。
(図示せず)上に形成されているシリコン酸化膜101
(例えば基板上の層間絶縁膜あるいは素子分離用絶縁
膜)の上に、反応性スパッタリング法及び通常のスパッ
タリング法により、膜厚が約50nmのTiN膜102
と、膜厚が約0.45μmのアルミニウム膜103と、
膜厚が約30nmのTiN膜104とを順次堆積させ
る。そして、このTiN膜104の上に、プラズマCV
D法により、膜厚が約200nmのシリコン酸化膜10
5を堆積する。
増幅型フォトレジストを塗布してフォトレジスト膜を形
成し、KrFエキシマレーザーによるリソグラフィー技
術を用いて、膜厚0.7μmのフォトレジストマスク1
06を形成する。
レジストマスク106をエッチングマスクとして用い、
かつ、ドライエッチャーとして例えばBCl3 を用いた
ドライエッチングによりシリコン酸化膜105をパター
ニングして、メタル用ハードマスク108を形成する。
このとき、オーバーエッチングによってTiN膜104
も部分的にエッチングされる。
ング及び洗浄を行ない、フォトレジストマスク106を
除去する。アッシングは、マイクロ波を用いたダウンス
トリーム法によって行なわれ、洗浄液にはフッ化アンモ
ン系の洗浄液が用いられる。
ル用ハードマスク108をエッチングマスクとして用い
て、メタル用ドライエッチャーにより、下地のメタル積
層膜115(TiN膜104,アルミニウム膜103及
びTiN膜102の積層膜)をエッチングし、メタル配
線パターン109を形成する。
ム膜103及びTiN膜102の積層膜からメタル配線
パターン109を構成することにより、アルミニウム膜
103の耐エレクトロマイグレーション特性、耐ストレ
スマイグレーション特性が向上し、信頼性の高い配線構
造を有する電子デバイスが形成される。
来の製造工程において、以下のような不具合がある。
配線パターンの形成工程において、メタル用ハードマス
ク108を形成するためのエッチングが行なわれた後
に、TiN膜104の上に異物として堆積物107が局
所的に成長することがわかった。これらの反応生成物は
比較的不安定な状態で存在するが、堆積物107を残し
た状態で下地層であるメタル積層膜115のエッチング
を行なうと、図12(d)に示すごとく、堆積物107
がマイクロマスクとなるので、メタル積層膜115をパ
ターニングして得られるメタル配線パターン109中に
は、エッチング残部110(パターン欠陥)が含まれる
ことになる。また、この堆積物107が存在している状
態でウエハーを大気中に露出させると、その後、アッシ
ングや洗浄を行なっても、堆積物107を除去すること
は困難であることがわかった。
て、TiN膜104の上の堆積物107を洗浄により除
去した直後に新たな堆積物を生じることがわかった。こ
の堆積物は、洗浄液であるフッ化アンモンのフッ素とT
iN膜104との反応によるTiFx 系の化合物である
と考えられる。
線パターンを形成する際に、上述のような堆積物を有効
に除去し、あるいは堆積物の成長を抑制する手段を講ず
ることにより、パターン欠陥のないメタル配線パターン
を有する電子デバイスの製造方法を提供することにあ
る。
イスの製造方法は、基板上に最上部が窒化チタン膜によ
って構成される下地層を形成する工程(a)と、上記下
地層の上に絶縁膜を形成する工程(b)と、上記絶縁膜
上にレジストパターンを形成する工程(c)と、上記レ
ジストパターンをマスクとするエッチングにより、上記
絶縁膜をパターニングしてハードマスクを形成する工程
(d)と、上記工程(d)の後に、上記下地層及びハー
ドマスクの露出部分を、フッ素を含まない無機酸,有機
酸及び有機アルカリのうち少なくともいずれか1種類を
含む洗浄液を用いて洗浄する工程(e)と、上記工程
(e)の後に、上記ハードマスクを用いて上記下地層を
エッチングする工程(f)とを含んでいる。
膜をエッチングする際に堆積物が生じても、その後にフ
ッ酸を含まない洗浄液を用いて洗浄することにより、堆
積物が効果的に除去されるとともに、フッ素とチタンと
の反応生成物が生じることがないので、新たな堆積物の
発生が抑制される。したがって、窒化チタン膜などから
形成される下地層パターンのパターン欠陥が少ない電子
デバイスを製造することができる。
窒化チタン膜の下方にアルミニウム膜と窒化チタン膜と
が上方から順に設けられた下地層を形成することによ
り、窒化チタン膜で挟まれた耐マイグレーション特性の
高い配線構造を有する電子デバイスを製造することがで
きる。
ャントとしてフッ素を含むガスを用いることにより、エ
ッチングレート及びエッチング選択比の高い条件でハー
ドマスクを形成することができる。
酸を用いて洗浄することにより、新たな堆積物を生ぜし
めることなく、工程(d)で生じた堆積物を効果的に除
去することができる。
は、基板上に最上部が窒化チタン膜によって構成される
下地層を形成する工程(a)と、上記下地層の上に絶縁
膜を形成する工程(b)と、上記絶縁膜上にレジストパ
ターンを形成する工程(c)と、上記レジストパターン
をマスクとするエッチングにより、上記絶縁膜をパター
ニングしてハードマスクを形成する工程(d)と、上記
工程(d)の後に、上記下地層及びハードマスクの露出
部分を洗浄する工程(e)と、上記工程(e)の後に、
基板全体を加熱処理する工程(f)と、上記工程(f)
の後に、上記ハードマスクを用いて上記下地層をエッチ
ングする工程(g)とを含んでいる。
膜をエッチングする際に堆積物が生じ、その後工程
(e)で例えばフッ酸を含む洗浄液を用いて洗浄するこ
とによりさらに堆積物が生じたとしても、その後に加熱
処理をすることにより、堆積物が効果的に除去される。
したがって、窒化チタン膜などから形成される下地層パ
ターンのパターン欠陥が少ない電子デバイスを製造する
ことができる。
は、基板上に最上部が窒化チタン膜によって構成され、
かつその下方がアルミニウム膜によって構成される下地
層を形成する工程(a)と、上記下地層の上に絶縁膜を
形成する工程(b)と、上記絶縁膜上にレジストパター
ンを形成する工程(c)と、上記レジストパターンをマ
スクとするエッチングにより、上記絶縁膜及び窒化チタ
ン膜をパターニングしてハードマスクを形成する工程
(d)と、上記工程(d)の後に、上記下地層及びハー
ドマスクの露出部分を洗浄する工程(e)と、上記工程
(e)の後に、上記ハードマスクを用いて上記アルミニ
ウム膜をエッチングする工程(f)とを含んでいる。
化チタン膜をパターニングすることで、チタンとフッ素
との反応生成物が生じても窒化チタン膜のうちフォトレ
ジスト膜で覆われていない部分がすべて除去されるに伴
って、反応生成物も除去されて堆積物が残らない。した
がって、下地層から形成される下地層パターンのパター
ン欠陥が少ない電子デバイスを製造することができる。
は、基板上に最上部が窒化チタン膜によって構成され、
かつその下方がアルミニウム膜によって構成される下地
層を形成する工程(a)と、上記下地層の上に絶縁膜を
形成する工程(b)と、上記絶縁膜上にレジストパター
ンを形成する工程(c)と、上記レジストパターンをマ
スクとするエッチングにより、上記絶縁膜をパターニン
グしてハードマスクを形成する工程(d)と、上記工程
(d)の後に、上記下地層及びハードマスクの露出部分
を洗浄する工程(e)と、上記工程(e)の後に、上記
ハードマスクを用いて上記下地層の窒化チタン膜を上記
工程(d)におけるよりも圧力が高い反応ガスを用いた
ドライエッチングによりエッチングする工程(f)とを
含んでいる。
チタンとフッ素との反応生成物が生じても、工程(f)
において、反応ガス圧力が高くなることで、窒化チタン
膜を下地層のアルミニウム膜に対して高いエッチング選
択比となる条件でエッチングが行なわれ、堆積物が効果
的に除去される。したがって、窒化チタン上に生成した
反応生成物によるアルミニウム膜のパターン欠陥発生を
未然に防止し、パターン欠陥が少ない電子デバイスを製
造することができる。
は、基板上に最上部が窒化タンタル膜,タンタル膜及び
タングステン膜のうち少なくともいずれか1つによって
構成される下地層を形成する工程(a)と、上記下地層
の上に絶縁膜を形成する工程(b)と、上記絶縁膜上に
レジストパターンを形成する工程(c)と、上記レジス
トパターンをマスクとするエッチングにより、上記絶縁
膜をパターニングしてハードマスクを形成する工程
(d)と、上記工程(d)の後に、上記下地層及びハー
ドマスクの露出部分を洗浄する工程(e)と、上記工程
(e)の後に、上記ハードマスクを用いて上記下地層を
エッチングする工程(f)とを含んでいる。
ンタル膜,タンタル膜,タングステン膜窒化等によって
構成されているので、チタン膜を最上部に有する場合の
ごとく、工程(d),(e)でチタンとフッ素の反応生
成物のような反応生成物による堆積物が生じることがな
い。したがって、下地層から形成される下地層パターン
のパターン欠陥が少ない電子デバイスを製造することが
できる。
は、基板上に最上部がアルミニウム膜アルミニウム膜,
TaN膜,Ta膜及びW膜のうちによって構成され、か
つその下方に窒化チタン膜が設けられた下地層を形成す
る工程(a)と、上記下地層の上に絶縁膜を形成する工
程(b)と、上記絶縁膜上にレジストパターンを形成す
る工程(c)と、上記レジストパターンをマスクとする
エッチングにより、上記絶縁膜をパターニングしてハー
ドマスクを形成する工程(d)と、上記工程(d)の後
に、上記下地層及びハードマスクの露出部分を洗浄する
工程(e)と、上記工程(e)の後に、上記ハードマス
クを用いて上記下地層のアルミニウム膜及び窒化チタン
膜をエッチングする工程(f)とを含んでいる。
化チタン膜が露出されていないので、チタンとフッ素の
反応生成物による堆積物が生じることがない。したがっ
て、下地層から形成される下地層パターンのパターン欠
陥が少ない電子デバイスを製造することができる。
の製造方法の各実施形態について、図面を参照しながら
説明する。
態に係る電子デバイス(半導体装置)の製造方法につい
て、図1(a)〜(e)及び図2を参照しながら説明す
る。図1(a)〜(e)は、本実施形態におけるTiN
膜の形成工程からメタル膜のパターニング工程までの各
工程を示す断面図である。
シリコン酸化膜11(例えば基板上の層間絶縁膜あるい
は素子分離用絶縁膜)の上に、反応性スパッタリング法
及び通常のスパッタリング法により膜厚が約50nmの
TiN膜12と、膜厚が約0.45μmのアルミニウム
膜13(SiやCuが添加されたアルミニウム合金膜を
意味する)と、膜厚が約30nmのTiN膜14とを順
次堆積させる。そして、このTiN膜14の上に、プラ
ズマCVD法により膜厚が約200nmのシリコン酸化
膜15を堆積する。
幅型フォトレジストを塗布してフォトレジスト膜を形成
し、KrFエキシマレーザーによるリソグラフィー技術
を用いて、約0.7μmの膜厚を有するフォトレジスト
マスク16を形成する。
ジストマスク16をエッチングマスクとして用いたドラ
イエッチングにより、シリコン酸化膜15をパターニン
グして、TiN用ハードマスク17を形成する。その際
には、一般的な平行平板型の反応性イオンエッチング装
置を用い、例えば、反応ガスとしてCHF3 とO2 と
を、流量CHF3 /O2 ≒0.1/0.01(sl
m),ガス圧力が約100Paの条件で流し、上下の両
電極間に高周波電力約400Wを印加してエッチングを
行う。このとき、オーバーエッチングによってTiN膜
14も部分的にエッチングされる。
異物として堆積物18が局所的に成長する。この堆積物
18は、TiN膜14中のTiとエッチングガス中のF
とが反応して、局所的にチタンのフッ化物が生成され、
これが成長して形成されたものと思われる。TiとFと
が反応すると、気体のTiF3 と固体のTiF3 とが生
成されることが一般的に知られていることから、この堆
積物18は、固体であるTiF3 などであると考えられ
る。
グを行ない、フォトレジストマスク16を除去する。ア
ッシングは、マイクロ波を用いたダウンストリーム法に
よって行なう。
を用いて25℃で5分間ウエハーを洗浄し、その後純水
でリンスする。その結果、TiN膜14の上に存在して
いた堆積物18はほぼ除去されている。また、新たな堆
積物18の発生は認められていない。
用ハードマスク17をエッチングマスクとして用いたド
ライエッチングにより、下地のメタル積層膜20(Ti
N膜14,アルミニウム膜13及びTiN膜12の積層
膜)をパターニングして、メタル配線パターン19を形
成する。その際、一般的な平行平板型の反応性イオンエ
ッチング装置を用い、例えば、反応ガスとしてBCl3
とCl2 とを、流量BCl3 /Cl2 ≒0.03/0.
04(slm),ガス圧力が約10Paの条件で流し、
上下の電極間に高周波電力約250Wを印加してエッチ
ングを行う。
膜13及びTiN膜12の積層膜からメタル配線パター
ン19を構成することにより、アルミニウム膜13の耐
エレクトロマイグレーション特性、耐ストレスマイグレ
ーション特性が向上し、信頼性の高い配線構造を有する
電子デバイスが形成される。
後の発煙硝酸での洗浄時間とメタル積層膜20をエッチ
ングして形成されるメタル配線パターン19のパターン
欠陥数との関係を示す図である。図2において、横軸は
洗浄時間(秒)を表し、縦軸は8インチウエハ当たりの
パターン欠陥数(個)を表している。図2に示すよう
に、フッ化アンモン系の洗浄液を用いた場合に比べ、発
煙硝酸を用いた洗浄を行なった場合には、パターン欠陥
数が減少している。このことから、フッ素を含まない洗
浄液である発煙硝酸による洗浄によって堆積物18が効
果的に除去され、かつ、新たな堆積物の発生が抑制され
ていることがわかる。
の水溶液を用いた洗浄液では、TiN膜の上の異物であ
る堆積物を除去することができたとしても、フッ化アン
モン系の洗浄液の残留フッ素によってTiN膜とフッ素
が反応し新たな堆積物がTiN膜上に残るおそれがあっ
た。
ン酸化膜15をエッチングした後に、TiN膜14上に
成長した堆積物18をフッ素を含まない洗浄液である発
煙硝酸よる洗浄をすることにより、メタル積層膜20を
エッチングして形成されるメタル配線パターン19のパ
ターン欠陥の発生を抑制することができる。
ど、より効果的にパターン欠陥数を低減することができ
る。具体的に、発煙硝酸による洗浄時間は、50秒以上
であればフッ化アンモン系の洗浄液による洗浄(180
秒)よりもパターン欠陥数を低減することができるが、
より効果的にパターン欠陥数を低減するためには、発煙
硝酸による洗浄時間が90秒以上であることが好まし
い。
めのフッ素を含まない洗浄液として発煙硝酸を用いた
が、発煙硝酸以外にも、過酸化水素や、硝酸,硫酸等の
無機酸や、クエン酸,酢酸,酒石酸等の有機酸や、アン
モニア,アミン類などの有機塩基物を洗浄液として用い
ても、本実施形態とほぼ同様の効果を発揮することがで
きる。
ードマスク17をシリコン酸化膜から形成したが、シリ
コン窒化膜やシリコン酸窒化膜からTiN用ハードマス
クを形成しても本実施形態と同様の効果が得られる。
態に係る電子デバイス(半導体装置)の製造方法につい
て、図3(a)〜(d)及び図4を参照しながら説明す
る。図3(a)〜(d)は、本実施形態におけるTiN
膜の形成工程からメタル積層膜のパターニング工程まで
の各工程を示す断面図である。
シリコン酸化膜11(例えば基板上の層間絶縁膜あるい
は素子分離用絶縁膜)の上に、反応性スパッタリング法
及び通常のスパッタリング法により膜厚が約50nmの
TiN膜12と、膜厚が約0.45μmのアルミニウム
膜13(SiやCuが添加されたアルミニウム合金膜を
意味する)と、膜厚が約30nmのTiN膜14とを順
次堆積させる。そして、このTiN膜14の上に、プラ
ズマCVD法により膜厚が約200nmのシリコン酸化
膜15を堆積する。
幅型フォトレジストを塗布してフォトレジスト膜を形成
し、KrFエキシマレーザーによるリソグラフィー技術
を用いて、約0.7μmの膜厚を有するフォトレジスト
マスク16を形成する。
ジストマスク16をエッチングマスクとして用いたドラ
イエッチングにより、シリコン酸化膜15をパターニン
グして、TiN用ハードマスク17を形成する。その際
には、一般的な平行平板型の反応性イオンエッチング装
置を用い、例えば、反応ガスとしてCHF3 とO2 と
を、流量CHF3 /O2 ≒0.1/0.01(sl
m),ガス圧力が約100Paの条件で流し、上下の両
電極間に高周波電力約400Wを印加してエッチングを
行う。このとき、オーバーエッチングによってTiN膜
14も部分的にエッチングされる。
るので、このエッチング後に、上記第1の実施形態と同
様に、TiN膜14の上に異物として堆積物18が局所
的に成長する。
グ及び洗浄を行ない、フォトレジストマスク16を除去
する。アッシングは、マイクロ波を用いたダウンストリ
ーム法によって行い、洗浄液には一般的に広く用いられ
ているフッ化アンモン系の水溶液を用いた。
用いた洗浄液では、従来の製造方法と同様に、TiN膜
14の上の異物である堆積物18を除去したとしても、
さらにフッ化アンモン系の洗浄液の残留フッ素によって
TiN膜14とフッ素が反応し、新たな堆積物がTiN
膜14上に生じやすい。
ンモン系の洗浄液を用いた洗浄と純水によるリンスとを
行なった後、ウエハーを大気にさらす前に窒素雰囲気で
ウエハーを加熱処理する。
用ハードマスク17をエッチングマスクとして用いたド
ライエッチングにより、下地のメタル積層膜20(Ti
N膜14,アルミニウム膜13及びTiN膜12の積層
膜)をパターニングして、メタル配線パターン19を形
成する。その際、一般的な平行平板型の反応性イオンエ
ッチング装置を用い、例えば、反応ガスとしてBCl3
とCl2 とを、流量BCl3 /Cl2 ≒0.03/0.
04(slm),ガス圧力が約10Paの条件で流し、
上下の電極間に高周波電力約250Wを印加してエッチ
ングを行う。
膜13及びTiN膜12の積層膜からメタル配線パター
ン19を構成することにより、アルミニウム膜13の耐
エレクトロマイグレーション特性、耐ストレスマイグレ
ーション特性が向上し、信頼性の高い配線構造を有する
電子デバイスが形成される。
後のフッ化アンモン系洗浄液後の加熱処理とメタル積層
膜20をエッチングして形成されるメタル配線パターン
19の8インチウエハ当たりのパターン欠陥数との関係
を示す図である。図4に示すように、加熱処理をするこ
とによりパターン欠陥数が減少している。このことか
ら、加熱処理によってフッ化アンモン系洗浄液の残留フ
ッ素による堆積物の発生が効果的に抑制されていること
がわかる。
コン酸化膜15をエッチングした後に、TiN膜14上
に成長した堆積物18をフッ化アンモン系洗浄液で洗浄
した後加熱処理することにより、メタル積層膜20をエ
ッチングして形成されるメタル配線パターン19のパタ
ーン欠陥の発生を抑制することができる。
熱処理時間が長いほど、より効果的にパターン欠陥数を
低減することができる。具体的に、効果的にパターン欠
陥数を低減するためには、加熱温度60℃以上で、加熱
時間が1分間以上であることが好ましい。
ードマスク17をシリコン酸化膜から形成したが、シリ
コン窒化膜やシリコン酸窒化膜からTiN用ハードマス
クを形成しても本実施形態と同様の効果が得られる。
態に係る電子デバイス(半導体装置)の製造方法につい
て、図5(a)〜(d)及び図6を参照しながら説明す
る。図5(a)〜(d)は、本実施形態におけるTiN
膜の形成工程からメタル積層膜のパターニング工程まで
の各工程を示す断面図である。
シリコン酸化膜11(例えば基板上の層間絶縁膜あるい
は素子分離用絶縁膜)の上に、反応性スパッタリング法
及び通常のスパッタリング法により膜厚が約50nmの
TiN膜12と、膜厚が約0.45μmのアルミニウム
膜13(SiやCuが添加されたアルミニウム合金膜を
意味する)と、膜厚が約30nmのTiN膜14とを順
次堆積させる。そして、このTiN膜14の上に、プラ
ズマCVD法により膜厚が約200nmのシリコン酸化
膜15を堆積する。
幅型フォトレジストを塗布してフォトレジスト膜を形成
し、KrFエキシマレーザーによるリソグラフィー技術
を用いて、約0.7μmの膜厚を有するフォトレジスト
マスク16を形成する。
ジストマスク16をエッチングマスクとして用いたドラ
イエッチングにより、シリコン酸化膜15をパターニン
グして、TiN用ハードマスク17を形成する。その際
には、一般的な平行平板型の反応性イオンエッチング装
置を用い、例えば、反応ガスとしてCHF3 とO2 と
を、流量CHF3 /O2 ≒0.1/0.01(sl
m),ガス圧力が約100Paの条件で流し、上下の両
電極間に高周波電力約400Wを印加してエッチングを
行う。
ハードマスク17を形成した後、さらに、エッチングを
行なってTiN膜14もパターニングする。その結果、
TiN膜14のうちTiN用ハードマスク17で覆われ
ていない部分を除去することにより、堆積物の発生が抑
制される。
グ及び洗浄を行ない、フォトレジストマスク16を除去
する。アッシングは、マイクロ波を用いたダウンストリ
ーム法によって行い、洗浄液には一般的に広く用いられ
ているフッ化アンモン系の水溶液を用いた。
用ハードマスク17をエッチングマスクとして用いたド
ライエッチングにより、下地のメタル積層膜20(Ti
N膜14,アルミニウム膜13及びTiN膜12の積層
膜)をパターニングして、メタル配線パターン19を形
成する。その際、一般的な平行平板型の反応性イオンエ
ッチング装置を用い、例えば、反応ガスとしてBCl3
とCl2 とを、流量BCl3 /Cl2 ≒0.03/0.
04(slm),ガス圧力が約10Paの条件で流し、
上下の電極間に高周波電力約250Wを印加してエッチ
ングを行う。
膜13及びTiN膜12の積層膜からメタル配線パター
ン19を構成することにより、アルミニウム膜13の耐
エレクトロマイグレーション特性、耐ストレスマイグレ
ーション特性が向上し、信頼性の高い配線構造を有する
電子デバイスが形成される。
グする時に、TiN膜14をパターニングしたときと、
TiN膜14をパターニングしなかったときの8インチ
ウエハ当たりのパターン欠陥数を比較する図である。図
6に示すように、図5(b)に示す工程で、TiN膜1
4をパターニングせずにオーバーエッチングにより部分
的にエッチングする程度でとどめた場合には、TiN膜
14上に上述のような堆積物が生成するが、本実施形態
のごとく図5(b)に示す工程で、TiN膜14をパタ
ーニングした場合には、堆積物の発生が効果的に抑制さ
れていることがわかる。
コン酸化膜15とTiN膜14を同時にパターニングす
ることにより、メタル積層膜20をエッチングして形成
されるメタル配線パターン19のパターン欠陥の発生を
抑制することができる。
ードマスク17をシリコン酸化膜から形成したが、シリ
コン窒化膜やシリコン酸窒化膜からTiN用ハードマス
クを形成しても本実施形態と同様の効果が得られる。
態に係る電子デバイス(半導体装置)の製造方法につい
て、図7(a)〜(e)及び図8を参照しながら説明す
る。図7(a)〜(e)は、本実施形態におけるTiN
膜の形成工程からメタル積層膜のパターニング工程まで
の各工程を示す断面図である。
シリコン酸化膜11(例えば基板上の層間絶縁膜あるい
は素子分離用絶縁膜)の上に、反応性スパッタリング法
及び通常のスパッタリング法により膜厚が約50nmの
TiN膜12と、膜厚が約0.45μmのアルミニウム
膜13(SiやCuが添加されたアルミニウム合金膜を
意味する)と、膜厚が約30nmのTiN膜14とを順
次堆積させる。そして、このTiN膜14の上に、プラ
ズマCVD法により膜厚が約200nmのシリコン酸化
膜15を堆積する。
幅型フォトレジストを塗布してフォトレジスト膜を形成
し、KrFエキシマレーザーによるリソグラフィー技術
を用いて、約0.7μmの膜厚を有するフォトレジスト
マスク16を形成する。
ジストマスク16をエッチングマスクとして用いたドラ
イエッチングにより、シリコン酸化膜15をパターニン
グして、TiN用ハードマスク17を形成する。その際
には、一般的な平行平板型の反応性イオンエッチング装
置を用い、例えば、反応ガスの種類と流量とがCHF 3
/O2 ≒0.1/0.01(slm),ガス圧力が約1
00Pa,高周波出力が約400Wというエッチング条
件のもとでエッチングを行う。このとき、オーバーエッ
チングによってTiN膜14も部分的にエッチングされ
る。
異物として堆積物18が局所的に成長する。この堆積物
18は、TiN膜14中のTiとエッチングガス中のF
とが反応して、局所的にチタンのフッ化物が生成され、
これが成長して形成されたものと思われる。TiとFと
が反応すると、気体のTiF3 と固体のTiF3 とが生
成されることが一般的に知られていることから、この堆
積物18は、固体であるTiF3 などであると考えられ
る。
グ及び洗浄を行ない、フォトレジストマスク16を除去
する。アッシングは、マイクロ波を用いたダウンストリ
ーム法によって行い、洗浄液にはフッ化アンモン系の洗
浄液を用いた。ここでは、従来の製造工程と同様に、フ
ッ化アンモニウムの水溶液を用いた洗浄を行なっている
ので、フォトレジストマスク16を除去することはでき
てもTiN膜14上の堆積物18を効果的に除去するこ
とは困難であり、かつ、新たな堆積物が生じている可能
性もある。
(d)に示す工程で、TiN用ハードマスク17を用い
て、下地のアルミニウム膜13に対して十分選択比の高
い条件でTiN膜14をパターニングする。このとき、
TiN膜14の十分なオーバーエッチングを行なうこと
により、TiN膜14上の堆積物18も同時に除去する
ことができる。その際には、一般的な平行平板型の反応
性イオンエッチング装置を用いて、例えば、反応ガスと
してCHF3 とO2 とを、流量CHF3 /O2 ≒0.1
/0.01(slm),ガス圧力が約200Paの条件
で流し、上下の両電極間に高周波電力約400Wを印加
してエッチングを行う。
って、下地のアルミニウム膜13とTiN膜14とのエ
ッチング選択比を調整することができる。つまり、低ガ
ス圧になるほど物理的スパッタ成分が大きくなり両者の
選択比を高くすることが困難になるが、200Paまで
ガス圧力を高めることにより、アルミニウム膜13とT
iN膜14とのエッチング選択比を高く維持することが
でき、アルミニウム膜13をあまりエッチングすること
なく、TiN膜14のうちTiN用ハードマスク17で
覆われていない部分を除去することができる。
用ハードマスク17をエッチングマスクとして用いたド
ライエッチングにより、下地のメタル積層膜20(Ti
N膜14,アルミニウム膜13及びTiN膜12の積層
膜)をパターニングして、メタル配線パターン19を形
成する。その際、一般的な平行平板型の反応性イオンエ
ッチング装置を用い、例えば、反応ガスとしてBCl3
とCl2 とを、流量BCl3 /Cl2 ≒0.03/0.
04(slm),ガス圧力が約10Paの条件で流し、
上下の電極間に高周波電力約250Wを印加してエッチ
ングを行う。
膜13及びTiN膜12の積層膜からメタル配線パター
ン19を構成することにより、アルミニウム膜13の耐
エレクトロマイグレーション特性、耐ストレスマイグレ
ーション特性が向上し、信頼性の高い配線構造を有する
電子デバイスが形成される。
TiN膜14とアルミニウム膜13とのエッチング選択
比と、メタル配線パターン19の8インチウエハ当たり
のパターン欠陥数との関係を示す図である。図8に示す
ように、エッチング選択比が大きいほど、下地のアルミ
ニウム膜13に対し十分オーバーエッチングをかけるこ
とが可能となり、TiN膜14上の堆積物18の影響を
排除することができ、パターン欠陥を未然に防ぐことが
できる。
コン酸化膜15をパターニングしてTiN用ハードマス
ク17を形成した後に、下地アルミニウム膜13に対す
る十分なエッチング選択性を有する条件でTiN膜14
をエッチングすることにより、下地のアルミニウム膜1
3をあまりエッチングすることなくオーバーエッチング
をかけることが可能となる。したがって、TiN膜14
上の堆積物18の影響を排除でき、メタル積層膜20を
エッチングして形成されるメタル配線パターン19のパ
ターン欠陥の発生を抑制することができる。
に対するエッチング選択比が大きいほど、下地のアルミ
ニウム膜13に対し十分オーバーエッチングをかけるこ
とが可能となり、より効果的にパターン欠陥数を低減す
ることができる。具体的に、アルミニウム膜とTiN膜
との選択比としては、選択比3程度であればフッ化アン
モン系の洗浄液(180秒)よりもパターン欠陥数を低
減することができるが、より効果的にパターン欠陥数を
低減するためには、選択比が5以上であることが好まし
い。
ードマスク17をシリコン酸化膜から形成したが、シリ
コン窒化膜やシリコン酸窒化膜からTiN用ハードマス
クを形成しても本実施形態と同様の効果が得られる。
態に係る電子デバイス(半導体装置)の製造方法につい
て、図9(a)〜(d)及び図10を参照しながら説明
する。図9(a)〜(d)は、本実施形態におけるTi
N膜の形成工程からメタル積層膜のパターニング工程ま
での各工程を示す断面図である。
シリコン酸化膜11(例えば基板上の層間絶縁膜あるい
は素子分離用絶縁膜)の上に、反応性スパッタリング法
及び通常のスパッタリング法により膜厚が約50nmの
TiN膜12と、膜厚が約0.45μmのアルミニウム
膜13(SiやCuが添加されたアルミニウム合金膜を
意味する)と、膜厚が約20nmのTaN膜22とを順
次堆積させる。そして、このTaN膜22の上に、プラ
ズマCVD法により膜厚が約200nmのシリコン酸化
膜15を堆積する。
幅型フォトレジストを塗布してフォトレジスト膜を形成
し、KrFエキシマレーザーによるリソグラフィー技術
を用いて、約0.7μmの膜厚を有するフォトレジスト
マスク16を形成する。
ジストマスク16をエッチングマスクとして用いたドラ
イエッチングにより、シリコン酸化膜15をパターニン
グして、TaN用ハードマスク24を形成する。その際
には、一般的な平行平板型の反応性イオンエッチング装
置を用い、例えば、反応ガスとしてCHF3 とO2 と
を、流量CHF3 /O2 ≒0.1/0.01(sl
m),ガス圧力が約100Paの条件で流し、上下の両
電極間に高周波電力約400Wを印加してエッチングを
行う。この時、TaN用ハードマスク24を形成した
後、さらに、オーバーエッチングを行なうので、TaN
膜22のうちTaN用ハードマスク24で覆われていな
い部分も部分的にエッチングされる。
施形態でTiN膜14上に生じていような堆積物が生じ
ていない。TaN膜22の代わりにTa膜やW膜を用い
た場合にも堆積物がみられなかった。これは、TiN膜
14を用いた場合には、エッチングガス中のフッ素とT
iNとが反応し、潮解性のTiFx (x=3,or4)が
生じていたが、TaNやTa,Wとフッ素とは潮解性の
反応生成物を生ぜしめないからと考えられる。
グ及び洗浄を行ない、フォトレジストマスク16を除去
する。アッシングは、マイクロ波を用いたダウンストリ
ーム法によって行い、洗浄液には一般的に広く用いられ
ているフッ化アンモン系の水溶液を用いた。
用ハードマスク24をエッチングマスクとして用いたド
ライエッチングにより、下地のメタル積層膜23(Ta
N膜22,アルミニウム膜13及びTiN膜12の積層
膜)をパターニングして、メタル配線パターン25を形
成する。その際、一般的な平行平板型の反応性イオンエ
ッチング装置を用い、例えば、反応ガスとしてBCl3
とCl2 とを、流量BCl3 /Cl2 ≒0.03/0.
04(slm),ガス圧力が約10Paの条件で流し、
上下の電極間に高周波電力約250Wを印加してエッチ
ングを行う。
膜13及びTiN膜12の積層膜からメタル配線パター
ン25を構成することにより、アルミニウム膜13の耐
エレクトロマイグレーション特性、耐ストレスマイグレ
ーション特性が向上し、信頼性の高い配線構造を有する
電子デバイスが形成される。
ル積層膜から形成されるメタル配線パターンと、本実施
形態のTaN膜22又はTa膜,W膜を最上部に設けた
メタル積層膜から形成されるメタル配線パターンとの8
インチウエハ当たりのパターン欠陥数を比較する図であ
る。図10に示すように、従来のTiN膜を用いている
場合には、パターン欠陥数が500個程度あったのに対
し、本実施形態におけるTaN膜や、Ta膜,W膜を用
いた場合には、同じ面積当たりで30個以下まで低減さ
れている。
化膜15とTiN膜14に代えてTaN膜22を用いる
ことにより、高い耐マイグレーション特性を維持しつ
つ、メタル積層膜24をエッチングして形成されるメタ
ル配線パターン25のパターン欠陥の発生を抑制するこ
とができる。
ードマスク24をシリコン酸化膜から形成したが、シリ
コン窒化膜やシリコン酸窒化膜からTaN用ハードマス
クを形成しても本実施形態と同様の効果が得られる。
態に係る電子デバイス(半導体装置)の製造方法につい
て、図11(a)〜(d)を参照しながら説明する。図
11(a)〜(d)は、本実施形態におけるTiN膜の
形成工程からメタル積層膜のパターニング工程までの各
工程を示す断面図である。
のシリコン酸化膜11(例えば基板上の層間絶縁膜ある
いは素子分離用絶縁膜)の上に、反応性スパッタリング
法及び通常のスパッタリング法により膜厚が約50nm
のTiN膜12と、膜厚が約0.45μmのアルミニウ
ム膜13(SiやCuが添加されたアルミニウム合金膜
を意味する)と、膜厚が約30nmのTaN膜14と、
膜厚が約30nmのアルミニウム薄膜27(SiやCu
が添加されたアルミニウム合金薄膜を意味する)とを順
次堆積させる。そして、このアルミニウム薄膜27の上
に、プラズマCVD法により膜厚が約200nmのシリ
コン酸化膜15を堆積する。
幅型フォトレジストを塗布してフォトレジスト膜を形成
し、KrFエキシマレーザーによるリソグラフィー技術
を用いて、約0.7μmの膜厚を有するフォトレジスト
マスク16を形成する。
レジストマスク16をエッチングマスクとして用いたド
ライエッチングにより、シリコン酸化膜15をパターニ
ングして、TiN用ハードマスク28を形成する。その
際には、一般的な平行平板型の反応性イオンエッチング
装置を用い、例えば、反応ガスとしてCHF3 とO2と
を、流量CHF3 /O2 ≒0.1/0.01(sl
m),ガス圧力が約100Paの条件で流し、上下の両
電極間に高周波電力約400Wを印加してエッチングを
行う。この時、TiN用ハードマスク28を形成した
後、さらに、オーバーエッチングを行なうので、アルミ
ニウム薄膜27のうちTiN用ハードマスク28で覆わ
れていない部分は相当の厚み分だけエッチングされる。
施形態でTiN膜14上に生じていような堆積物が生じ
ていない。これは、TiN膜14の上がアルミニウム薄
膜27で覆われているので、TiN膜14を用いた場合
のとごく、エッチングガス中のフッ素とTiNとの反応
による潮解性のTiFx (x=3,or4)が生じないか
らと考えられる。
ング及び洗浄を行ない、フォトレジストマスク16を除
去する。アッシングは、マイクロ波を用いたダウンスト
リーム法によって行い、洗浄液には一般的に広く用いら
れているフッ化アンモン系の水溶液を用いた。
N用ハードマスク28をエッチングマスクとして用いた
ドライエッチングにより、下地のメタル積層膜30(ア
ルミニウム薄膜27,TiN膜14,アルミニウム膜1
3及びTiN膜12の積層膜)をパターニングして、メ
タル配線パターン31を形成する。その際、一般的な平
行平板型の反応性イオンエッチング装置を用い、例え
ば、反応ガスとしてBCl3 とCl2 とを、流量BCl
3 /Cl2 ≒0.03/0.04(slm),ガス圧力
が約10Paの条件で流し、上下の電極間に高周波電力
約250Wを印加してエッチングを行う。
N膜14,アルミニウム膜13及びTiN膜12の積層
膜からメタル配線パターン31を構成することにより、
アルミニウム膜13の耐エレクトロマイグレーション特
性、耐ストレスマイグレーション特性が向上し、信頼性
の高い配線構造を有する電子デバイスが形成される。
て、TiN膜14の上にさらにアルミニウム薄膜27を
設けることにより、図11(b)に示すTiN用ハード
マスク28形成時におけるフッ素とTiとの反応に起因
する堆積物の発生を抑制することができ、よって、メタ
ル積層膜30をエッチングして形成されるメタル配線パ
ターン31のパターン欠陥の発生を抑制することができ
る。
aN膜,Ta膜,W膜を形成しても同じ効果を発揮する
ことができる。
ードマスク28をシリコン酸化膜から形成したが、シリ
コン窒化膜やシリコン酸窒化膜からTiN用ハードマス
クを形成しても本実施形態と同様の効果が得られる。
i薄膜,Co薄膜,Cu薄膜を用いても同様の効果を発
揮することができる。
よれば、窒化チタン上に発生する堆積物の影響を、フッ
素を含まない洗浄液による洗浄や、加熱処理によるフッ
素との反応防止、エッチングステップなどの変更により
抑制するので、下地層であるアルミニウム膜をエッチン
グした後におけるパターン欠陥の発生を抑制することが
できる。
iN膜の形成工程からメタル膜のパターニング工程まで
の各工程を示す断面図である。
ッチングした後の洗浄時間と、メタル配線パターンのパ
ターン欠陥数との関係を示す図である。
iN膜の形成工程からメタル積層膜のパターニング工程
までの各工程を示す断面図である。
線パターンのパターン欠陥数との関係を示す図である。
iN膜の形成工程からメタル積層膜のパターニング工程
までの各工程を示す断面図である。
TiN膜のパターニングの有無によるパターン欠陥数を
比較する図である。
iN膜の形成工程からメタル積層膜のパターニング工程
までの各工程を示す断面図である。
ムとのエッチング選択比と、メタル配線パターンのパタ
ーン欠陥数との関係を示す図である。
iN膜の形成工程からメタル積層膜のパターニング工程
までの各工程を示す断面図である。
膜から形成されるメタル配線パターンと、本実施形態の
TaN膜又はTa膜,W膜を最上部に設けたメタル積層
膜から形成されるメタル配線パターンとのパターン欠陥
数を比較する図である。
TiN膜の形成工程からメタル積層膜のパターニング工
程までの各工程を示す断面図である。
を示す断面図である。
Claims (9)
- 【請求項1】 基板上に最上部が窒化チタン膜によって
構成される下地層を形成する工程(a)と、 上記下地層の上に絶縁膜を形成する工程(b)と、 上記絶縁膜上にレジストパターンを形成する工程(c)
と、 上記レジストパターンをマスクとするエッチングによ
り、上記絶縁膜をパターニングしてハードマスクを形成
する工程(d)と、 上記工程(d)の後に、上記下地層及びハードマスクの
露出部分を、フッ素を含まない無機酸,有機酸及び有機
アルカリのうち少なくともいずれか1種類を含む洗浄液
を用いて洗浄する工程(e)と、 上記工程(e)の後に、上記ハードマスクを用いて上記
下地層をエッチングする工程(f)とを含む電子デバイ
スの製造方法。 - 【請求項2】 請求項1記載の電子デバイスの製造方法
において、 上記工程(a)では、上記下地層として、窒化チタン膜
の下方にアルミニウム膜と窒化チタン膜とが上方から順
に設けられた下地層を形成することを特徴とする電子デ
バイスの製造方法。 - 【請求項3】 請求項1又は2記載の電子デバイスの製
造方法において、 上記工程(d)では、上記絶縁膜のエッチャントとして
フッ素を含むガスを用いることを特徴とする電子デバイ
スの製造方法。 - 【請求項4】 請求項1〜3のうちいずれか1つに記載
の電子デバイスの製造方法において、 上記工程(e)では、洗浄液として発煙硝酸を用いて洗
浄することを特徴とする電子デバイスの製造方法。 - 【請求項5】 基板上に最上部が窒化チタン膜によって
構成される下地層を形成する工程(a)と、 上記下地層の上に絶縁膜を形成する工程(b)と、上記
絶縁膜上にレジストパターンを形成する工程(c)と、 上記レジストパターンをマスクとするエッチングによ
り、上記絶縁膜をパターニングしてハードマスクを形成
する工程(d)と、 上記工程(d)の後に、上記下地層及びハードマスクの
露出部分を洗浄する工程(e)と、 上記工程(e)の後に、基板全体を加熱処理する工程
(f)と、 上記工程(f)の後に、上記ハードマスクを用いて上記
下地層をエッチングする工程(g)とを含む電子デバイ
スの製造方法。 - 【請求項6】 基板上に最上部が窒化チタン膜によって
構成され、かつその下方がアルミニウム膜によって構成
される下地層を形成する工程(a)と、 上記下地層の上に絶縁膜を形成する工程(b)と、 上記絶縁膜上にレジストパターンを形成する工程(c)
と、 上記レジストパターンをマスクとするエッチングによ
り、上記絶縁膜及び窒化チタン膜をパターニングしてハ
ードマスクを形成する工程(d)と、 上記工程(d)の後に、上記下地層及びハードマスクの
露出部分を洗浄する工程(e)と、 上記工程(e)の後に、上記ハードマスクを用いて上記
アルミニウム膜をエッチングする工程(f)とを含む電
子デバイスの製造方法。 - 【請求項7】 基板上に最上部が窒化チタン膜によって
構成され、かつその下方がアルミニウム膜によって構成
される下地層を形成する工程(a)と、 上記下地層の上に絶縁膜を形成する工程(b)と、 上記絶縁膜上にレジストパターンを形成する工程(c)
と、 上記レジストパターンをマスクとするエッチングによ
り、上記絶縁膜をパターニングしてハードマスクを形成
する工程(d)と、 上記工程(d)の後に、上記下地層及びハードマスクの
露出部分を洗浄する工程(e)と、 上記工程(e)の後に、上記ハードマスクを用いて上記
下地層の窒化チタン膜を上記工程(d)におけるよりも
圧力が高い反応ガスを用いたドライエッチングによりエ
ッチングする工程(f)とを含む電子デバイスの製造方
法。 - 【請求項8】 基板上に最上部が窒化タンタル膜,タン
タル膜及びタングステン膜のうち少なくともいずれか1
つによって構成される下地層を形成する工程(a)と、 上記下地層の上に絶縁膜を形成する工程(b)と、 上記絶縁膜上にレジストパターンを形成する工程(c)
と、 上記レジストパターンをマスクとするエッチングによ
り、上記絶縁膜をパターニングしてハードマスクを形成
する工程(d)と、 上記工程(d)の後に、上記下地層及びハードマスクの
露出部分を洗浄する工程(e)と、 上記工程(e)の後に、上記ハードマスクを用いて上記
下地層をエッチングする工程(f)とを含む電子デバイ
スの製造方法。 - 【請求項9】 基板上に最上部がアルミニウム膜,Ta
N膜,Ta膜及びW膜のうち少なくともいずれか1つに
よって構成され、かつその下方に窒化チタン膜が設けら
れた下地層を形成する工程(a)と、 上記下地層の上に絶縁膜を形成する工程(b)と、 上記絶縁膜上にレジストパターンを形成する工程(c)
と、 上記レジストパターンをマスクとするエッチングによ
り、上記絶縁膜をパターニングしてハードマスクを形成
する工程(d)と、 上記工程(d)の後に、上記下地層及びハードマスクの
露出部分を洗浄する工程(e)と、 上記工程(e)の後に、上記ハードマスクを用いて上記
下地層のアルミニウム膜及び窒化チタン膜をエッチング
する工程(f)とを含む電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000019552A JP4646346B2 (ja) | 2000-01-28 | 2000-01-28 | 電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000019552A JP4646346B2 (ja) | 2000-01-28 | 2000-01-28 | 電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001210648A true JP2001210648A (ja) | 2001-08-03 |
JP4646346B2 JP4646346B2 (ja) | 2011-03-09 |
Family
ID=18546232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000019552A Expired - Fee Related JP4646346B2 (ja) | 2000-01-28 | 2000-01-28 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4646346B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100665405B1 (ko) * | 2002-07-09 | 2007-01-04 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
CN103426750A (zh) * | 2012-05-24 | 2013-12-04 | 上海宏力半导体制造有限公司 | 一种无金属线切口问题的金属湿法蚀刻方法 |
JP2016127224A (ja) * | 2015-01-08 | 2016-07-11 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2017528910A (ja) * | 2014-08-05 | 2017-09-28 | 東京エレクトロン株式会社 | マイクロエレクトロニクス基板上のドライハードマスク除去のための方法 |
KR20180070615A (ko) * | 2015-10-16 | 2018-06-26 | 에이에스엠 아이피 홀딩 비.브이. | 광활성 소자 및 재료 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0414222A (ja) * | 1990-05-07 | 1992-01-20 | Hitachi Ltd | 半導体装置の製造方法及び製造装置 |
JPH06120191A (ja) * | 1992-08-17 | 1994-04-28 | Kawasaki Steel Corp | 半導体装置の洗浄方法 |
JP2861785B2 (ja) * | 1994-02-15 | 1999-02-24 | 日本電気株式会社 | 半導体装置の配線の形成方法 |
JP2809087B2 (ja) * | 1994-02-15 | 1998-10-08 | 日本電気株式会社 | 配線形成方法 |
JPH09213703A (ja) * | 1996-02-05 | 1997-08-15 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP3695606B2 (ja) * | 1996-04-01 | 2005-09-14 | 忠弘 大見 | 半導体装置及びその製造方法 |
JP3019021B2 (ja) * | 1997-03-31 | 2000-03-13 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
2000
- 2000-01-28 JP JP2000019552A patent/JP4646346B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100665405B1 (ko) * | 2002-07-09 | 2007-01-04 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
CN103426750A (zh) * | 2012-05-24 | 2013-12-04 | 上海宏力半导体制造有限公司 | 一种无金属线切口问题的金属湿法蚀刻方法 |
JP2017528910A (ja) * | 2014-08-05 | 2017-09-28 | 東京エレクトロン株式会社 | マイクロエレクトロニクス基板上のドライハードマスク除去のための方法 |
JP2016127224A (ja) * | 2015-01-08 | 2016-07-11 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US9627319B2 (en) | 2015-01-08 | 2017-04-18 | Canon Kabushiki Kaisha | Semiconductor device and semiconductor device manufacturing method using patterning and dry etching |
KR20180070615A (ko) * | 2015-10-16 | 2018-06-26 | 에이에스엠 아이피 홀딩 비.브이. | 광활성 소자 및 재료 |
US11362222B2 (en) | 2015-10-16 | 2022-06-14 | Asm Ip Holding B.V. | Photoactive devices and materials |
KR102409503B1 (ko) | 2015-10-16 | 2022-06-15 | 에이에스엠 아이피 홀딩 비.브이. | 광활성 소자 및 재료 |
Also Published As
Publication number | Publication date |
---|---|
JP4646346B2 (ja) | 2011-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3257533B2 (ja) | 無機反射防止膜を使った配線形成方法 | |
TWI363255B (en) | Method for removing masking materials with reduced low-k dielectric material damage | |
JP2001060672A (ja) | エッチング方法およびエッチングマスク | |
JP4646346B2 (ja) | 電子デバイスの製造方法 | |
JP7219521B2 (ja) | プラチナパターニングのための犠牲層 | |
JPH0786255A (ja) | アルミニウム系金属パターンの形成方法 | |
JP4408830B2 (ja) | 半導体装置の製造方法 | |
JP2006228986A (ja) | 半導体装置の製造方法 | |
JP2983356B2 (ja) | 半導体素子の製造方法 | |
JP3688650B2 (ja) | 電子デバイスの製造方法 | |
US6613680B2 (en) | Method of manufacturing a semiconductor device | |
JP5596403B2 (ja) | 半導体装置の製造方法 | |
JP2002169302A (ja) | 半導体装置の製造方法 | |
JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
JP2000183287A (ja) | 誘電体薄膜のエッチング方法及び半導体装置 | |
JPH08186120A (ja) | 半導体装置の製造方法 | |
JP2004079582A (ja) | 金属配線のエッチング方法 | |
JPH0786229A (ja) | 酸化シリコンのエッチング方法 | |
JP2001351974A (ja) | 半導体装置の製造方法 | |
JP2000357734A (ja) | 半導体装置の製造方法 | |
JP2000232107A (ja) | 半導体装置のパターン形成方法 | |
JPH053253A (ja) | 半導体装置の製造方法 | |
JPH08288255A (ja) | 半導体装置の製造方法 | |
JPH0536684A (ja) | 半導体装置の製造方法 | |
JPH05175159A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |