JPH0414222A - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置

Info

Publication number
JPH0414222A
JPH0414222A JP11575190A JP11575190A JPH0414222A JP H0414222 A JPH0414222 A JP H0414222A JP 11575190 A JP11575190 A JP 11575190A JP 11575190 A JP11575190 A JP 11575190A JP H0414222 A JPH0414222 A JP H0414222A
Authority
JP
Japan
Prior art keywords
wafer
chamber
processing
manufacturing
vacuum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11575190A
Other languages
English (en)
Inventor
Ken Okuya
謙 奥谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11575190A priority Critical patent/JPH0414222A/ja
Priority to EP19900307025 priority patent/EP0408216A3/en
Priority to KR1019900010335A priority patent/KR910003764A/ko
Priority to US07/550,694 priority patent/US5135608A/en
Publication of JPH0414222A publication Critical patent/JPH0414222A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置技術に関し、特に、半導体装置の
ウェハ処理工程における薄膜形成技術やエツチング技術
などに適用して有効な技術に関する。
〔従来の技術〕
ウェハ処理工程における洗浄装置として、ウェハに対す
るウェット洗浄室およびドライ洗浄室と、この双方の処
理室間におけるウェハの搬送手段とを備えているものが
ある(特開昭61−67921号、同61−21063
7号、同61−212375号、同61−224327
号各公報記載)。
また、レジスト除去装置として、ウェハのレジスト除去
工程がウェット処理室およびドライ処理室によって行わ
れるものもある(実開昭63−155629号公報記載
)。
更に、薄膜形成装置として、多数のサセプタを保持する
無端回動体の往路内において、サセプタに載置されたウ
ェハ上に絶縁膜を形成する膜形成部と、付着したサセプ
タ上の絶縁膜をウェットエツチングするサセプタ用エツ
チング部と、このサセプタのエツチング時にサセプタに
付着したエツチング液を水洗するサセプタ用洗浄部とが
配設されているものがある(実開昭61−173133
号公報記載)。
〔発明が解決しようとする課題〕
ところで、前記したような技術に対し、真空状態で所定
のウェハ処理をするスパッタ装置、CVD装置、ドライ
エツチング装置などのドライ処理装置においては、その
ウェハのドライ処理の前工程ないし後工程においてウェ
ハの洗浄などを行うウェット処理機構が組み込まれてい
ない。
このため、ドライ処理装置によるドライ処理工程と洗浄
乾燥装置によるウェット処理工程間において、ウェハは
大気中に開放されて運搬され、あるいは−時的に保管さ
れて作業が中断されるため、作業効率の向上が妨げられ
ている。
一方、たとえば、スパッタ装置やCVD装置などにおい
ては、その前工程である洗浄乾燥装置によるウェット処
理工程後に、すなわち、ウェハに生じた自然酸化膜など
の除去後に、ウェハが大気開放状態における運搬や保管
などによって大気に曝されるため、薄膜形成前に自然酸
化膜がウェハに再び生じてしまう。
また、ドライエツチング装置においては、そのウェハの
AQ膜などに対するドライエツチング処理工程後に、ウ
ェハが大気開放状態における運搬や保管などによって大
気に曝されるため、たとえばウェハに残留した塩素系エ
ツチングガス中の塩素と大気中の水分とが反応してAQ
膜などの腐食(アフターコロ−ジョン)が洗浄乾燥装置
によるウェット処理工程前に生じてしまう。
ところで、本発明者は、このような腐食は、バリヤメタ
ル構造多層膜、すなわち、たとえばTi。
TiW、MoSiなどからなるバリヤメタル層とAfl
=Si層などとの多層膜においては、AQ−8iなどの
単層膜に比べ、その腐食頻度が非常に高いということを
みいだした。
これは、異種金属による電池効果という要因の他に、多
層膜という構造的な要因によって腐食頻度が高いと考え
られる。
本発明の目的は、外気との反応によるウエノ)不良を生
じさせることなく、ウェハに対するドライ処理およびウ
ェット処理を行うことができ、またこの種の作業効率の
向上を図ることができる半導体装置技術を提供すること
にある。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば以下のとおりである。
すなわち、本発明の半導体装置の製造方法は、ウェハに
対するドライ処理工程およびウェット処理工程と、この
ドライ処理工程およびウェット処理工程間におけるウェ
ハの搬送工程とからなる半導体装置の製造方法であって
、前記ドライ処理工程および前記ウェット処理工程並び
に前記搬送工程が夫々外気を遮断した処理装置内の所定
の雰囲気中において連続的に行われるものである。
また、本発明の半導体装置の製造装置は、ウェハに対す
るドライ処理機構およびウェット処理機構と、このドラ
イ処理機構およびウェット処理機構間におけるウェハの
搬送機構とが少なくとも組み込まれ、前記各機構内が夫
々外気と遮断可能とされているものである。
〔作用〕
前記した本発明の半導体装置の製造方法によれば、ウェ
ハに対するドライ処理工程およびウェット処理工程並び
に搬送工程が夫々外気を遮断した処理装置内の所定の雰
囲気中において連続的に行ねれることにより、ウェハに
対するドライ処理工程およびウェット処理工程における
作業効率の向上を図ることができ、また外気との反応に
起因するウニハネ良、すなわち、たとえばウェハにおけ
る自然酸化膜や腐食などの発生を確実に防止することが
できる。
また、前記した本発明の半導体装置の製造装置によれば
、ウェハに対するドライ処理機構およびウェット処理機
構並びに搬送機構が組み込まれていることにより、ウェ
ハのドライ処理工程およびウェット処理工程における装
置の省スペース化や作業効率の向上を図ることができ、
また前記各機構内が夫々外気と遮断可能とされているこ
とにより、外気との反応に起因するウニハネ良を確実に
防止することが可能となる。
すなわち、本願に開示された発明は、半導体集積回路装
置の製造プロセスにおいて、ドライ処理およびウェット
処理間の連続処理を被処理ウェハこ施すにあたり、それ
らの装置間の移送をウェハを外気に接触させることなく
、真空中やパージガス中を移送することにより、外気等
の悪影響を回避する二とにある。
〔実施例〕
:(f)実施例1 第1図は本発明の実施例1である半導体装置の製造方法
を示す模式図、第2図(a)、 (b)、 (c) 、
 (d )は上記本発明の実施例1である半導体装置の
製造方法を説明するためのウェハの断面図である。
本実施例における半導体装置の製造装置は枚葉式とされ
、第1図に示すように真空排気が可能な真空ロード・ア
ンロードチャンバ1を備えている。
真空ロード・アンロードチャンバ1内には、仕切りバル
ブ2の開閉動作を通じて出し入れされるウニ八カセット
3が設けられ、このウェハカセット3にウェハ4が収納
されるようになっている。
真空ロード・アンロードチャンバ1は、仕切りバルブ5
を介して真空搬送室6(搬送機構)に隣接している。
真空排気が可能な真空搬送室6内には、ロボットアーム
などからなる搬送手段7が設置されている。
真空搬送室6の周囲には、真空ロードロック室8 (搬
送機構)、エツチングチャンバ9 (ドライ処理機構)
、スパッタチャンバ10(トライ処理機構)が配設され
、これらの真空ロードロック室8、エツチングチャンバ
9、スパッタチャンバ10は仕切りバルブ11,12.
13を夫々介して真空搬送室6に隣接している。
そして、真空ロード・アンロードチャンバlと真空搬送
室6間、真空搬送室6と真空ロードロック室8間、真空
搬送室6とエツチングチャンバ9間、真空搬送室6とス
パッタチャンバ10間において、ウェハ4が搬送手段7
により仕切りバルブ5.11.12.13を夫々通じて
任意のシーケンスで搬送される構造とされている。
前記真空ロードロック室8は、真空排気およびAr、N
2などの不活性ガスの導入が可能とされている。
また、真空ロードロック室8内には、ヒータなどの加熱
手段14が設けられ、この加熱手段14によりウェハ4
に吸着した水分が真空ベーク法によって除去されるよう
になっている。
真空ロードロック室8には、ウェット処理室15 (ウ
ェット処理機構)が仕切りバルブ16を介して隣接され
、この真空ロードロック室8とウェット処理室15間に
おいてウェハ4が所定の搬送手段によって搬送されるよ
うになっている。
ウェット処理室15内には、スピンナ洗浄を行う洗浄部
15Aおよびスピンドライヤを行う乾燥部15Bが配設
されている。
また、ウェット処理室15内は、N2などの不活性ガス
の導入によるパージが可能とされている。
そして、ウェット処理室15内が大気圧ないし大気圧よ
り陽圧状態にN2などの不活性ガスでパージされること
により、ウェット処理室15内のウェハ4が外部大気に
接することなく、洗浄部15Aによって洗浄されて自然
酸化膜などが除去された後に、乾燥部15Bのスピンナ
の回転による遠心力によってその洗浄時の付着水分が除
去される構造とされている。
このようにして、ウェット処理室15において洗浄・乾
燥されたウェハ4は、真空状態とされた真空ロードロッ
ク室8においてその残存水分が加熱手段14を用いた真
空ベーク法によって完全に除去された後に、搬送手段7
により真空状態の真空搬送室6を経てスパッタチャンバ
10に搬送され、該スパッタチャンバ10において、た
とえばA Q −S i合金膜などからなる所定の金属
薄膜がスパッタリングによってSiなどのウェハ基板上
に形成される構造とされている。
その後に、スパッタチャンバ10内のウェハ4が、搬送
手段7により仕切りパルプ13を通じて真空状態の真空
搬送室6を経た後に、仕切りバルブ5を通じて真空ロー
ド・アンロードチャンバ1に搬送されそのウェハカセッ
ト3に収納されて一連の処理が終了する構造とされてい
る。
次に、前記エツチングチャンバ9には、真空ロード・ア
ンロードチャンバ1内のウェハカセット3に収納された
ウェハ4が搬送手段7により仕切りバルブ5を通じて真
空状態の真空搬送室6を経た後に、仕切りパルプ12を
通じて搬送されるようになっている。
このウェハカセット3に収納されるウェハ4は、たとえ
ば、第2図(a)に示すように、バリヤメタル構造の多
層膜2o上にホトレジスト膜21が形成されたウェハ4
、すなわち、たとえば、81なとのウェハ基板22上に
堆積されたTi、TiW、MoSiなどからなるバリヤ
メタル層2OAと、このバリヤメタル層2o上に堆積さ
れたAQ−Cu−Si合金などからなる上部層20Bと
からなる多層膜20上に、ホトレジスト膜21が所定の
パターンで形成されたウェハ4である。
エツチングチャンバ9は、たとえば、所定の真空度に維
持されBCQ3+CQ2などの塩素系反応ガスが導入さ
れてリアクティブイオンエツチングなどが行われること
により、多層膜20などの金属薄膜を所定の配線パター
ンに形成する構造とされている。
また、エツチングチャンバ9は、そのウェハ4のドライ
エツチングおよびその塩素系反応ガスの強制排気後にお
いて、たとえばフレオンすなわち、CF4(登録商標)
+0□又は0□単独などの混入ガス又は単一ガスが導入
されてプラズマ放電されることにより、ウェハ4のホト
レジスト膜21がアッシング法によって除去される構造
とされている。
そして、このようにしてエツチングチャンバ9において
、ホトレジスト膜21が除去されたウェハ4が、外部大
気と遮断されている真空搬送室6および真空ロードロッ
ク室8を経てウェット処理室15に搬送された後に、洗
浄処理などがなされる構造とされている。
すなわち、ウェハ4が、外部大気と遮断されているウェ
フト処理室15における洗浄・乾燥工程、同様に外部大
気と遮断されている真空ロードロック室8における加熱
乾燥工程を経た後に、真空状態の真空搬送室6を経て真
空ロード・アンロードチャンバ1内のウェハカセット3
に収納されて一連の処理が終了する構造とされている。
次に、本実施例の製造装置により、たとえば、Siウェ
ハ基板上にAQなどからなる金属薄膜を形成する製造方
法について説明する。
先ず、真空ロード・アンロードチャンバ1内のウェハカ
セット3に収納されているSiウェハ基板などのウェハ
4は、搬送手段7により、仕切りバルブ5を通じて真空
状態の真空搬送室6を経た後に、仕切りバルブ11を通
じて真空状態の真空ロードロック室8に搬送される。
ウェハ4が搬送された真空ロードロック室8は、仕切り
パルプ11の閉止後にArなどの不活性ガスでベントさ
れる。
次いで、ウェハ4は、所定の搬送手段により仕切りパル
プ16を通じてウェット処理室15に搬送される。
この際、ウェット処理室15は、大気圧ないし大気圧よ
り陽圧状態にN2などの不活性ガスでパージされている
ウェハ4は、このように大気圧状態ないし大気圧より陽
圧状態とされ外部大気中と遮断されているウェット処理
室15の雰囲気中において、洗浄部15Aによる前洗浄
(たとえば、フッ酸溶液による洗浄とその後の純水によ
る洗浄による。ここで、フン酸溶液は例えばフッ酸゛水
=1:99の混合液を用いる。)がなされてウェハ基板
の自然酸化膜などが除去された後に、乾燥部15Bのス
ピンナの回転による遠心力でその付着水分が除去される 次いで、ウェハ4が所定の搬送手段により、仕切りバル
ブ16を通じて真空ロードロック室8に・搬送された後
に、該真空ロードロック室8が真空排気される。
この際に、ウェハ4はその真空中において加熱手段14
により加熱乾燥され、ウェハ4に残存していた水分が完
全に除去される。
次いで、真空ロードロック室8内のウェハ4は、搬送手
段7により、仕切りバルブ11を通じて真空状態の真空
搬送室6を経た後に、仕切りバルブ13を通じて真空状
態のスパッタチャンバ10に搬送される。
そして、スパッタチャンバ10において、たとえば、A
Q−3i合金などからなる所定の各族薄膜がスパックリ
ングによってウェハ基板上に形成される。
このように、前記した本実施例の製造装置に選れは、ウ
ェハ4のドライ処理がなされるスパッタチャンバ10と
、ウェハ4のウェット処理がなされるウェット処理室1
5と、スパッタチャンバ10およびウェット処理室15
間においてウェハ4が搬送される真空搬送室6および真
空ロードロック室8とが組み込まれていることにより、
この種のウェハのドライスパッタ処理工程およびその前
工程のウェット処理工程を行う装置の省スペース化を図
ることができ、またそのドライ処理工程およびウェット
処理工程の連続化による作業効率の向上を図ることがで
きる。
また、前記した本実施例の製造装置および製造方法によ
れば、ウェット処理室15内におけるウェハ4のウェッ
ト処理中(ウェハ4の洗浄・乾燥処理中)および処理後
において、ウェハ4は製造装置の外部大気中に開放され
ることなく、すなわち外部大気中の02などに接するこ
となく、真空ロードロック室8、真空搬送室6を経てス
パッタチャンバ10に連続的に搬送されて金属薄膜が形
成される。
したがって、ウェット処理室15内におけるウェハ4の
自然酸化膜などの除去後、スパッタチャンバ10におけ
る金属薄膜の形成前において、外部大気との接触によっ
てウェハ4に自然酸化膜などが再び生じるのを確実に防
止することができ、そのウェハ基板と金属薄膜とのコン
タクト抵抗を小さくすることができる。
次に、本実施例の製造装置により、たとえば、バリヤメ
タル構造の多層膜20をドライエツチング処理する場合
について説明する。
先ず、真空ロード・アンロードチャンバ1内のウェハカ
セット3には、第2図(a)に示すように、バリヤメタ
ル構造の多層膜20上にホトレジスト膜21が所定のパ
ターンで形成されたウェハ4が収納されている。
このバリヤメタル構造の多層膜20は、バリヤメタル層
2OAと上部層20Bとが所定の真空チャンバ内におい
て外部大気に開放されることなく連続して形成されてい
る。
すなわち、多層膜20の上部層20Bは、所定の真空チ
ャンバ内でのバリヤメタル層2OAの成膜後に、ウェハ
基板を外部大気に開放させることなくその真空チャンバ
内で引き続き成膜されて形成されている。
これは、このような連続的な成膜による多層膜20は、
バリヤメタル層2OAの成膜後に外部大気に開放させそ
の後に上部層20Bを形成した多層膜20に比べ、後述
する多層膜20の腐食、すなわち、ウェハ4の表面上の
残留塩素23がバリヤメタル層2OAと上部層20B間
の境界面に拡散することによる多層膜20の腐食の防止
が確実に図られることが知れたからである。
この場合に、その連続的な成膜による多層膜20は、た
とえば前記した本実施例の製造装置および製造方法など
により形成することができる。
したがって、本実施例におけるスパッタチャンバ10は
、連続的な成膜による多層膜2oの形成が可能とされて
いる。
前記真空ロード・アンロードチャンバ1内のウェハカセ
ット3に収納されたウェハ4は、搬送手段7により、仕
切りバルブ5を通じて真空状態の真空搬送室6を経た後
に、仕切りバルブ12を通じて真空状態のエツチングチ
ャンバ9に搬送される。
ウェハ4が搬送されたエツチングチャンバ9は、所定の
真空度とされBCQ3+CQ2などの塩素系反応ガスが
導入されてリアクティブイオンエツチングなどが行われ
ることにより、ウェハ4の多層膜20に所定の反せんパ
ターンが形成される。
このエツチングの際に、ウェハ4の表面上には、第2図
(b)に示すようにその塩素系反応ガス中の塩素23が
吸着して残留する。
次いで、エツチングチャンバ9は、エツチング時の塩素
系反応ガスが強制排気された後に、フレオン(登録商標
)+02混合ガスが導入されてプラズマ放電され、第2
図(C)に示すようにホトレジスト膜21がアッシング
法によって除去される。
このホトレジス(・膜21の除去後においてもウェハ4
の表面上には、第2図(C)に示すようにエツチング時
の塩素系反応ガス中の塩素23が弓続き残留し、またホ
トレジスト膜21の除去時の混合ガスすなわちC−F 
、i 402中の塩素23が新たに残留する。
次いで、エツチングチャンバ9内のウェハ4は、搬送手
段7により、仕切りバルブ12を通じて真空状態の真空
搬送室6を経た後に、仕切りバルブ11を通じて反喰う
状態の真空ロードロック室8に搬送される。
ウェハ4が搬送された真空ロードロック室8は、仕切り
バルブ11の閉止後にArなどの不活性ガスがベントさ
れる。
次いで、ウェハ4は、所定の搬送手段により仕切りバル
ブ16を通じてウェット処理室15に搬送される。
この際、ウェット処理室15内は、大気圧ないし大気圧
より陽圧状態にN2などの不活性ガスによってパージさ
れている。
ウェハ4は、このように大気圧状態ないし大気圧より陽
圧状態とされ外部大気中と遮断されているウェット処理
室15の雰囲気中において、洗浄部15Aによる水洗が
なされてウェハ4の残留塩素などが除去された後に、乾
燥部15Bのスピンナの回転による遠心力でその付着水
分が除去される。
次いで、ウェハ4が所定の搬送手段によって真空ロード
ロック室8に搬送された後に、該真空ロードロツタ室8
が真空排気される。
この際に、ウェハ4はその真空中において加熱手段14
により加熱乾燥されて、ウェハ4に残存していた水分が
確実に除去される。
次いで、真空ロードロック室8内のウェハ4は、搬送手
段7により、仕切りバルブ11を通じて真空状態の真空
搬送室6を経た後に、仕切りバルブ5を通じて真空ロー
ド・アンロードチャンバ1に搬送されそのウェハカセッ
ト3に収納されて一連の処理が終了する。
このように、前記した本実施例の製造装置によれば、ウ
ェハ4のドライ処理がなされるエンチングチャンバ9と
、ウェハ4のウェット処理がなされるウェット処理室1
5と、スパンタチャンバ10およびウェット処理室15
間においてウェハ4が搬送される真空搬送室6および真
空ロードロック室8とが組み込まれていることにより、
この種のウニへのドライエツチング処理工程およびその
後工程のウェット処理工程を行う装置の省ヌペース化を
図ることができ、またそのドライ処理工程およびウェッ
ト処理工程の連続化による作業効率の向上を図ることが
できる。
また、前記した本実施例の製造装置および製造方法によ
れば、エツチングチャンバ9内におけるウェハ4のドラ
イ処理中(ウェハ4のエツチングおよびホトレジスト膜
21の除去中)および処理後において、ウェハ4は製造
装置の外部大気中に開放されることなく、すなわち外部
大気中の水分などに接することなく、ウェット処理室1
5に搬送されて洗浄・乾燥された後に、真空ロードロッ
ク室8に搬送されて加熱乾燥される。
したがって、エツチングチャンバ9におけるドライ処理
工程後、ウェット処理室15における洗浄処理工程前に
おいて、ウェハ4に残留した塩素、すなわちエツチング
時におけるBCQ3+CQ2などの反応ガスおよびホト
レジスト膜21の除去時におけるフレオン(登録商標)
十02などの混合ガスの吸着によってウェハ4に残留し
た塩素23が外部大気中の水分と反応して多層膜20が
腐食されるのを確実に防止することができる。
特に、本実施例のようなバリヤメタル構造の多層膜20
においては、ウェハ4の表面上の残留塩素23がバリヤ
メタル層2OAと上部層20B間の境界面に拡散して多
層膜20を腐食させることが考えられるが、本実施例に
よれば、そのような多層構造特有な要因による腐食を確
実に防止することができるので、腐食発生頻度の高いバ
リヤメタル構造のドライエツチング法に最適に利用する
ことができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明の前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、前記実施例においては、スパツクやドライエ
ツチング処理に適用されているが、たとえば本発明にお
いては、CVD処理に適用することが可能である。
また、前記実施例においては、加熱機構14が真空ロッ
クロード室14に設けられている構造とされているが、
たとえば本発明においては、ウェット処理室15に加熱
手段14が設けられている構造とすることもが能である
本実施例において開示される発明のうち、代表的なもの
によって得られる効果を簡単に説明すれば、次のとおり
である。
すなわち、ウェハに対するドライ処理工程およびウェッ
ト処理工程並びに搬送工程が夫々外気を遮断した処理装
置内の所定の雰囲気中において連続的に行われることに
より、ウェハに対するドライ処理工程およびウェット処
理工程における作業効率の向上を図ることができ、また
外気との反応に起因するウニハネ良、すなわち、たとえ
ばウェハにおける自然酸化膜や腐食などの発生を確実に
防止することができる。
また、前記した本発明の半導体装置の製造装置によれば
、ウェハに対するドライ処理機構およびウェット処理機
構並びに搬送機構が組み込まれていることにより、ウェ
ハのドライ処理工程およびウェット処理工程における装
置の省スペース化や作業効率の向上を図ることができ、
また前記各機構内が夫々外気と遮断可能とされているこ
とにより、外気との反応に起因するウニハネ良を確実に
防止することが可能となる。
(2)実施例2 本発明の他の実施例のバイポーラICに対応するモノリ
シック集積回路チップに製造方法について説明する。
以下の装置構造の説明では、参照番号の下2桁が同一の
ものは、特にそうでない旨の記載がない場合、同−又は
同様の機能をなすものとし、簡単のために説明を適宜省
略するものとする。
第3図は白金スパッタリング処理のための連続処理装置
の模式水平断面図である。同図において、301はウェ
ハをカセット単位でロートして、内部の雰囲気を窒素等
のパージ・ガスに置換するためのウェハ・ロード装置ブ
ロック、302はカセット挿入・取出しの為の開閉扉で
、内部の真空を維持可能なように設計されている。30
3はウェハをロット単位で収納するためのウェハ・カセ
ット、304はウェハ・ロード室、305はウェハを毎
葉で搬送するための搬送ベルトである。
311はPtスパッタリングの前処理としての前洗浄装
置ブロック、312は先と同様な開閉扉、314は前洗
浄室、315は搬送ヘルl〜、316は被処理ウェハの
裏面を真空吸着して高速回転させるだめのスピンナであ
る。
321はロードロック兼真空ヘーク装置ブロックで、ラ
ンプによる加熱によりウェハを200 ’C〜600℃
に昇温するとともに、真空排気により、ウェハの水分を
完全に除去することができる。
322は開閉扉、324はロードロック室又は真空ベー
ク室、325は搬送ベルトである。
331は真空搬送装置ブロックで、真空状態のままウェ
ハを周辺に配置された各室間で搬送する。
332 a = dは、各室間に設けられた開閉扉、3
34は真空搬送室、337はウェハの裏面を保持して所
望の室に移送するためのロボット・アームである。
341はPtスパッタリング装置ブロック、344はそ
のスパッタリング室、348はウェハステージである。
351は白金が被着されたウエノ\に対して、酸素アニ
ール処理を施すための027ニール装置ブロツク、35
4は02アニール室である。被処理ウェハはホット・プ
レート上で450℃〜650℃に加熱できる。
361は処理完了したウェハをバッチ単位で大気中に放
出するためのアンロード装置ブロック、362は開閉扉
、363はウェハ・カセット、364はアンロード用ロ
ードロック室である。
第4図は相互金属配線被着装置の模式水平断面図である
。同図において、401は第3図と同様のロードロック
装置ブロック(ロード用)、402は開閉扉、403は
カセット、404はロード室、405は搬送ベルトであ
る。411はpt膜の不要部分をウェット・エツチング
により除去するためのスピン・エツチャー装置ブロック
、414は同エツチング室である。又、本ブロックは、
前処理としてのエツチング及び水洗に使用される。
421は加熱ランプを有する真空ベータ炉ブロック、4
24は同ベータ室である。431は真空搬送装置ブロッ
ク、434は同搬送室である。441は相互配線として
の下地金属層を被着するためのチタン・タングステン(
Tie)スパッタリング装置ブロック、444は同スパ
ンタリング室である。451は上記相互配線の主金属層
を被着形成するためのアルミニウム(AQ)スパッタリ
ング装置ブロック、454は同AQスパッタリング室で
ある。461はロードロック兼用のアンロード装置ブロ
ック、464は同アンロード室である。
第5図は、上記相互配線のパターニングを行なうための
連続処理装置の模式水平断面図である。
同図において501はパターニングしたフォトレジスト
をその主面上に有する被処理ウェハをバッチ状態でロー
ドして、真空排気するためのロードロック装置ブロック
、504は同ロードロック室である。531は真空搬送
装置、534は同真空搬送室である。541はAQおよ
び下層のTiW層を重ね切りしてパターニングするため
のAΩドライエツチング装置ブロック、544は同エツ
チング室である。551はAQドライエツチング完了し
たウェハ上のレジスト膜を除去するための02プラズマ
・アッシャ装置ブロック、554はアッシング処理室で
ある。521はアッシング処理の完了したウェハを次の
工程に移送するためのロードロック装置ブロック、52
4は同ロードロック室で真空状態でウェハを受は取り、
N2ガス1気圧の状態で次の工程に移送する。
511はN2雰囲気中でAQ腐食の原因となる塩素除去
のための水洗を行うためのスピンナ装置ブロック、51
4は同ウェット処理室である。
561はアンロード装置ブロック、564は同アンロー
ド室である。
第6図は層間絶縁膜を形成するだめの絶縁膜連続形成装
置の模式水平断面図である。同図において、601はロ
ードロック兼ロードおよびアンロード装置ブロック、6
04は同ロードロック室である。641は下層および上
層の5i02膜を形成するためのCVD (Chemi
cal Vapor Deposili。
n)装置ブロック、644は同減圧処理室である。
611は上記下層SiO□膜が形成されたウェハ上にS
OG (Spin−on−Glass)膜をスピン塗布
するためのSOGコータ装置ブロック、614は同ウェ
ット処理室である。621は真空搬送室634と上記S
OGコーティング室614をつなぐためのN2ベントお
よび塗布後のベータ処理を行うためのロードロック兼ベ
ータ装置ブロック、624は同ベークおよびロードロッ
ク室である。651はベーク完了したウニ/%上の不要
なSOG膜の部分を除去するためのエツチング・ノくツ
ク処理装置ブロック、654は同気相処理室でおる。
第7図はスルーホールを形成するための連続エツチング
処理装置の模式水平断面図である。同図において、70
1はロード装置ブロック、704は同ロードロック室で
ある。741は層間5i02層にドライエツチングによ
りスルーホールを形成するための5i02  ドライ・
エッチング装置ブロック、744は同気相処理室である
。751は第5図と同様な02アツシヤ装置ブロツクで
ある。
721は次の大気圧と同等な気圧でウェット処理する工
程へつなげるためのN2ベントを行うためのロードロッ
ク装置ブロックである。711は上記ドライ・エッチン
グの際に形成されたサイド・フィルムを除去するための
スピン・エツチング装置ブロック、714は同ウェット
処理室である。
次に、以上の連続処理装置の各ブロックを構成する主要
な処理装置の詳細を説明する。
第31図はPt、TiW又はAQのスパッタリング・デ
ポジションに用いるマグネト・スノくツタリング装置の
模式正面図である。同図において、341はメタル容器
、344は減圧室、348は石英製ウェハ・ステージ、
371は被処理ウニ/’+372はスパッタリング・タ
ーゲット、373は内側磁石、374は外側磁石、37
5はバッキング・プレート(カソード)、376はバッ
キング・プレート保持絶縁部材、377はDCバイアス
電源、378はArガス、ノズル、385は真空排気系
である。
第32図は第1層および第2層目のAQのドライエツチ
ング、層間絶縁膜へのスルーホールの形成およびファイ
ナル・パンシベーションへのパッド開口を形成するため
のドライエツチングを行うための異方性ドライエツチン
グ装置である。同図において、541は減圧容器、54
4はプラズマ処理室、548はセラミック製絶縁ウニ/
%・ステージ、571は被処理ウェハ 578は反応ガ
ス供給ノズル、582はウェハ側電極板、583はマツ
チング・ボックス、584は高周波電源、585は真空
排気系である。
第33図は層間絶縁膜およびファイナル・パッシベーシ
ョン膜の各下層・上層CVD−8iO2膜形成のための
プラズマCVD装置である。同図において、641は減
圧メタル容器、644は気相反応室、648はセラミッ
ク製ウニ/’%・ステージ、671は被処理ウェハ、6
79はTEO5液体ソース(Tel+aelhoxys
ilane : Si (OC2H5) 4.676は
02ガス供給パイプ、678は反応ガス供給ノズル、6
80はHeバブラ、681は反応ガス供給パイプ、67
8はヘリウム供給パイプ、682はウェハ側電極板、6
83はマツチング・ボックス、684は高周波電源、6
85は真空排気系である。
第34図は塗布されたSOG膜をエツチング・バック処
理するための気相エツチング装置である。
同図において、651は減圧メタル容器、654は減圧
室、658はセラミック製ウニ/X・ステージ、671
はは被処理ウェハ 678はArガス供給ノズル、68
8はウェハ、671上には水平な磁場を形成する磁石、
689はウニ/S側電極板、683はマツチング・ボッ
クス、684は高周波電源、685は真空排気系である
第35図は水洗、各種のウェット・エツチング。
SOG塗布のためのウェット処理用スピンナである。
同図において、315は搬送ベルト、316はウェハを
吸着してウェハを高速回転するためのスピン・ステージ
、371は被処理ウニ/’t、391はスピンドル、3
92はガス供給ノズル、393は純水供給ノズル、39
4はエツチング液供給ノズル、395はSOG塗布又は
滴下ノズル、396は予備ノズル、311はウェット処
理室314を外気から遮断するための容器である。
第8図〜第30図に先に説明した第3図〜第7図及び第
31図〜第35図に示す装置を用いた半導体又は半導体
集積回路装置の一例として、バイポーラ型半導体集積回
路装置の製造プロセスを説明する。
第8図はp型Si単結晶基板(基体)201の上主面に
n+型型埋領領域203それらの全面にn型エピタキシ
ャル領域(層)202を形成、更にp+アイソレーショ
ン204a及びbによって新たな基対又は上記エピタキ
シャル領域を複数のアイランドに分離した後、p+型ベ
ース拡散(ドープ)領域206、n+エミッタ拡散(ド
ープ)領域208、n+コレクタ・コンタクト領域20
7を形成した時点のSiウェハを示す。同図において、
205a〜dはL OCOS (Local 0xid
ation 5ltuclu+e)酸化膜又はその各種
の変形した方式による下層パッシベーション膜である。
209 a−cはSiエピ層表面の自然酸化膜で約20
〜40Aの厚さである。
第9図は第3図に示すウェット処理装置311によって
自然酸化膜209a〜Cを除去して、ベース開口210
a、エミッタ開口210 b、 コレクタ開口210c
を露出させたところを示す。
第10図はウェハの主面全体に第3図のptスパッタリ
ング装置341により200〜500Aの厚さのpt膜
211を被着したところを示す。
第11図は上に続いて、第3図の02アニール装置35
1により各開口部210a=cをシリサイド層(ptS
i)212a−cとしたところを示す。
第12図は第4図のウェット・エツチング装置411に
より、不要なpt膜を除去したところを示す。
第13図は上につづき第4図のTiWスパッタリング装
置441及びAQスパッタリング装置451により20
0〜100OAの厚さのT i W (チタン・タング
ステン)膜213及び5000A〜10.0OOAのA
Q膜(S i : 1重量%、Cu:3重量%、AQ:
残り)214を形成したところを示す。
第14図はホトリソグラフィーにより相互接続配線のバ
ターニングのためのホトレジスト・パターン215 a
 −cを形成したところを示す第15図は上記ホトレジ
スト・パターンをマスクとして、第5図のAΩエツチン
グ装置541により上記第1層目相互接続配線をバター
ニング完了したところを示す。
第16図は第5図に示す02アツシヤ551によりホト
レジスト層を除去したところを示す。同図において、2
148%CはバターニングされたAQ第1層配線である
第17図は層間絶縁膜の下層にあった0、6μmの厚さ
の5i02膜216を第6図のプラズマCvD (Ch
emical Vapo+ Deposition)装
置641によりウェハの全面に被着したところを示す。
第18図は第6図のS OG (spin−on−Gl
ass)スピンナ611により5OG−8i02膜21
7を塗布して、ウェハの主面を平坦化したところを示す
第19図は第6図のエツチング・バック用ドライ・エラ
チャ651によりSOG膜の不要部分を一様に除去した
ところを示す。
第20図は第6図のプラズマCVD装置641により、
先と同様にT E OS (Telraejhylor
lhosili−cafe)法により0.6pm厚の5
iC)4膜218を全面に被着したところを示す。
第21図はフォトリングラフィによりスルーホール形成
のためのフォトレジスト・パターン219を形成したと
ころを示す。
第22図は第7図のドライ・エッチング装置741によ
り、上記フォトレジスト・パターン219をマスクとし
てスルーホール221を開口したところを示す。
同図において、220はドライ・エッチング中に形成さ
れたサイド・フィルムである。
第23図は第7図の02アツシヤ装置751によりフォ
トレジスト膜を除去したところを示す。
第24図は第7図のウェット・エツチング装置711に
より、上記サイド・フィルムを除去したところを示す。
第25図は先の第1層AQ配線層と同様に第4図のスパ
ツク・デポジション装置441及び451により、先と
同じ厚さのTiW及びAQ合金(組成は、第1層AQと
同じ)膜をウェハ全面に被着したところを示す。同図に
おいて、222は第2層目TiW層、223は第2層目
AR層である。
第26図はフォトリソグラフィにより第2層目AI配線
層をバターニングするだめのホトレジスト・パターン2
24a〜bを形成したところを示す。
第27図は上記パタ−ンを形成したフォトレジスト膜を
有するウェハを第5図のAQドライ・エラチャ541及
びo2アンシャ551により処理して、第2層配線パタ
ーン223 a = bを形成したと二ろを示す。
第28図は第6図の連続処理装置を用いて、先の層間絶
縁膜と同様の方法によりファイナル・パッシベーション
膜を構成する下層CVD  S i 02膜225、中
間平坦化5OG−5i02膜226 (エッチバックさ
れている)、及び上層CVD −3i02膜227を被
着したところを示す。
第29図は完成したウェハを分割して、組み立てた状態
を示す模式断面図である。同図において、228は第2
層AQ配線層によって形成されたボンディング・パッド
、229はパッド用開口部、230はボール・ウェッジ
・ボンディングにおけるボール部、231は25μmφ
のAu線、232は封止エポキシ・レジン、233はA
 u −S i共晶接着層、234はリードフレームの
一部をなすメタル・ダイ・パッドである。
第30図は完成したデバイスをvPS法(VapotP
hase Soldering)により、配線基板にマ
ウントしたところを示す。同図において、201はSi
基体、228a〜bはAQボンディング・バット、23
13〜bはAuホンディング・ワイヤ、232は封止レ
シン、235はファイナル・パッシベーション膜、23
6は下層パッシベーション膜(層間5i02膜を含む)
、237は外部リード、238はツルター239は電極
、240はンルターレシヌト膜、24+はP CB (
Printed C1rcuit BoaId)である
次に第8図〜第30図にしたがって、本実施例の製造プ
ロセス・フローを具体的に説明する。
まず、通常のバイポーラICプロセスに従って、第8図
のようにエミッタ拡散及び各コンタクト窓の開口まで完
了したウェハ201を用意し、バッチ単位で第3図のロ
ードロック装置301にB502を介してロードする。
N2ガスを5分間流し、ロードロック室304の雰囲気
を窒素ガス1気圧で置換する。次に、扉312を介して
上記ウェハ201(37+)をN2雰囲気に保たれたス
ピンナ311に移送し、第35図に示すようにステージ
316に真空吸着する。
次にウェハ371をステージ316上で低速回転しなが
ら、第35図の薬液ノズル394からエッチ液(HF 
: NH4F=1 : 20.液温25°C)を10秒
間スプレーすることにより、第9図に示す如く開口上の
自然酸化膜209a〜Cを除去する。エッチ後、そのま
ま回転した状態で純水ノスル393 (第35図)から
洗浄水をスプレーしてエツチングの進行を停止するとと
もにウェハ371の水洗を5分間にわたり実行する。そ
の後、水の供給を停止し、ウェハ371を300Orp
mで回転させながらN2ノズル392から窒素ガスを供
給して乾燥させる。
次に扉322(第3図)を介して真空ベーク室324に
移送する。扉322を閉じ、雰囲気ガスN2を排気し、
真空状態にする。次にウェハ加熱ランプを点灯させ、ウ
ェハを300〜500℃に昇温することにより真空ベー
クを5分間実行する。真空ベータによりウェハに吸着し
ていた水分がウェハから完全に除かれる。
次に扉332aを開け、ロボットアーム337でウェハ
を真空搬送室334へ搬入後、扉332aを閉じる。扉
332bを開け、真空状態のスパッタ室344にウェハ
を移送し、ステージ348上に載置する。第31図に示
すようにptケタ−ット372を対向させ、Arガス1
0mTo r r、DCスパッタ・パワー1kw、  
ウェハ温度200℃でいわゆるDCマグネト・スパッタ
法によって、第10図のようにpt膜(白金)211を
ウェハの主面の全面に200〜500人の厚さで被着す
る。
次に先と同様に真空搬送室344を介して真空状態でウ
ェハをアニール室354に移送する。アニル室内に02
ガスを10〜700To r rになるように導入し被
処理ウェハをホットプレート上に載置して5〜10分間
加熱することにより02アニールを施す。これにより、
第11図に示すように開口部のみが選択的にシリサイド
領域212 a ”−cに変化する。
次に先と同様にアニール室354を真空状態にもどし、
真空搬送室334を介してロードロック室364に移送
し、扉332deを閉じて大気圧にもどした後、バッチ
単位で扉362より放出する。このように、制御された
雰囲気内で連続して処理が行われるので、Slとptの
間に自然酸化膜が発生せず、良好なコンタクトが得られ
る。なお、027ニールはプロセス的には別の装置で行
ってもよい。
第11図の状態のウェハを第4図の連続処理装置こより
処理する。すなわち、20枚〜25枚のウェハが収納さ
れたカセット403を扉402を介してロードロツタ室
内にセントする。セット後、N2ガスによるパージを5
分間実施して、ロードロック室内の大気を置換して、1
気圧N2雰囲気とする。
次に扉412(第4図)を介してN2ガス1気圧に保た
れたスピンナ411にウェハ:(f枚)を移送する。ウ
ェハを吸着ステージ416に吸着し、その状態で低速回
転させながら、第35図に示すように薬液ノズル394
から白金除去液(HNO3:HC1=1:8;50℃)
をスプレーすることにより10分間処理して、第12図
に示すように不要なpt膜も除去する。エツチングが完
了すると、その状態のまま純水ノズル393 (第35
図)から洗浄水を1分間スプレーしてエツチングを停止
する。更に、水洗が完了すると、回転状態のままノズル
396(第35図)から先にも示した如くライトエッチ
液(HFpJH4F=1 : 20)を20秒間スプレ
ーして白金シリサイド上のシリコン酸化膜を除去する。
更に、その状態で純水ノズル395がら洗浄水を薬5分
間スプレーして反応を停止するとともに水洗を実行する
。つづいて、スピンナの回転を300Orpmにあげ、
N2ガス・ノズル392(第35図)がらN2ガスを放
出して、ウェハを乾燥する。
次に第3図の場合と同様に同一の条件でベータ室424
において真空ベータを行う。更に先の第3図の場合と同
様に真空搬入室434を介して、TiW(又はTiN)
スパッタ室444に真空状態で移送する。第31図に示
すように、被処理ウェハ371を絶縁ウェハ・ステージ
384上に載置し、ガス・ノズル378からArガスを
供給し、対向するカッド375にTiWターゲット(T
iNの場合はTlターゲット)を設置して、マグネト・
スパッタ法により約1kw(7)パワーを印加シテ、2
00−100OA (7)厚さのTiW膜をウェハの主
面の全面に被着する。
TiNの場合はガス供給ノズル378(第31図)から
反応室344が3〜10mTorrになるように流量比
1  (A r / N2= 1 )でArとN2ガス
を供給する。下地メタル層が被着されたウェハは先と同
様に真空搬送室434を介してAQヌパッタ室454(
第4図)に真空状態で移送される。
第31図に示す如く、絶縁ステージ348(第4図では
458)上にウェハ371を載置し、それと対向させて
、所定の組成(S i 1重量%、Cu3重量%、残り
AQ)のAΩ合金ターゲット372を設置し、ノズル3
78からArガスを供給して処理室344(第4図では
454)が10mTorrの状態になるようにしてAQ
のスパッタ被着を行う。第13図に示すようにAQ膜の
膜は5000〜100OOAであり、このときのターゲ
ットへの供給パワーは5kwである。、AQ被着が完了
すると、処理室454(第4図)は再び真空状態に排気
され、真空搬送室434を介して被処理ウェハが移送さ
れる。第3図の場合と同様にカセットのウェハが全てア
ンロード用カセット463に収容されると、両][43
2d及び462が閉じた状態でアンロード室が大気圧に
もどされ、それにつづき扉462が開き、そこからカセ
ット及びウェハが放出される。 (N2ベント)次に第
13図の状態のウェハ上にホトリソグラフィにより第1
4図に示す如く、上記第1層AQ配線ツバターニングの
為のホトレジスト・パターン2158〜Cを形成する。
次に、第14図の如くホトレジストパターン215a〜
Cが形成されたウェハはカセットに収容されたバッチ単
位で第5図のロード室504内にセットされる。ロード
室504は扉502が閉じられ、真空排気される。その
後、扉532dが開き、それ及び真空搬送室を介して、
ウェハ:(f枚づつ)は真空状態でAΩエンチング室5
44(第5図)へ移送される。ウェハ571が第32図
に示す如く電極582上のウェハ・ステージ548上に
カセットされ、扉532cが閉じられる。その状態で電
極582に−200〜−500VのDCバイアスと所定
のRFパイアヌが印加される一方、反応ガス供給ノズル
578(第32図)から反応ガス(BcQ30F4:C
:(f2: CHF5= 15 : 1 : 2°3)
が供給され、10〜50mTorrの状態で反応性イオ
ン・エッチングが行われる。第15図は、このドライエ
ツチングが完了した状態を示す。
次に、先と同様に再びエツチング室544(第5図)が
真空排気され、真空搬送室534を介して、被処理ウェ
ハ571は02アツシヤ554に真空転送される。ウェ
ハがステージ558上にセットされると、扉532bが
閉じ、02ガス100 mTorr(RFパワー200
W〜700W)でレジスト膜のプラグ・アッシングが行
われ第16図に示す如く、レジスト膜が除去される。こ
の状態でアッシャ554は真空排気され、ウェハは真空
搬送室534(第5図)を介して、ロードロック室52
4に真空移送される。
ウェハが搬送ベルト525 (第5図)上に載置される
と、扉532aが閉じロードロツタ室524はN2ガス
により1気圧にされる。この状態でN2ガス1気圧にさ
れたスピンナ514に扉522を介して、ウェハが移送
され、再び扉522が閉じる。第35図に示す如くスピ
ンステージ316上に真空吸着されたウェハは低速回転
させた状態で10分間純水ノスル393 (第35図)
から純水をスプレーして、AQ腐食の結晶となる塩素成
分を除去するだめの水洗を行う。水洗が終わると、ガス
・ノズル392からN2ガスが供給される一方、ステー
ジ316が300Orpmで高速回転してウェハの水分
を飛散させる。その後、処理が完了したウェハは、N2
ガス1気圧に保たれたアンロード室564内のカセット
563内に移送され、前ロットがカセットに収容される
と、扉512が閉じた状態で扉562からカセット56
3及びウェハが放出される。このように連続処理するこ
とにより、02アツシヤでは取りきれなかったCQ2等
の腐食性ガスを水洗により完全に除去できるので、Cu
入りAQを使用した場合にも、その信頼性を高めること
ができる。
次に第16図の状態のウェハをロンド単位でカセット6
03に収容して、扉602から第6図のローダ604に
セットする。セントが完了すると扉602が閉じ、ロー
ドロック室604は真空排気される。
真空状態で真空搬送室634を介して。ウェハ:(f枚
)はCVD室644に転送される。第33図に示され如
く被処理ウェハ671は電極682上のステージ648
上に載置され、扉632Cが閉じる。
この状態で反応ガス供給管676から0□ガス・バブラ
・ガス供給管678からHeガスが供給され、第17図
に示す如く厚さ0.6pmのCV D  S io2膜
216がプラズマTEO3法により被着される。
被着条件は、Heガス流量3003 c m(Stan
dardCubic cm)、 02ガス流量300S
Ccm、  ウェハ温度370〜410℃、反応室ガス
圧7〜11Tor+。
RFパワー300〜400Wである。
次に第17図の状態のウェハは、先と同様に真空搬送室
634を介して、中間ロードロック室624に真空転送
される。ウェハが搬送ベルト625 (第6図)上に載
置されると、扉632aが閉じ、ロードロック室はN2
ガス供給により1気圧にされる。
その状態でN2で1気圧に保持されたスピン・コータ6
14の扉622が開き、ウェハはコータ614に移送さ
れる。第35図に示すように、ウェハがチャック316
上に真空吸着されると扉622が閉じる。スピン・ステ
ージ316が停止した状態でS。
6滴下ノズルが395から所定量のs oat伎(Si
O2成分10重量%)がウェハ上に滴下され、それにつ
づいてスピン・ステージ316が2200±40Orp
mで回転して塗布を完了する。その状態を第18図に示
す。
次に第18図の状態のウェハは、N2ガス1気圧のベー
ク室624に移送される。扉622及び632aが閉し
た状態で80℃で10分室常圧ベーク後、真空引きされ
、先と同様に真空搬送室634を介して、ウェハはエッ
チバック室654に真空移送される。第34図に示すよ
うにステージ658上にウェハ671がセットされると
、$632 bが閉じられる。その状態でウェハ温度2
00℃(20分)、450℃(20分)の2段階の真空
・\−りが行われる。その後、スルーホール部にS O
G  S i o2fflが露出しないようなSOG膜
の一部を一様にドライエッチ(いわゆるエッチバック)
により除去する。
エッチバック条件は、反応室ガス圧A、 r 20〜5
0mTo r r、RFパワー250〜400W、水平
磁界強度200〜500ガウス(Gauss)、エッチ
量0.15pmである。第19図は、このエッチバンク
が完了した状態である。
次に、第19図の状態のウェハをまず、エッチバック室
を真空引きして、先と同様に真空搬送室634を介して
再びCVD室644に真空搬送する。同室では先のCV
D膜と同一の条件で第20図に示す如く、0.6μm厚
のCVD−5i02膜218をウェハの全面に被着する
。この状態のウェハは、真空搬送室634を介してアン
ロード室604内のカセット603に真空転送され、カ
セット603のすべてのウェハが処理されると扉632
d及び602が閉じた状態でN2ガス1気圧にもどし、
扉602を介してウェハ及びカセット603が放出され
る。このように、SOG形成後、ウェハ大気にさらさな
いため、SOG膜の大気中の水分吸収による「ふくれ」
や[ボイド」等の欠陥が生じない。
次に第21図に示す如く、スルーホールの形成のための
フォトレジスト・パターン219をフォトリングラフィ
によりウェハ上に形成する。その状態のウェハをロット
単位でカセットに収容し、第7図のロータ704にセン
トする。扉702が閉じ、ロド室704が真空排気され
、次に、扉732dが開き、真空搬送室を介してロボッ
ト・アーム737によりウェハ:(f枚ずつ)はドライ
エツチング室に転送される。第32図に示すようにウェ
ハ571がステージ548上に載置されると、扉732
cが閉し5i02膜のドライエツチング(反応性イオン
・エツチング)が行われる。エツチング条件は、反応室
圧力200mTorr、反応ガスCHF5(ノズル57
8より供給)、RFパワー450Wである。
第22図は、このようにしてスルーホール形成されたウ
ェハである。次に、ドライエッチ室744は真空排気さ
れる。更に、扉732cが開き、ウェハは先と同様に真
空排気室734のアーム737により保持され同室73
4内に他と同様に引き込まれる。
その状態で他と同様に扉732cが閉じ、それにつづい
て、アッシャ754の扉732bが開き、ウェハはアッ
シャ754内に真空を保ったまま転送される。アンシャ
754にセットされたウェハは02アツシングにより、
レジストが除去され第23図のようになる。アッシング
条件は、02ガス1.2To+r。
RFパワー800Wである。
第23図の状態のウェハは先と同様に真空搬送室734
を介して、中間ロードロック室724に真空移送される
。ロード室724のベルト725上にウェハが載置され
ると扉732aが閉じ、ロード室724はN2ガスによ
り1気圧にされる。
次に、扉722が開きウェハがスピンナ714に(N2
ガス1気圧中)移送される。第35図に示すように、ス
ピン・ステージ316上にウェハ371が真空吸着され
ると、扉722が閉じる。
スピン・ステージ316が低速回転した状態で、薬液ノ
ズル394(第35図)からポジ型レジスト現像液(東
京応化社製MMD−3、主成分N (CH3) 40 
H)を30秒間スプレーして、サイド・フィルム220
を除去して、第24図のような状態にする。そのままの
回転状態で純水ノズル393から10分間純水をスプレ
ーして洗浄を行なう。その後、スピンを300Orpm
にあげ、ガス・ノズル392(第35図)からN2ガス
を供給して、ウェハのスピン乾燥を行なう。この後、扉
712が開き、ウェハがアンロード室764内のカセッ
ト763内に収容される。次に扉712が閉しる。この
ようにして、全ロットのウェハがカセット763に収容
されると、扉762からカセン)・及びウェハが放出さ
れる。このように、ドライ処理時のウェット処理を大気
にふれさせず連続して行なうので、F系ガスによるスル
ーホール底部のAQ腐食を防止することができる。
次に第25図に示すように、先の第1層目AQ配線と同
様に第4図の装置により第2層目AQ配線層222.2
23を形成する。
次に第26図に示すように、同配線層フォトレジスト・
パターン224a〜bを第15図と同様こ形成する。
次に第27図に示すように、先の第1層目AQ配線と同
様に第5図の装置によりエツチング室理する。
次に第28図に示すように、先の層間絶縁膜と同様にし
て、第6図の装置により、3層からなるファイナル・バ
ンシベーション膜を形成する。このときも、SOGによ
る5IO2膜がノくラド開口部側面に露出しないように
エツチノくツクしてl、Nる。
次に第29図に示すように、スルーホールとIJぼ同様
にして、パッド開口229を形成する。これには、先の
スルーホールと同様に第7図の装置をスルーホールとほ
ぼ同様に用いる。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、次のとおりであ
る。
すなわち、ウェハに対するドライ処理工程およびウェッ
ト処理工程並びに搬送工程が夫々外気を遮断した処理装
置内の所定の雰囲気中におり1で連続的に行われること
により、ウニノsiこ対するドライ処理工程及びウェッ
ト処理工程における作業効率の向上を図ることができ、
また外気との反応に起因するウニハネ良、すなわち、た
とえばウニノーにおける自然 酸化膜や腐食などの発生
を確実に防止することができる。
また、前記した本発明の半導体装置の製造装置によれば
、ウェハに対するドライ処理機構およびウェット処理機
構並びに搬送機構が組み込まれていることにより、ウェ
ハのドライ処理工程及びウェット処理工程における装置
の省スペース化や作業効率の向上を図ることができ、ま
た前記各機構内が夫々外気と遮断可能とされていること
により、外気との反応に起因するウニハネ良を確実に防
止することが可能となる。
【図面の簡単な説明】
第1図は本発明の実施例、1である半導体装置の製造装
置を示す模式図、 第2図(a)、  (b)、  (c)、(d)は本発
明の上記実施例、1でおる半導体装置の製造方法を説明
するためのウェハの断面図である。 第3図〜第7図は、本発明の実施例2.の各種連続処理
装置の全体模式水平断面図、第8図〜第30図は上記実
施例のバイポーラ型集積回路装置のウニハエ程の要部プ
ロセスフローを示すウェハの模式断面図、 第31図〜第35図は上記各連続処理装置の主要単位処
理装置の詳細模式断面図又は内部正面図である。 1−X空ロード・アンロードチャンバ、2,5゜11.
12.13.16  仕切りノくルブ、3・ ウニバカ
セント、4 ・ウニノ\、6・真空搬送室(搬送機構)
、7・搬送手段、8・・真空ロードロック室(搬送機構
)、9・・エツチングチャンツク(トライ処理機構)、
10・・スパンタチャンバ(トライ処理機構)、14・
・加熱手段、1訃・ウェット処理室(ウェット処理機構
)、15A・・洗浄部、15B・乾燥部、20・・・多
層膜、2OA・・/<リヤメタル層、20B・・上層部
、21・・ホトレジスト膜、22・ ウェハ基板、23
−塩素。 第1図 第 図 第 図 第 図 6]] ムUl 第 図 第10 図 第11図 第14 図 第15図 第16図 第17図 91八 第18 図 第19 図 第20図 第21 図 第31 図 第33図 第32図 第34図

Claims (1)

  1. 【特許請求の範囲】 1、ウェハ又は基板に対するドライ処理工程およびウェ
    ット処理工程と、このドライ処理工程およびウェット処
    理工程間におけるウェハ又は基板の搬送工程とからなる
    半導体装置の製造方法であつて、前記ドライ処理工程お
    よび前記ウェット処理工程並びに前記搬送工程が夫々外
    気を遮断した処理装置内の所定の雰囲気中において連続
    的に行われることを特徴とする半導体装置の製造方法。 2、前記ドライ処理工程がウェハ又は基板上に薄膜を形
    成する処理工程であり、前記ウェット処理工程が前記ウ
    ェハ又は基板の薄膜形成前における洗浄工程および洗浄
    後の乾燥工程であることを特徴とする請求項1記載の半
    導体装置の製造方法。 3、前記ドライ処理工程がウェハ又は基板上の薄膜に対
    するエッチング処理工程であり、前記ウェット処理工程
    が前記エッチング処理工程後における洗浄工程であるこ
    とを特徴とする請求項1記載の半導体装置の製造方法。 4、前記ウェハ又は基板上の薄膜が金属薄膜であること
    を特徴とする請求項2記載の半導体装置の製造方法。 5、前記ウェハ又は基板上の薄膜がバリヤメタル構造と
    されていることを特徴とする請求項2記載の半導体装置
    の製造方法。 6、前記ウェハ又は基板上の薄膜が金属膜であることを
    特徴とする請求項3記載の半導体装置の製造方法。 7、前記ウェハ又は基板上の薄膜がバリヤメタル構造と
    されていることを特徴とする請求項3記載の半導体装置
    の製造方法。 8、前記ウェハ又は基板上の薄膜がバリヤメタル構造と
    されていることを特徴とする請求項4記載の半導体装置
    の製造方法。 9、ウェハ又は基板に対するドライ処理機構およびウェ
    ット処理機構と、このドライ処理機構およびウェット処
    理機構間におけるウェハ又は基板の搬送機構とが少なく
    とも組み込まれ、前記各機構内が夫々外気と遮断可能と
    されていることを特徴とする半導体装置の製造装置。 10、前記ドライ処理機構およびウェット処理機構間に
    前記搬送機構としての真空ロードロック室が介在されて
    いることを特徴とする請求項9記載の半導体装置の製造
    装置。 11、前記真空ロードロック室が、前記ウェット処理機
    構による洗浄処理後のウェハ又は基板をその真空中にお
    いて加熱して乾燥させる加熱手段を有していることを特
    徴とする請求項10記載の半導体装置の製造装置。 12、以下の工程よりなる半導体デバイス又は半導体集
    積回路デバイスの製造方法: (a)上記デバイスをその上に形成するための被処理ウ
    ェハ又は基板に対して、ドライ処理又はウェット処理の
    いずれか一方のカテゴリーに属する第1の処理を施すた
    めに第1の処理室で行なわれる第1の処理工程: (b)上記第1の処理工程の後、上記ウェハ又は基板を
    真空を含む大気と異なる雰囲気下において、大気に接触
    させることなく第2の処理室へ移送する第1の移送工程
    : (c)上記第1の移送工程の後、上記のウェハ又は基板
    に対して、ドライ処理又はウェット処理のうち、上記第
    1の処理工程と異なるカテゴリーに属する処理を上記第
    2の処理室において行なう第2の処理工程。 13、上記第1の処理工程はドライ処理である請求項1
    2項の製造方法。 14、上記第1の処理工程はアルミニウムを主な構成要
    素とする配線層のパターニングのためのアルミニウムの
    ドライ・エッチング工程である請求項13項の製造方法
    。 15、上記第2の処理工程は上記アルミニウムのエッチ
    ング時に上記被処理ウェハ又は基板に残留する有害な塩
    素成分又はその化合物を除去するためのウェット処理工
    程である請求項14項の製造方法。 16、上記第1の処理工程は第1の酸化膜を被着するた
    めのCVD工程である請求項13項の製造方法。 17、上記第2の処理工程は上記第1の酸化膜の凹凸を
    平坦化するためのSOG酸化膜塗布工程である請求項1
    6項の製造方法。 18、更に以下の工程よりなる請求項17項の製造方法
    : (d)上記第2の処理工程の後、上記ウェハ又は基板を
    大気に接触させることなく、上記第1の処理室を含む第
    3の処理室に移送する第2の移送工程: (e)上記SOG酸化膜又は、SOG酸化膜および上記
    第1のCVD酸化膜の一部をその上面から均一にドライ
    ・エッチングにより除去する工程。 19、更に以下の工程よりなる請求項18項の製造方法
    : (f)上記工程(e)の後、上記ウェハ又は基板を大気
    に接触させることなく、上記第1の処理室を含み上記第
    2、第3の処理室と異なる第4の処理室に移送する第3
    の移送工程: (g)上記均一に除去されたSOG酸化膜上に第2のC
    VD酸化膜を全面に被着する工程。 20、更に以下の工程よりなる請求項19項の製造方法
    : (h)上記第2のCVD酸化膜の被着工程の後、すくな
    くとも上記第1、第2のCVD酸化膜にスルーホールを
    開口する工程。
JP11575190A 1989-07-11 1990-05-07 半導体装置の製造方法及び製造装置 Pending JPH0414222A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11575190A JPH0414222A (ja) 1990-05-07 1990-05-07 半導体装置の製造方法及び製造装置
EP19900307025 EP0408216A3 (en) 1989-07-11 1990-06-27 Method for processing wafers and producing semiconductor devices and apparatus for producing the same
KR1019900010335A KR910003764A (ko) 1989-07-11 1990-07-09 반도체장치의 제조방법 및 제조장치
US07/550,694 US5135608A (en) 1989-07-11 1990-07-10 Method of producing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11575190A JPH0414222A (ja) 1990-05-07 1990-05-07 半導体装置の製造方法及び製造装置

Publications (1)

Publication Number Publication Date
JPH0414222A true JPH0414222A (ja) 1992-01-20

Family

ID=14670151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11575190A Pending JPH0414222A (ja) 1989-07-11 1990-05-07 半導体装置の製造方法及び製造装置

Country Status (1)

Country Link
JP (1) JPH0414222A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004010A (ja) * 1999-04-28 2000-01-07 Matsushita Electron Corp 容量素子の製造方法
US6035871A (en) * 1997-03-18 2000-03-14 Frontec Incorporated Apparatus for producing semiconductors and other devices and cleaning apparatus
JP2001102374A (ja) * 1999-09-28 2001-04-13 Tokyo Electron Ltd 膜形成システム
JP2001102170A (ja) * 1999-07-23 2001-04-13 Semiconductor Energy Lab Co Ltd El表示装置の作製方法及び薄膜形成装置
WO2004079808A1 (ja) 2003-03-04 2004-09-16 Tokyo Electron Limited 基板の処理システム及び半導体装置の製造方法
WO2005075701A1 (ja) * 2004-02-10 2005-08-18 Ulvac, Inc. 薄膜形成装置
KR100554855B1 (ko) * 1997-09-17 2006-06-14 가부시키가이샤 에바라 세이사꾸쇼 기판도금장치
JP2008091920A (ja) * 2007-10-01 2008-04-17 Tadahiro Omi 基板の処理システム
US7528057B2 (en) 1995-10-25 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
JP2009102740A (ja) * 2000-04-25 2009-05-14 Tokyo Electron Ltd 金属膜堆積方法および超臨界乾燥/クリーニングモジュールを含む金属堆積クラスタツール
JP4646346B2 (ja) * 2000-01-28 2011-03-09 パナソニック株式会社 電子デバイスの製造方法
US8132580B2 (en) 2007-03-29 2012-03-13 Tokyo Electron Limited Substrate processing system and substrate cleaning apparatus including a jetting apparatus
JP2015149410A (ja) * 2014-02-06 2015-08-20 東京エレクトロン株式会社 基板処理方法、前処理装置、後処理装置、基板処理システムおよび記憶媒体
US10478931B2 (en) 2015-04-13 2019-11-19 Dmg Mori Co., Ltd. Workpiece attachment/removal device
US10835908B2 (en) 2013-08-27 2020-11-17 Tokyo Electron Limited Substrate processing method

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528057B2 (en) 1995-10-25 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US6035871A (en) * 1997-03-18 2000-03-14 Frontec Incorporated Apparatus for producing semiconductors and other devices and cleaning apparatus
KR100554855B1 (ko) * 1997-09-17 2006-06-14 가부시키가이샤 에바라 세이사꾸쇼 기판도금장치
JP2000004010A (ja) * 1999-04-28 2000-01-07 Matsushita Electron Corp 容量素子の製造方法
JP2001102170A (ja) * 1999-07-23 2001-04-13 Semiconductor Energy Lab Co Ltd El表示装置の作製方法及び薄膜形成装置
JP2001102374A (ja) * 1999-09-28 2001-04-13 Tokyo Electron Ltd 膜形成システム
JP4646346B2 (ja) * 2000-01-28 2011-03-09 パナソニック株式会社 電子デバイスの製造方法
JP2009102740A (ja) * 2000-04-25 2009-05-14 Tokyo Electron Ltd 金属膜堆積方法および超臨界乾燥/クリーニングモジュールを含む金属堆積クラスタツール
WO2004079808A1 (ja) 2003-03-04 2004-09-16 Tokyo Electron Limited 基板の処理システム及び半導体装置の製造方法
KR100712942B1 (ko) * 2003-03-04 2007-05-02 동경 엘렉트론 주식회사 기판 처리 시스템 및 반도체 장치의 제조 방법
JP4547337B2 (ja) * 2004-02-10 2010-09-22 株式会社アルバック 薄膜形成装置
WO2005075701A1 (ja) * 2004-02-10 2005-08-18 Ulvac, Inc. 薄膜形成装置
US8011315B2 (en) 2004-02-10 2011-09-06 Ulvac, Inc. Thin film forming apparatus
US8132580B2 (en) 2007-03-29 2012-03-13 Tokyo Electron Limited Substrate processing system and substrate cleaning apparatus including a jetting apparatus
JP2008091920A (ja) * 2007-10-01 2008-04-17 Tadahiro Omi 基板の処理システム
US10835908B2 (en) 2013-08-27 2020-11-17 Tokyo Electron Limited Substrate processing method
JP2015149410A (ja) * 2014-02-06 2015-08-20 東京エレクトロン株式会社 基板処理方法、前処理装置、後処理装置、基板処理システムおよび記憶媒体
US10478931B2 (en) 2015-04-13 2019-11-19 Dmg Mori Co., Ltd. Workpiece attachment/removal device

Similar Documents

Publication Publication Date Title
US5135608A (en) Method of producing semiconductor devices
US5498768A (en) Process for forming multilayer wiring
US7737005B2 (en) Method for forming Ti film and TiN film, contact structure, computer readable storing medium and computer program
US6890853B2 (en) Method of depositing metal film and metal deposition cluster tool including supercritical drying/cleaning module
JPH0414222A (ja) 半導体装置の製造方法及び製造装置
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
US6953608B2 (en) Solution for FSG induced metal corrosion & metal peeling defects with extra bias liner and smooth RF bias ramp up
KR101049491B1 (ko) 기판 처리 방법 및 컴퓨터 판독 가능한 기억 매체
US6372301B1 (en) Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
JP2001144028A (ja) 連続フッ素および水素プラズマによるコンタクト洗浄
JPH0922896A (ja) 金属膜の選択的形成方法
JP2001168075A (ja) 基板誘電層プレクリーニング方法
US7799703B2 (en) Processing method and storage medium
JPH1064908A (ja) 半導体装置の配線形成方法及びスパッタ装置
JP2012195613A (ja) 基板処理方法および記憶媒体
JP3667038B2 (ja) Cvd成膜方法
JP5247999B2 (ja) 基板処理方法およびコンピュータ読取可能な記憶媒体
JPH0344058A (ja) 半導体装置の製造方法および製造装置
US20060144420A1 (en) Apparatus and method for manufacturing semiconductor device
JPH04254349A (ja) マルチチャンバプロセス装置
JPH05217918A (ja) 成膜処理装置
JP2004214388A (ja) 基板処理方法
JP2003035962A (ja) 基板処理方法およびそのシステム
JPH0547720A (ja) 自然酸化膜の除去方法
JPH0621031A (ja) 洗浄方法及びその洗浄装置