JP2017528910A - マイクロエレクトロニクス基板上のドライハードマスク除去のための方法 - Google Patents

マイクロエレクトロニクス基板上のドライハードマスク除去のための方法 Download PDF

Info

Publication number
JP2017528910A
JP2017528910A JP2017506413A JP2017506413A JP2017528910A JP 2017528910 A JP2017528910 A JP 2017528910A JP 2017506413 A JP2017506413 A JP 2017506413A JP 2017506413 A JP2017506413 A JP 2017506413A JP 2017528910 A JP2017528910 A JP 2017528910A
Authority
JP
Japan
Prior art keywords
layer
containing gas
ratio
gas
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017506413A
Other languages
English (en)
Other versions
JP6630935B2 (ja
Inventor
モハンティー，ニハール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2017528910A publication Critical patent/JP2017528910A/ja
Application granted granted Critical
Publication of JP6630935B2 publication Critical patent/JP6630935B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595—Control etch selectivity

Abstract

本開示は、サブリソグラフィー統合スキームを実施するために使用されることができる、下層ハードマスク層からメタルハードマスク層を除去する多段階プラズマプロセスのための方法に関する。サブリソグラフィー統合スキームは、ハードマスク層に転写されることができる、メタルハードマスク層への複数のフィーチャを反復的にパターニングすることを含むことができる。しかし、反復的なプロセスは、ハードマスク層へのパターン転写に影響する可能性があるミニマスクとして作用する可能性がある、メタルハードマスクの上面に前の膜の残留物が残る可能性がある。そのミニマスクを除去する１つのアプローチは、炭素含有ガスと塩素含有ガスの第一ガス混合比率を用いて、ミニマスクを除去する２段階プラズマプロセスを用いることであり得る。残ったメタルハードマスク層は、炭素含有ガスと塩素含有ガスの第二ガス混合比率を用いて除去され得る。

Description

関連出願の相互参照
本出願は、２０１４年８月５日に出願された米国仮特許出願第６２／０３３，３４７号の優先権を主張するものであり、その内容はすべて参照によりここに組み込まれる。
本発明は、半導体処理技術に関し、より詳細には、半導体基板上の膜をプラズマ処理するための装置及び方法に関する。
マイクロエレクトロニクスのフィーチャの幾何学的形状は、より小さいサイズにスケールし（scale
to）、複雑さも増し続けている。したがって、マイクロエレクトロニクスデバイスを製造するのに使用されるパターニング技術は、より小さいフィーチャを作成、製造中の膜への損傷を最小にするように、より正確になっている。フォトリソグラフィのためにより短い光波長にスケーリングすることが、より小型のデバイスを製造するための成功法であった。しかし、光波長のスケーリングは、マルチパターニング（ＭＰ）、自己整合型のダブル／クォドラプルパターニング（ＳＡＤＰ／ＳＡＱＰ）のようなサブリソグラフィー技術を使用することによって克服できるいくらかの限界に達している。サブリソグラフィー技術は、デバイス製造をより小さい幾何学的形状に広げたが、デバイスの歩留まりを低下させるか、あるいは製造コストを増加させる可能性のある処理の複雑さも導入している。プロセスの複雑さは、より小さいデバイスフィーチャを可能にするために除去及び再塗布される必要がある可能性がある追加のフィルム層を含み得る。フィルム層の不完全な除去は、サブリソグラフィーパターニングに悪影響を及ぼし得る。これにより、下層膜上の上層膜の残留痕跡を除去するために膜層を除去することにより、パターニング結果を改善することができる。したがって、前述の問題を克服する可能性のある新しい処理技術が望まれ得る。
本明細書では、バックエンドオブライン（ＢＥＯＬ）及びミドルオブライン（ＭＯＬ）層のための半導体製造のパターニングフローに使用されるマイクロエレクトロニクス基板のプラズマ処理方法を説明する。ＥＵＶリソグラフィがない場合、これは１９３ｎｍリソグラフィによるサブリソグラフィー技術の使用を必要とする。ＭＯＬ／ＢＥＯＬパターニングに採用される代表的なサブリソグラフィー技術は、マルチパターニング（ＭＰ）；自己整合型のダブル／クォドラプルパターニング（ＳＡＤＰ／ＳＡＱＰ）である。デザインルールに応じて、一方又は他方のパターニング技法が好ましく、例えば、ローカル相互接続が双方向線を必要とする場合、ＭＰが好ましい場合がある。ＭＰ統合スキームは、単に例示的実施形態として提供され、特許請求の範囲をＭＰ統合スキームに限定することを意図するものではない。
一実施形態では、サブリソグラフィーパターニングの統合スキームは、複数の有機層の間に配置された一つ以上のハードマスク層を備えた、上層及び下層有機層を含むことができるフィルムスタックを含むことができる。この場合、ハードマスク層は、サブリソグラフィー技術を使用して下層有機層をパターニングするために使用されることができる。しかし、ハードマスク層は２つの層を含む可能性がある。上層有機層に最も近い第一ハードマスク層は、下層有機層に最も近い第二ハードマスク層をパターニングするために用いられ得る。上層のハードマスク層は、パターンが下層のハードマスク層に転写される前に数回パターニングされることができ、今度は、下層のハードマスク層のパターンが下層有機層に転写されることができる。いくつかの例では、下層のハードマスク層へのパターン転写の後に、上層のハードマスク層を除去することが必要な場合がある。しかし、場合によっては、上にあるハードマスク層の除去が不完全であり、下層有機層への最終的なパターン転写に影響する可能性がある。この不完全なハードマスクの除去の１つの共通の根本原因は、第一ハードマスクの上に残る上層有機層によるものである。したがって、第一ハードマスク層及び第一ハードマスク層上の有機層の残留物の除去が、上層のハードマスク層の２段階プラズマエッチングプロセスによって達成することができる。
一つの実施形態においては、基板を処理する方法は、プラズマ処理チャンバ内で基板を受ける工程を含む。基板は、有機含有層の上方のチタン含有層と、有機含有層とチタン含有層との間に配置されたハードマスク層とを含み、ハードマスク層は、酸化物層、窒化ケイ素層、又は炭化ケイ素層であることができる。サブリソグラフィー統合スキームにおいては、チタン含有層は、下層のハードマスク層の一部を露出させるようにパターニングされ得る。ハードマスク層を用いて、有機層をパターニングする前に、チタン含有層は、２段階プラズマエッチングプロセスを用いて除去されることができる。例えば、第一段階においては、プラズマは、塩素含有ガスと炭素含有ガスとを含む、第一比率のガス混合物を使用することができ、それに続いて、第二比率のガス混合物がチタン含有層を除去して、ハードマスク層を露出させる。ガス混合物は、次のガス、ＣＨ４、Ｃ２Ｈ４、Ｃｌ２、ＢＣｌ３又はＣＣｌ４の一つ以上を含むことができる。一つの特定の実施形態において、塩素含有ガスと炭素含有ガスの第一比率は、約６：０．２５であることができ、第二比率は、約３：０．１３であることができる。
他の実施形態においては、チタン含有層の処理は、塩素含有ガス、窒素含有ガス、炭素含有ガス及びアルゴン含有ガスが６：１：０．２５：８の第一比率であるガス混合物を含む。処理の第二段階は、３：０．０：０．１３：４の第二比率を使用した同一又は同様のガスを含むことができる。
上述の実施形態の一つの実施形態においては、プロセス圧力は、１０ｍＴｏｒｒから３０ｍＴｏｒｒまでであり、プラズマ処理チャンバ内の少なくとも１つの電極に印加される電力は、１００Ｗから１０００Ｗまでである。他の実施形態においては、処理は、１０ｍＴｏｒｒから３０ｍＴｏｒｒまでの圧力、１００℃までの温度、１００Ｗから１０００Ｗまでの電力及び１５０秒までのプロセス時間を含むことができる。
一つの特定の実施形態においては、プラズマ処理チャンバは、処理中に異なる電力レベルを受けることができる、上部電極と下部電極とを含むことができる。この実施形態においては、圧力は、約３０秒のプロセス時間に対して、約３５０Ｗが上部電極に印加され、約５０Ｗが下部電極に印加された状態で、約１５ｍＴｏｒｒであることができる。
他の特定の実施形態においては、プラズマ処理チャンバは、処理中に異なる電力レベルを受けることができる、上部電極と下部電極とを含むことができる。この実施形態においては、圧力は、約９０秒のプロセス時間に対して、約３５０Ｗが上部電極に印加され、約５０Ｗが下部電極に印加された状態で、約２０ｍＴｏｒｒであることができる。
本明細書に組み込まれ、本明細書の一部を構成する添付の図面は、本発明の実施形態を示し、上述した本発明の一般的な説明及び以下の発明を実施するための形態と共に、本発明を説明する役割を果たす。さらに、参照番号の最も左の桁は、参照番号が最初に現れる図面を識別する。
図１は、少なくとも１つの実施形態による、マイクロエレクトロニクス基板上にハードマスク層をパターニングするためのマルチパターニング統合スキームの図である。
図２は、少なくとも１つの実施形態による、マルチパターニング統合スキームにおいて金属含有層を処理するための方法のフロー図及びこれに付随する図解を示す。
図３は、少なくとも１つの実施形態による、マルチパターニング統合スキームにおいて金属含有層を処理するための別の方法のフロー図及びこれに付随する図解を示す。
図４は、第一プラズマと第二プラズマとの間の遷移を可能にすることができるプラズマチャンバの概略断面図を示すプラズマ処理システムの概略図である。
以下の詳細な説明は、本開示と一致する例示的な実施形態を示す添付の図面を参照する。発明を実施するための形態において、「一実施形態」、「ある実施形態」、「例示的実施形態」等への参照は、記載された例示的実施形態は特定の特徴、構造、又は特性を含むことができるが、全ての例示的実施形態が、その特定の特徴、構造、又は特性を必ずしも含んでいない。さらに、そのような語句は必ずしも同じ実施形態を参照しているわけではない。さらに、特定の特徴、構造、又は特性がある実施形態に関連して記載されている場合、他の例示的実施形態に関連したそのような特徴、構造、又は特性に影響を及ぼすことは、明示的に説明されているか否かによらず、当業者の知識の範囲内である。
本明細書で使用される「基板」又は「マイクロエレクトロニクス基板」は、一般に、本明細書で説明される実施形態に従って処理される物体を示す。マイクロエレクトロニクス基板は、デバイス、特に半導体又は他の電子デバイスの任意の材料部分又は構造を含むことができ、例えば、半導体基板等のベース基板構造又は薄膜等のベース基板構造上若しくはこれより上にある層であってもよい。それゆえ、基板は、任意の特定のベース構造、下層又は上層に限定されるものではなく、パターニングされた又はパターニングされていない、そのような層又はベース構造、並びに層及び／又はベース構造の任意の組み合わせを含むことが意図されている。以下の説明は、特定のタイプの基板を参照することができるが、これは説明することを目的とするのみであり、限定するものではない。
本明細書に記載される例示的実施形態は、説明することの目的のために提供され、限定するものではない。他の実施形態も可能であり、本開示の範囲内で例示的実施形態に変更を加えることができる。このため、発明を実施するための形態は、本開示を限定することを意味しない。むしろ、本開示の範囲は、添付の特許請求の範囲及びその等価物に従ってのみ定義される。
以下の例示的な実施形態について発明を実施するための形態は、当業者の知識を適用することによって、過度の実験をすることなく、本開示の範囲から逸脱することなく、他の人が様々な用途に容易に修正及び／又は適合させることができる、本開示の一般的性質を完全に明らかにするであろう。このため、そのような修正及び適合は、本明細書に提示される教示及び指導に基づき、例示的実施形態の意味及び複数の均等物の範囲内にあることが意図される。本明細書の表現又は用語は、本明細書の用語又は表現が、本明細書の教示に鑑みて当業者によって解釈されるように、限定ではなく説明を目的とするものであることを理解されたい。
本明細書では、バックエンドオブライン（ＢＥＯＬ）及びミドルオブライン（ＭＯＬ）層のための半導体製造のパターニングフローに使用されるマイクロエレクトロニクス基板のプラズマ処理方法を説明する。ＥＵＶリソグラフィがない場合、これは１９３ｎｍリソグラフィによるサブリソグラフィー技術の使用を必要とする。ＭＯＬ／ＢＥＯＬパターニングに採用される代表的なサブリソグラフィー技術は、マルチパターニング（ＭＰ）；自己整合型のダブル／クォドラプルパターニング（ＳＡＤＰ／ＳＡＱＰ）である。デザインルールに応じて、一方又は他方のパターニング技法が好ましく、例えば、ローカル相互接続が双方向線を必要とする場合、ＭＰが好ましい場合がある。ＭＰ統合スキームは、単に例示的実施形態として提供され、特許請求の範囲をＭＰ統合スキームに限定することを意図するものではない。ＭＰ統合スキームの一実施形態は、最終的なハードマスク（ＨＭ）層に転写する前に複数のパターンがスティッチされる（ｓｔｉｔｃｈｅｄ）記憶層を含むことができる。メタルハードマスク（ＭＨＭ）として知られている金属化合物ベースの記憶層は、それらの優れたコーナーリテンション（Ｃｏｒｎｅｒ ｒｅｔｅｎｔｉｏｎ）と、下層の最終的なＨＭに関する良好な選択性のために使用することができる。最も一般的に使用されるＭＨＭの記憶層はＴｉＮであるが、本開示の範囲は、ＴｉＯｘ、ＷＯｘ、ＺｒＯｘ、ＡｌＯｘのようなＴｉＮ以外の他の金属層を含むことができる。
図１は、ＭＨＭ１０２及びＨＭ１０４を使用したマルチパターニングのための統合スキーム又はプロセスフロー１００の一実施形態を示しており、ＭＨＭ１０２に複数のリソグラフィ露光をスティッチしてＨＭ１０４を露光及びパターニングすることを含むことができ、次いで、ＨＷ１０４のパターンを下層有機層１０６に転写することができる。プロセスフローは、反復的に、いくつかのフィーチャをＭＨＭ１０２にパターニングするために使用することができる当初膜スタック１０８で開始することができる。当初膜スタック１０８は、下層有機層１０６と、ＨＭ層１０４と、ＭＨＭ層１０２と、上層有機層１２０と、反射防止膜（ＡＲＣ）層１２２と、既知のフォトリソグラフィ及びエッチング技術を使用してＭＨＭ１０２に転写されて、第一パターンスタック１１０を形成する当初パターン１２６を含む第一パターニングレジスト層１２４と、を含む。図１に示すように、第一ＭＨＭパターン１２８は、フォトレジスト層１２４内の当初パターン１２６と同じであってもよいし、類似していてもよい。
第一パターンスタック１１０は、ＭＨＭ１０２をパターニングするために使用され得る複数のパターニング技術の１つの完成した反復の例である。第一ＭＨＭパターン１２８が完了した後、プロセスは再び開始し、上層有機層１２０、ＡＲＣ層１２２、及びＭＨＭ層１０２に転写された当初パターン１２６とは異なる第二パターン１３２を含む第二パターニングレジスト層１３０が形成される。第二膜スタック１１２は、当初膜スタック１０８を処理するのと同じ又は同様の技術を使用して、ＭＨＭ層１０２に第二パターン１３２を転写するのに使用することができる。しかし、結果は、第二ＭＨＭスタック１１４に示されるように異なり得る。ここでは、第二ＭＨＭパターン１３４が第一ＭＨＭパターン１２８とは異なる場所に位置している。いくつかの実施形態においては、ＭＨＭ層１０２内の第一ＭＨＭパターン１２８と他のスティッチされたパターン（例えば、第二ＭＨＭパターン１３４）との間の距離は、ナノメートル単位で測定することができる。図１は、ＨＭ層１０４に転写されることができるパターンを完成させるため、何度も繰り返してもよいＭＨＭ１０２のパターニングの少なくとも２つの反復を示す。
ＭＨＭパターニングが完了すると、プラズマエッチングプロセスを用いて最終的なＭＨＭ／ＨＭ膜スタック１１６を形成することができ、これは、マスク層としてＭＨＭ層１０２を使用した単一エッチングプロセスで、ＨＭ１０４層に完成したパターンを転写する。しかし、ＨＭ１０４のエッチングプロセスは、完成したＭＨＭパターンが下層有機層１０６に転写されないように、下層有機層１０６に対して選択的であってもよい。下層有機層１０６をエッチングするために異なるエッチングプロセスを使用することができるが、ＭＨＭ１０２層は、有機層のエッチングプロセスに先立って除去する必要があり得る。前述のエッチングプロセスは、プラズマ処理の当業者に既知の技術を用いて実施することができる。
ＭＰ統合スキームの１つの態様は、ＭＨＭ層１０２上の上層有機層１２０の一定の塗布（ｃｏｎｓｔａｎｔ ａｐｐｌｉｃａｔｉｏｎ）及び除去である。特定の例では、上層有機層１２０の一部は、ＭＨＭ／ＨＭ膜スタック１１６が形成されるときに、完全には除去されないかもしれない。それゆえ、基板の露出した上面は、ＭＨＭ１０２の除去プラズマプロセスにさらされ得る２つ以上の種類の材料を有することができる。ＭＨＭ層１０２及び上層有機層１２０の残留物は、最終的なＨＭ膜スタック１１８が形成されたときにＭＨＭ層１０２の一部（図示せず）がＨＭ層１０４上に残るようにする異なるエッチング速度を有することができる。残留物が除去されない場合、それらは、ＭＨＭ層１０２と上層有機層１２０の残留物との間のエッチング速度の差異により除去されなかったＭＨＭ層１０２の部分として、ＨＭ層１０４に転写され得るマイクロマスクとして作用し得る。
１つのアプローチでは、ＭＨＭエッチングプロセスの前に、ウェット化学プロセスを使用して、上層有機層１２０の残留物を除去することができる。しかし、この基板がウェット化学プロセスのために異なるツールに移送される可能性があり、コスト及びサイクル時間を増加させる可能性がある。別のアプローチは、ＭＨＭ層１０２を除去する同じプロセスツール内で残留物を除去するプラズマエッチングプロセスを使用することができる。２段階プラズマプロセスを使用して、第一ステップで有機残留物を除去し、それに続く、第二ステップによってＭＨＭ層１０２を除去することができる。
図２は、残渣（例えば、有機残留物）がなく、表面損傷がほとんどない最終的なＨＭ層１０４を得るために使用され得る、ＭＨＭ層１０２のその場での（ｉｎ−ｓｉｔｕ）ドライエッチングプロセスのための２段階アプローチを含む方法２００のフロー図を示す。フロー図の右側には、最終的なＨＭ膜スタック１１８を形成するための２段階プロセスにさらされ得るＭＨＭ／ＨＭ膜スタック１１６の一実施形態の図示がある。
ブロック２０２では、プラズマチャンバは、有機含有層（例えば、下層有機層１０６）の上方のチタン含有層（例えば、ＭＨＭ１０２）と、その有機含有層とそのチタン含有層との間に配置されたハードマスク層（例えば、ＨＭ層１０４）を含む基板を受けることができる。一実施形態においては、チタン含有層及びハードマスク層をパターニングして、有機含有層の一部を露出させることができる。一実施形態においては、ハードマスク層は、酸化物層、窒化ケイ素層、又は炭化ケイ素層を含むことができるが、これらに限定されない。有機含有層は、ＯＰＬ（有機平坦化層）、ＳＯＣ（スピンオンカーボン）、ＳＯＨ（スピンオン有機ハードマスク）、ＡＰＦ（アモルファスカーボン）を含むことができる、これらに限定されない。
いくつかの実施形態においては、チタン含有層は、図１の説明で説明したように、残渣２０８又は前の処理からの残留物を含んでもよい。残渣２０８は、チタン含有層を横切って均一に適用されず、厚さ及び高さを変えながら間欠的に分布され得る。一つの特定の実施形態においては、残渣２０８は、チタン含有層の除去を妨害し得るフッ化炭素（Ｆｌｕｏｒｏｃａｒｂｏｎ）であり得る。フッ化炭素材料は、ハードマスク層からの不均一な除去をもたらすミニマスク層として動作することがある。
残渣２０８の問題を改善する１つのアプローチは、チタン除去を２つの部分に段階分けし、その第一段階は、ミニマスクを除去するため残渣２０８除去するようにする。第二段階は、ハードマスク層１０４の表面からチタンを除去するチタン除去プロセスであることができる。
ブロック２０４では、残渣２０８は、塩素含有ガス及び炭素含有ガスを含むことができる（これに限定されない）第一比率のガス混合物を使用して、プラズマチャンバ内でプラズマを生成することによって処理されることができる。このようにして、プラズマは、チタン層の表面から残渣（例えば、フッ化炭素）を除去し、チタン含有層の小さな部分を除去することができる。一実施形態において、炭素含有ガスは、ＣＨ４又はＣ２Ｈ４を含むことができるが、これらに限定されない。塩素含有ガスは、Ｃｌ２、ＢＣｌ３又はＣＣｌ４の１つを含むが、これらに限定されない。１つの特定の実施形態においては、第一ガス混合物は、塩素含有ガスと炭素含有ガスとが約６：０．２５の比率を含むことができる。プラズマは、１０ｍＴｏｒｒから３０ｍＴｏｒｒまでの圧力とプラズマ処理チャンバ内の少なくとも１つの電極に印加され得る１００Ｗから１０００Ｗまでの電力を用いて生成されることができる。
別の特定の実施形態においては、第一比率のガス混合物は、塩素含有ガス及び炭素含有ガスに加えて、窒素含有ガス及びアルゴン含有ガスをさらに含むことができる。このガス混合物の第一比率は、塩素含有ガス、窒素含有ガス、炭素含有ガス及びアルゴン含有ガスが約６：１：０．２５：８であることができる。プラズマからのＮ種及びＨ種はフッ化炭素層の除去を可能にし、第二段階で残っているＴｉＮの効率的な除去のため、チタン含有層の表面を改質する。適切なＡｒ希釈でのＣｌ２／ＣｘＨｙの最適化された混合物を、チタン含有層の乾燥除去のための第二段階として使用することができる。第一段階と第二段階の同時最適化は、ＨＭ層１０４への影響を最小限に抑え、残渣なく、ＭＨＭ層１０２の完全な除去を保証することができる。
上記の実施形態においては、プラズマについてのプロセス条件はまた、残渣２０８の被覆率の様々な変動を説明するように変化してもよい。複数の異なるプロセス実施形態を、残渣２０８を処理するのに使用することができる。１つの実施形態においては、プラズマチャンバは、１０ｍＴｏｒｒから３０ｍＴｏｒｒまでの圧力に維持されてもよい。処理中に基板が載置される基板チャックは、１５０秒までのプロセス時間に対して、１００℃までの温度及び１００Ｗから１０００Ｗまでの電極電力に維持することができる。
別の実施形態では、プラズマチャンバは、基板の上方に配置された上部電極と、基板の下方に配置された下部電極とを含むことができる。この場合、プラズマチャンバ圧力は、約３０秒のプロセス時間に対して、約３５０Ｗが上部電極に印加され、約５０Ｗが下部電極に印加された状態で、約１５ｍＴｏｒｒであることができる。
残渣２０８が除去された後、パターニングされたスタックは、ブロック２０４の隣にある第二図のようであることができる。図示のように、ミニマスクは除去され、パターニングされたスタックは、同じプラズマチャンバ内でプロセスの第二段階を受けるように準備される。
ブロック２０６において、プラズマチャンバは、第一ガス比率から、ハードマスク層からチタン含有層を除去するために使用され得るガス混合物の第二比率に移行することができる。一実施形態において、ガス混合物は、塩素含有ガス及び炭素含有ガスが約３：０．１３の比で、塩素含有ガス及び炭素含有ガスを含むことができるが、これらに限定されない。プラズマは、１０ｍＴｏｒｒ〜３０ｍＴｏｒｒの圧力とプラズマ処理チャンバ内の少なくとも１つの電極に印加され得る１００Ｗ〜１０００Ｗの電力を用いて生成されることができる。
いくつかの異なるプロセス実施形態を使用して、チタン含有層を除去することができる。一実施形態においては、プラズマチャンバは、１０ｍＴｏｒｒから３０ｍＴｏｒｒの間の圧力に維持されてもよい。処理中に基板が載置される基板チャックは、１５０℃までの処理時間の間、１００℃までの温度及び１００Ｗから１０００Ｗまでの間の電極電力に維持することができる。
１つの特定の実施形態においては、プラズマチャンバは、基板の上方に配置された上部電極と、基板の下方に配置された下部電極とを含むことができる。除去工程中のプラズマ状態を最適化するために、各電極に異なる出力レベルを印加することができる。この実施形態においては、プラズマチャンバは、約２０ｍＴｏｒｒの圧力に維持されることができる。約９０秒までの時間に対して、上部電極は、約３５０Ｗの印加電力を受けることができ、下部電極は、約３０Ｗの印加電力を受けることができる。
別の実施形態においては、ガス混合物は、塩素含有ガス及び炭素含有ガスに加えて、他のガスを含むことができる。例えば、他のガスとしては、アルゴン及び／又は窒素が挙げられるが、これらに限定されない。この場合、塩素含有ガス、窒素含有ガス、炭素含有ガス及びアルゴン含有ガスが約３：０．０：０．１３：４であるガス比混合物であるときに、上記プロセス条件を適用することができる。
第二ガス混合プラズマに続いて、図２の第三図に示すように、ハードマスク層からチタン含有層を除去することができる。この時点で、ハードマスク層は、下層有機層１０６のプラズマ処理のためのマスク層として作用する準備が整う。ハードマスク層１０４のパターンは、有機エッチングプロセスによって下層有機層１０６に転写される。
図３は、ＭＨＭ層１０２の表面からフッ化炭素を除去し、次いでＨＭ層１０４からＭＨＭ層１０２を除去する２段階アプローチを含む方法３００のフロー図を示す。
ブロック３０２において、プラズマチャンバは、下層有機含有層１０６と、金属含有層（例えば、ＭＨＭ層１０２）と、その下層有機含有層とその金属含有層との間に配置された誘電体層（例えば、ＨＭ層１０４）と、を含む基板を受け取ることができる。この実施形態では、金属含有層は、ＴｉＮ及び金属含有層の露出面上の（ｄｉｓｐｏｓｅｄ ｏｎ）フッ化炭素要素（ｅｌｅｍｅｎｔ）を含むことができるが、これらに限定されない。誘電体層は、酸化物層、窒化ケイ素層、又は炭化ケイ素層を含むことができるが、これらには限定されない。
この実施形態では、フッ化炭素要素は、図１に示すように、金属含有層の表面上に配置されていた可能性があり、プラズマチャンバに入る前に完全には除去されていない可能性がある膜の残渣であってよい。一例では、フッ化炭素要素は、下層金属含有層とは異なるエッチング速度を有することができる。それゆえ、誘電体層上に金属含有層の残留物を残さないために、金属含有層を除去しようとする前にフッ化炭素要素を除去することが有益であり得る。
ブロック３０４において、プラズマチャンバは、塩素含有ガスと炭素含有ガスとの第一ガス混合物を使用して第一プラズマを生成することによって、フッ化炭素元素を除去するために使用され得る。塩素含有ガスは、Ｃｌ２、ＢＣｌ３又はＣＣｌ４を含むことができるが、これらに限定されない。炭素含有ガスは、ＣＨ４又はＣ２Ｈ４を含むことができるが、これらに限定されない。一実施形態においては、第一比率は、塩素含有ガスと炭素含有ガスとが約６：０．２５であることができる。第一段階処理のための他の実施形態は、ブロック２０４の説明で論じたプロセス条件と同様であってもよい。
フッ化炭素元素の除去に続いて、第一プラズマを用いて、金属含有層の表面を前処理して、残っている金属含有層を下層誘電体層から除去する第二プラズマを準備することもできる。
ブロック３０６では、プラズマチャンバは、ガス混合物の第二比率（第二比率は第一比率とは異なる）を用いて金属含有層を除去することができる第二プラズマ処理に移行することができる。一実施形態においては、第二ガス比率は、ブロック３０４の説明で記載したガス混合物の比率とは異なる任意の比であることができる。しかし、特定の一実施形態では、第二ガス混合物は、塩素含有ガスと炭素含有ガスとが約３：０．１３の比率を含むことができる。第二段階処理のための他の実施形態は、ブロック２０６の説明で論じたプロセス条件と同様であってよい。
図４は、プラズマチャンバ４０２内で生成され得るプラズマ（図示せず）を用いて基板を処理するためのプラズマ処理システム４００を示す。プラズマは、ガス供給システム４０４によりプラズマチャンバ４０２へ提供されるプロセスガス混合物に電磁エネルギー（例えば、電源４０６）を印加することによって生成することができる。ガス供給システム４０４は、ガス混合物の分配を制御するために使用されるマスフローコントローラ、チェックバルブなどを含むことができる。また、プラズマチャンバ４０２と流体連通する真空システム４０８は、プラズマ生成中に準大気圧を維持することができる。真空システム４０８は、プラズマチャンバ４０２内の圧力を制御するための１つ以上のポンプ及び制御システム（例えば、Ｎ２バラストシステム（Ｎ２ ｂａｌｌａｓｔ ｓｙｓｔｅｍ）、バタフライバルブシステム（ｂｕｔｔｅｒ−ｆｌｙ ｖａｌｖｅ ｓｙｓｔｅｍ））を含むことができる。
プラズマ生成は、電気的に中性のガスに電磁エネルギーを印加して、正に帯電したガス分子（例えば、イオン）から電子が放出される、電子喪失の結果、によって行うことができる。イオンは、電子の総数が陽子の総数に等しくないことにより正電荷が生じた分子又は原子として特徴付けることができる。分子又は原子ラジカル（例えば、少なくとも１つの不対電子を有する分子又は原子）もまた、電気的に中性のガスから生成されることができる。一般に、ラジカルは、中性、正又は負の電荷を有してよく、イオンに対して高い化学反応性を有してよい。時間の経過とともに、電磁エネルギー及びガス混合物内の電子衝突の増加により、基板４１０を処理するために使用され得るガス混合物内のイオン化分子及びラジカルの密度が増加する可能性がある。
プラズマチャンバシステム４００は、イオン化された分子がプラズマチャンバ４０２内の電位差によって影響され得るように、基板に向けたイオン及び／又はラジカルの流量に影響を及ぼすあるプロセス条件を変えることができる。例えば、プラズマチャンバ４０２内の電位差は、イオン化された分子（若しくは原子又はラジカル）を基板４１０に指向することができる。イオン及びラジカルは、基板と相互作用してもよく、又は、基板の表面を変える堆積又はパッシベーションを通じて基板を処理してよい。あるいは、その堆積又はパッシベーションの後に続いて基板の一部を除去してよい。
図４において、プラズマチャンバ４０２の断面図４１２は、電磁エネルギー（例えば、マイクロ波エネルギー、ＲＦエネルギー）及びガス混合物（図示せず）を基板に近接した領域に送ることを可能にする電源アセンブリ４１４の一実施形態を示す。ガス混合物は、電源アセンブリ４１４の中心を通るガス経路４２０に沿って、基板ホルダ４２４に近接するプラズマ処理領域４１６に導入することができる。他の実施形態においては、プラズマチャンバ４０２内の他の場所から導入されることができる。また、プラズマ処理領域４１６は、第一エネルギー源４２２からエネルギーを受けて、基板ホルダ４２４上に配置された基板４１０を処理するために使用され得るプラズマを生成する。電磁エネルギーは、何らかの方法で電源４０６から電源アセンブリ４１４へと伝送され得る電磁エネルギー（例えば、３００ＭＨｚ以上のマイクロ波エネルギー及び／又は３００ＭＨｚ以下の無線周波（ＲＦ）エネルギー）。図４の実施形態において、電源アセンブリ４１４は、マイクロ波導波路４２６を含み、誘電体コンポーネント４２８は、ガス経路４２０の周囲に配置され得る。他の実施形態においては、電源アセンブリ４１４は、基板４１０と実質的に平行な平面内において、電源アセンブリ４１４の周りで電流が流れることができる方法でアレンジされることができるアンテナプレート（図示せず）を含むことができる。その電流は、低インピーダンス経路（例えば、金属層）に沿ってＲＦ電源（図示せず）とグラウンド端子（図示せず）との間を流れ、低インピーダンス経路の周りに、プラズマ処理領域４１６内にプラズマを生成する、あるいは４１６より上方の領域にプラズマを生成し、プラズマをプラズマ処理領域４１６に送るために使用され得る、磁場を生成するように誘導されることができる。
また、プラズマ処理領域４１６内のガス混合物は、基板ホルダ４２４をバイアスし、基板４１０に近接したプラズマ特性に影響を及ぼす第二ソース（例えば、バイアス電源４３０）から電磁エネルギーを受けることができる。いくつかの実施形態においては、以下の説明でより詳細に説明するように、バイアス電源４３０及び第一電源４２２は、一斉に又は単独で動作してプラズマ処理領域４１６内にプラズマを生成することができる。一実施形態においては、バイアス電源４３０は、１０ＭＨｚで５０Ｗを超える電力を供給することができるＲＦ電源であることができる。基板ホルダ４２４及び電源アセンブリ４１４のバイアスは、プラズマ処理領域４１６内でプラズマ生成を可能にするプロセスシーケンスを調整することができるコントローラ４３２を使用することによって実施することができる。
コントローラ４３２は、コンピュータプロセッサ４３４及びメモリ４３６を使用することができ、電気通信ネットワーク４３８介して提供されることができるコンピュータ読み取り可能な命令を実行して、プラズマ処理システム４００のコンポーネント（例えば、電源４０６、ガス供給システム４０４等）を制御する。一つ以上のコンピュータプロセッサ４３４は、非限定的に、中央処理ユニット（ＣＰＵ）、デジタル信号プロセッサ（ＤＳＰ）、縮小命令セットコンピュータ（ＲＩＳＣ）、複合命令セットコンピュータ（ＣＩＳＣ）、マイクロプロセッサ、マイクロコントローラ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、又はそれらの任意の組み合わせを含むことができる。メモリ４３６は、一つ以上のコンピュータ読み取り可能記憶媒体（「ＣＲＳＭ」）を含むことができる。いくつかの実施形態においては、一つ以上のメモリは、ランダムアクセスメモリ（「ＲＡＭ」）、フラッシュＲＡＭ、ソリッドステート媒体等の非一時的媒体を含むことができる。概して、コントローラ４３２は、プラズマ生成又は基板４１０にさらされ得る異なるタイプのプラズマ間の遷移を可能にする処理イベントの順序を制御することができる。
上記の説明は、本発明の実例にすぎないと理解するべきである。当業者は、本発明を逸脱することなく、様々な変更及び修正をなすことができる。従って、本開示は、添付の特許請求の範囲に含まれるそのような変更、修正及び変形を包含することを意図している。

Claims (20)

  1. 基板を処理する方法であって、
    プラズマ処理チャンバ内で前記基板を受ける工程であって、該基板は、有機含有層の上方のチタン含有層と、該有機含有層と該チタン含有層との間に配置されたハードマスク層とを含み、該チタン含有層及び該ハードマスク層は、該有機含有層の一部を露出させるようにパターニングされた、工程と、
    塩素含有ガスと炭素含有ガスとを含む、第一比率のガス混合物を使用して、前記チタン含有層を処理する工程と、
    第二比率の前記ガス混合物を使用して、前記チタン含有層を処理する工程と、
    を含む方法。
  2. 前記第一比率を用いて処理する工程は、前記チタン含有層の表面からフッ化炭素と、前記チタン含有層の一部とを除去する、請求項１に記載の方法。
  3. 前記第二比率を用いて処理する工程は、前記チタン含有層を除去することによって、前記有機含有層を露出する、請求項２に記載の方法。
  4. 前記ガス混合物の第一比率は、前記塩素含有ガスと前記炭素含有ガスが約６：０．２５である比率を含む、請求項１に記載の方法。
  5. 前記ガス混合物の第二比率は、前記塩素含有ガスと前記炭素含有ガスが約３：０．１３である比率を含む、請求項１に記載の方法。
  6. 前記第一比率のガス混合物は、窒素含有ガス及びアルゴン含有ガスをさらに含み、前記第一比率は、前記塩素含有ガス、該窒素含有ガス、前記炭素含有ガス及び該アルゴン含有ガスが約６：１：０．２５：８であることを含む、請求項１に記載の方法。
  7. 前記第二比率のガス混合物は、窒素含有ガス及びアルゴン含有ガスをさらに含み、前記第一比率は、前記塩素含有ガス、該窒素含有ガス、前記炭素含有ガス及び該アルゴン含有ガスが約３：０．０：０．１３：４であることを含む、請求項１に記載の方法。
  8. 前記炭素含有ガスは、ＣＨ４又はＣ２Ｈ４の少なくとも一つを含み、前記塩素含有ガスは、Ｃｌ２、ＢＣｌ３又はＣＣｌ４の少なくとも一つを含む、請求項１に記載の方法。
  9. 前記ハードマスク層は、酸化物、窒化ケイ素、又は炭化ケイ素を含む、請求項１に記載の方法。
  10. 前記チタン含有層の処理する工程は、１０ｍＴｏｒｒから３０ｍＴｏｒｒまでの圧力と前記プラズマ処理チャンバ内の少なくとも１つの電極に印加される１００Ｗから１０００Ｗまでの電力を含む、請求項１に記載の方法。
  11. 前記チタン含有層の処理する工程は、１０ｍＴｏｒｒから３０ｍＴｏｒｒまでの圧力、１００℃までの温度、１００Ｗから１０００Ｗまでの電力及び１５０秒までのプロセス時間を含む、請求項１に記載の方法。
  12. 前記第一比率を使用して前記基板を処理する工程は、
    上部電極と下部電極を含む前記プラズマ処理チャンバ内での約１５ｍＴｏｒｒの圧力と、
    約３５０Ｗの上部電極電力と、
    約３０Ｗの下部電極電力と、
    約３０秒のプロセス時間と、
    を含む、請求項１に記載の方法。
  13. 前記第二比率を使用して前記基板を処理する工程は、
    上部電極と下部電極を含む前記プラズマ処理チャンバ内での約２０ｍＴｏｒｒの圧力と、
    約３５０Ｗの上部電極電力と、
    約３０Ｗの下部電極電力と、
    約９０秒のプロセス時間と、
    を含む、請求項１に記載の方法。
  14. 前記ハードマスク層は、酸化物、窒化ケイ素又は炭化ケイ素を含む、請求項１に記載の方法。
  15. 基板を処理する方法であって、
    プラズマ処理チャンバ内で前記基板を受ける工程であって、該基板は、下層有機含有層と、金属含有層と、該下層有機含有層と該金属含有層との間に配置された誘電体層とを含み、該金属含有層は該金属含有層の露出面上のフッ化炭素要素を含む、工程と、
    塩素含有ガスと炭素含有ガスとを含む、第一比率のガス混合物を含むプラズマを使用して、前記フッ化炭素要素を除去する工程と、
    第二比率の前記ガス混合物を含むプラズマを使用して、前記金属含有層を除去する工程であって、該第二比率は前記第一比率とは異なる、工程と、を含む方法。
  16. 前記ガス混合物の第一比率は、前記塩素含有ガスと前記炭素含有ガスが約６：０．２５である比率を含む、請求項１５に記載の方法。
  17. 前記ガス混合物の第二比率は、前記塩素含有ガスと前記炭素含有ガスが約３：０．１３である比率を含む、請求項１５に記載の方法。
  18. 前記炭素含有ガスは、ＣＨ４又はＣ２Ｈ４の少なくとも一つを含む、請求項１５に記載の方法。
  19. 前記塩素含有ガスは、Ｃｌ２、ＢＣｌ３又はＣＣｌ４の少なくとも一つを含む、請求項１８に記載の方法。
  20. 前記誘電体層は、酸化物、窒化ケイ素、又は炭化ケイ素を含む、請求項１５に記載の方法。
JP2017506413A 2014-08-05 2015-08-05 マイクロエレクトロニクス基板上のドライハードマスク除去のための方法 Active JP6630935B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462033347P 2014-08-05 2014-08-05
US62/033,347 2014-08-05
PCT/US2015/043832 WO2016022702A1 (en) 2014-08-05 2015-08-05 Methods for dry hard mask removal on a microelectronic substrate

Publications (2)

Publication Number Publication Date
JP2017528910A true JP2017528910A (ja) 2017-09-28
JP6630935B2 JP6630935B2 (ja) 2020-01-15

Family

ID=55264514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017506413A Active JP6630935B2 (ja) 2014-08-05 2015-08-05 マイクロエレクトロニクス基板上のドライハードマスク除去のための方法

Country Status (5)

Country Link
US (1) US10236186B2 (ja)
JP (1) JP6630935B2 (ja)
KR (1) KR102545968B1 (ja)
TW (1) TWI598958B (ja)
WO (1) WO2016022702A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021519948A (ja) * 2018-04-05 2021-08-12 ザ リサーチ ファンデーション フォー ザ ステート ユニバーシティ オブ ニューヨーク フォトニクス構造光信号伝送領域の作製

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017222938A1 (en) 2016-06-20 2017-12-28 Applied Materials, Inc. Cleaning process for removing boron-carbon residuals in processing chamber at high temperature
US9673199B1 (en) 2016-06-21 2017-06-06 International Business Machines Corporation Gate cutting for a vertical transistor device
US9882048B2 (en) 2016-06-30 2018-01-30 International Business Machines Corporation Gate cut on a vertical field effect transistor with a defined-width inorganic mask
US10163633B2 (en) * 2017-03-13 2018-12-25 Globalfoundries Inc. Non-mandrel cut formation

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311899A (ja) * 1998-12-16 2000-11-07 Lucent Technol Inc 半導体デバイスの製造方法
JP2001210648A (ja) * 2000-01-28 2001-08-03 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP2008244479A (ja) * 2007-03-23 2008-10-09 Tokyo Electron Ltd 金属窒化物を乾式エッチングする方法及びシステム
JP2010045171A (ja) * 2008-08-12 2010-02-25 Hitachi High-Technologies Corp 半導体加工方法
US20110130007A1 (en) * 2009-10-26 2011-06-02 Applied Materials, Inc. In-situ clean to reduce metal residues after etching titanium nitride
US20110162674A1 (en) * 2009-10-26 2011-07-07 Applied Materials, Inc. In-situ process chamber clean to remove titanium nitride etch by-products
JP2011142248A (ja) * 2010-01-08 2011-07-21 Tokyo Electron Ltd 基板のクリーニング方法及び基板のクリーニング装置
JP2011228424A (ja) * 2010-04-19 2011-11-10 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2013143390A (ja) * 2012-01-06 2013-07-22 Hitachi High-Technologies Corp プラズマ処理方法
JP2014075567A (ja) * 2012-09-13 2014-04-24 Tokyo Electron Ltd 被処理基体を処理する方法、及びプラズマ処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4957590A (en) * 1988-02-22 1990-09-18 Texas Instruments Incorporated Method for forming local interconnects using selective anisotropy
US6296780B1 (en) * 1997-12-08 2001-10-02 Applied Materials Inc. System and method for etching organic anti-reflective coating from a substrate
US6399508B1 (en) 1999-01-12 2002-06-04 Applied Materials, Inc. Method for metal etch using a dielectric hard mask
US6559001B2 (en) * 2001-05-30 2003-05-06 International Business Machines Corporation Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
US6541380B2 (en) * 2001-07-24 2003-04-01 Applied Materials Inc. Plasma etching process for metals and metal oxides, including metals and metal oxides inert to oxidation
US6969685B1 (en) 2002-09-18 2005-11-29 Lam Research Corporation Etching a dielectric layer in an integrated circuit structure having a metal hard mask layer
US20110303639A1 (en) 2010-06-14 2011-12-15 Applied Materials, Inc. Methods for processing substrates having metal hard masks
US8551877B2 (en) * 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning
US20140179106A1 (en) 2012-12-21 2014-06-26 Lam Research Corporation In-situ metal residue clean
JP6153755B2 (ja) 2013-04-03 2017-06-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311899A (ja) * 1998-12-16 2000-11-07 Lucent Technol Inc 半導体デバイスの製造方法
JP2001210648A (ja) * 2000-01-28 2001-08-03 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP2008244479A (ja) * 2007-03-23 2008-10-09 Tokyo Electron Ltd 金属窒化物を乾式エッチングする方法及びシステム
JP2010045171A (ja) * 2008-08-12 2010-02-25 Hitachi High-Technologies Corp 半導体加工方法
US20110130007A1 (en) * 2009-10-26 2011-06-02 Applied Materials, Inc. In-situ clean to reduce metal residues after etching titanium nitride
US20110162674A1 (en) * 2009-10-26 2011-07-07 Applied Materials, Inc. In-situ process chamber clean to remove titanium nitride etch by-products
JP2011142248A (ja) * 2010-01-08 2011-07-21 Tokyo Electron Ltd 基板のクリーニング方法及び基板のクリーニング装置
JP2011228424A (ja) * 2010-04-19 2011-11-10 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2013143390A (ja) * 2012-01-06 2013-07-22 Hitachi High-Technologies Corp プラズマ処理方法
JP2014075567A (ja) * 2012-09-13 2014-04-24 Tokyo Electron Ltd 被処理基体を処理する方法、及びプラズマ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021519948A (ja) * 2018-04-05 2021-08-12 ザ リサーチ ファンデーション フォー ザ ステート ユニバーシティ オブ ニューヨーク フォトニクス構造光信号伝送領域の作製
US11635568B2 (en) 2018-04-05 2023-04-25 The Research Foundation For The State University Of New York Photonics light signal transmission

Also Published As

Publication number Publication date
TW201618186A (zh) 2016-05-16
KR20170041236A (ko) 2017-04-14
JP6630935B2 (ja) 2020-01-15
TWI598958B (zh) 2017-09-11
US10236186B2 (en) 2019-03-19
US20160042969A1 (en) 2016-02-11
KR102545968B1 (ko) 2023-06-20
WO2016022702A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
TWI757334B (zh) 準原子層蝕刻方法
JP2017199909A (ja) Ａｌｅおよび選択的蒸着を用いた基板のエッチング
JP6630935B2 (ja) マイクロエレクトロニクス基板上のドライハードマスク除去のための方法
JP6280030B2 (ja) 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
JP2022092006A (ja) 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
TWI668530B (zh) 被處理體之處理方法
KR20200079346A (ko) 거칠기를 감소시키기 위한 ald (atomic layer deposition) 및 에칭
KR102328025B1 (ko) 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법
US10971373B2 (en) Methods for cyclic etching of a patterned layer
US20230341781A1 (en) Methods for Extreme Ultraviolet (EUV) Resist Patterning Development
US10529589B2 (en) Method of plasma etching of silicon-containing organic film using sulfur-based chemistry
KR20190030182A (ko) 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
US20220301824A1 (en) Plasma processing method and plasma processing apparatus
KR102448699B1 (ko) 자기 정렬된 다중 패터닝을 위한 선택적 질화물 에칭 방법
CN107785253B (zh) 利用侧边溅射的线边缘粗糙表面改进
JP2023065412A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191015

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20191114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191114

R150 Certificate of patent or registration of utility model

Ref document number: 6630935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250