JP2021519948A - フォトニクス構造光信号伝送領域の作製 - Google Patents

フォトニクス構造光信号伝送領域の作製 Download PDF

Info

Publication number
JP2021519948A
JP2021519948A JP2020553629A JP2020553629A JP2021519948A JP 2021519948 A JP2021519948 A JP 2021519948A JP 2020553629 A JP2020553629 A JP 2020553629A JP 2020553629 A JP2020553629 A JP 2020553629A JP 2021519948 A JP2021519948 A JP 2021519948A
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
optical signal
signal transmission
transmission region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020553629A
Other languages
English (en)
Other versions
JPWO2019195367A5 (ja
Inventor
クールボー、ダグラス
リーク、ジェラルド、ジュニア．
Original Assignee
ザ リサーチ ファンデーション フォー ザ ステート ユニバーシティ オブ ニューヨーク
ザ リサーチ ファンデーション フォー ザ ステート ユニバーシティ オブ ニューヨーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ リサーチ ファンデーション フォー ザ ステート ユニバーシティ オブ ニューヨーク, ザ リサーチ ファンデーション フォー ザ ステート ユニバーシティ オブ ニューヨーク filed Critical ザ リサーチ ファンデーション フォー ザ ステート ユニバーシティ オブ ニューヨーク
Publication of JP2021519948A publication Critical patent/JP2021519948A/ja
Publication of JPWO2019195367A5 publication Critical patent/JPWO2019195367A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates

Abstract

本明細書において、フォトニクス構造の導電材料形成物の上にバリア材料で形成された層を堆積させることと、フォトニクス構造の光信号伝送領域内の層の材料を除去することと、を含む方法が記載される。一実施形態では、バリア材料は、炭窒化シリコンを含み得る。一実施形態では、バリア材料は、窒化シリコンを含み得る。【選択図】図３Ａ

Description

関連出願の相互参照
本出願は、２０１８年４月５日に出願された米国仮出願第６２／６５３，２３２号、発明の名称「Ｆａｂｒｉｃａｔｉｎｇ Ｐｈｏｔｏｎｉｃｓ Ｓｔｒｕｃｔｕｒｅ Ｌｉｇｈｔ Ｓｉｇｎａｌ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｒｅｇｉｏｎｓ」の優先権の利益を主張し、その全体が参照により本明細書に組み込まれる２０１９年４月２日に出願された米国非仮出願第１６／３７２，７６３号、発明の名称「Ｆａｂｒｉｃａｔｉｎｇ Ｐｈｏｔｏｎｉｃｓ Ｓｔｒｕｃｔｕｒｅ Ｌｉｇｈｔ Ｓｉｇｎａｌ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｒｅｇｉｏｎｓ」の優先権の利益を主張し、その全体が参照により本明細書に組み込まれる。本出願は、２０１８年４月５日に出願された米国仮出願第６２／６５３，２３２号、発明の名称「Ｆａｂｒｉｃａｔｉｎｇ Ｐｈｏｔｏｎｉｃｓ Ｓｔｒｕｃｔｕｒｅ Ｌｉｇｈｔ Ｓｉｇｎａｌ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｒｅｇｉｏｎｓ」の優先権の利益を主張し、その全体が参照により本明細書に組み込まれる。
政府の権利に関する声明
本発明は、助成金契約番号ＨＲ００１１ー１２ー２ー０００７の下で、米国の国防高等研究計画局（ＤＡＲＰＡ）の下で政府の支援を受けてなされた。政府は、本発明において一定の権利を有し得る。
本開示は、概して、フォトニクスに関し、具体的には、フォトニクス構造の作製に関する。
市販のフォトニクス集積回路は、バルクシリコンまたはシリコン・オン・インシュレータウェハなどのウェハ上に作製される。
一態様では、フォトニクス集積回路は、フォトニクス集積回路チップの異なる区域間、ならびにチップのオンとオフとの間で光信号を伝送するための導波管を含み得る。市販の導波管は、長方形またはリッジ形状であり、かつシリコン（単一または多結晶）または窒化シリコンで作製されている。
市販のフォトニクス集積回路は、光検出器および他の光学部品を含み得る。フォトニクス集積回路は、通信帯域（約１．３μｍ〜約１．５５μｍ）における光の放出、変調、および検出に依存する。ゲルマニウムのバンドギャップ吸収端は、ほぼ１．５８μｍである。ゲルマニウムは、１．３μｍおよび１．５５μｍのキャリア波長を使用する光電子用途において十分な光応答を提供することが観察されている。
市販のフォトニクス集積回路チップは、プリント回路基板上に配置されたフォトニクス集積回路チップを有するシステムで利用することができる。
一態様では、フォトニクス構造体の提供により、従来技術の欠点が克服され、追加の利点が提供される。
本明細書には、フォトニクス構造の導電材料形成物の上にバリア材料で形成された層を堆積し、かつフォトニクス構造の光信号伝送領域内の層の材料を除去することが記載されている。一実施形態では、バリア材料は、炭窒化シリコンを含み得る。一実施形態では、バリア材料は、窒化シリコンを含み得る。
本明細書は、炭窒化シリコンで形成された層を、炭窒化シリコンで形成された層が、フォトニクス構造の光信号伝送領域を通って延在する第１の部分を含むように、さらに、炭窒化シリコンで形成された層が、導電材料形成物上に形成された第２の部分を含むように、堆積することであって、光信号伝送領域を通って延在する第１の部分は、誘電体スタック上に形成される、堆積することと、光信号伝送領域内に誘電体スタックを露出させるために、誘電体スタック上に形成された、炭窒化シリコンで形成された層の第１の部分を除去することと、被覆誘電材料の層を、被覆誘電材料の層の一部分が炭窒化シリコンで形成された層上に形成され、被覆誘電材料の層の一部分が光信号伝送領域内に形成された誘電体スタックの露出部分上に形成されるように、堆積することと、被覆誘電材料の上面が水平面内に延在するように、被覆誘電材料の層を平坦化することと、を記載している。
本明細書は、窒化シリコンで形成された層を、窒化シリコンで形成された層が、フォトニクス構造の光信号伝送領域を通って延在する第１の部分を含むように、さらに、窒化シリコンで形成された層が、導電材料形成物上に形成された第２の部分を含むように、堆積することであって、光信号伝送領域を通って延在する第１の部分は、誘電体スタック上に形成される、堆積することと、光信号伝送領域内に誘電体スタックを露出させるために、誘電体スタック上に形成された、窒化シリコンで形成された層の第１の部分の材料を除去することと、被覆誘電材料の層を、被覆誘電材料の層の一部分が窒化シリコンで形成された層上に形成され、被覆誘電材料の層の一部分が光信号伝送領域内に形成された誘電体スタックの露出部分上に形成されるように、堆積することと、被覆誘電材料の上面が水平面内に延在するように、被覆誘電材料の層を平坦化することと、を記載している。
追加の特徴および利点は、本開示の技法を通じて実現される。
本開示の１つ以上の態様は、本明細書の終結で、特許請求の範囲における実施例として、特に指摘され、かつ明確に特許請求されている。本開示の前述および他の目的、特徴、ならびに利点は、添付の図面と併せて以下の詳細な説明から明らかとなる。
一実施形態による誘電体スタック内に作製された１つ以上のフォトニクスデバイスを有するフォトニクス構造の断面側面図である。 図１の高さ１６０１から見た、図１に図示するフォトニクス構造の部分上面断面図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 炭窒化シリコンで形成された層の犠牲部分が以前に占めていた区域を占める誘電体層によって支持されたフォトニクスデバイスの作製プロセスを示す作製段階図である。 炭窒化シリコンで形成された層の犠牲部分が以前に占めていた区域を占める誘電体層によって支持されたフォトニクスデバイスの作製プロセスを示す作製段階図である。 炭窒化シリコンで形成された層の犠牲部分が以前に占めていた区域を占める誘電体層によって支持されたフォトニクスデバイスの作製プロセスを示す作製段階図である。 炭窒化シリコンで形成された層の犠牲部分が以前に占めていた区域を占める誘電体層によって支持されたフォトニクスデバイスの作製プロセスを示す作製段階図である。 炭窒化シリコンで形成された層の犠牲部分が以前に占めていた区域を占める誘電体層によって支持されたフォトニクスデバイスの作製プロセスを示す作製段階図である。 炭窒化シリコンで形成された層の犠牲部分が以前に占めていた区域を占める誘電体層によって支持されたフォトニクスデバイスの作製プロセスを示す作製段階図である。 炭窒化シリコンで形成された層の犠牲部分が以前に占めていた区域を占める誘電体層によって支持されたフォトニクスデバイスの作製プロセスを示す作製段階図である。 炭窒化シリコンで形成された層の犠牲部分が以前に占めていた区域を占める誘電体層によって支持されたフォトニクスデバイスの作製プロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。 一実施形態による、図１に示すようなフォトニクス構造の光信号伝送領域から炭窒化シリコンを除去するプロセスを示す作製段階図である。
本開示の態様およびその特定の特徴、利点、および詳細は、添付の図面に示される非限定的な実施例を参照しながら以下により完全に説明される。周知の材料、作製ツール、処理技術などの説明は、本開示を詳細に不必要に不明瞭にしないために省略されている。しかしながら、詳細な説明および特定の実施例は、本開示の態様を示しているが、限定としてではなく例示としてのみ与えられていることを理解されたい。基礎となる発明概念の趣旨および／または範囲内の様々な置換、修正、追加、および／または配設は、本開示から当業者には明らかであろう。
図１は、導波管２１０のうちの１つ以上の導波管、導波管２１４のうちの１つ以上の導波管、１つ以上の導波管２１８、１つ以上の格子２２０、１つ以上の変調器２３０、および光検知材料形成物２４２を有する１つ以上の光検出器２４０などの１つ以上のフォトニクスデバイスを作製および画定することができる、フォトニクス誘電体スタック２０６を有するフォトニクス構造体２００の作製を示す。１つ以上のフォトニクスデバイスは、追加的に、または代替的に、例えば、共振器、偏光子、または別のタイプのフォトニクスデバイスによって提供され得る。記載された実施形態では、導波管２１０は、単結晶シリコン（Ｓｉ）で形成された導波管を表していてもよく、導波管２１４は、窒化物、例えば、ＳｉＮで形成された導波管を表していてもよく、導波管２１８は、任意の一般的な導波管材料、例えば、単結晶シリコン、多結晶シリコン、アモルファスシリコン、窒化シリコン、または酸窒化シリコンで形成された導波管を表していてもよい。フォトニクス構造２００は、基板１００と、絶縁層２０２と、シリコン層２０１とを有するプレハブのシリコン・オン・インシュレータ（ＳＯＩ）ウェハを使用して構築することができる。導波管２１０、格子２２０、および変調器２３０は、シリコン層２０１においてパターン形成することができる。
フォトニクス誘電体スタック２０６内には、接触導電材料形成物Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、およびＣ６などの接触導電材料形成物、金属化層導電材料形成物Ｍ１を画定する金属化層４２２Ａ、ビア層導電材料形成物Ｖ１を画定するビア層３２２Ａ、金属化層導電材料形成物Ｍ２を画定する金属化層４２２Ｂ、ビア層導電材料形成物Ｖ２を画定するビア層３２２Ｂ、金属化層導電材料形成物Ｍ３を画定する金属化層４２２Ｃ、ビア層導電材料形成物Ｖ３を画定するビア層３２２Ｃ、金属化層導電材料形成物Ｍ４を画定する金属化層４２２Ｄ、ビア層導電材料形成物Ｖ４を画定するビア層３２２Ｄ、および金属化層導電材料形成物Ｍ５を画定する金属化層４２２Ｅも、パターン形成されていてもよい。
接触導電材料形成物Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、およびＣ６は、一般に、１つ以上の誘電体スタック層を、それぞれの接触導電材料形成物Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、およびＣ６の少なくとも最上部の高さに堆積させ、導電材料を受容するためのキャビティを画定するためにエッチングし、キャビティに導電材料を充填し、次いで、それぞれの接触導電材料形成物Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、およびＣ６の最上部の高さまで平坦化することによって形成され得る。接触導電材料形成物Ｃ１は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、または別の非銅導電材料で形成することができる。接触導電材料形成物Ｃ２〜Ｃ６は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、または別の金属もしくは別の導電材料で形成することができる。
金属化層４２２Ａ、４２２Ｂ、４２２Ｃ、４２２Ｄ、４２２Ｅは、一般に、１つ以上の誘電体スタック層を、それぞれの金属化層４２２Ａ、４２２Ｂ、４２２Ｃ、４２２Ｄ、４２２Ｅの少なくとも最上部の高さに堆積させ、導電材料を受容するためのキャビティを画定するためにエッチングし、キャビティに導電材料を充填し、次いで、それぞれの金属化層４２２Ａ、４２２Ｂ、４２２Ｃ、４２２Ｄ、４２２Ｅの最上部の高さまで平坦化することによって形成され得る。金属化層４２２Ａ、４２２Ｂ、４２２Ｃ、４２２Ｄ、４２２Ｅはまた、一般に、均一な厚さの金属化層を堆積させ、次いでマスキングおよびエッチングして、不要な区域から層材料を除去することによって、形成することができる。金属化層導電材料形成物Ｍ１〜Ｍ４を画定する金属化層４２２Ａ、４２２Ｂ、４２２Ｃ、４２２Ｄは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、または別の金属もしくは別の導電材料から形成することができる。金属化層形成物Ｍ５を画定する金属化層４２２Ｅは、アルミニウム（Ａｌ）で形成することができる。
ビア層３２２Ａ、３２２Ｂ、３２２Ｃ、３２２Ｄは、一般に、それぞれのビア層３２２Ａ、３２２Ｂ、３２２Ｃ、３２２Ｄの少なくとも最上部の高さに１つ以上の誘電体スタック層によって、導電材料を受容するためのキャビティを画定するためにエッチングし、キャビティに導電材料を充填し、次いで、それぞれのビア層３２２Ａ、３２２Ｂ、３２２Ｃ、３２２Ｄの最上部の高さまで平坦化することによって形成され得る。ビア層３２２Ａ、３２２Ｂ、３２２Ｃ、３２２Ｄはまた、一般に、均一な厚さの金属化層を堆積し、次いでマスキングおよびエッチングして、層材料が必要ない区域から層材料を除去することによって形成され得る。ビア層導電材料形成物Ｖ１〜Ｖ３を画定するビア層３２２Ａ、３２２Ｂ、３２２Ｃは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、または別の金属もしくは別の導電材料で形成することができる。ビア層導電材料形成物Ｖ４を画定するビア層３２２Ｄは、アルミニウム（Ａｌ）で形成することができる。
金属化層４２２Ａ、金属化層４２２Ｂ、金属化層４２２Ｃ、金属化層４２２Ｄ、および金属化層４２２Ｅは、水平に延在するワイヤを画定することができる。金属化層４２２Ａ、４２２Ｂ、４２２Ｃ、４２２Ｄ、４２２Ｅによって画定されたワイヤは、フォトニクス誘電体スタック２０６の区域を通って水平に延在することができる。
金属化層４２２Ａによって画定された水平に延在するワイヤは、制御信号、論理信号、および／または電力信号のうちの１つ以上を、内部に１つ以上のフォトニクスデバイスが作製されたフォトニクス誘電体スタック２０６の異なる区域に垂直および水平に分配するために、１つ以上の垂直に延在する接触導電材料形成物Ｃ１〜Ｃ６およびビア層３２２Ａによって画定されたビアＶ１に電気的に接続することができる。
金属化層４２２Ｂによって画定された水平に延在するワイヤは、電気制御信号、論理信号、および／または電力信号のうちの１つ以上を、フォトニクス誘電体スタック２０６の異なる区域間に垂直および水平に分配するために、ビア層３２２Ａによって画定された垂直に延在するビアＶ１および／またはビア層３２２Ｂによって画定された垂直に延在するビアＶ２のうちの１つ以上に電気的に接続することができる。
金属化層４２２Ｃによって画定された水平に延在するワイヤは、電気制御信号、論理信号、および／または電力信号のうちの１つ以上を、フォトニクス誘電体スタック２０６の異なる区域間に垂直および水平に分配するために、ビア層３２２Ｂによって画定された垂直に延在するビアＶ２および／またはビア層３２２Ｃによって画定された垂直に延在するビアＶ３のうちの１つ以上に電気的に接続することができる。
金属化層４２２Ｄによって画定された水平に延在するワイヤは、電気制御信号、論理信号、および／または電力信号のうちの１つ以上を、フォトニクス誘電体スタック２０６の異なる区域間に垂直および水平に分配するために、ビア層３２２Ｃによって画定された垂直に延在するビアＶ３および／またはビア層３２２Ｄによって画定された垂直に延在するビアＶ４のうちの１つ以上に電気的に接続することができる。
金属化層４２２Ｅによって画定された水平に延在するワイヤは、電気制御信号、論理信号、および／または電力信号のうちの１つ以上を、フォトニクス誘電体スタック２０６の異なる区域間に垂直および水平に分配するために、ビア層３２２Ｄによって画定された垂直に延在するビアＶ４の１つ以上に電気的に接続することができる。
一実施形態におけるフォトニクス構造２００は、フォトニクス構造の光信号伝送領域を作製するためのプロセスを含む様々なプロセスを使用して作製することができる。フォトニクス構造２００を作製するためのプロセスは、（Ａ）ＩＲ光吸収を低減するためにフォトニクス構造２００から炭窒化シリコン（ＳｉＣＮ）を除去するプロセスと、（Ｂ）回路要素間の不要な光結合を低減するためにＳｉＮを除去するプロセスと、を含み得る。
本明細書の実施形態は、銅（Ｃｕ）の低抵抗特性に基づき、接触導電材料形成物Ｃ２〜Ｃ６、金属化層導電材料形成物Ｍ１〜Ｍ４、およびビア層導電材料形成物Ｖ１〜Ｖ３などの、フォトニクス構造２００における導電材料形成物を画定する銅（Ｃｕ）の使用がフォトニクス構造２００の性能を向上させ得ることを認識する。銅は、２０℃で約１．７２×１０−８オーム・メートルの抵抗率を含み得る。したがって、銅を使用すると、信号の伝搬速度を大幅に向上させることができる。しかしながら、本明細書の実施形態は、銅の移動および銅の腐食を含む、銅の使用にともなう問題を認識する。銅は、例えば、誘電体スタックの材料に移動する可能性がある。銅はまた、容易に酸化および腐食する可能性があり、その結果、抵抗率が増加する。金属化層上に堆積されたフォトニクス誘電体スタック２０６の誘電体層は、導電材料の移動に抵抗し、かつ酸化に起因する腐食を抑制するバリアとして機能するように選択されてもよい。一実施形態では、ＳｉＣＮは、銅の移動に抵抗し、かつ銅の酸化による腐食を抑制するバリアを形成するために選択することができる。ＳｉＣＮは、電気移動および腐食バリア特性を有する。銅の移動は、ＳｉＣＮを使用することで抵抗し得るが、本明細書の実施形態は、ＳｉＣＮが、特にＩＲ帯域で有意な光吸収を発揮し得ることを認識する。
本明細書の実施形態は、ＳｉＣＮがフォトニクスシステムの性能を抑制し得ることをさらに認識する。例えば、本明細書の実施形態は、フォトニクスシステム内に設計されたフォトニクス信号伝送路が存在する場合、ＳｉＣＮの存在が光エネルギーを吸収し、よって光信号の伝送（の性能）を抑制（例えば、低減または防止）し得ることを認識する。
図１を参照すると、フォトニクス構造２００は、１つ以上の設計された光信号伝送領域を含み得る。例えば、垂直に延在する平面１５１１Ａと１５１２Ｂとの間に示されるＸ次元の深さ（図２に示す深さ１５０２）に光信号伝送領域Ｌ１が存在し得る。垂直に延在する平面１５１１Ａと１５１２Ａとの間に示される深さに光信号伝送領域Ｌ２が存在し得る。各光信号伝送領域Ｌ１およびＬ２において、信号の光は、より高い高さからより低い高さへ、および／またはより低い高さからより高い高さへと伝送することができる。光信号伝送領域Ｌ１および光信号伝送領域Ｌ２は、フォトニクス構造２００の光信号を、例えば、上向きまたは下向きに伝送することができ、一実施形態では、信号を垂直方向（水平面に対して約９０度の角度）に伝送することができる。フォトニクス構造の光信号伝送領域は、任意の方向に光信号を伝送することができる。
光信号伝送領域Ｌ１内の光信号伝送は、異なる高さでのフォトニクスデバイス間、例えば、図１に示すそれぞれの高さ１６０２Ａ、１６０２Ｂ、１６０２Ｃ、１６０４Ａ、１６０４Ｂでの光信号伝送領域Ｌ１内の２つ以上の導波管間の光信号伝送を含み得る。
フォトニクス構造２００は、導波管２１０、２１４、２１８のうちの第１および第２の導波管が互いの間で光信号を結合するように構成されてもよく、または代替的に、互いに光学的に分離されて光信号を結合しないように構成されてもよい。導波管間の結合は、導波管間の間隔および追加のパラメータを制御することによって、例えば、導波管間の意図された光信号結合が起こるように間隔を制御するか、または導波管が光学的に分離されるように間隔を制御することによって、制御され得る。導波管間の光信号結合は、エバネセント結合またはタップ結合を含み得る。
光信号伝送領域Ｌ１は、図１に破線の形で示す関連する光入力デバイス７０２Ａを含み得る。光入力デバイス７０２Ａは、例えば、レーザ光源または光を搬送する光ファイバケーブルによって提供することができる。光信号伝送領域Ｌ２内の光信号伝送は、光入力デバイス７０２Ｂと、図１に示す格子２２０によって提供されたフォトニクスデバイスとの間の光信号伝送を含み得る。光入力デバイス７０２Ｂは、例えば、光信号伝送領域Ｌ２を通って下向きに光を放出する、レーザ光源または光を搬送する光ファイバケーブルによって提供することができる。図１に示す格子２２０によって提供されたフォトニクスデバイスは、例えば、光入力デバイス７０２Ｂによって放出された信号の光を受信するフォトニクス格子によって提供することができる。フォトニクス構造２００は、光を概して下向きに、例えば、垂直にまたはほぼ垂直に入力するために、フォトニクス構造２００に関連付けられた関連する光入力デバイス７０２Ａおよび７０２Ｂを有し得る。フォトニクス構造２００は、追加的または代替的に、光をフォトニクス構造２００に概して横方向に、例えば、水平またはほぼ水平に入力する、関連する光入力デバイス（例えば、レーザ光源または光搬送ケーブル）を有し得る。
図１の高さ１６０１に沿った図１の上面断面図を、図２に示す。図２では、深さ１５０２は、図１に示す断面図のＺＹ断面の切断深さを示すことができ、深さ１５０３（図２）は、図１の図に対する紙面への深さを示すことができる。光入力デバイス７０２Ｂは、約Ｘ次元の深さ１５０２（図１に図示する切断）でフォトニクス格子２２０によって提供されたものとして、図１に図示するフォトニクスデバイスに光を下向きに結合させることができる。図１に破線の形で図示する光入力デバイス７０２Ａは、格子２２０によって提供された、例えば、約Ｘ次元の深さ１５０３（図２）で提供されたフォトニクスデバイスに光を下向きに結合させることができる。深さ１５０３（図２）で格子２２０によって提供されたフォトニクスデバイスは、図示のように前方に延在する（図１の紙面外に延在する）導波管２１０と一体的に形成することができ、深さ１５０２（図２）で格子２２０によって提供されたフォトニクスデバイスは、図１に図示する切断深さに対して紙面内に延在する導波管２１０と一体的に形成することができる。
本明細書の実施形態は、垂直に延在する平面１５１１Ａと垂直に延在する平面１５１２Ａとの間の光信号伝送領域Ｌ１、および垂直に延在する平面１５１１Ｂと垂直に延在する平面１５１２Ｂとの間の光信号伝送領域Ｌ２における光吸収材料の存在が、フォトニクス構造２００の動作に悪影響を及ぼし得ることを認識する。本明細書の実施形態は、例えば、光信号伝送領域Ｌ１内のＳｉＣＮの存在が、光信号伝送領域Ｌ１内の誘電体スタック２０６内に作製された図示のフォトニクス構造間の結合のための光信号伝送を抑制し得ることを認識する。本明細書の実施形態は、例えば、光信号伝送領域Ｌ２内のＳｉＣＮの存在が、図示の光入力デバイス７０２Ｂと、光信号伝送領域Ｌ２内の誘電体スタック２０６内に作製された格子２２０によって提供されたフォトニクスデバイスとの間の光信号伝送を抑制し得ることを認識する。本明細書の実施形態は、導波管が、導波管を通って伝搬する光信号が部分的に外部から導波管の外壁に伝わる伝送モードを有することを認識する。このような導波管外部光は、ＳｉＣＮの形成によって吸収される場合があり、望ましくない。
図１の区域ＡＡおよび図３Ａ〜図３Ｇを参照すると、（Ａ）ＩＲ光吸収を低減するために光信号伝送領域からＳｉＣＮを除去するプロセスの態様が、本明細書に記載されている。再び図１を参照すると、層５０２Ａ、５０２Ｂ、および５０２Ｃは、銅（Ｃｕ）または移動および／もしくは腐食が可能な他の導電材料から形成された導電材料形成物の移動および腐食を抑制するためのバリア層として形成され得る。銅（Ｃｕ）で形成された導電材料形成物は、接触導電材料形成物Ｃ２〜Ｃ６、金属化層４２２Ａ〜４２２Ｄによって画定された金属化層導電材料形成物Ｍ１〜Ｍ４、および／またはビア層３２２Ａ〜３２２Ｃによって画定されたビア層導電材料形成物Ｖ１〜Ｖ３を含み得る。
図３Ａ〜図３Ｇを参照すると、図１に図示するフォトニクス構造２００の区域ＡＡの作製を示す一連の作製段階図が示されている。図３Ａは、ＳｉＣＮによって提供された層５０２の堆積後の作製の中間段階におけるフォトニクス構造２００を示す。
図３Ａ〜図３Ｇおよび図４Ａ〜図４Ｈに図示する段階図において、層５０２は概して、図１に図示する層５０２Ａ〜５０２Ｃのいずれかを表し、層４２２は概して、図１の層４２２Ａ〜４２２Ｂまたは４２２Ｄのいずれかを表し、垂直に延在する平面１５１１および１５１２の対は概して、垂直に延在する平面１５１１Ａおよび１５１２Ａ、または図１の垂直に延在する平面１５１１Ｂおよび１５１２Ｂの対のいずれかを表し、金属化層形成物Ｍは概して、図１に図示する金属化層形成物Ｍ１、Ｍ２、またはＭ４のいずれかを表し、光信号伝送領域Ｌは概して、図１に図示する光信号伝送領域Ｌ１またはＬ２のいずれかを表す。図３Ａ〜図３Ｇ、および図４Ａ〜図４Ｈに図示する段階図の層４２２は、代替的に、ビア層３２２Ａ〜３２２Ｃ、金属化層４２２Ａ〜４２２Ｅのうちの別の金属化層、または図１に記載の接触導電材料形成物Ｃ１〜Ｃ６を画定する層を表し得る。
図３Ａに図示した段階図に示すように、ＳｉＣＮの堆積は、誘電体スタック２０６の上面に層５０２の一部分を堆積すること、および層４２２が銅（Ｃｕ）で形成され得る、層４２２の１つ以上のセクション上に層５０２の一部分を堆積することを含み得る。層４２２は、銅（Ｃｕ）で形成することができ、例えば、層４２２は、接触導電材料形成物Ｃ１以外の導電材料形成物、導電材料形成物Ｖ４を画定するビア層以外のビア層、または導電材料形成物Ｍ５を画定する金属化層以外の金属化層を画定する。誘電体スタック２０６上に堆積された層５０２の部分は、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間に画定された光信号伝送領域を通って延在することができる。
ＳｉＣＮで形成された層５０２の堆積の前に、図３Ａの段階図に図示するフォトニクス構造２００をＣＭＰ平坦化に供して、フォトニクス構造２００の高さを、概して図１に図示する高さ１６０２Ａ〜１６０２Ｃのいずれかを表す高さ１６０２に低減することができる。フォトニクス構造２００の高さを高さ１６０２に低減するためのＣＭＰ平坦化の実施は、高さ１６０２でフォトニクス構造２００を研磨するためのＣＭＰ研磨をともなっていてもよい。ＣＭＰ平坦化は、炭窒化シリコン（ＳｉＣＮ）で形成された層５０２の堆積に先立って、高さ１６０２で平坦な水平面が画定されるフォトニクス構造２００をもたらすことができ、それによって、層５０２の堆積は、平坦な表面上への層５０２の堆積を含み得る。
ＣＭＰ研磨は、層５０２の堆積に先立って、高さ１６０２で原子的に平滑な表面を特徴とするフォトニクス構造２００をもたらすことができる。フォトニクス構造２００の表面を高さ１６０２で原子的に平滑にすることで、例えば、不要な光散乱の低減によって、光信号伝送領域Ｌの性能を促進することができる。
金属化層形成物Ｍ上に部分的にＳｉＣＮで形成された層５０２を堆積するために、プラズマ強化化学蒸着（ＰＥＣＶＤ）を採用することができる。ＰＥＣＶＤは、例えば、約３００℃〜約５００℃の温度範囲で、低減された熱収支を使用して実行することができる。
引き続き図３Ａの段階図を参照すると、層５０２の堆積が完了すると、層５０２は、図３Ａの段階図に図示するように粗面化された上面を呈し得る。
図３Ｂは、層５０２の上面を、層５０２の上面を平滑化するために、処理に供した後の、図３Ａの段階図に図示するようなフォトニクス構造２００を示す。図３Ｂの中間段階図に図示するようなフォトニクス構造２００は、ＣＭＰ平坦化に供して、層５０２の上面を平坦化することができるので、層５０２の上面は平面となり、かつ水平面内に延在する。図３Ｂの中間段階図に図示する層５０２の上面が原子的に平滑な表面となるように、ＣＭＰ平坦化はＣＭＰ研磨をともなっていてもよい。
層５０２は、導電材料、例えば銅（Ｃｕ）または電気移動および腐食を受けやすい別の導電材料で形成された層４２２に対して、電気移動および腐食に対するバリアを提供することができる。層４２２は、銅（Ｃｕ）で形成することができ、例えば、層４２２は、接触導電材料形成物Ｃ１以外の導電材料形成物、導電材料形成物Ｖ４を画定するビア層以外のビア層、または導電材料形成物Ｍ５を画定する金属化層以外の金属化層を画定する。本明細書の実施形態は、ＳｉＣＮが高品質の電気移動および腐食バリア特性を特徴とすることを認識する。一実施形態では、電気移動および腐食バリア層として形成され得る層５０２は、層５０２が高品質のフォトニクス特性を有するように処理に供することができ、それによって、層５０２の一部分は、光信号伝送領域を通した、例えば、光信号伝送領域Ｌ内の層５０２の高さを通した光信号伝送を促進することができる。層５０２は、層４２２を画定する導電材料が電気移動または腐食を受けやすいかどうかにかかわらず、電気絶縁および離間機能を提供することができる。例えば、いくつかの実施形態では、図５Ａ〜図５Ｈの段階図に図示するような層４２２は、アルミニウムまたは別の非銅導電材料で形成され得る接触導電材料形成物Ｃ１を画定することができる。いくつかの実施形態では、導電材料形成物Ｃ２〜Ｃ６、および／または金属化層４２２Ａ〜４２２Ｄ、および／またはビア層３２２Ａ〜３２２Ｃは、銅以外の導電材料で形成することができる。上記のように、金属化層４２２Ｅおよびビア層３２２Ｄは、アルミニウム（Ａｌ）で形成することができる。
図３Ｃは、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間の光信号伝送領域Ｌにおける層５０２のエッチングに使用するためのフォトリソグラフィスタックの堆積後の、図３Ｂの段階図に図示するようなフォトニクス構造２００の中間作製段階図である。
図３Ｃの中間作製段階図に図示するフォトリソグラフィスタックは、有機フォトリソグラフィスタックであってもよい。図３Ｃの中間作製段階図に図示するフォトリソグラフィスタックは、多層有機フォトリソグラフィスタックであってもよく、層７０１、７０２、および７０３を含み得る。層７０１は、有機平坦化層（ＯＰＬ）であってもよく、層７０２は、シリコン含有反射防止コーティング（ＳＩＡＲＣ）層であってもよく、層７０３は、レジスト層であってもよい。図３Ｃの中間作製段階図を参照すると、図３Ｃの中間作製段階図は、光信号伝送領域Ｌ内の層５０２の一部分をエッチング除去するためのパターンを画定するために層７０３をパターン形成した後のフォトニクス構造２００を図示する。
層７０３のパターン形成は、フォトリソグラフィツール（図示せず）内に配設されたフォトリソグラフィマスクを使用して実行することができ、フォトリソグラフィツールが作動すると、フォトリソグラフィツール内のフォトリソグラフィマスクによって保護されていない層７０３の区域が露出する。
図３Ｄは、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間の光信号伝送領域Ｌにおいて層７０３のパターンを使用して層５０２の材料を除去するエッチングの実行後の作製中間段階における図３Ｃに示すフォトニクス構造２００を示す。
図３Ｃの中間作製段階図に図示するエッチングの実行のために、反応性イオンエッチング（ＲＩＥ）を使用することができる。図３Ｄの中間段階図に図示するＲＩＥは、誘電体スタック２０６の材料を除去することなく、ＳｉＣＮによって提供される層５０２の材料を除去できるように、酸化物に対して選択的なエッチングプロセスの使用を含み得る。図３Ｄの中間作製段階図に図示するようにＲＩＥが完了すると、エッチング生成物３１０２がフォトニクス構造２００上に残留し得る。エッチング生成物３１０２は、例えば、層７０１、７０２、７０３を含むフォトリソグラフィスタックの残留量およびＳｉＣＮの残留量を含み得、図３Ｃの中間作製段階図に示すように光信号伝送領域Ｌに図示する誘電体スタック２０６上に位置し得る。
図３Ｅは、図３Ｄに図示するエッチング生成物３１０２を洗浄して、除去した後の、作製中間段階における、図３Ｄに示すようなフォトニクス構造２００を図示する。図３Ｅに図示するような洗浄は、誘電体スタック２０６の上面などのフォトニクス構造２００の表面への損傷を回避するための温度制御された洗浄を含み得る。ＲＩＥ生成物３１０２の洗浄には、水酸化アンモニウム（ＮＨ４ＯＨ）および過酸化物（Ｈ２Ｏ２）を含む混合物を使用することができる。温度制御された洗浄は、約２５℃以下の温度での洗浄の実行を含み得る。
図３Ｆは、被覆誘電材料、例えば、二酸化シリコン（ＳｉＯ２）などの酸化物で形成することができる層２６０２の堆積に続く、作製の中間段階図における、図３Ｅに図示するようなフォトニクス構造２００を示す。図３Ｆに図示する段階図に見られるように、層２６０２は、複数の高さ、例えば、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間の光信号伝送領域Ｌ内のより低い高さ、ならびに垂直に延在する平面１５１１の左側および垂直に延在する平面１５１２の右側のより高い高さを有し得る。異なる高さは、図３Ｃに図示する段階で層５０２の一部分が除去された結果であり得る。
図３Ｇは、層２６０２を平坦化および研磨するためのさらなる処理に続く、作製の中間段階における、図３Ｆに図示するようなフォトニクス構造２００を示す。図３Ｇの中間作製段階図に図示するように、被覆誘電材料、例えばＳｉＯ２などの酸化物で形成することができる層２６０２は、ＣＭＰ平坦化に供して、層２６０２の高さを低減し、かつ層２６０２を平坦化することができるので、層２６０２の上面は平面となり、かつ水平面内に延在する。層２６０２を平坦化するためのＣＭＰ平坦化は、層２６０２の上面を研磨するためのＣＭＰ研磨をともない得るので、層２６０２の上面は原子的に平滑になる。
一実施形態による図３Ａ〜図３Ｇに関連して説明したプロセス（Ａ）の例示的な条件を、表Ａに示す。
Figure 2021519948
層２６０２を原子的に平滑にすることにより、層２６０２を通る光信号の伝送を容易にすることができる。層２６０２の上面が平坦化され、原子的に平滑になるように層２６０２を処理することにより、フォトニクスデバイスの作製を含むその後の作製のための平坦性処理を提供することができる。一実施形態では、層２６０２は、層２６０２上に形成されるフォトニクスデバイスの作製を補助することができる。
図４Ａ〜図４Ｇは、層２６０２上の導波管２１８によって提供されるフォトニクスデバイスの作製を示す作製段階図である。再び図１を参照すると、ＳｉＣＮの層５０２Ｃ上に形成された誘電体層上に形成された導波管２１８を破線の形で示している。しかしながら、図１に破線の形で示される導波管２１８は、追加的または代替的に、層５０２Ａおよび／または層５０２Ｂ上に形成されたそれぞれの誘電体層上に形成され得ることが理解される。
図４Ａは、導波管材料で形成された層４００２の堆積後の作製の中間段階における、図３Ｇに図示するようなフォトニクス構造２００を示す。層４００２を画定する導波管材料は、例えば、単結晶シリコン、多結晶シリコン、アモルファスシリコン、窒化シリコン、または酸窒化シリコンによって提供することができる。導波管材料で形成された層４００２の堆積は、例えば、約３００℃〜約５００℃の処理温度で、低減された熱収支でのＰＥＣＶＤの使用を含み得る。図４Ａの中間作製段階図に図示するように、層４００２の処理は、層４００２を層２６０２上に堆積し、次いで、層４００２の堆積後に、層４００２を追加の処理に供することを含み得る。追加の処理は、層４００２の上面が平面となり、かつ水平面内に延在するように、層４００２を平坦化するために層４００２をＣＭＰ平坦化に供することを含み得る。層４００２をＣＭＰ平坦化に供することは、層４００２の上面が原子的に平滑になるように、層４００２をＣＭＰ研磨にかけることを含み得る。
図４Ｂは、導波管材料で形成された層４００２上にフォトリソグラフィスタックを形成した後の作製の中間段階における図４Ａに図示するようなフォトニクス構造２００を示す。図４Ｂに図示するフォトリソグラフィスタックは、ＯＰＬで形成された層７１１、ＳＩＡＲＣで形成された層７１２、およびレジストで形成された層７１３を含み得る。
図４Ｃは、導波管２１８を画定するために図４Ｂに図示するフォトリソグラフィスタックを使用して導波管材料で形成された層４００２の材料をエッチング除去した後の作製の中間段階における図４Ｂに図示するフォトニクス構造２００を示す。導波管２１８は、任意の適切な導波材料、例えば、モノ結晶シリコン、単結晶シリコン、多結晶シリコン、アモルファスシリコン、窒化シリコン、または酸窒化シリコンから形成することができる。
図４Ｃの作製の中間段階に示す導波管２１８に関して、導波管２１８は、垂直に延在する側壁２１８Ｗを含み得る。垂直に延在する側壁２１８Ｗの形成に、異方性エッチングを使用することができる。導波管２１８が垂直に延在する側壁２１８Ｗを特徴とするように導波管２１８を画定するエッチングは、導波管２１８と導波管２１８の外部のフォトニクスデバイスとの間の結合を改善することができる。
一実施形態では、反応性イオンエッチング（ＲＩＥ）を使用して、垂直に延在する側壁２１８Ｗを作製することができる。ＲＩＥを実行するか、または垂直に延在する側壁２１８Ｗを画定することができる。ＲＩＥは、一連のエッチングおよび堆積ステップを含み得る。垂直に延在する側壁２１８Ｗを画定するための層４００２のエッチングのためのＲＩＥは、ボッシュタイプのＲＩＥの使用を含み得、一実施形態では、層４００２の材料のある量を、反復エッチングステップとそれに続く反復堆積ステップにしたがって除去することができる。各反復堆積ステップにおいて、材料を、画定された側壁２１８Ｗ上に堆積することができる。側壁２１８Ｗ上に堆積された堆積材料は、ポリマー材料を含み得る。各反復堆積ステップに続いて、導波管材料で形成された層４００２の材料の別の量をエッチング除去するために、さらなるエッチングを実行することができる。
例えば、ボッシュプロセスを使用して形成し得る垂直に延在する側壁２１８Ｗを、ラインエッジ粗さ処理に供することができる。導波管２１８が窒化物で形成されている場合、ラインエッジ粗さ処理は、中温度から高温度での蒸気または高圧酸化の適用を含み得、導波管２１８を画定する窒化シリコン（ＳｉＣＮ）の最も外側の数ナノメートルを変換して二酸化シリコン（ＳｉＯ２）を形成する。次いで、形成されたＳｉＯ２は、画定された導波管２１８のラインエッジ粗さを改善するために、形成されたＳｉＯ２を除去するように、フッ化水素水溶液への浸漬による除去に供され得る。導波管２１８がシリコンラインエッジ粗さで形成されている場合、処理は、減圧化学蒸着（ＲＰＣＶＤ）または急速熱化学蒸着（ＲＴＣＶＤ）処理を使用するＨ２アニーリング、またはラインエッジ粗さを低減するために表面上にエピタキシャルシリコンを堆積することを含み得る。
図４Ｄは、誘電材料、例えば、ＳｉＯ２で形成された層２６１２の堆積に続く、作製の中間段階における、図４Ｃに図示するようなフォトニクス構造２００を示す。ＰＥＣＶＤプロセスは、例えば、約３００℃〜約５００℃の範囲の温度を使用して、熱温度収支を低減して層２６０２を堆積するために使用することができる。一実施形態では、層２６１２の堆積は、図４Ｃに関連して説明するようにパターン形成された画定された導波管２１８上に非共形材料を堆積することを含み得る。
層２６１２の堆積は、高アスペクト比処理（ＨＡＲＰ）をともなうＰＥＣＶＤの使用を含み得る。非共形は、垂直面（例えば、ボッシュプロセスを使用して画定されたステップエッジ上）での堆積速度を抑制しながら、水平面での堆積速度を高めるように調整された条件で、堆積段階中にプラズマ強化を使用して達成され得る。したがって、クラッド層のピンチオフに起因する空隙および他の欠陥を回避することができ、フォトニクス信号伝送に対するそれらの有害な影響を最小限に抑えることができる。一実施形態では、層２６１２は、非共形酸化物材料、例えば非共形ＳｉＯ２で形成することができる。層２６１２に非共形酸化物材料を使用することにより、導波管２１８を取り囲む誘電体スタック２０６における空隙および他の欠陥の発生を低減することができる。非共形酸化物材料は、抑制された側壁堆積速度を呈しながら、水平面上でより高い速度で堆積するように適合された材料であり得る。一実施形態では、非共形酸化物材料を提供するための方法のうち、酸化物材料の堆積をプラズマ強化することができる。層２６１２を使用するための共形材料の使用により、層２６１２が高アスペクト比の特徴の上に堆積されるときにピンチオフが起こり得、したがって、導波管２１８のような導波管を取り囲む酸化物をともなう空隙の導入をもたらす可能性があることが想像され得る（ただし図示していない）。
図４Ｅは、被覆層を画定する被覆誘電材料、例えば、ＳｉＯ２などの酸化物で形成された層２６１２のさらなる処理に続く、図４Ｄに図示するようなフォトニクス構造２００を示す。図４Ｅを参照すると、層２６１２の上面を、ＣＭＰ平坦化に供して、層２６１２の高さを低減し、かつ層２６１２の上面が平面となり、水平面内に延在して、後続の層に平坦化処理を提供するように、処理を提供することができる。ＣＭＰ平坦化は、層２６１２の上面が原子的に平滑になるようにＣＭＰ研磨をともなっていてもよい。
図４Ｆは、層２６１４の堆積に続く作製の中間段階における図４Ｅに図示するようなフォトニクス構造２００を示す。層２６１４は、被覆誘電材料、例えば、ＳｉＯ２などの酸化物をキャッピングすることによって設けることができる。層２６１４の堆積は、例えば、約３００℃〜約５００℃の間の温度で、低減された熱収支での生理食塩水ベースのＰＥＣＶＤの使用を含み得る。層２６１４は、キャッピング層と見なすことができる。
図４Ｇは、層２６１４のさらなる処理に続く作製の中間段階における図４Ｆに図示するようなフォトニクス構造２００を示す。図４Ｇに図示する層２６１４のさらなる処理は、層２６１４の上面が平面となり、かつ水平面内に延在するように、層２６１４をＣＭＰ平坦化に供して、層２６１４の上面を提供することを含み得る。層２６１４のＣＭＰ平坦化は、層２６１４の上面が原子的に平滑になるようにＣＭＰ研磨をともなっていてもよい。
フォトニクス構造２００のフォトニクスデバイスは、光信号伝送領域内で層５０２の材料が除去されている状態で、光信号伝送領域Ｌ内で高さ１６０２を通って伝送された光信号を送信または受信することができる。光信号結合は、作製された場合、図４Ｂ〜図４Ｈの導波管２１８を含む光信号伝送領域内の任意の２つの導波管間であり得る。光信号結合は、光入力デバイス７０２Ｂと、光信号伝送領域Ｌ２内の格子２２０によって設けられたフォトニクスデバイスとの間であり得る。
図４Ｈは、層４００４の堆積および層４００４のさらなる処理に続く作製の中間段階における図４Ｇに図示するようなフォトニクス構造２００を示す。図４Ｈを参照すると、層４００４は、例えば、単結晶シリコン、多結晶シリコン、窒化シリコン、または酸窒化シリコンによって設けられ、例えば、ＰＥＣＶＤおよび低減された熱収支を使用して、例えば、約３００℃〜約５００℃の温度範囲で、層２６１４の上面に堆積される導波層であり得る。図４Ｈに図示するように、層４００４は、図４Ｈの破線の形で図示する導波管２１８を画定するために、さらなる処理に供することができる。図４Ｈに破線の形で図示する導波管２１８を画定するためのパターン形成は、図４Ｈの破線の形で図示する導波管２１８を画定するためのパターン形成に続いて、図４Ｃに図示するような導波管２１８（破線でない）を画定するための処理にしたがって実行することができる。破線の形で図示する画定された導波管２１８は、図４Ｄ〜図４Ｇを参照して説明した導波管２１８（破線でない）を参照して図示したように、さらなる処理に供して、層４００４によって画定された追加の導波管２１８を、被覆誘電材料、例えば、酸化物で取り囲み、次いで、被覆誘電材料酸化物の上にキャッピング誘電材料、例えば、酸化物を形成させることができる。図４Ｈに図示するように、（破線と破線でない）導波管２１８間の層２６１２および２６１４によって設けられ得るような複数の誘電体、例えば、酸化層の使用は、導波管間に制御された離間距離を設け、指定された設計にしたがって設計公差を達成するために有用である。例えば、離間距離は、光結合が望ましいときに異なる導波管がそれらの間で光信号を結合することができ、かつフォトニクス構造２００の設計仕様でフォトニクス分離が指定されているときに光信号がそれらの間で結合するのを防止できるように、容易に達成することができる。
ここで、窒化シリコン（ＳｉＮ）を除去するためのプロセス（Ｂ）の態様を説明する。一態様では、図１の区域ＢＢおよび図５Ａ〜図５Ｇの作製段階図を参照して説明する。再び図１を参照すると、層６０２Ａおよび６０２Ｂは、銅（Ｃｕ）または移動および／もしくは腐食が可能な他の導電材料から形成された導電材料形成物の移動および腐食を抑制するためのバリア層として形成され得る。銅で形成された導電材料形成物は、接触導電材料形成物Ｃ２〜Ｃ６、金属化層４２２Ａ〜４２２Ｄによって画定された金属化層導電材料形成物Ｍ１〜Ｍ４、および／またはビア層３２２Ａ〜３２２Ｃによって画定されたビア層導電材料形成物Ｖ１〜Ｖ３を含み得る。
本明細書の実施形態は、窒化シリコン（ＳｉＮ）が有意な電気移動および腐食バリア特性を有することを認識する。ＳｉＮは、銅の電気移動および銅の腐食を抑制することができる。本明細書の実施形態は、フォトニクス構造２００において窒化シリコンを使用することは、窒化シリコンの屈折率のために、窒化シリコン材料が、光信号伝送領域Ｌ１内で伝送される光信号を、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間で不必要に結合させる可能性があるというリスクを示し得ることを、さらに認識する。実施形態において、光信号は、例えば、導波管と、垂直に延在する平面１５１１Ｂと垂直に延在する平面１５１２Ｂとの間の光信号伝送領域Ｌ２内で伝送される光信号とを含む、フォトニクスデバイス間で望ましく結合され得、光信号は、光入力デバイス７０２Ｂによってフォトニクス構造２００に導入され得る。
窒化シリコンの除去のためのプロセス（Ｂ）は、光信号伝送領域Ｌ１またはＬ２から窒化シリコンの除去をもたらすことができる。光信号伝送領域から窒化シリコンを除去するためのプロセス（Ｂ）の詳細を参照して、図５Ａ〜図５Ｈに図示する作製段階図を提供する。
図５Ａ〜図５Ｈに図示する作製段階図において、層６０２は概して、図１に図示する層６０２Ａまたは６０２Ｂのいずれかを表し、図５Ａ〜図５Ｇの層４２２は概して、層４２２Ｃまたは図１の接触導電材料形成物Ｃ２、Ｃ３、Ｃ４、およびＣ５を形成する層（複数可）のいずれかを表し、垂直に延在する平面１５１１および１５１２は概して、図１の垂直に延在する平面１５１１Ａおよび１５１２Ａ、または垂直に延在する平面１５１１Ｂおよび１５１２Ｂなどの垂直に延在する平面の対のいずれかを表し、図５Ａ〜図５Ｇの導電材料形成物Ｍは概して、図１に図示する金属化層形成物Ｍ３または導電材料形成物Ｃ２、Ｃ３、Ｃ４、およびＣ５のいずれかを表し、光信号伝送領域Ｌは概して、図１に図示する光信号伝送領域Ｌ１またはＬ２のいずれかを表す。図５Ａ〜図５Ｈに図示する段階図の層４２２は、代替的に、ビア層３２２Ａ〜３２２Ｃ、金属化層４２２Ａ〜４２２Ｅのうちの別の金属化層、または図１に記載の接触導電材料形成物Ｃ１〜Ｃ６のうちの１つ以上の他の接触導電材料形成物を画定する層を表していてもよい。
図５Ａの中間段階図を参照すると、層６０２は、図５Ａに示されるように誘電体スタック２０６および層４２２上に堆積することができ、層６０２の一部分は、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間に画定された光信号伝送領域Ｌ内の誘電体スタック２０６の上面に堆積され、層６０２の一部分は、層４２２上に堆積されている。層４２２上に堆積された層６０２の部分は、垂直に延在する平面１５１１の左側に位置する第１のセクションと、垂直に延在する平面１５１２の右側に位置する第２のセクションとを含み得る。
図５Ａの作製段階図における堆積を参照すると、層６０２の一部分は、図示の作製段階図において誘電体スタック２０６の上面に堆積することができ、誘電体スタック２０６は、例えば、一実施形態では、ＳｉＯ２などの酸化物の複数の層によって設けることができる。
層６０２の堆積の前に、図５Ａに図示するようなフォトニクス構造２００を、ＣＭＰ平坦化に供して、導電材料および誘電体スタック２０６で形成された層４２２によって画定された表面の高さを低減して、そのような画定された表面の高さを低減し、かつ画定された表面が高さ１６０４で水平面内に延在するように、画定された表面を平坦化することができる。ＣＭＰ平坦化は、高さ１６０４で水平に延在する画定された平面が原子的に平滑になるように、ＣＭＰ研磨をともなっていてもよい。
層によって画定された平面上への層６０２の堆積のために、プラズマ強化化学蒸着（ＰＥＣＶＤ）を使用することができる。ＰＥＣＶＤは、例えば、約３００℃〜約５００℃の温度範囲の温度で、低減された熱収支を使用して実行することができる。
層６０２は、導電材料、例えば、銅（Ｃｕ）または電気移動および腐食を受けやすい別の導電材料で形成された層４２２に関して、電気移動および腐食に対するバリアを提供することができる。層４２２は、銅（Ｃｕ）で形成することができ、例えば、層４２２は、接触導電材料形成物Ｃ１以外の導電材料形成物、導電材料形成物Ｖ４以外のビア層、または導電材料形成物Ｍ５以外の金属化層を画定する。本明細書の実施形態は、ＳｉＮが高品質の電気移動および腐食バリア特性を特徴とすることを認識する。一実施形態では、電気移動および腐食バリア層として形成され得る層６０２は、層６０２が高品質のフォトニクス特性を有するように処理に供することができ、それによって、層６０２の一部分を除去して、光信号伝送領域を通した、例えば、光信号伝送領域Ｌ内の層６０２の高さを通した光信号伝送を促進することができ、および／または層６０２の一部分をパターン形成して、光信号の伝送のための導波管を画定することができる。層６０２は、層４２２を画定する導電材料が電気移動または腐食を受けやすいかどうかにかかわらず、電気絶縁および離間機能を提供することができる。例えば、いくつかの実施形態では、図５Ａ〜図５Ｈの段階図に図示するような層４２２は、アルミニウムまたは別の非銅導電材料で形成され得る接触導電材料形成物Ｃ１を画定することができる。いくつかの実施形態では、導電材料形成物Ｃ２〜Ｃ６、および／または金属化層４２２Ａ〜４２２Ｄ、および／またはビア層３２２Ａ〜３２２Ｃは、銅以外の導電材料で形成することができる。上記のように、金属化層４２２Ｅおよびビア層３２２Ｄは、アルミニウム（Ａｌ）で形成することができる。
図５Ａに図示するような堆積段階の完了時に、層６０２を堆積することができる。しかしながら、図５Ａに図示するように、層６０２の堆積時では、層６０２の上面は粗面である場合がある。
ここで、図５Ｂの中間段階図を参照すると、層６０２（図５Ａでは粗面の形で示されている）は、層６０２、すなわち層６０２の上面を平坦化および研磨処理に供することができる。一実施形態では、図５Ｂに図示するような層６０２を、例えば、ＣＭＰ平坦化によって平坦化に供することができ、それによって、層６０２の上面は平坦化され、かつ図５Ｂに関連して示される図示した基準座標系によって画定されたＸーＹ水平面に平行な水平面内に延在する。ＣＭＰ平坦化は、層６０２の平坦な上面が原子的に平滑になるようにＣＭＰ研磨をともなっていてもよい。
図５Ｃ〜図５Ｅの段階図を参照すると、ＳｉＮによって設けられた層６０２を、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間の光信号伝送領域Ｌから層６０２の少なくとも一部分を除去するための処理に供することができる。層６０２の堆積に関して、層６０２が約２．０の屈折率を特徴とするように、堆積圧力、電力、および流量を制御して、層６０２を設けることができる。
一実施形態における層６０２のパターン形成のために、多層有機フォトリソグラフィスタックを層６０２上に堆積させることができる。図５Ｃに示すような多層フォトリソグラフィスタックは、層７２１と、層７２２と、層７２３とを含み得る。層７２１は、有機平坦化層（ＯＰＬ）によって設けることができる。層７２１は、層６０２の保護を促進することができる。層７２２は、シリコン含有反射防止コーティング（ＳＩＡＲＣ）層によって設けることができ、層７２３は、レジスト層によって設けることができる。一実施形態では、層７２２は、約４３％のシリコンを含み得る。
図５Ｃの中間作製段階図に図示するパターン形成スタックをさらに参照すると、図５Ｃの段階図は、レジストで形成された層７２３のパターン形成に続くフォトニクス構造２００を示す。層７２３のパターン形成は、層７２３のパターンの反転を含む、内部に配設されたマスクを有する露出層７２３（図示せず）を含み得る。
図５Ｄは、図５Ｃの中間作製段階図を参照して説明した処理の実行後のフォトニクス構造２００を示す。図５Ｄは、層６０２の材料を除去するためのエッチングの実行後の、図５Ｃに図示するようなフォトニクス構造２００を示す。エッチングは、誘電材料、例えば、誘電体スタック２０６を画定する酸化物に対して選択的であり得、それによって、層６０２の材料は、誘電体スタック２０６の材料を除去することなく除去される。誘電体スタック２０６の材料を除去することなく、エッチングによって層６０２の材料を選択的に除去するように、層７２１、７２２、および７２３を有する多層フォトリソグラフィスタックのパターンにしたがってエッチングを実行することができる。エッチングは、反応性イオンエッチング（ＲＩＥ）の使用を含み得る。
一実施形態では、図５Ｄの作製の中間段階に図示する、画定された導波管２１４の垂直に延在する側壁２１０Ｗは、反応性イオンエッチング（ＲＩＥ）を使用して作製することができる。ＲＩＥを実行するか、または垂直に延在する側壁２１４Ｗを画定することができる。ＲＩＥは、一連のエッチングおよび堆積ステップを含み得る。垂直に延在する側壁２１４Ｗを画定するための層４００２のエッチングのためのＲＩＥは、ボッシュタイプのＲＩＥの使用を含み得、一実施形態では、層４００２の材料のある量は、反復エッチングステップとそれに続く反復堆積ステップにしたがって除去され得る。各反復堆積ステップにおいて、材料は、画定された側壁２１４Ｗ上に堆積され得る。側壁２１４Ｗ上に堆積された堆積材料は、ポリマー材料を含み得る。各反復堆積ステップに続いて、記載の実施形態においてＳｉＮによって設けられた導波管材料で形成された層６０２の材料の別の量をエッチング除去するために、さらなるエッチングを実行することができる。
例えば、ボッシュプロセスを使用して形成することができる垂直に延在する側壁２１４Ｗは、ラインエッジ粗さ処理に供することができる。図５Ｄに図示するように導波管２１４が窒化物で形成されている場合、ラインエッジ粗さ処理は、中温度から高温度での蒸気または高圧酸化の適用を含み得、導波管２１４を画定する窒化シリコン（ＳｉＮ）の最も外側の数ナノメートルを変換して二酸化シリコン（ＳｉＯ２）を形成する。次いで、形成されたＳｉＯ２は、画定された導波管２１４のラインエッジの粗さを改善するために、形成されたＳｉＯ２を除去するように、フッ化水素水溶液への浸漬による除去に供され得る。
図５Ｄに図示するようなエッチングの実行が完了すると、エッチング生成物３１０４は、図５Ａから図５Ｈに図示する作製の中間段階に図示するフォトニクス構造２００の上面に留まることができる。エッチング生成物３１０４は、例えば、層７２１、７２２、および７２３を有するフォトリソグラフィスタックの一部分と、層６０２からのＳｉＮの残留量を含み得る。
図５Ｅは、エッチング生成物３１０４を除去するための処理に続く作製の中間段階における図５Ｄに図示するようなフォトニクス構造２００を示す。エッチング生成物３１０４の洗浄は、例えば、水酸化アンモニウム（ＮＨ４ＯＨ）と過酸化物（Ｈ２Ｏ２）との混合物の使用を含み得る。エッチング生成物３１０４の洗浄は、例えば、約２５℃以下の温度で実行される低温洗浄プロセスの使用を含み得る。
図５Ｆは、被覆誘電材料、例えば、二酸化シリコン（ＳｉＯ２）などの酸化物で形成することができる層２６３２の堆積後の作製の中間段階図における図５Ｄに図示するようなフォトニクス構造２００を示す。層２６３２の堆積は、高アスペクト比処理（ＨＡＲＰ）をともなうＰＥＣＶＤの使用を含み得る。非共形性は、垂直面（例えば、ボッシュプロセスを使用して画定されたステップエッジ上）での堆積速度を抑制しながら、水平面での堆積速度を高めるように調整された条件で、堆積段階中にプラズマ強化を使用して達成され得る。したがって、被覆層のピンチオフに起因する空隙および他の欠陥を回避することができ、フォトニクス信号伝送に対するそれらの有害な影響を最小限に抑えることができる。一実施形態では、層２６３２は、非共形酸化物材料、例えば、ＳｉＯ２で形成することができる。層２６３２に非共形酸化物材料を使用することにより、導波管２１４を取り囲む誘電体スタック２０６における空隙および他の欠陥の発生を低減することができる。非共形酸化物材料は、抑制された側壁堆積速度を呈しながら、水平面上でより高速に堆積するように適合された材料であり得る。一実施形態では、非共形酸化物材料を提供するための方法のうち、酸化物材料の堆積をプラズマ強化することができる。層２６３２を使用するための共形材料の使用により、層２６３２が高アスペクト比の特徴の上に堆積されるときにピンチオフが起こり得、したがって、導波管２１４のような導波管を取り囲む酸化物に空隙の導入をもたらす可能性があることが想定され得る（ただし図示していない）。処理条件は、その層２６３２が約１．４５の屈折率を特徴とするように調整することができる。
層２６３２は、被覆誘電体層を画定することができる。層２６３２は、本明細書に記載の高アスペクト比のＰＥＣＶＤプロセスを使用して堆積させることができる。図５Ｆに図示する段階図では、その堆積上の層２６３２は、層６０２がエッチングされた区域に、複数の高さ、すなわち、くぼみを有し得ることが分かる。
図５Ｇは、層２６３２の平坦化後の作製の中間段階における図５Ｆに図示するようなフォトニクス構造２００を図示する。層２６３２の平坦化には、化学的／機械的平坦化（ＣＭＰ平坦化）プロセスを使用することができる。平坦化の実行により、層２６３２の上面の高さを低減し、平坦化して、高さ１６０６で基準座標系ＸーＹ平面に平行な水平面内に延在させることができる。ＣＭＰ平坦化は、層２６３２の上面が原子的に平滑になるようにＣＭＰ研磨をともなっていてもよい。
層６０２のパターン形成は、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間に画定された光信号伝送領域Ｌ内に窒化シリコン（ＳｉＮ）で形成された導波管２１４を画定するためのパターン形成を含み得る。したがって、一実施形態では単一の層であり得る層６０２のパターン形成によって、異なる機能を提供する複数の形成物が画定され得る。層６０２のパターン形成によって画定された第１の形成物は、例えば、導電材料で形成された層４２２上に形成された層６０２の部分によって設けられるような、移動および腐食バリア形成物であり得る。層６０２のパターン形成によって画定された第２の形成物は、例えば、図５Ｄ〜図５Ｇに図示する導波管２１４によって設けられるような、フォトニクスデバイス形成物であり得る。
図５Ａ〜図５Ｇの段階図に図示する作製段階によれば、窒化シリコン（ＳｉＮ）で形成された層６０２を堆積し、次いでパターン形成して、導電材料、例えば、銅（Ｃｕ）の移動および導電材料の腐食を抑制するためのバリア形成物によって設けられた形成物ならびに導波管２１４によって設けられた形成物の両方を画定することができる。
光信号伝送領域Ｌから層６０２の材料を除去するための窒化シリコン（ＳｉＮ）層のパターン形成を含み得るプロセス（Ｂ）は、図５Ａ〜図５Ｇの段階図を参照して図示する方法で提供することができる。ただし、処理には、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間に画定された光信号伝送領域Ｌ内に導波管２１４を画定する処理はなくてもよい。図３Ａ〜図３Ｇの段階図を参照して説明した処理にしたがって、ＳｉＮによって設けられた層６０２の材料を、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間に画定された光信号伝送領域Ｌで完全に除去し得るように、層６０２の処理を行うことができる。
再び図１を参照すると、一実施形態では、層６０２のパターン形成は、導波管２１４が深さ１５０２（図２）あたりで画定された光伝送領域Ｌ１内に画定されるように、さらに導波管２１４が図１に図示したのとほぼ同じ深さ１５０２（図２）で画定された光伝送領域Ｌ２内に画定されないように、一実施形態で実行され得る。さらに図１を参照すると、ＳｉＮで形成された層６０２Ａは、光信号伝送領域Ｌ１内で導波管２１４を画定するためにパターン形成することができ、ＳｉＮで形成された層６０２Ｂは、光信号伝送領域Ｌ１内で導波管２１４を画定するためにパターン形成されなくてもよい。一実施形態では、層６０２Ａも層６０２Ｂのいずれも、光信号伝送領域Ｌ１内に導波管２１４を形成するためにパターン形成されなくてもよい。
そのような代替処理を提供することは、ＸーＹ平面内の異なる領域で層７２１、７２２、７２３を含むフォトリソグラフィスタックのパターンを変更することを含み得、それによって、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間の光信号伝送領域Ｌ内のレジストで形成された層７２３の部分は、導波管２１４によって設けられた形成物が、図５Ｄの段階図に図示する層６０２のエッチングによって画定されないような方法で除去される。説明された代替処理から得られた結果の構造を図５Ｈに示す。
図５Ａ〜図５Ｈの段階図に図示するように、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間に画定された光信号伝達領域Ｌからの層６０２の材料の除去により、層６０２によって画定されたフォトニクスデバイスがパターン形成によって画定されたか否かにかかわらず、伝送光線と窒化シリコン形成物との間の不必要な光結合を回避することができる。図５Ａ〜図５Ｈの段階図に図示するように、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間に画定された光信号伝送領域Ｌからの層６０２の材料の除去により、（図１の光伝送領域Ｌ１を参照して図示するように）光伝送領域Ｌ内の層６０２の上または下に画定されたフォトニクスデバイス間の光信号結合を促進することができる。図５Ａ〜図５Ｈの段階図に図示するように、垂直に延在する平面１５１１と垂直に延在する平面１５１２との間に画定された光信号伝送領域Ｌからの層６０２の材料の除去により、（図１の光伝送領域Ｌ２を参照して図示するように）誘電体スタック内に作製された光入力デバイスとフォトニクスデバイスとの間の光信号結合を促進することができる。
フォトニクス構造２００のフォトニクスデバイスは、光信号伝送領域Ｌ内の層６０２の材料が除去された状態で、光信号伝送領域Ｌ内の高さ１６０４を通して伝送される光信号を送信または受信することができる。光信号結合は、光信号伝送領域Ｌ１内の高さ１６０４の反対側における任意の２つの導波管２１０、２１４、２１８の間であり得る。追加的または代替的に、光信号結合は、光信号伝送領域Ｌ１内の任意の導波管２１０、２１４、２１８と、導波管２１４が作製された場合は、高さ１６０４で作製された導波管２１４（図５Ｄ〜図５Ｇ）との光信号結合を含み得る。光信号結合は、光入力デバイス７０２Ｂと、光信号伝送領域Ｌ２内の格子２２０によって設けられたフォトニクスデバイスとの間であり得る。
一実施形態による、図５Ａ〜図５Ｈに関連して説明したプロセス（Ｂ）の例示的な条件を、表Ｂに示す。
Figure 2021519948
図１、図４Ｂ〜図４Ｈ、または図５Ｄ〜図５Ｈに示すような感光領域Ｌ１内の導波管２１０、２１４、および／または２１８などの本明細書に記載の導波管は、図に示した基準座標系のＸ軸に平行に延びるそれぞれの光伝送軸を有し得る。
本明細書に記載の様々な実施形態における原子的に平滑な表面は、一実施形態では、約５Ａ ＲＭＳ未満の平滑率を有する表面を指し得る。本明細書に記載の様々な実施形態における原子的に平滑な表面は、一実施形態では、約４Ａ ＲＭＳ未満の平滑率を有する表面を指し得る。本明細書に記載の様々な実施形態における原子的に平滑な表面は、一実施形態では、約３Ａ ＲＭＳ未満の平滑率を有する表面を指し得る。本明細書に記載の様々な実施形態における原子的に平滑な表面は、一実施形態では、約２Ａ ＲＭＳ未満の平滑率を有する表面を指し得る。
再び図１を参照すると、フォトニクス構造２００の作製は、金属化層導電材料形成物Ｍ５の上面を露出する溝を画定するための誘電体スタック２０６のエッチングをさらに含み得、いくつかの実施形態では、そのような溝内にさらなる特徴を作製することにより、フォトニクス構造２００を、フォトニクス構造２００の外部の１つ以上の構造に電気的および／または機械的に接続するようにさらに適合させる。
本明細書で使用される用語は、特定の実施形態を説明することのみを目的としており、限定することを意図していない。一実施形態における「上に（ｏｎ）」という用語は、要素と指定された要素との間に要素を介在させることなく、要素が指定された要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」ある関係を指し得る。本明細書で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、特に文脈で明確に示されていない限り、複数形も含むことを意図している。さらに、「備える（ｃｏｍｐｒｉｓｅ）」（ならびに「備える（ｃｏｍｐｒｉｓｅｓ）」および「備えている（ｃｏｍｐｒｉｓｉｎｇ）」などの備える（ｃｏｍｐｒｉｓｅ）の任意の形態）、「有する（ｈａｖｅ）」（ならびに「有する（ｈａｓ）」および「有している（ｈａｖｉｎｇ）」などの有する（ｈａｖｅ）の任意の形態）、「含む（ｉｎｃｌｕｄｅ）」（ならびに「含む（ｉｎｃｌｕｄｅｓ）」および「含んでいる（ｉｎｃｌｕｄｉｎｇ）」などの含む（ｉｎｃｌｕｄｅ）の任意の形態）、ならびに「含む（ｃｏｎｔａｉｎ）」（ならびに「含む（ｃｏｎｔａｉｎｓ）」および「含んでいる（ｃｏｎｔａｉｎｉｎｇ）」などの含む（ｃｏｎｔａｉｎ）の任意の形態）という用語は、制限のない連結動詞であることが理解されよう。結果として、１つ以上のステップまたは要素を「備える（ｃｏｍｐｒｉｓｅｓ）」、「有する（ｈａｓ）」、「含む（ｉｎｃｌｕｄｅｓ）」、または「含む（ｃｏｎｔａｉｎｓ）」方法またはデバイスは、それらの１つ以上のステップまたは要素を有するが、それらの１つ以上のステップまたは要素のみを有することに限定されない。同様に、１つ以上の特徴を「備える（ｃｏｍｐｒｉｓｅｓ）」、「有する（ｈａｓ）」、「含む（ｉｎｃｌｕｄｅｓ）」、または「含む（ｃｏｎｔａｉｎｓ）」、方法のステップまたはデバイスの要素は、それらの１つ以上の特徴を有するが、それらの１つ以上の特徴のみを有することに限定されない。「によって画定される」という用語の形態は、要素が部分的に画定される関係の他、要素が完全に画定される関係を包含する。本明細書における数値的な識別、例えば、「第１」および「第２」は、要素の順序を指定することなく異なる要素を指定するための任意の用語である。さらに、特定の手段で構成されているシステムの方法または装置は、少なくともその手段で構成されているが、列挙されていない手段で構成されることもある。さらに、特定の数の要素を有するものとして記載されるシステムの方法または装置は、特定の数の要素よりも少ないか、または多い数で実施されてもよい。
以下の特許請求の範囲におけるすべての手段またはステップおよび機能要素の対応する構造体、材料、行為、および同等物は、もし存在する場合、具体的に特許請求されているように、他の特許請求された要素と組み合わせて機能を実行するための構造体、材料、または行為を含むことを意図している。本発明の説明は、例示および説明の目的で提示されたものであり、網羅的であること、または開示された形態の本発明に限定されることを意図するものではない。本発明の範囲および趣旨から逸脱しない多くの修正および変形が、当業者には明らかであろう。実施形態は、本発明の１つ以上の態様の原理および実際の応用を最もよく説明し、かつ他の当業者が、企図される特定の用途に適するように様々な修正をともなう様々な実施形態の本発明の１つ以上の態様を理解することができるように選択および説明された。

Claims (24)

  1. 方法であって、
    炭窒化シリコンで形成された層を、前記炭窒化シリコンで形成された層が、フォトニクス構造の光信号伝送領域を通って延在する第１の部分を含むように、さらに、前記炭窒化シリコンで形成された層が、導電材料形成物上に形成された第２の部分を含むように、堆積することであって、前記光信号伝送領域を通って延在する第１の部分は、誘電体スタック上に形成される、堆積することと、
    前記光信号伝送領域内に前記誘電体スタックを露出させるために、前記誘電体スタック上に形成された、前記炭窒化シリコンで形成された層の前記第１の部分を除去することと、
    被覆誘電材料の層を、前記被覆誘電材料の層の一部分が前記炭窒化シリコンで形成された層上に形成され、前記被覆誘電材料の層の一部分が前記光信号伝送領域内に形成された前記誘電体スタックの露出部分上に形成されるように、堆積することと、
    前記被覆誘電材料の上面が水平面内に延在するように、前記被覆誘電材料の層を平坦化することと、を含む、方法。
  2. 前記方法は、前記第１の部分の前記除去に続き、前記光信号伝送領域から前記炭窒化シリコンで形成された層の残留量を洗浄することを含む、請求項１に記載の方法。
  3. 前記方法は、前記炭窒化シリコンで形成された層の前記堆積の前に、作製の中間段階で前記フォトニクス構造の平坦な上面を画定するために前記フォトニクス構造を平坦化することであって、それによって、前記平坦な上面が部分的に前記誘電体スタックによって画定され、かつ部分的に前記導電材料形成物によって画定される、平坦化することを含み、炭窒化シリコンで形成された層の前記堆積は、前記平坦な上面に前記炭窒化シリコンで形成された層を堆積することを含む、請求項１または２に記載の方法。
  4. フォトニクス構造の前記光信号伝送領域は、第１の垂直に延在する平面と離間した第２の垂直に延在する平面との間に画定され、前記炭窒化シリコンで形成された層の前記第１の部分の前記除去は、前記炭窒化シリコンで形成された層の高さを通した前記光信号伝送領域内の光信号の伝送を促進する、請求項１から３のいずれか一項に記載の方法。
  5. 前記炭窒化シリコンで形成された層の前記第１の部分の前記除去は、前記炭窒化シリコンで形成された層の高さを通した前記光信号伝送領域内の光信号の伝送を促進する、請求項１から４のいずれか一項に記載の方法。
  6. 炭窒化シリコンで形成された層の前記堆積によって、前記炭窒化シリコンで形成された層は、第１の垂直に延在する平面と第２の垂直に延在する平面との間に画定されたフォトニクス構造の光信号伝送領域を通って延在する前記第１の部分を含み、さらに、前記炭窒化シリコンで形成された層は、導電材料形成物上に形成された前記第２の部分を含み、前記光信号伝送領域を通って延在する前記第１の部分は、前記誘電体スタック上に形成され、さらに、前記炭窒化シリコンで形成された層は、第２の導電材料形成物上に形成された第３の部分を含み、前記第２の導電材料形成物は、前記導電材料形成物から離間され、かつ前記導電材料形成物と共通の高さにある、請求項１から５のいずれか一項に記載の方法。
  7. 前記導電材料形成物は、銅（Ｃｕ）で形成された金属化層によって画定された導電材料形成物である、請求項１から６のいずれか一項に記載の方法。
  8. 炭窒化シリコンで形成された層の前記堆積は、第１の高さで表面上に前記炭窒化シリコンで形成された層を堆積することを含み、前記方法は、前記誘電体スタック内にフォトニクスデバイスを作製することを含み、前記フォトニクスデバイスは前記第１の高さを通して光信号を送信または受信するように構成されている、請求項１から７のいずれか一項に記載の方法。
  9. 炭窒化シリコンで形成された層の前記堆積は、第１の高さで表面上に前記炭窒化シリコンで形成された層を堆積することを含み、前記方法は、前記誘電体スタック内に、前記第１の高さを通して光信号を送信または受信するフォトニクスデバイスを作製することを含む、請求項１から８のいずれか一項に記載の方法。
  10. 前記方法は、前記被覆誘電材料の層上にフォトニクス構造を作製することを含む、請求項１から９のいずれか一項に記載の方法。
  11. 前記方法が、前記被覆誘電材料の層上に導波管を作製することを含み、前記作製することは、前記被覆誘電材料の層上に導波管材料を堆積することと、導波管を画定するために前記導波管材料をパターン形成することと、前記導波管上に酸化物を堆積して、前記酸化物を平坦化することと、を含む、請求項１から１０のいずれか一項に記載の方法。
  12. 方法であって、
    窒化シリコンで形成された層を、前記窒化シリコンで形成された層が、フォトニクス構造の光信号伝送領域を通って延在する第１の部分を含むように、さらに、前記窒化シリコンで形成された層が、導電材料形成物上に形成された第２の部分を含むように、堆積することであって、前記光信号伝送領域を通って延在する前記第１の部分は、誘電体スタック上に形成される、堆積することと、
    前記光信号伝送領域内に前記誘電体スタックを露出させるために、前記誘電体スタック上に形成された、前記窒化シリコンで形成された層の前記第１の部分の材料を除去することと、
    被覆誘電材料の層を、前記被覆誘電材料の層の一部分が前記窒化シリコンで形成された層上に形成され、前記被覆誘電材料の層の一部分が前記光信号伝送領域内に形成された前記誘電体スタックの前記露出された部分上に形成されるように、堆積することと、
    前記被覆誘電材料の上面が水平面内に延在するように、前記被覆誘電材料の層を平坦化することと、を含む、方法。
  13. フォトニクス構造の前記光信号伝送領域は、第１の垂直に延在する平面と離間した第２の垂直に延在する平面との間に画定され、前記窒化シリコンで形成された層の前記第１の部分の前記除去は、前記窒化シリコンで形成された層の高さを通した前記光信号伝送領域内の光信号の伝送を促進する、請求項１２に記載の方法。
  14. 前記窒化シリコンで形成された層の前記第１の部分の前記除去は、前記窒化シリコンで形成された層の高さを通した前記光信号伝送領域内の光信号の伝送を促進する、請求項１２または１３に記載の方法。
  15. 前記方法は、前記除去に続いて、前記光信号伝送領域から前記窒化シリコンで形成された層の残留量の洗浄を含み、前記除去および前記洗浄の実施は、前記光信号伝送領域から除去される前記窒化シリコンで形成された層の材料全体を本質的にもたらす、請求項１２から１４のいずれか一項に記載の方法。
  16. 前記光信号伝送領域内に前記誘電体スタックを露出させるために、前記誘電体スタック上に形成された、前記窒化シリコンで形成された層の前記第１の部分の材料の前記除去は、有機リソグラフィパターン形成スタックの使用を含み、前記有機リソグラフィパターン形成スタックの残留部分を洗浄することを含む、請求項１２から１５のいずれか一項に記載の方法。
  17. 前記方法は、前記窒化シリコンで形成された層の前記堆積の前に、前記フォトニクス構造を平坦化して、窒化シリコンで形成された層の前記堆積の実行時に、前記フォトニクス構造が作製段階にあるようにすることを含み、前記フォトニクス構造の平坦な上面は、前記導電材料形成物および前記誘電体スタックによって画定されている、請求項１２から１６のいずれか一項に記載の方法。
  18. 前記方法は、前記窒化シリコンで形成された層の前記堆積の前に、前記フォトニクス構造を平坦化して、窒化シリコンで形成された層の前記堆積の実行時に、前記フォトニクス構造が作製段階にあるようにすることを含み、前記フォトニクス構造の平坦な上面は、前記導電材料形成物および前記誘電体スタックによって画定されており、窒化シリコンで形成された層の前記堆積は、前記フォトニクス構造の前記平坦な上面に前記窒化シリコンで形成された層を堆積することを含む、請求項１２から１７のいずれか一項に記載の方法。
  19. 窒化シリコンで形成された層の前記堆積は、前記窒化シリコンで形成された層の第３の部分が第２の導電材料形成物上に形成され、前記第２の導電材料形成物は、前記導電材料形成物から離間され、かつ前記導電材料形成物と共通の高さにあるように実行される、請求項１２から１８のいずれか一項に記載の方法。
  20. 前記導電材料形成物は、銅（Ｃｕ）で形成された金属化層導電材料形成物である、請求項１２から１９のいずれか一項に記載の方法。
  21. 前記光信号伝送領域内に前記誘電体スタックを露出させるために、前記誘電体スタック上に形成された、前記窒化シリコンで形成された層の前記第１の部分の材料の前記除去は、前記光信号伝送領域内で窒化シリコン導波管をパターン形成することを含み、前記窒化シリコン導波管は、前記窒化シリコンで形成された層によって画定される、請求項１２から２０のいずれか一項に記載の方法。
  22. 前記光信号伝送領域内に前記誘電体スタックを露出させるために、前記誘電体スタック上に形成された、前記窒化シリコンで形成された層の前記第１の部分の材料の前記除去は、前記光信号伝送領域内で、前記窒化シリコンで形成された層によって画定された窒化シリコン導波管をパターン形成することを含み、前記窒化シリコン導波管は、基準座標系の基準Ｘ軸と平行に延在する光透過軸を有し、前記第１の垂直に延在する平面および前記第２の垂直に延在する平面は、前記基準座標系のＸＺ平面に平行に延在する、請求項１３に記載の方法。
  23. 窒化シリコンで形成された層の前記堆積は、第１の高さで表面上に前記窒化シリコンで形成された層を堆積することを含み、前記方法は、前記誘電体スタックを含む前記誘電体スタック内に、フォトニクスデバイスを作製することを含み、前記フォトニクスデバイスは、前記第１の高さを通して光信号を送信または受信するように構成されている、請求項１２から２２のいずれか一項に記載の方法。
  24. 窒化シリコンで形成された層の前記堆積は、第１の高さで表面上に前記窒化シリコンで形成された層を堆積することを含み、前記方法は、前記誘電体スタック内に、前記第１の高さを通して光信号を送信または受信するフォトニクスデバイスを作製することを含む、請求項１２から２３のいずれか一項に記載の方法。
JP2020553629A 2018-04-05 2019-04-03 フォトニクス構造光信号伝送領域の作製 Pending JP2021519948A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862653232P 2018-04-05 2018-04-05
US62/653,232 2018-04-05
US16/372,763 US10816724B2 (en) 2018-04-05 2019-04-02 Fabricating photonics structure light signal transmission regions
US16/372,763 2019-04-02
PCT/US2019/025503 WO2019195367A1 (en) 2018-04-05 2019-04-03 Fabricating photonics structure light signal transmission regions

Publications (2)

Publication Number Publication Date
JP2021519948A true JP2021519948A (ja) 2021-08-12
JPWO2019195367A5 JPWO2019195367A5 (ja) 2022-04-08

Family

ID=68095974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020553629A Pending JP2021519948A (ja) 2018-04-05 2019-04-03 フォトニクス構造光信号伝送領域の作製

Country Status (7)

Country Link
US (3) US10816724B2 (ja)
EP (1) EP3776031A1 (ja)
JP (1) JP2021519948A (ja)
KR (1) KR20210036865A (ja)
SG (1) SG11202009806YA (ja)
TW (1) TWI776040B (ja)
WO (1) WO2019195367A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202009807UA (en) 2018-04-04 2020-11-27 Univ New York State Res Found Heterogeneous structure on an integrated photonics platform
US11029466B2 (en) 2018-11-21 2021-06-08 The Research Foundation For The State University Of New York Photonics structure with integrated laser
US11550099B2 (en) 2018-11-21 2023-01-10 The Research Foundation For The State University Of New York Photonics optoelectrical system
US20210126425A1 (en) * 2019-10-24 2021-04-29 Advanced Semiconductor Engineering, Inc. Optoelectronic package and manufacturing method thereof
US11243350B2 (en) * 2020-03-12 2022-02-08 Globalfoundries U.S. Inc. Photonic devices integrated with reflectors
US11531159B2 (en) * 2020-06-19 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Optical waveguide apparatus and method of fabrication thereof
US20220187536A1 (en) * 2020-12-16 2022-06-16 Intel Corporation Hybrid manufacturing for integrating photonic and electronic components
US11500151B2 (en) * 2021-02-22 2022-11-15 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
US11835764B2 (en) * 2022-01-31 2023-12-05 Globalfoundries U.S. Inc. Multiple-core heterogeneous waveguide structures including multiple slots

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253780A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置およびその製造方法
JP2009182000A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 半導体装置およびその製造方法
WO2009113961A1 (en) * 2008-03-11 2009-09-17 Agency For Science, Technology And Research A method for reducing optical coupling loss in a dielectric stack
JP2015521799A (ja) * 2012-06-22 2015-07-30 東京エレクトロン株式会社 エッチング及びアッシング中での低誘電率材料の側壁保護
JP2017009636A (ja) * 2015-06-17 2017-01-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20170139142A1 (en) * 2015-11-13 2017-05-18 Cisco Technology, Inc. Photonic chip with an evanescent coupling interface
JP2017528910A (ja) * 2014-08-05 2017-09-28 東京エレクトロン株式会社 マイクロエレクトロニクス基板上のドライハードマスク除去のための方法

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841931A (en) 1996-11-26 1998-11-24 Massachusetts Institute Of Technology Methods of forming polycrystalline semiconductor waveguides for optoelectronic integrated circuits, and devices formed thereby
EP0867701A1 (en) 1997-03-28 1998-09-30 Interuniversitair Microelektronica Centrum Vzw Method of fabrication of an infrared radiation detector and more particularly an infrared sensitive bolometer
WO2001001465A1 (en) 1999-06-25 2001-01-04 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
US6879014B2 (en) 2000-03-20 2005-04-12 Aegis Semiconductor, Inc. Semitransparent optical detector including a polycrystalline layer and method of making
US6850683B2 (en) 2000-07-10 2005-02-01 Massachusetts Institute Of Technology Low-loss waveguide and method of making same
US7103245B2 (en) 2000-07-10 2006-09-05 Massachusetts Institute Of Technology High density integrated optical chip
JP2004503799A (ja) 2000-07-10 2004-02-05 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドインデックス導波路
US6631225B2 (en) 2000-07-10 2003-10-07 Massachusetts Institute Of Technology Mode coupler between low index difference waveguide and high index difference waveguide
AUPQ897600A0 (en) 2000-07-25 2000-08-17 Liddiard, Kevin Active or self-biasing micro-bolometer infrared detector
EP1368680A2 (en) 2000-10-13 2003-12-10 Massachusetts Institute Of Technology Optical waveguides with trench structures
US7043120B2 (en) 2001-11-01 2006-05-09 Massachusetts Institute Of Technology Array waveguide grating
WO2003087905A1 (en) 2002-04-09 2003-10-23 Massachusetts Institute Of Technology Polysilane thin films for directly patternable waveguides
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6887773B2 (en) 2002-06-19 2005-05-03 Luxtera, Inc. Methods of incorporating germanium within CMOS process
CN100399586C (zh) 2002-06-19 2008-07-02 麻省理工学院 Ge光电探测器
US7453132B1 (en) 2002-06-19 2008-11-18 Luxtera Inc. Waveguide photodetector with integrated electronics
FR2842022B1 (fr) 2002-07-03 2005-05-06 Commissariat Energie Atomique Dispositif de maintien d'un objet sous vide et procedes de fabrication de ce dispositif, application aux detecteurs intrarouges non refroidis
US7389029B2 (en) 2003-07-03 2008-06-17 Applied Research And Photonics, Inc. Photonic waveguide structures for chip-scale photonic integrated circuits
US7095010B2 (en) 2002-12-04 2006-08-22 California Institute Of Technology Silicon on insulator resonator sensors and modulators and method of operating the same
US7453129B2 (en) 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US7767499B2 (en) 2002-12-19 2010-08-03 Sandisk 3D Llc Method to form upward pointing p-i-n diodes having large and uniform current
US20060249753A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US20040183202A1 (en) 2003-01-31 2004-09-23 Nec Electronics Corporation Semiconductor device having copper damascene interconnection and fabricating method thereof
JP2004259882A (ja) 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置及びその製造方法
US7262117B1 (en) 2003-06-10 2007-08-28 Luxtera, Inc. Germanium integrated CMOS wafer and method for manufacturing the same
US7123805B2 (en) 2003-06-16 2006-10-17 Massachusetts Institute Of Technology Multiple oxidation smoothing method for reducing silicon waveguide roughness
US7205525B2 (en) 2003-09-05 2007-04-17 Analog Devices, Inc. Light conversion apparatus with topside electrode
US7773836B2 (en) 2005-12-14 2010-08-10 Luxtera, Inc. Integrated transceiver with lightpipe coupler
US7251386B1 (en) 2004-01-14 2007-07-31 Luxtera, Inc Integrated photonic-electronic circuits and systems
US20050185884A1 (en) 2004-01-23 2005-08-25 Haus Hermann A. Single-level no-crossing microelectromechanical hitless switch for high density integrated optics
DK1779418T3 (en) 2004-06-17 2014-12-08 Ion Optics Inc EMITTER, DETECTOR AND SENSOR WITH photonic crystal
US7340709B1 (en) 2004-07-08 2008-03-04 Luxtera, Inc. Method of generating a geometrical rule for germanium integration within CMOS
US7397101B1 (en) 2004-07-08 2008-07-08 Luxtera, Inc. Germanium silicon heterostructure photodetectors
US7723754B2 (en) 2004-07-28 2010-05-25 Massachusetts Institute Of Technology Ge photodetectors
US7194166B1 (en) 2004-08-26 2007-03-20 Luxtera, Inc. Use of waveguide grating couplers in an optical mux/demux system
US7321713B2 (en) 2004-09-17 2008-01-22 Massachusetts Institute Of Technology Silicon based on-chip photonic band gap cladding waveguide
US7157300B2 (en) 2004-11-19 2007-01-02 Sharp Laboratories Of America, Inc. Fabrication of thin film germanium infrared sensor by bonding to silicon wafer
US7358527B1 (en) 2005-02-03 2008-04-15 Luxtera, Inc. Systems and methods for testing germanium devices
US7186611B2 (en) 2005-02-28 2007-03-06 Sharp Laboratories Of America, Inc. High-density germanium-on-insulator photodiode array
US7008813B1 (en) 2005-02-28 2006-03-07 Sharp Laboratories Of America, Inc.. Epitaxial growth of germanium photodetector for CMOS imagers
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20060250836A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US7801406B2 (en) 2005-08-01 2010-09-21 Massachusetts Institute Of Technology Method of fabricating Ge or SiGe/Si waveguide or photonic crystal structures by selective growth
US7358107B2 (en) 2005-10-27 2008-04-15 Sharp Laboratories Of America, Inc. Method of fabricating a germanium photo detector on a high quality germanium epitaxial overgrowth layer
US7266263B2 (en) 2005-11-08 2007-09-04 Massachusetts Institute Of Technology Integrated waveguide photodetector apparatus with matching propagation constants and related coupling methods
US7305157B2 (en) 2005-11-08 2007-12-04 Massachusetts Institute Of Technology Vertically-integrated waveguide photodetector apparatus and related coupling methods
US7811913B2 (en) 2005-12-19 2010-10-12 Sharp Laboratories Of America, Inc. Method of fabricating a low, dark-current germanium-on-silicon pin photo detector
SE529855C2 (sv) 2005-12-30 2007-12-11 Sandvik Intellectual Property Belagt hårdmetallskär och sätt att tillverka detta
US20070170536A1 (en) 2006-01-25 2007-07-26 Sharp Laboratories Of America, Inc. Liquid phase epitaxial GOI photodiode with buried high resistivity germanium layer
US7459686B2 (en) 2006-01-26 2008-12-02 L-3 Communications Corporation Systems and methods for integrating focal plane arrays
US7480430B2 (en) 2006-02-08 2009-01-20 Massachusetts Institute Of Technology Partial confinement photonic crystal waveguides
US7508050B1 (en) 2006-03-16 2009-03-24 Advanced Micro Devices, Inc. Negative differential resistance diode and SRAM utilizing such device
US7501331B2 (en) 2006-03-31 2009-03-10 Sandisk 3D Llc Low-temperature metal-induced crystallization of silicon-germanium films
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7700975B2 (en) 2006-03-31 2010-04-20 Intel Corporation Schottky barrier metal-germanium contact in metal-germanium-metal photodetectors
US7566875B2 (en) 2006-04-13 2009-07-28 Integrated Micro Sensors Inc. Single-chip monolithic dual-band visible- or solar-blind photodetector
US7613369B2 (en) 2006-04-13 2009-11-03 Luxtera, Inc. Design of CMOS integrated germanium photodiodes
US20070262296A1 (en) 2006-05-11 2007-11-15 Matthias Bauer Photodetectors employing germanium layers
US7943471B1 (en) 2006-05-15 2011-05-17 Globalfoundries Inc. Diode with asymmetric silicon germanium anode
US7755048B2 (en) 2006-05-30 2010-07-13 Ying Hsu Large format thermoelectric infrared detector and method of fabrication
US7718965B1 (en) 2006-08-03 2010-05-18 L-3 Communications Corporation Microbolometer infrared detector elements and methods for forming same
US7831123B2 (en) 2006-09-07 2010-11-09 Massachusetts Institute Of Technology Microphotonic waveguide including core/cladding interface layer
US7651880B2 (en) 2006-11-04 2010-01-26 Sharp Laboratories Of America, Inc. Ge short wavelength infrared imager
US7565046B2 (en) 2006-12-13 2009-07-21 Massachusetts Institute Of Technology Mode transformers for low index high confinement waveguides
JP4996938B2 (ja) 2007-02-16 2012-08-08 株式会社日立製作所 半導体発光素子
TW200837965A (en) 2007-03-05 2008-09-16 Univ Nat Taiwan Photodetector
US7586773B2 (en) 2007-03-27 2009-09-08 Sandisk 3D Llc Large array of upward pointing p-i-n diodes having large and uniform current
TWI360232B (en) 2007-06-12 2012-03-11 Univ Nat Taiwan Method for manufacturing photodetector
US7537968B2 (en) 2007-06-19 2009-05-26 Sandisk 3D Llc Junction diode with reduced reverse current
US8072791B2 (en) 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
US7514751B2 (en) 2007-08-02 2009-04-07 National Semiconductor Corporation SiGe DIAC ESD protection structure
US8787774B2 (en) 2007-10-10 2014-07-22 Luxtera, Inc. Method and system for a narrowband, non-linear optoelectronic receiver
US7994066B1 (en) 2007-10-13 2011-08-09 Luxtera, Inc. Si surface cleaning for semiconductor circuits
WO2009055778A1 (en) 2007-10-25 2009-04-30 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing lateral germanium detectors
US7790495B2 (en) 2007-10-26 2010-09-07 International Business Machines Corporation Optoelectronic device with germanium photodetector
US7723206B2 (en) 2007-12-05 2010-05-25 Fujifilm Corporation Photodiode
US7659627B2 (en) 2007-12-05 2010-02-09 Fujifilm Corporation Photodiode
US8078063B2 (en) 2008-02-05 2011-12-13 Finisar Corporation Monolithic power monitor and wavelength detector
US7902620B2 (en) 2008-08-14 2011-03-08 International Business Machines Corporation Suspended germanium photodetector for silicon waveguide
JP5232981B2 (ja) 2008-03-07 2013-07-10 日本電気株式会社 ＳｉＧｅフォトダイオード
US7737534B2 (en) 2008-06-10 2010-06-15 Northrop Grumman Systems Corporation Semiconductor devices that include germanium nanofilm layer disposed within openings of silicon dioxide layer
US20100006961A1 (en) 2008-07-09 2010-01-14 Analog Devices, Inc. Recessed Germanium (Ge) Diode
US8168939B2 (en) 2008-07-09 2012-05-01 Luxtera, Inc. Method and system for a light source assembly supporting direct coupling to an integrated circuit
US8877616B2 (en) 2008-09-08 2014-11-04 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes
US8238014B2 (en) 2008-09-08 2012-08-07 Luxtera Inc. Method and circuit for encoding multi-level pulse amplitude modulated signals using integrated optoelectronic devices
WO2010033641A1 (en) 2008-09-16 2010-03-25 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Gesn infrared photodetectors
KR101000941B1 (ko) 2008-10-27 2010-12-13 한국전자통신연구원 게르마늄 광 검출기 및 그 형성방법
US7916377B2 (en) 2008-11-03 2011-03-29 Luxtera, Inc. Integrated control system for laser and Mach-Zehnder interferometer
JP5468011B2 (ja) 2008-11-12 2014-04-09 株式会社日立製作所 発光素子並びに受光素子及びその製造方法
US8188512B2 (en) 2008-12-03 2012-05-29 Electronics And Telecommunications Research Institute Growth of germanium epitaxial thin film with negative photoconductance characteristics and photodiode using the same
US8798476B2 (en) 2009-02-18 2014-08-05 Luxtera, Inc. Method and system for single laser bidirectional links
US7927909B2 (en) 2009-05-01 2011-04-19 Sharp Laboratories Of America, Inc. Germanium film optical device fabricated on a glass substrate
US8358940B2 (en) 2009-07-10 2013-01-22 Luxtera Inc. Method and system for optoelectronic receivers for uncoded data
US20110027950A1 (en) 2009-07-28 2011-02-03 Jones Robert E Method for forming a semiconductor device having a photodetector
US8592745B2 (en) 2009-08-19 2013-11-26 Luxtera Inc. Method and system for optoelectronic receivers utilizing waveguide heterojunction phototransistors integrated in a CMOS SOI wafer
US8289067B2 (en) 2009-09-14 2012-10-16 Luxtera Inc. Method and system for bandwidth enhancement using hybrid inductors
JP2013506303A (ja) 2009-09-29 2013-02-21 リサーチ トライアングル インスティテュート， インターナショナル 量子ドット−フラーレン接合ベースの光検出器
US8319237B2 (en) 2009-12-31 2012-11-27 Intel Corporation Integrated optical receiver architecture for high speed optical I/O applications
US8649639B2 (en) 2010-03-04 2014-02-11 Luxtera, Inc. Method and system for waveguide mode filters
US8625935B2 (en) 2010-06-15 2014-01-07 Luxtera, Inc. Method and system for integrated power combiners
US8923664B2 (en) 2010-06-15 2014-12-30 Luxtera, Inc. Method and system for multi-mode integrated receivers
US8304272B2 (en) 2010-07-02 2012-11-06 International Business Machines Corporation Germanium photodetector
US8471639B2 (en) 2010-07-06 2013-06-25 Luxtera Inc. Method and system for a feedback transimpedance amplifier with sub-40khz low-frequency cutoff
FR2966976B1 (fr) 2010-11-03 2016-07-29 Commissariat Energie Atomique Imageur monolithique multispectral visible et infrarouge
FR2966977B1 (fr) 2010-11-03 2016-02-26 Commissariat Energie Atomique Detecteur de rayonnement visible et proche infrarouge
WO2012068451A2 (en) 2010-11-19 2012-05-24 Arizona Board of Regents, a body corporate of the state of Arizona, acting for and on behalf of Dilute sn-doped ge alloys
US8633067B2 (en) 2010-11-22 2014-01-21 International Business Machines Corporation Fabricating photonics devices fully integrated into a CMOS manufacturing process
US8803068B2 (en) 2011-01-26 2014-08-12 Maxim Integrated Products, Inc. Light sensor having a contiguous IR suppression filter and a transparent substrate
US8354282B2 (en) 2011-01-31 2013-01-15 Alvin Gabriel Stern Very high transmittance, back-illuminated, silicon-on-sapphire semiconductor wafer substrate for high quantum efficiency and high resolution, solid-state, imaging focal plane arrays
US8741684B2 (en) 2011-05-09 2014-06-03 Imec Co-integration of photonic devices on a silicon photonics platform
US8471350B2 (en) 2011-05-23 2013-06-25 Alvin Gabriel Stern Thin, very high transmittance, back-illuminated, silicon-on-saphire semiconductor substrates bonded to fused silica
US8399949B2 (en) 2011-06-30 2013-03-19 Micron Technology, Inc. Photonic systems and methods of forming photonic systems
US8455292B2 (en) 2011-09-09 2013-06-04 International Business Machines Corporation Deposition of germanium film
WO2013086047A1 (en) 2011-12-06 2013-06-13 Cornell University Integrated multi-chip module optical interconnect platform
US9653639B2 (en) 2012-02-07 2017-05-16 Apic Corporation Laser using locally strained germanium on silicon for opto-electronic applications
US9110221B2 (en) 2012-02-10 2015-08-18 Massachusetts Institute Of Technology Athermal photonic waveguide with refractive index tuning
US8772899B2 (en) 2012-03-01 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for backside illumination sensor
US8866247B2 (en) 2012-03-29 2014-10-21 Intel Corporation Photonic device with a conductive shunt layer
US9091827B2 (en) 2012-07-09 2015-07-28 Luxtera, Inc. Method and system for grating couplers incorporating perturbed waveguides
US8765502B2 (en) 2012-07-30 2014-07-01 International Business Machines Corporation Germanium photodetector schottky contact for integration with CMOS and Si nanophotonics
US9105772B2 (en) 2012-07-30 2015-08-11 Bae Systems Information And Electronic Systems Integration Inc. In-line germanium avalanche photodetector
US8723125B1 (en) 2012-11-06 2014-05-13 Laxense Inc. Waveguide end-coupled infrared detector
CN103000650B (zh) 2012-12-10 2015-07-29 复旦大学 近红外-可见光可调图像传感器及其制造方法
US8802484B1 (en) 2013-01-22 2014-08-12 Globalfoundries Singapore Pte. Ltd. Integration of germanium photo detector in CMOS processing
US9046650B2 (en) 2013-03-12 2015-06-02 The Massachusetts Institute Of Technology Methods and apparatus for mid-infrared sensing
TWI634716B (zh) 2013-10-22 2018-09-01 美國麻省理工學院 使用ｃｍｏｓ製造技術之波導形成
US10571631B2 (en) 2015-01-05 2020-02-25 The Research Foundation For The State University Of New York Integrated photonics including waveguiding material
JP6600476B2 (ja) 2015-03-30 2019-10-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9874693B2 (en) 2015-06-10 2018-01-23 The Research Foundation For The State University Of New York Method and structure for integrating photonics with CMOs
US9671557B1 (en) 2016-03-04 2017-06-06 Inphi Corporation Vertical integration of hybrid waveguide with controlled interlayer thickness
US10042115B2 (en) 2016-04-19 2018-08-07 Stmicroelectronics (Crolles 2) Sas Electro-optic device with multiple photonic layers and related methods
US10976491B2 (en) 2016-11-23 2021-04-13 The Research Foundation For The State University Of New York Photonics interposer optoelectronics
US10698156B2 (en) 2017-04-27 2020-06-30 The Research Foundation For The State University Of New York Wafer scale bonded active photonics interposer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253780A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置およびその製造方法
JP2009182000A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 半導体装置およびその製造方法
WO2009113961A1 (en) * 2008-03-11 2009-09-17 Agency For Science, Technology And Research A method for reducing optical coupling loss in a dielectric stack
JP2015521799A (ja) * 2012-06-22 2015-07-30 東京エレクトロン株式会社 エッチング及びアッシング中での低誘電率材料の側壁保護
JP2017528910A (ja) * 2014-08-05 2017-09-28 東京エレクトロン株式会社 マイクロエレクトロニクス基板上のドライハードマスク除去のための方法
JP2017009636A (ja) * 2015-06-17 2017-01-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20170139142A1 (en) * 2015-11-13 2017-05-18 Cisco Technology, Inc. Photonic chip with an evanescent coupling interface

Also Published As

Publication number Publication date
TW202004925A (zh) 2020-01-16
WO2019195367A1 (en) 2019-10-10
SG11202009806YA (en) 2020-11-27
US10816724B2 (en) 2020-10-27
EP3776031A1 (en) 2021-02-17
US20220350076A1 (en) 2022-11-03
TWI776040B (zh) 2022-09-01
US20190310417A1 (en) 2019-10-10
US11635568B2 (en) 2023-04-25
US11378739B2 (en) 2022-07-05
KR20210036865A (ko) 2021-04-05
US20200379173A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
JP2021519948A (ja) フォトニクス構造光信号伝送領域の作製
JP4702812B2 (ja) Ｃｍｏｓ適合の集積型誘電体光導波路カプラ及び製造法
KR101842758B1 (ko) 포토닉 디바이스 구조물 및 제조 방법
KR20170117378A (ko) 도파 물질을 포함하는 집적 포토닉스
JP2016507897A (ja) 集積光半導体構造物、その形成方法、および設計構造物（埋込型導波路光検出器）
JP2017500602A (ja) 光集積化チップ用の光導波路エッジカプラのための装置および方法
JP6533118B2 (ja) 半導体装置の製造方法
US10078182B2 (en) Semiconductor device and method for manufacturing the same
CN113253490A (zh) 半导体器件和其形成方法
US20190293864A1 (en) Frontend integration of electronics and photonics
CN110361810A (zh) 光学集成电路
US20220229228A1 (en) Fabricating photonics structure conductive pathways
US9383513B2 (en) Waveguide structure
US20240111088A1 (en) Structure including hybrid plasmonic waveguide using metal silicide layer
JP2014038183A (ja) 光導波路及びその製造方法
US11500155B1 (en) Optical coupler, grating structure and forming method thereof
CN219871849U (zh) 垂直光栅耦合器
CN113885133A (zh) 波导衰减器
WO2024076463A1 (en) Methods for fabrication of optical structures on photonic glass layer substrates
JP2022509946A (ja) フォトニクス光電気システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230725