JP2022509946A - フォトニクス光電気システム - Google Patents

Abstract

本明細書には、第１の基板を有する第１のウェハを使用して第１のフォトニクス構造体（１０）を構築することであって、第１のフォトニクス構造体（１０）を構築することは、第１のフォトニクス誘電体スタック（２００）内に１つ以上のフォトニクスデバイス（４０２）を一体的に作製することを含み、１つ以上のフォトニクスデバイス（４０２）は、第１の基板上に形成される、構築することと、第２の基板を有する第２のウェハを使用して第２のフォトニクス構造体（２０）を構築することであって、第２のフォトニクス構造体を構築することは、第２のフォトニクス誘電体スタック（１２００）内にレーザースタック構造体活性領域（８５０）および１つ以上のフォトニクスデバイスを一体的に作製することを含み、第２のフォトニクス誘電体スタック（１２００）は、第２の基板上に形成される、構築することと、第２のフォトニクス構造体（２０）に結合された第１のフォトニクス構造体（１０）を有する光電システムを確定するために、第１のフォトニクス構造体と第２のフォトニクス構造体とを結合することと、を含む、方法が記載されている。
【選択図】図１

Description

本開示は、概して、フォトニクスに関し、具体的には、フォトニクス光電気システムの作製に関する。

［関連出願の相互参照］
本出願は、２０１８年１１月２１日に出願された、「Ｐｈｏｔｏｎｉｃｓ Ｏｐｔｏｅｌｅｃｔｒｉｃａｌ Ｓｙｓｔｅｍ」と題する米国特許仮出願第６２／７７０，６３４号の優先権の利益を主張し、その全体が参照により本明細書に組み込まれる。本出願は、２０１９年９月１９日に出願された、「Ｐｈｏｔｏｎｉｃｓ Ｏｐｔｏｅｌｅｃｔｒｉｃａｌ Ｓｙｓｔｅｍ」と題する米国特許非仮出願第１６／５７５，９３８号の優先権の利益を主張し、その全体が参照により本明細書に組み込まれる。本出願は、２０１９年９月１９日に出願された、「Ｐｈｏｔｏｎｉｃｓ Ｏｐｔｏｅｌｅｃｔｒｉｃａｌ Ｓｙｓｔｅｍ」と題する台湾特許出願第１０８１３３７４８号の優先権の利益を主張し、その全体が参照により本明細書に組み込まれる。参照によりその全体が本明細書に組み込まれる、２０１９年９月１９日に出願された、「Ｐｈｏｔｏｎｉｃｓ Ｏｐｔｏｅｌｅｃｔｒｉｃａｌ Ｓｙｓｔｅｍ」と題する前述の米国特許非仮出願第１６／５７５，９３８号は、２０１８年１１月２１日に出願された、「Ｐｈｏｔｏｎｉｃｓ Ｏｐｔｏｅｌｅｃｔｒｉｃａｌ Ｓｙｓｔｅｍ」と題する米国特許仮出願第６２／７７０，６３４号の優先権の利益を主張し、参照によりその全体が本明細書に組み込まれる。参照によりその全体が本明細書に組み込まれる、２０１９年９月１９日に出願された、「Ｐｈｏｔｏｎｉｃｓ Ｏｐｔｏｅｌｅｃｔｒｉｃａｌ Ｓｙｓｔｅｍ」と題する前述の台湾特許出願第１０８１３３７４８号は、２０１８年１１月２１日に出願された、「Ｐｈｏｔｏｎｉｃｓ Ｏｐｔｏｅｌｅｃｔｒｉｃａｌ Ｓｙｓｔｅｍ」と題する米国特許仮出願第６２／７７０，６３４号の優先権の利益を主張し、参照によりその全体が本明細書に組み込まれる。

［政府の権利に関する声明］
本発明は、助成金契約番号ＨＲ００１１ー１２ー２ー０００７の下で、米国の国防高等研究計画局（ＤＡＲＰＡ）の下で（米国）政府の支援を受けてなされた。政府は、本発明において一定の権利を有し得る。

市販のフォトニクス集積回路は、バルクシリコンまたはシリコン・オン・インシュレータウェハなどのウェハ上に作製される。

一態様では、フォトニクス集積回路は、フォトニクス集積回路チップの異なる区域間、ならびにチップのオンとオフとの間で光信号を伝送するための導波路を含み得る。市販の導波路は、長方形またはリッジ形状であり、かつシリコン（単一または多結晶）または窒化シリコンで作製されている。

市販のフォトニクス集積回路は、光検出器および他の光学部品を含み得る。フォトニクス集積回路は、通信帯域（約１．３μｍ～約１．５５μｍ）における光の放出、変調、および検出に依存する。ゲルマニウムのバンドギャップ吸収端は、ほぼ１．５８μｍである。ゲルマニウムは、１．３μｍおよび１．５５μｍのキャリア波長を使用する光電気用途に対して十分な光応答を提供することが観察されている。

市販のフォトニクス集積回路チップは、プリント回路基板上に配置されたフォトニクス集積回路チップを有するシステムで利用することができる。

簡単な説明
一態様では、フォトニクス構造体の提供により、従来技術の欠点が克服され、追加の利点が提供される。

本明細書に一実施形態による方法が記載されており、本方法は、第１の基板を有する第１のウェハを使用して第１のフォトニクス構造体を構築することであって、第１のフォトニクス構造体を構築することは、第１のフォトニクス誘電体スタック内に１つ以上のフォトニクスデバイスを一体的に作製することを含み、１つ以上のフォトニクスデバイスは、第１の基板上に形成される、構築することと、第２の基板を有する第２のウェハを使用して第２のフォトニクス構造体を構築することであって、第２のフォトニクス構造体を構築することは、第２のフォトニクス誘電体スタック内にレーザースタック構造体活性領域および１つ以上のフォトニクスデバイスを一体的に作製することを含み、第２のフォトニクス誘電体スタックは、第２の基板上に形成される、構築することと、第２のフォトニクス構造体に結合された第１のフォトニクス構造体を有する光電気システムを確定するために、第１のフォトニクス構造体と第２のフォトニクス構造体とを結合することと、を含む。

一実施形態によれば、第１のフォトニクス誘電体スタックを有する第１のフォトニクス構造体と、第２のフォトニクス誘電体スタックを有する第２のフォトニクス構造体と、第１のフォトニクス構造体を第２のフォトニクス構造体に融着するボンド層と、第１の誘電体スタック内に一体的に形成された１つ以上のメタライゼーション層と、第２のフォトニクス誘電体スタック内に一体的に形成された少なくとも１つのメタライゼーション層と、第１のフォトニクス誘電体スタック内に一体的に形成された１つ以上のフォトニクスデバイスと、第２のフォトニクス誘電体スタック内に一体的に形成された少なくとも１つのフォトニクスデバイスと、第２のフォトニクス誘電体スタック内に一体的に形成された１つ以上のレーザースタック構造体活性領域と、を備える、光電気システムが本明細書に記載されている。

一実施形態によれば、方法が本明細書に記載されており、本方法は、ベース基板を有するベース構造体ウェハを使用してインターポーザベース構造体を構築することであって、インターポーザベース構造体を構築することは、再分配層、およびベース基板を通って延在する貫通シリコンビアを作製することを含む、構築することと、第１の基板を有する第１のウェハを使用して第１のフォトニクス構造体を構築することであって、第１のフォトニクス構造体を構築することは、第１の基板上に形成されたフォトニクス誘電体スタック内に１つ以上のフォトニクスデバイスを一体的に作製することを含む、構築することと、インターポーザベース構造体と第１フォトニクス構造体とを有する結合された構造体を画定するために、第１フォトニクス構造体をインターポーザベース構造体に結合することと、第２の基板を有する第２のウェハを使用して第２のフォトニクス構造体を構築することであって、第２のフォトニクス構造体を構築することは、第２の基板上に形成された第２のフォトニクス誘電体スタック内に、レーザースタック構造体活性領域および１つ以上のフォトニクスデバイスを一体的に作製することを含む、構築することと、第１のフォトニクス構造体に結合された第２のフォトニクス構造体と、インターポーザベース構造体に結合された第１のフォトニクス構造体とを有するインターポーザ光電気システムを画定するために、第２のフォトニクス構造体と結合された構造体とを結合することと、を含む。

追加の特徴および利点は、本開示の技法を通じて実現される。

本開示の１つ以上の態様は、本明細書の終結で、特許請求の範囲における実施例として、特に指摘され、かつ明確に特許請求されている。本開示の前述および他の目的、特徴、ならびに利点は、添付の図面と併せて以下の詳細な説明から明らかとなる。

光電気システムの側断面図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 インターポーザとして構成された光電気システムを示す。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 一実施形態による、図１に示す光電気システムの作製方法を図示する作製段階図である。 レーザースタック構造体の活性領域から一つ以上の導波路への光の結合を図示する作製段階図である。 レーザースタック構造体の活性領域から一つ以上の導波路への光の結合を図示する作製段階図である。 レーザースタック構造体の活性領域から一つ以上の導波路への光の結合を図示する作製段階図である。

本開示の態様およびその特定の特徴、利点、および詳細は、添付の図面に示される非限定的な実施例を参照しながら以下により完全に説明される。周知の材料、作製ツール、処理技術などの説明は、本開示を詳細に不必要に不明瞭にしないために省略されている。しかしながら、詳細な説明および特定の実施例は、本開示の態様を示しているが、限定としてではなく例示としてのみ与えられていることを理解されたい。基礎となる発明概念の趣旨および／または範囲内の様々な置換、修正、追加、および／または配設は、本開示から当業者には明らかであろう。

図１は、フォトニクス構造体１０およびフォトニクス構造体２０を有する光電気システム１０００を図示する。フォトニクス構造体１０および２０は、ボンド層４００６によって一緒にウェハ結合することができる。フォトニクス構造体１０は、フォトニクス誘電体スタック２００を含むことができ、フォトニクス構造体２０は、フォトニクス誘電体スタック１２００を含むことができる。フォトニクス構造体１０のフォトニクス誘電体スタック２００には、１つ以上のフォトニクスデバイスを統合することができる。フォトニクス誘電体スタック２００に統合されたフォトニクスデバイスは、例えば、光検出器４０７、変調器４０８、および導波路４０２、４０４、４１１、４１２、４２１、４２２、および４３１を含むことができる。フォトニクス構造体２０に統合されたフォトニクスデバイスは、フォトニクス誘電体スタック１２００内に一体的に形成および作製された１つ以上のフォトニクスデバイス、例えば導波路１４０１および導波路１４０２を含むことができる。フォトニクス構造体１０のフォトニクス誘電体スタック２００、およびフォトニクス構造体２０のフォトニクス誘電体スタック１２００の各々は、その中に統合された、複数の異なるタイプのフォトニクスデバイス、例えば、１つ以上の光検出器、１つ以上の変調器、１つ以上の格子、１つ以上の偏光子、１つ以上の共振器、および／または１つ以上の導波路を有することができる。

図１は、フォトニクス誘電体スタック２００内に一体的に形成および作製された１つ以上のフォトニクスデバイス、およびフォトニクス誘電体スタック２００内に一体的に形成および作製された活性領域を含むレーザースタック構造体を有する１つ以上の集積レーザー光源を統合することができる、フォトニクス誘電体スタック２００を有するフォトニクス構造体１０を図示する。フォトニクス誘電体スタック２００内に一体的に形成および作製された１つ以上のフォトニクスデバイスは、例えば、シリコン（Ｓｉ）リッジ導波路によって提供される導波路４０２を含むことができ、および、シリコン長方形導波路により提供される導波路４０４、長方形窒化シリコン導波路により提供される導波路４１１、長方形窒化シリコン導波路により提供される導波路４１２、長方形シリコン導波路により提供される導波路４２１、および長方形窒化シリコンにより提供される導波路４２２、ならびに長方形導波路によって提供される層３３２にパターン形成された導波路４３１を含むことができる。

フォトニクス構造体１０は、フォトニクス誘電体スタック２００内に一体的に形成および作製された、感光材料形成物４０６、導波材料形成物４０１、コンタクトＣ１、およびコンタクトＣ２を有する光検出器４０７を含むことができる。フォトニクス構造体１０は、フォトニクス誘電体スタック２００内に一体的に形成および作製された、導波材料形成物４０３、コンタクトＣ３、およびコンタクトＣ４を有する変調器４０８を含むことができる。フォトニクス構造体１０は、フォトニクス誘電体スタック２００内に一体的に形成および作製された、他のタイプのフォトニクスデバイス、例えば、１つ以上の格子、１つ以上の偏光子、および／または１つ以上の共振器を含むことができる。図１を参照して記載の説明された実施形態では、導波路は、フォトニクス誘電体スタック２００内に一体的に形成および作製された、例えば、単結晶シリコン導波路または窒化物で形成された導波路、例えばＳｉＮ、多結晶シリコン導波路、アモルファスシリコン導波路、および／または窒化シリコンまたは酸窒化シリコン導波路であることができる。

フォトニクス構造体１０は、１つ以上のメタライゼーション層および１つ以上のビア層をその中にさらに作製することができる。図１に示す統合されたフォトニクス構造体１０は、メタライゼーション形成物Ｍ１を画定するようにパターン形成することができるメタライゼーション層６０２、ビアＶ１を画定するようにパターン形成することができるビア層 ７１２、およびメタライゼーション形成物Ｍ２を画定するようにパターン形成することができるメタライゼーション層６１２を含むことができる。メタライゼーション層６０２および６１２は、水平に延在するワイヤを画定することができる。メタライゼーション層６０２および６１２によって画定されるワイヤは、フォトニクスデバイス誘電体スタック２００の区域を通って水平に延在することができる。メタライゼーション層６０２によって確定される水平に延在するワイヤは、１つ以上の制御ロジックおよび／または電力信号を、フォトニクス誘電体スタック２００の異なる区域に垂直および水平に分配するための１つ以上の垂直に延在するコンタクト導電材料形成物Ｃ１～Ｃ１２およびビア層７１２によって確定されるビアＶ１に電気的に接続することができる。メタライゼーション層６１１２によって確定される水平に延在するワイヤは、フォトニクス誘電体スタック２００の異なる区域間で、１つ以上の電気制御ロジックおよび／または電力信号を垂直および水平に分配するためのビア層７１２によって確定される１つ以上の垂直に延在するビアＶ１に電気的に接続することができる。

図１を参照すると、フォトニクス構造２０は、フォトニクス構造２０のフォトニクス誘電体スタック１２００内に一体的に形成および作製された１つ以上の集積レーザー光源８００を含むことができる。各レーザー光源は、活性領域層を含む複数の層を有するレーザースタック構造体８０２を含むことができ、活性領域層は複数のサブ層を含むことができる。フォトニクス構造体２０は、フォトニクス誘電体スタック１２００内に一体的に形成および作製された層１３１２を含むことができ、これは、例えば窒化シリコンで形成された１つ以上の導波路を画定するためのパターン形成を受けることができる。パターン形成層１３１２またはフォトニクス誘電体スタック１２００内に統合された別の層によって形成された１つ以上の導波路は、レーザースタック構造体８０２の活性領域８５０と位置合わせすることができ、それにより、レーザースタック構造体８０２の活性領域８５０は、半導体パターン形成作製プロセスを使用して、フォトニクス誘電体スタック内に統合されたパターン形成された導波路と正確に位置合わせされる。活性領域８５０と導波路間との正確な位置合わせのために、活性領域および導波路は、フォトニクス誘電体スタック１２００内で一体的に形成および作製することができ、それにより、活性領域８５０および導波路のそれぞれの長手方向軸が一致する（（図５Ａおよび図５Ｂを参照）。このようなレーザースタック構造体および導波路の組み合わせは、フォトニクス構造体１０のフォトニクス誘電体スタック２００内に統合された１つ以上のフォトニクスデバイスを有するフォトニクス構造体１０への光の入力に使用することができる。

フォトニクス構造２０は、メタライゼーション層６１２上に形成された１つ以上の終端６００２を含むことができる。終端６００２は、例えば、（ａ）フォトニクス誘電体スタック２００内に形成された開口部であって、メタライゼーション層６１２への開口部、（ｂ）メタライゼーション層６１２上に形成されたパッドおよびパッドへの開口部、（ｃ）メタライゼーション層６１２上に形成されたアンダーバンプメタライゼーション（ＵＢＭ）層であって、フォトニクス誘電体スタック２００内に形成されたＵＢＭへの開口部を有する、（ｄ）メタライゼーション層６１２上に形成されたＵＢＭ、およびフォトニクス誘電体スタック２００から外部に突出するＵＢＭ上に形成されたはんだバンプ、のうちの１つ以上を含むことができる。

一実施形態によれば、フォトニクス構造１０およびフォトニクス構造２０は、それぞれのシリコンオンインシュレータ（ＳＯＩ）ウェハを使用して作製することができる。図１を参照すると、基板１００はＳＯＩウェハの基板であり、層２０２はＳＯＩウェハの絶縁体層であり、層３０２はＳＯＩウェハのシリコン層であり得る。フォトニクス構造２０もまた、ＳＯＩウェハを使用して形成することができるが、示された実施形態において、言及されたＳＯＩ構造は犠牲的であり、図１に示された作製段階の前に除去されるという理由で、対応する基板、絶縁体、およびシリコン層は、図１には示されていない。

層３０２は、導波材料形成物４０１（光検出器４０７を確定する）、リッジ導波路４０２、導波材料形成物４０３（変調器４０８を確定する）、および導波路４０４をその中にパターン形成することができる。一実施形態による基板１００は、約１０μｍ～約１０００μｍの範囲の厚さを有することができる。一実施形態による基板１００は、約１００μｍ～約１０００μｍの範囲の厚さを有することができる。一実施形態による層２０２は、約１００ｎｍ～約１０μｍの厚さを有することができる。一実施形態による層２０２は、約１μｍ～約５μｍの厚さを有することができる。一実施形態による層３０２は、約１０ｎｍ～約１０００ｎｍの厚さを有することができる。一実施形態による層３０２は、単結晶シリコンで形成することができる。

一実施形態によれば、図全体に示されるように、層２０２および層３０２（ならびにフォトニクス構造体２０の作製に使用されるＳＯＩウェハの層１２０２および１３０２）は、例えば５００℃超、場合によっては７００℃超、場合によっては１０００℃超などの欠陥消滅処理を含む高温処理の使用を有する事前作製に関連付けられた利点を特徴とすることができる。ＳＯＩウェハの一部として事前作製することができる層２０２および３０２（ならびにフォトニクス構造体２０の作製に使用されるＳＯＩウェハの層１２０２および１３０２）などの本明細書に記載のＳＯＩウェハ層は、デバイス作製のための層３０２（および層１３０２）のパターン形成または他の使用の後に制限することができるサーマルバジェットを使用して、欠陥を消滅させるためのアニーリングプロセスを受けることができる。

フォトニクス誘電体スタック２００およびフォトニクス誘電体スタック１２００内に示されているすべてのコンポーネントは、フォトリソグラフィー半導体デバイス作製段階および／または化学半導体デバイス作製段階によって特徴付けられる半導体デバイスプロセスを使用して、フォトニクス誘電体スタック２００またはフォトニクス誘電体スタック１２００内に一体的に形成および作製することができる。

集積レーザー光源８００の活性領域８５０が、活性領域８５０が光を放出する導波路とともにフォトニクス誘電体スタック１２００内に一体的に形成および作製されるように、光電気システム１０００を提供することは、図５Ａ～図５Ｃを参照して本明細書でさらに説明されるように、集積レーザー光源８００の活性領域と導波路との正確な位置合わせを容易にすることができる。活性領域８５０は、集積レーザー光源８００のフォアグラウンドおよび／またはバックグラウンド（図１の紙からまたは図１の紙内に広がる）において、そのような整列した導波路に光を放出することができる。

フォトニクスデバイスと集積レーザー光源の活性領域とが、共通のフォトニクス誘電体スタック内に共通に作製および配置されるように、共通のフォトニクス構造上にフォトニクスデバイスとレーザー光源とを一体的に形成および作製することは、そのようなフォトニクスデバイスと集積レーザー光源８００との間の正確な位置合わせを容易にし、位置合わせを容易にするためのパッケージング技術の必要性を軽減する。

光電気システム１０００の作製方法は、図２Ａ～図２Ｑの段階図を参照して記載される。図２Ａ～図２Ｅは、フォトニクス構造体１０の作製のための作製段階を図示する。図２Ｆ～図２Ｋは、フォトニクス構造体２０の作製のための作製段階を図示する。

フォトニクス構造体１０の作製方法は、図２Ａ～図２Ｅの作製段階図を参照して説明される。図２Ａには、フォトニクス構造体１０の中間段階図が図示されている。一実施形態によるフォトニクス構造体１０は、シリコン（Ｓｉ）で形成された基板１００、絶縁体層２０２、およびシリコンで形成された層３０２を有するＳＯＩウェハを使用して作製することができる。層３０２内には、光検出器４０７を確定するパターン形成された導波材料形成物４０１があり得る。導波路４０２がリッジ導波路によって提供され、導波材料形成物４０３が変調器を確定し、導波路４０４が長方形導波路によって提供される。形成物４０１～４０４のパターン形成について、誘電体材料、例えばＳｉＯ_２ の層を形成物４０１～４０４の上に堆積することができ、水平面が層 ３０２の示された上部高さで確定されるように、化学機械平坦化（ＣＭＰ）を受けることができる。記載のＣＭＰがある本明細書の各例において、ＣＭＰの結果として微小に滑らかな水平平面が得られるように、ＣＭＰは化学機械研磨を伴うことができる。

図２Ｂには、導波路４１１および導波路４１２を画定するさらなる作製プロセスの実行後の、作製の中間段階における、図２Ａに示されるようなフォトニクス構造体１０が図示されている。導波路４１１および４１２は、窒化シリコンで形成することができる。導波路４１１および４１２の形成のために、層３１２の窒化シリコンは、層３１２の示された下部高さに堆積することができ、導波路４１１および４１２を画定するためのパターン形成を受けることができる。導波路４１１および４１２の確定に続いて、層３１２のパターン形成により、誘電体層を導波路４１１および４１２の上に堆積することができ、次に、形成されたフォトニクス誘電体スタック２００の高さを層３１２の示された上部高さに低減するためにＣＭＰを受け、作製の中間段階でフォトニクス構造体１０の水平に延在する上面を画定することができ、誘電体材料、例えば、ＳｉＯ_２および導波路４１１および４１２によって、層 ３１２の示された上部高さで部分的に確定されて示されている。

図２Ｃには、導波路４２１および導波路４２２を画定するためのさらなるパターン形成後の作製の中間段階における、図２Ｂに示されるようなフォトニクス構造体１０が示されている。導波路４２１および４２２の作製のために、誘電体層は、層３１２の示された上部高さで延在する平坦な水平面上に堆積することができ、その後、さらにＣＭＰプロセスが続き、層３２２の示された下部高さで延在する水平面を確定する。層３２２の示された下部高さにおいて、層３２２を堆積し、その後、確定された導波路４２１および４２２へのパターン形成を受けることができる。層３２２は、導波路４２１および４２２の側壁を確定する前にＣＭＰにかけることができる。導波路４２１および４２２のパターン形成について、誘電体材料の層を導波路の上に堆積することができ、次いで、ＣＭＰを受けて、図２Ｃに示すように、フォトニクス誘電体スタック２００の示された上部高さで水平に延在する平面を画定することができる。

図２Ｄは、さらにパターン形成して、光検出器４０７を確定する感光材料形成物４０６を画定した後の作製の中間段階における、図２Ｃに示されるようなフォトニクス構造体１０を図示する。感光材料形成物４０６を提供するために、ゲルマニウムの複数の層をエピタキシャル成長させ、反応性イオンエッチング（ＲＩＥ）によって形成することができるトレンチ内でアニーリングすることができる。形成されたトレンチは、垂直に延びる中心軸７００２を含むことができる。形成されたトレンチは、垂直に延在する平面７００１および垂直に延在する平面７００３と交差する周囲を含むことができる。一実施形態では、減圧化学気相成長（ＲＰＣＶＤ）を使用してゲルマニウムを選択的に成長させることができる。感光材料形成物４０６の形成には、複数のエピタキシャル成長段階およびアニール段階を使用することができる。複数の堆積およびアニールサイクル、例えばゲルマニウムで形成された、感光材料形成物４０６は、最初に画定されたトレンチをオーバーフローし、次にＣＭＰにかけることができ、それにより、感光材料形成物４０６の示された上部高さで平坦な水平面が画定される。

図２Ｄは、コンタクトＣ１～Ｃ４の作製プロセスを実行した後の作製の中間段階における、図２Ｃに示されるフォトニクス構造体１０を図示する。コンタクトＣ１～Ｃ４を形成するために、垂直に延びる中心軸を有するコンタクトトレンチをフォトニクス誘電体スタック２００内にエッチングすることができる。コンタクトトレンチの形成に続いて、コンタクトトレンチは、例えば導電性金属などのコンタクト導電性材料で充填することができる。

図２Ｅは、メタライゼーション層６０２、ビア層７０２、およびメタライゼーション層６１２を画定するためのさらなる処理に続く作製の中間段階における、図２Ｄに示される作製の中間段階におけるフォトニクス構造体１０を図示する。メタライゼーション層６０２を形成するために、フォトニクス誘電体スタック２００内にトレンチを形成して、コンタクトＣ１～Ｃ１３の示された上部高さで画定された下部高さから、メタライズ層６０２の示された上部高さで画定された上部高さまで延在することができる。メタライゼーション層６０２を形成するために、示されるメタライゼーション形成物Ｍ１の中心に中心軸を含むように、メタライゼーション形成物トレンチを形成することができる。メタライゼーション層のトレンチは、導電性金属材料で過剰充填され、次に、ＣＭＰにかけられて、メタライゼーション層６０２の示された上部高さで平坦な水平面を画定することができる。次に、誘電体層が堆積され、ＣＭＰにかけられて、フォトニクス誘電体スタック２００の高さをビアＶ１の示された上部高さまで増加させることができ、示されるように、それぞれのビアＶ１の垂直中心に中心軸を含むようにビアトレンチを形成することができる。導波路４３１は、層３３２の示された上部高さへの層３３２の堆積およびＣＭＰ処理、および窒化シリコンで形成可能な層３３２のパターン形成によって形成することができる。導波路４３１は、ビアＶ１によって通常占有される高さを占めることができる。フォトニクス誘電体スタック２００の上部高さが示された上部高さビアＶ１で画定されるように、ビアのトレンチを過剰充填してＣＭＰにかけることができる。誘電体材料、例えば酸化物を、ビア Ｖ１ の示された上部高さで確定された水平面上に堆積することができ、次いで、メタライゼーション層 ６１２の示された上部高さで水平の平坦化された表面を確定するためにＣＭＰにかけることができる。メタライゼーション層トレンチは、図Ｅに示すように、それぞれのメタライゼーション形成物Ｍ２の中心軸にメタライゼーション層トレンチ中心軸を有するフォトニクス誘電体スタック２００内に形成することができる。メタライゼーション層のトレンチは、過剰に充填され、ＣＭＰにかけられて、メタライゼーション層６１２の示された上部高さで水平に延在する平坦な表面を画定することができる。

次に、誘電体材料のさらなる層、例えば酸化物を、層６１２の示された上部高さで水平に延在する平面上に堆積することができ、追加の層は、層４００２の示された上部高さでフォトニクス誘電体スタック２００の中間段階図の上部高さを確定するために、ＣＭＰにかけることができる。

図２Ｅは、フォトニクス誘電体スタック２００の高さを増加させるための追加処理後の作製の中間段階における図２Ｄに示されるフォトニクス構造体１０を図示する。図２Ｅに示すように、感光材料形成物４０６の形成に続いて、誘電体材料の追加の層、例えば、ＳｉＯ_２が堆積され、次にＣＭＰにかけられて、図２Ｅに示されるように、高さ６１０でフォトニクス誘電体スタック２００の水平平面の上面を画定することができる。

図２Ｆは、フォトニクス構造２０の作製を図示する段階図である。フォトニクス構造体２０は、シリコンオンインシュレータ（ＳＯＩ）ウェハを使用して作製することができる。図２Ｆは、ＳＯＩウェハのパターン形成を図示する。図２Ｆには、ＳＯＩウェハの基板となり得る基板１１００、ＳＯＩウェハの絶縁体層によって提供され得る層１２０２、およびＳＯＩウェハのシリコン層によって提供され得る層１３０２が示されている。層１３０２は、単結晶シリコン層にすることができる。図２Ａに示されるようなフォトニクス構造体２０の作製のために、層１３０２は、各々がシリコンで形成される図２Ｆに示されるような、間隔を置いた構造体を確定するようにパターン形成され得る。層１３０２からパターン形成された構造体は、本明細書に記載されるように、レーザースタック構造体の構築をサポートするためのプラットフォームを確定することができる。層１３０２内の構造体のパターン形成について、誘電体材料が、構造体の上に堆積され得、次いで、化学機械平坦化（ＣＭＰ）を受けて、図２Ｆの段階図に示される上部高さで水平に延在する平面を確定することができる。

図２Ｇは、フォトニクス誘電体スタック１２００の高さを図２Ｇに示されるフォトニクス誘電体スタック１２００の上部高さまで増加させ、導波路１４０１および１４０２などの導波路を確定するためのさらなる処理の後の、作製の中間段階における図２Ｆに示されるようなフォトニクス構造体２０を図示する。導波路１４０１および１４０２は、窒化シリコン（ＳｉＮ）導波路材料によって提供することができ、ＳｉＮ上に形成された層１３１２のパターン形成によって形成することができる。図２Ｇを参照すると、誘電体材料は、図２Ｆの層１２０２（これは、ＳＯＩウェハの絶縁体層であることができる）の上部高さで確定された平面の水平面上に堆積することができ、次に、図２Ｇに示されるフォトニクス誘電体スタック１２００の上部高さで水平に延在する平面を確定するために、ＣＭＰにかけることができる。次に、層１３１２は、図２Ｇに示されるフォトニクス誘電体スタックの上部高さで堆積することができ、層１３１２の上面が、層の示された上部高さで延在する水平に延在する平面を確定するように、ＣＭＰにかけることができる。次に、層は、導波路１４０１および１４０２を確定するためにパターン形成することができる。

図２Ｈは、レーザースタック構造体のトレンチを確定するためのさらなる処理後の作製の中間段階における図２Ｇに示されるようなフォトニクス構造体２０を図示する。図２Ｈを参照すると、追加の誘電体材料、例えば酸化物が、高さ２６１０で水平に延在する平面上に堆積され、次いで、高さ２６０８で水平に延在する平面を確定するためにＣＭＰを受けることができる。次に、フォトニクス誘電体スタック１２００を用いて、高さ２６０８で上部高さを確定することにより、第１および第２のレーザースタック構造体のトレンチを、概して位置ＡおよびＢに形成することができる。第１のレーザースタック構造体のトレンチは、垂直に延びる中心軸３７０３を含むように形成することができ、垂直に延在する平面３７０２および３７０４と交差するトレンチの周囲を確定することができる。第２のレーザースタック構造体のトレンチは、垂直に延びる中心軸３７０６を含むように形成することができ、垂直に延在する平面３７０５および３７０７と交差するトレンチ側壁を確定することができる。

図２Ｉは、第１および第２のレーザースタック構造体のためのバッファ構造体８１０の構築後の作製の中間段階における図２Ｈに示されるようなフォトニクス構造体２０を図示する。

バッファ構造体８１０は、シリコンで形成された層１３０２上にエピタキシャル成長させることができる。バッファ構造体８１０の作製のために様々なプロセスを実行することができる。本明細書の実施形態は、ＧａＡｓとＧｅとの間の格子不整合は、不整合よりもわずか約０．０７％小さい、例えばＧａＡｓとＳｉの間の約４．１％であるという観察に基づいて、ＧａＡｓとシリコン（Ｓｉ）との間のゲルマニウム（Ｇｅ）中間層（Ｇｅバッファ）を使用してガリウムヒ素（ＧａＡｓ）層の結晶品質を改善することができることを認識している。本明細書の実施形態は、熱膨張係数がＧａＡｓとＧｅとの間で同等であることを認識している。

図２Ｈおよび図２Ｉは、レーザースタック構造体８０２の前に作製される導波路１４０１および１４０２によって提供されるフォトニクスデバイスを示す。別の実施形態によれば、導波路１４０１および１４０２などのフォトニクスデバイスは、レーザースタック構造体８０２の作製（部分的作製または完全な作製）の後に作製することができる。いくつかの実施形態によるフォトニクスデバイスの作製を遅らせることは、レーザースタック構造体８０２の作製のためのサーマルバジェットを増加させることができ、レーザースタック構造体８０２を作製するための後続の作製プロセスによって被る可能性があるフォトニクスデバイスへの劣化を減らすことができる。レーザースタック構造体８０２の作製に続く導波路１４０１および１４０２の作製のために、フォトニクス誘電体スタック１２００は、レーザースタック構造体８０２の作製後にフォトニクス誘電体スタック１２００の高さを低減するためにエッチングを受けることができ、次に導波路材料の層が低減された高さに堆積され得、導波路１４０１および１４０２を確定するためのパターン形成を受けることができる。一実施形態によれば、レーザースタック構造体８０２は、図２Ｉに示されるように、コンタクト構造体８１２の上部高さまで作製することができ、その後、フォトニクス誘電体スタック１２００は、層１３１２の示された下部高さで上部高さを確定するためにエッチングおよびＣＭＰを受けることができる。その後、層１３１２を堆積させ、ＣＭＰを受け、パターン形成して、導波路１４０１および１４０２を確定することができる。一実施形態によれば、フォトニクス構造体２０は、レーザースタック構造体８０２の作製が開始されるとき、作製されたフォトニクスデバイスのいずれも存在しなくてもよい。一実施形態によれば、フォトニクス構造体２０は、レーザースタック構造体８０２の作製が完了したときに、作製されたフォトニクスデバイスのいずれも存在しなくてもよい。

一実施形態によれば、バッファ構造体８１０をエピタキシャル成長させるために、Ｇｅ中間層は、最初にシリコン基板上にエピタキシャル成長させることができる。Ｇｅ中間層の成長後、Ｇｅ中間層の熱サイクリックアニーリングを、例えば、約７５０℃から約９００℃の温度範囲の温度で約５分間行うことができる。Ｇｅ中間層は、例えば、約５０ｎｍから約５００ｎｍの厚さを有することができる。一実施形態によれば、バッファ構造体８１０の残りは、ＧａＡｓをエピタキシャル成長させることによって形成することができる。バッファ構造体８１０を形成するためにＩＩＩ－Ｖ族エピタキシャル成長を行った後、バッファ構造体８１０は、気化したフッ化水素（ＨＦ）洗浄および熱ベークを受けて自然酸化層を除去することができる。

レーザースタック構造体８０２は、複数のエピタキシャル成長層を含むことができる。レーザースタック構造体８０２は、バッファ構造体８１０、コンタクト構造体８１２、クラッディング構造体８２０Ａ、活性領域８５０、クラッディング構造体８２０Ｂ、およびコンタクト構造体８１４を含むことができる。クラッディング構造体８２０Ａおよびクラッディング構造体８２０Ｂは、クラッディング構造体８２０Ａおよびクラッディング構造体８２０Ｂが光を活性領域８５０内に閉じ込めるように、エピタキシャル成長させることができる。一実施形態による活性領域８５０は、例えば、ヒ化インジウム（ＩｎＡｓ）および／またはＧａＡｓから形成された、例えば、５０ｎｍ未満の層の複数の薄層を含むことができる。一実施形態によれば、活性領域８５０は、量子ドット（ＱＤ）放出活性領域を確定するために、ＩｎＡｓおよびＧａＡｓの交互の層を含むことができる。

バッファ構造体８１０は、多段階成長およびアニーリングプロセスを使用して成長させることができ、バッファ構造体８１０を形成する層は、エピタキシャル成長させ、次いでアニーリングすることができる。バッファ構造体８１０を形成するためにエピタキシャル成長させることができる材料には、ＩＩＩ－Ｖ族材料、例えば、ガリウムヒ素またはリン化ガリウムが含まれる。ＩＩＩ－Ｖ族材料の第１の層を成長させる前に、垂直に延びる中心軸３７０３および３７０６に関連付けられたトレンチの底面は、さらなる処理、例えば、ＲＩＥ製品を洗浄するための処理、および／またはシリコンの薄層、例えば、シリコン表面上の単結晶シリコン（垂直方向に延びる中心軸３７０３および３７０６に関連付けられたトレンチの底を確定する単結晶）をエピタキシャル成長させるための処理を受けることができる。バッファ構造体８１０を提供するために、複数のエピタキシャル成長およびアニーリング段階を使用することができる。本明細書の実施形態は、ＩＩＩ－Ｖ族材料がトレンチの底を確定するシリコン表面上にエピタキシャル成長するとき、欠陥を誘発する可能性がある格子不整合が存在することを認識している。欠陥を減らすために、アニーリング段階を使用することができる。バッファ構造体８１０は、レーザースタック構造体８０２の残りの層を成長させるための欠陥が低減されたインターフェースを提供する。

バッファ構造体８１０は、例えばガリウムヒ素（ＧａＡｓ）から形成することができ、複数のエピタキシャル成長およびアニーリングサイクルで堆積され、バッファ構造体８１０の低欠陥密度を提供するために欠陥を除去するためのアニーリングサイクルが実施される。一実施形態によれば、バッファ構造体８１０は、例えば、約１０００ｎｍから約４０００ｎｍの範囲の厚さを含むことができる。

図２Ｊは、エピタキシャル成長したレーザースタック構造体８０２の追加の層を備えた、図２ｉに示されるようなフォトニクス構造体２０を図示する。レーザースタック構造体８０２は、例えば、シリコンで形成された層１３０２上にエピタキシャル成長したバッファ構造体８１０、バッファ構造体８１０上にエピタキシャル成長したコンタクト構造体８１２、コンタクト構造体８１２上にエピタキシャル成長したクラッディング構造体８２０Ａ、クラッディング構造体８２０Ａ上にエピタキシャル成長した活性領域８５０、活性領域上にエピタキシャル成長したモード選択構造体８６０、モード選択構造体８６０上にエピタキシャル成長したクラッディング構造体８２０Ｂ、およびクラッディング構造体８２０Ｂ上にエピタキシャル成長したコンタクト構造体８１４を含むことができる。

レーザースタック構造体８０２は、複数のエピタキシャル成長層を含むことができる。レーザースタック構造体８０２は、バッファ構造体８１０、コンタクト構造体８１２、クラッディング構造体８２０Ａ、活性領域８５０、モード選択構造体８６０、クラッディング構造８２０Ｂ、およびコンタクト構造体８１４を含むことができる。クラッディング構造体８２０Ａおよびクラッディング構造体８２０Ｂは、クラッディング構造体８２０Ａおよび８２０Ｂが光を活性領域８５０内に閉じ込めるように、エピタキシャル成長させることができる。

一実施形態による活性領域８５０は、例えば、ヒ化インジウム（ＩｎＡｓ）および／またはＧａＡｓから形成された、例えば、約３ｎｍから約５０ｎｍの複数の薄い層を含むことができる。一実施形態によれば、活性領域８５０は、量子ドット（ＱＤ）放出レーザー活性領域を確定するために、ＩｎＡｓおよびＧａＡｓの交互の層を含むことができる。

構造体８１０、８１２、８２０Ａ、８５０、８６０、８２０Ｂ、８１４のエピタキシャル成長のために、様々な堆積技術を利用することができる。

一実施形態によれば、エピタキシャル成長した構造体８１０、８１２、８２０Ａ、８５０、８６０、８２０Ｂ、８１４は、有機金属化学気相成長（ＭＯＣＶＤ）を使用してエピタキシャル成長させることができる。一実施形態によれば、様々な構造体８１０、８１２、８２０Ａ、８５０、８６０、８２０Ｂ、８１４は、約５５０℃から約７５０℃の温度範囲内の１つ以上の温度でＭＯＣＶＤを使用してエピタキシャル成長させることができる。一実施形態によれば、エピタキシャル成長した構造体８１０、８１２、８２０Ａ、８５０、８６０、８２０Ｂ、８１４は、有機金属化学気相成長（ＭＯＣＶＤ）を使用してエピタキシャル成長させることができる。

一実施形態によれば、構造体８１０、８１２、８２０Ａ、８５０、８６０、８２０Ｂ、８１４は、分子線エピタキシー（ＭＢＥ）を使用してエピタキシャル成長させることができる。一実施形態によれば、様々な構造体は、約５００℃から約７００℃の温度範囲内の１つ以上の温度でエピタキシャル成長させることができる。

一実施形態によれば、レーザースタック構造体８０１の構造体を作製するための作製温度は、活性領域８５０およびその後の構造体の堆積のために低下させることができる。本明細書の実施形態は、活性領域８５０が、より高温での堆積後のプロセスによって性能劣化を受ける可能性があることを認識している。したがって、活性領域８５０を保護するために、レーザースタック構造体８０２の作製のための条件は、活性領域８５０およびその後の構造体、すなわち構造体８６０、８２０Ｂ、８１４の作製のための温度（例えば、堆積温度および／またはアニーリング温度）を、先行する構造体、すなわち構造体８１０、８１２、８２０Ａの作製のための作製温度と比較して低下させることができるように制御することができる。一実施形態によれば、上方レーザースタック構造体８５０、８６０、８２０Ｂ、８１４を作製するためのサーマルバジェット温度限界は、下方レーザースタック構造体８１０、８１２、８２０Ａを作製するためのサーマルバジェット温度限界よりも少なくとも約Ｎ℃低くなるように確立することができる。一実施形態によれば、Ｎ＝１０、一実施形態によれば、Ｎ＝２０、一実施形態によれば、Ｎ＝３０、一実施形態によれば、Ｎ＝４０、一実施形態によれば、Ｎ＝５０、一実施形態によれば、Ｎ＝６０、一実施形態によれば、Ｎ＝７０、一実施形態によれば、Ｎ＝８０、一実施形態によれば、Ｎ＝９０、一実施形態によれば、Ｎ＝１００である。

例えば、レーザースタック構造体８０２の構造体のエピタキシャル成長のための堆積温度は、活性領域８５０を劣化させないように、構造体８５０、８６０、８２０Ｂ、８１４がエピタキシャル成長およびアニール（該当する場合）されるように、活性領域８５０およびその後の構造体の作製に対して低下され得る。一実施形態によれば、ＭＯＣＶＤが、構造体８１０、８１２、８２０Ａのエピタキシャル成長に使用することができ、ＭＢＥが、構造体８５０、８６０、８２０Ｂ、および８１４のエピタキシャル成長に使用することができる。

一実施形態によれば、成長構造体８５０、８６０、８２０Ｂ、および８１４のための記載のＭＢＥエピタキシャル成長段階は、成長構造体８１０、８１２、８２０Ａの記載のＭＯＣＶＤエピタキシャル成長段階よりも低い温度で実行することができる。一実施形態によれば、構造体８１０、８１２、８２０Ａは、約５５０℃から約７５０℃の第１の温度範囲内の１つ以上の温度でＭＯＣＶＤを使用して作製することができ、構造体８５０、８６０、８２０Ｂ、および８１４は、第２の温度範囲で使用される最高温度（サーマルバジェット温度限界）が第１の温度範囲で使用される最高温度より少なくとも約Ｎ℃低い第２の温度範囲でＭＢＥを使用してエピタキシャル成長させることができ、ここで、Ｎは上記で指定された指定値のうちの１つである。一実施形態によれば、構造体８１０、８１２、８２０Ａは、約５００℃から約８５０℃の第１の温度範囲内の１つ以上の温度でＭＯＣＶＤを使用して作製することができ、構造体８５０、８６０、８２０Ｂ、および８１４は、第２の温度範囲で使用される最高温度（サーマルバジェット温度限界）が第１の温度範囲で使用される最高温度より少なくとも約Ｎ℃低い第２の温度範囲でＭＢＥを使用してエピタキシャル成長させることができ、ここで、Ｎは上記で指定された指定値のうちの１つである。一実施形態によれば、構造体８１０、８１２、８２０Ａは、約５０℃から約９５０℃の第１の温度範囲内の１つ以上の温度でＭＯＣＶＤを使用して作製することができ、構造体８５０、８６０、８２０Ｂ、および８１４は、第２の温度範囲で使用される最高温度（サーマルバジェット温度限界）が第１の温度範囲で使用される最高温度より少なくとも約Ｎ℃低い第２の温度範囲でＭＢＥを使用してエピタキシャル成長させることができ、ここで、Ｎは上記で指定された指定値のうちの１つである。一実施形態によれば、構造体８１０、８１２、８２０Ａは、第１の温度でＭＯＣＶＤを使用してエピタキシャル成長させることができ、構造体８５０、８６０、８２０Ｂ、および８１４は、第２の温度でＭＢＥを使用してエピタキシャル成長させることができ、第２の温度は、第１の温度より少なくとも約Ｎ℃低く、ここで、Ｎは上記で指定された指定値のうちの１つである。

本明細書の実施形態は、活性領域８５０が、より高い温度でのプロセスによって性能劣化を受ける可能性があることを認識している。したがって、レーザースタック８０２の作製条件は、活性領域８５０およびその後の構造体の作製のための温度を下げることができるように制御することができる。例えば、一実施形態によれば、レーザースタック構造体８０２の構造体のエピタキシャル成長（および該当する場合はアニーリング）のための温度は、活性領域８５０の形成に続いてエピタキシャル成長される構造体８６０、８２０Ｂ、および８１４が、活性領域８５０に先行する構造体を作製するために使用される最高温度よりも少なくとも約２５℃低い温度で作製されるように、活性領域８５０およびその後の構造体の形成のために低下され得る。活性領域８５０は、一実施形態によれば、約４７５℃から約５２５℃の温度範囲でエピタキシャル成長させることができ、約５２５℃から約６００℃の温度範囲のアニーリング温度でＭＯＣＶＤまたはＭＢＥを使用してエピタキシャル成長させることができる。一実施形態によれば、ＭＯＣＶＤは、構造体８１０、８１２、および８２０Ａの形成に使用することができ、ＭＢＥは、構造体８５０、８６０、８２０Ｂ、および８１４のエピタキシャル成長に使用することができる。

レーザースタック８１０の成長のために、温度バジェットを適用することができる。より低いスタック温度バジェットは、活性領域８５０より下の構造体、すなわち構造体８１０、８１２、および８２０Ａの作製に適用することができる。一実施形態によれば、下方スタックサーマルバジェット温度限界は、約１０００℃に確立することができ、その結果、活性領域８５０より下の構造体、すなわち、構造体８１０、８１２、および８２０Ａの作製のための堆積およびアニーリング温度は、約１０００℃を超えない。一実施形態によれば、下方スタックサーマルバジェット温度限界は、約９５０℃に確立することができ、その結果、活性領域８５０より下の構造体、すなわち、構造体８１０、８１２、および８２０Ａの作製のための堆積およびアニーリング温度は、約９５０℃を超えない。一実施形態によれば、下方スタックサーマルバジェット温度限界は、約８５０℃に確立することができ、その結果、活性領域８５０より下の構造体、すなわち、構造体８１０、８１２、および８２０Ａの作製のための堆積およびアニーリング温度は、約８５０℃を超えない。一実施形態によれば、下方スタックサーマルバジェット温度限界は、約７５０℃に確立することができ、その結果、活性領域８５０より下の構造体、すなわち、構造体８１０、８１２、および８２０Ａの作製のための堆積およびアニーリング温度は、約７５０℃を超えない。一実施形態によれば、下方スタックサーマルバジェット温度限界は、約７００℃に確立することができ、その結果、活性領域８５０より下の構造体、すなわち、構造体８１０、８１２、および８２０Ａの作製のための堆積およびアニーリング温度は、約７００℃を超えない。一実施形態によれば、下方スタックサーマルバジェット温度限界は、約６５０℃に確立することができ、その結果、活性領域８５０より下の構造体、すなわち、構造体８１０、８１２、および８２０Ａの作製のための堆積およびアニーリング温度は、約６５０℃を超えない。一実施形態によれば、下方スタックサーマルバジェット温度限界は、約６２５℃に確立することができ、その結果、活性領域８５０より下の構造体、すなわち、構造体８１０、８１２、および８２０Ａの作製のための堆積およびアニーリング温度は、約６２５℃を超えない。一実施形態によれば、下方スタックサーマルバジェット温度限界は、約６００℃に確立することができ、その結果、活性領域８５０より下の構造体、すなわち、構造体８１０、８１２、および８２０Ａの作製のための堆積およびアニーリング温度は、約６００℃を超えない。一実施形態によれば、下方スタックサーマルバジェット温度限界は、約５８０℃に確立することができ、その結果、活性領域８５０より下の構造体、すなわち、構造体８１０、８１２、および８２０Ａの作製のための堆積およびアニーリング温度は、約５８０℃を超えない。

上方スタック温度バジェットは、活性領域８５０以上を含む構造体、すなわち構造体８５０、８６０、８２０Ｂ、および８１４の作製に適用することができる。上方スタック温度バジェットは、活性領域８５０の保護に適用することができる。一実施形態によれば、上方スタックサーマルバジェット温度限界は、約６５０℃に確立することができ、その結果、活性領域８５０以上を含む構造体、すなわち、構造体８５０、８６０、８２０Ｂ、および８１４の作製のための堆積およびアニーリング温度は、約６５０℃を超えない。一実施形態によれば、上方スタックサーマルバジェット温度限界は、約６２５℃に確立することができ、その結果、活性領域８５０以上を含む構造体、すなわち、構造体８５０、８６０、８２０Ｂ、および８１４の作製のための堆積およびアニーリング温度は、約６２５℃を超えない。一実施形態によれば、上方スタックサーマルバジェット温度限界は、約６００℃に確立することができ、その結果、活性領域８５０以上を含む構造体、すなわち、構造体８５０、８６０、８２０Ｂ、および８１４の作製のための堆積およびアニーリング温度は、約６００℃を超えない。一実施形態によれば、上方スタックサーマルバジェット温度限界は、約５７５℃に確立することができ、その結果、活性領域８５０以上を含む構造体、すなわち、構造体８５０、８６０、８２０Ｂ、および８１４の作製のための堆積およびアニーリング温度は、約５７５℃を超えない。一実施形態によれば、上方スタックサーマルバジェット温度限界は、下方スタックサーマルバジェット温度限界よりも低くなるように確立することができる。

本明細書の実施形態は、下方スタック構造体８１０、８１２、および８２０Ａの作製のための作製温度（例えば、堆積および／またはアニーリングのための）が、上方スタック構造体８５０、８６０、８２０Ｂ、および８１４の作製のためのサーマルバジェット温度限界を超えることができることを認識している。一実施形態によれば、レーザースタック構造体８２０の下方スタック構造体８１０、８１２、および８２０Ａは、誘電体スタック１２００内に以前に一体的に形成および作製されたフォトニクスデバイス１４０１および１４０２の最小カウントで作製することができる。一実施形態によれば、レーザースタック構造体８２０の下方スタック構造体８１０、８１２、および８２０Ａは、誘電体スタック１２００内に以前に一体的に形成および作製されたフォトニクスデバイス１４０１および１４０２のゼロカウントで作製することができる。例えば、一実施形態によれば、フォトニクスデバイス１４０１および１４０２は、レーザースタック構造体８０２の作製（例えば、部分的作製または完全作製）に続いて作製することができる。

レーザースタック構造体８１０（下方スタック構造体８１０、８１２、および８２０Ａを含む）の作製に高温作製プロセスを採用することは、様々な利点を提供することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約９５０℃のアニーリング温度を使用して欠陥を消滅させるためのアニーリングプロセスを使用して作製することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約９００℃のアニーリング温度を使用して欠陥を消滅させるためのアニーリングプロセスを使用して作製することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約８５０℃のアニーリング温度を使用して欠陥を消滅させるためのアニーリングプロセスを使用して作製することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約８００℃のアニーリング温度を使用して欠陥を消滅させるためのアニーリングプロセスを使用して作製することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約７５０℃のアニーリング温度を使用して欠陥を消滅させるためのアニーリングプロセスを使用して作製することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約７２５℃のアニーリング温度を使用して欠陥を消滅させるためのアニーリングプロセスを使用して作製することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約９５０℃のサーマルベーク温度を使用して自然酸化物を除去するためのシリコンシード層サーマルベーク処理プロセスを使用して作製することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約９００℃のサーマルベーク温度を使用して自然酸化物を除去するためのシリコンシード層サーマルベーク処理プロセスを使用して作製することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約８５０℃のサーマルベーク温度を使用して自然酸化物を除去するためのシリコンシード層サーマルベーク処理プロセスを使用して作製することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約８００℃のサーマルベーク温度を使用して自然酸化物を除去するためのシリコンシード層サーマルベーク処理プロセスを使用して作製することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約７５０℃のサーマルベーク温度を使用して自然酸化物を除去するためのシリコンシード層サーマルベーク処理プロセスを使用して作製することができる。一実施形態によれば、バッファ構造体８１０は、少なくとも約７２５℃のサーマルベーク温度を使用して自然酸化物を除去するためのシリコンシード層サーマルベーク処理プロセスを使用して作製することができる。

一実施形態によるレーザースタック構造体８０２の詳細は、表Ａを参照して記載されている。構造体８１０、８１２、８２０Ａ、８５０、８６０、８２０Ｂ、および８１４の各構造体は、サブ層を含むことができる層によって提供することができる。

表Ａに指定された構造体に加えて、レーザースタック構造体８０２は、クラッディング構造体８２０Ａと活性領域８５０との間にスペーサ構造体を含むことができ、これは、活性領域８５０内に光を閉じ込めるように機能することができる。そのようなスペーサ構造体は、約５０ｎｍから約１００ｎｍの厚さを有することができる、例えばＧａＡｓのドープされていない層を含むことができる。堆積温度は、約５５０℃から約７００℃であることができる。モード選択構造体８６０は、ＭＢＥおよび／またはＭＯＣＶＤを使用してエピタキシャル成長させることができる。

一実施形態によれば、活性領域８５０は、例えば、ヒ化インジウム（ＩｎＡｓ）で形成された層によって確定されるような発光量子ドット（ＱＤ）を含むことができる。別の実施形態によれば、活性領域８５０は、インジウムガリウムヒ素リン（ＩｎＧａＡｓＰ）で形成された層によって確定されるような発光量子井戸（ＱＷ）を含むことができる。活性領域８５０は、活性領域８５０がＱＤまたはＱＷを含むかどうかにかかわらず、量子閉じ込めを促進するように機能することができる。量子閉じ込めがＱＤを使用して提供される場合、電子はゼロ（０）次元で容易に移動することができる。したがって、ＱＤは３Ｄ量子化を提供すると言うことができる。量子閉じ込めがＱＷを使用して提供される場合、電子は２次元で容易に移動することができる。したがって、ＱＷは１次元（１Ｄ）量子化を提供すると言うことができる。

レーザースタック構造体８０２を作製するための堆積および量子化技術の概要を表Ｂに記載する。

電気エネルギーの入力により、電子をレーザースタック構造体８０２内に注入することができる。各レーザー光源８００のレーザースタック構造体８０２は、活性領域８５０で形成された高密度の電子を用いて、レーザースタック構造体８０２体を通る電子の流れを促進するように構成することができる。電子の流れは、本明細書に記載のように作製されたコンタクトを介してなされる下部コンタクト構造体８１２および／または上部コンタクト構造体８１４での適切な電気エネルギー入力で促進することができる。電子がレーザースタック構造体８０２の活性領域８５０を占めると、光を放出することができる。

本明細書に記載のように、電圧は、各レーザースタック構造体８０２のコンタクト構造体８１２およびコンタクト構造体８１４にわたる関連するコンタクトによって印加することができる。そのような印加電圧は、レーザースタック構造体８０２の構造体８１０、８１２、８２０Ａ、８５０、８６０、８２０Ｂ、８１４を通る電子の流れを誘導する。各活性領域８５０は、伝導帯および価電子帯を含むことができる。コンタクト構造体８１２とコンタクト構造体８１４との間に電圧を印加することにより、多量の電子が活性領域８５０の伝導帯に存在することを保証することができ、多量の正孔が活性領域８５０の価電子帯に存在することを保証して、このようにして、活性領域８５０による発光に適した条件を提供することができる。電気エネルギーの入力により、電子をレーザースタック構造体８０２内に注入することができ、その結果、各レーザー光源８００のレーザースタック構造体８０２は、活性領域８５０で形成された高密度の電子を用いて、レーザースタック８０２を通る電子の流れを促進するように構成することができる。電子の流れは、本明細書に記載のように、コンタクトを介してなされる下部コンタクト構造体８１２および／または上部コンタクト構造体８１４での適切な電気エネルギー入力で促進することができる。電子がレーザースタック構造体８０２の活性領域５１４を占めると、活性領域は光を放出する。

レーザースタック構造体８０２のクラッディング構造体８２０Ａおよび８２０Ｂは、活性領域８５０内の光の閉じ込めを助けるように構成することができ、コンタクト構造体８１２およびコンタクト構造体８１４とそれぞれ相互作用する光を阻止することができる。活性領域８５０内に光を閉じ込めるために、各レーザースタック構造体８０２は、活性領域８５０内に最高の屈折率を含むことができ、活性領域８５０から増加したレーザースタック構造体８０２内の間隔距離での減少した屈折率を含めることができる。

図２Ｋは、コンタクトＣ１１およびＣ１２ならびにメタライゼーション層６２２を確定するための作製後の作製の中間段階における図２Ｊに示されるようなフォトニクス構造体２０を図示する。図２Ｋを参照すると、追加の誘電体材料が、高さ２６１０で確定された平面上に堆積され得、次いで、ＣＭＰにかけられて、高さ２６０８で平面的に水平に延在する平面を確定し得る。コンタクトトレンチが、それぞれ中心軸２７１１および２７１２を有するように形成され得、コンタクトトレンチは導電性材料で充填することができ、次に構造体をＣＭＰにかけて、高さ２６０８で水平に延在する平面を確定することができる。その後、追加の誘電体材料を堆積し、次にＣＭＰにかけて、高さ２６０６で水平に延在する平面を確定することができる。次に、メタライゼーション形成トレンチをエッチングして、それぞれ中心軸２７２１および２７２２を有することができる。メタライゼーション形成トレンチは、導電性材料で充填され、次にＣＭＰにかけられて、高さ２６０６で水平に延在する平面を確定することができる。図２Ｌを参照してさらに説明される層４００４によって提供される追加の誘電体材料が、堆積され、次にＣＭＰにかけられて、高さ２６００で水平に延在する平面を確定することができる。

図２Ｌには、図２Ａ～２Ｅの作製段階図を参照して説明したように構築されたフォトニクス構造体１０上に位置合わせされた、図２Ｆ～２Ｋを参照して説明したように構築されたフォトニクス構造体２０が示されている。図２Ｌおよび図２Ｍを参照して、酸化物結合サーマルプロセスを説明する。低温酸化物融着が、利用され得る。低温酸化物融着は、例えば、３００℃以下低温で実行することができる。低温酸化物融着の実行のために、二酸化ケイ素で形成された誘電体層を図２Ｌおよび図２Ｍに示すように堆積させることができる。二酸化ケイ素で形成された誘電体層４００２は、フォトニクス構造体１０のフォトニクス誘電体スタック２００上に堆積させることができる。二酸化ケイ素で形成された誘電体層４００４は、フォトニクス構造体２０のフォトニクス誘電体スタック１２００上に堆積させることができる。層４００２および４００４を堆積する前に、それらのそれぞれの下面を研磨することができ、例えば、ＣＭＰを使用して原子的に滑らかな表面を確定して、ファンデルワールス力を促進するための質の高い接触を促進する。堆積および平滑化後の層４００２および４００４の表面は、原子レベルで２つの層の間の結合を促進するための適切な表面化学を確定するように処理することができる。

図２Ｌおよび図２Ｍは、フォトニクス構造体１０とフォトニクス構造体２０との間の結合を図示する。図２Ｌおよび図２Ｍを参照して説明されるように、低温酸化物融着を使用するフォトニクス構造２０のフォトニクス構造１０への結合について、それぞれのフォトニクス構造体は、一緒に融着することができ、フォトニクス構造体１０のフォトニクス誘電体スタック２００とフォトニクス構造体２０のフォトニクス誘電体スタック１２００との間にボンド層４００６を確定することができる。図２Ｌおよび図２Ｍに示されるようなフォトニクス構造体２０のフォトニクス構造体１０への結合は、層４００２および４００４をアニーリングしてボンド層４００６（図２Ｍ）を形成するためのアニーリングプロセスによって完了することができ、これは、一実施形態によれば、結合誘電体層とみなすことができ、一実施形態によれば、低温酸化物融着誘電体層によって提供することができる。一実施形態によれば、フォトニクス構造体１０の基板１００は、第１のＳＯＩウェハの基板によって提供され得、フォトニクス構造体２０の基板１１００は、第２のＳＯＩウェハの基板によって提供され得る。

図２Ｌおよび図２Ｍに示される融着は、ウェハスケール上で実行することができ、フォトニクス構造体１０およびフォトニクス構造体２０の各々は、ウェハダイシング前のウェハスケール構造形態のウェハスケール構造体を示す。一実施形態によるフォトニクス構造体１０およびフォトニクス構造体２０によってそれぞれ確定される各ウェハ構造体は、３００ｍｍのウェハ構造体によって提供することができる。図２Ｌおよび図２Ｍに示されるように、３００ｍｍウェハボンダなどのウェハボンダは、フォトニクス構造体２０のフォトニクス構造体１０への結合を完了するために使用することができる。

図２Ｌおよび図２Ｍに示されるようなウェハスケール結合は、フォトニクス構造体１０の基板１００およびフォトニクス構造体２０の基板１１００の厚さがそれらの全厚さに維持されて、例えば約７７５ミクロンの厚さを有して実行することができる。したがって、図２Ｌおよび図２Ｍに示されるようなウェハスケール結合は、ウェハ破損のリスクを低く抑えて実行でき、ハンドルウェハを使用せずに実施することができる。図２Ｎ～図２Ｑは、図２Ｌおよび図２Ｍに示されるように、フォトニクス構造体２０のフォトニクス構造体１０へのウェハスケール結合の後に実行することができるさらなる処理段階を示す。一実施形態による本明細書のウェハスケール結合は、それらがダイシング前の段階であることによってウェハスケールである第１および第２のウェハスケール構造体の結合を指すことができる。

フォトニクス構造体２０がフォトニクス構造体１０に結合された状態で、フォトニクス構造体２０の基板１１００を除去することができる。基板１１００（図２Ｌ）の元の厚さの大部分は、所定の距離、例えば、フォトニクス構造体２０のフォトニクス誘電体スタック１２００の上部高さから約１０ミクロンで停止することができる研削プロセスを使用して除去することができる。基板１１００の比較的薄い、例えば１０ミクロンの厚さの部分が残っており、基板１１００がシリコンで形成されている場合、基板１１００の残りの部分は、例えば、反応性イオンエッチング（ＲＩＥ）を介して除去することができる。ＲＩＥは、シリコン（ここで基板１１００がシリコンで形成されている）に対して選択的であり得、その結果、基板１１００のシリコン材料は、フォトニクス構造体２０のフォトニクス誘電体スタック１２００の誘電体材料を除去することなく除去され得る。

図２Ｎは、貫通ビア、ＶＸ１、ＶＸ２、およびＶＸ３ならびにコンタクトＣ１３およびＣ１４を確定するためのさらなる作製処理後の、図２Ｍに示されるような光電気システム１０００を図示する。貫通ビアおよびコンタクトは、一般に、導電性材料を受け入れるためのトレンチをエッチングし、トレンチを導電性材料で充填して、ビアまたはコンタクトなどの導電性材料の形成を確定し、次にＣＭＰを使用して平坦化することによって作製することができる。貫通ビア ＶＸ１ を形成するためのトレンチは、垂直に延びる中心軸７３０１を有することができ、コンタクトＣ１３を形成するためのトレンチは、垂直に延びる中心軸７２０５を有することができ、貫通ビアＶＸ２を形成するためのトレンチは、垂直に延びる中心軸７３０２を有することができ、コンタクトＣ１４を形成するためのトレンチは、垂直に延びる中心軸７２０２を有することができ、および貫通ビアＶＸ３を形成するためのトレンチは、垂直に延びる中心軸７３０３を有することができる。本明細書の実施形態は、適切なマスク調整スキームが、トレンチを作製し、選択された順序で導電性材料を堆積するために適用され得ることを認識している。貫通ビアＶＸ３は、酸化物融着層によって提供され得るボンド層４００６を完全に貫通することができる。導電性金属で形成することができる貫通ビアＶＸ３は、フォトニクス構造体２０のメタライゼーション層６４２から延在することができ、フォトニクス構造体１０のメタライゼーション層６１２でフォトニクス構造体１０上に終端することができる。図２Ｎは、メタライゼーション形成物Ｍ１２およびＭ２２の作製をさらに示す。

メタライゼーション形成物Ｍ１２は、メタライゼーション層６３２によって確定することができ、メタライゼーション形成物Ｍ２２は、メタライゼーション層６４２によって確定することができる。貫通ビアＶＸ３は、フォトニクス構造体１０のメタライゼーション形成物Ｍ２からボンド層４００６を通って、フォトニック構造体２０のメタライゼーション形成物Ｍ１３まで延在することができる。図２Ｎに示される作製段階では、絶縁体層１２０２（図２Ｍ）は、例えば、酸化物に対して選択的なＲＩＥによって除去することができ、層１３０２は、例えば、シリコンに対して選択的なＲＩＥを使用して除去することができる。層１２０２は、フォトニクス構造体２０の作製に使用されるＳＯＩウェハの絶縁体層であり得、層１３０２は、フォトニクス構造体２０の作製に使用されるＳＯＩウェハのシリコン層であり得る。

図２Ｎの作製段階図から分かるように、位置Ａにあるレーザースタック構造体８０２のバッファ構造体８１０は除去することができ、そのため、位置Ａのレーザースタック構造体８０２のためのバッファ構造体８１０は、犠牲バッファ構造体である。位置Ｂにあるレーザースタック構造体８０２のためのバッファ構造８１０は、除去され得ない。しかしながら、位置Ｂのバッファ構造体８１０は、図２Ｎに示すように、バッファ構造体８１０の残りの部分の高さを通して完全に延在することができるコンタクトＣ１４の形成のために導電性材料を堆積することができる中心軸７２０２を有するトレンチを確定するためにトレンチ形成を受けることができる。コンタクトＣ３は、位置Ｂでレーザースタック構造体８０２のコンタクト構造体８１２と接触することができる。コンタクトＣ１４は、位置Ａでレーザースタック構造体８０２のコンタクト構造体８１２と接触することができる。

本明細書の実施形態は、レーザースタック構造体８０２のバッファ構造体８１０を除去することにより、コンタクト構造体８１２に接触するためのコンタクト高さを低減することができて、それにより、必要な電子伝導距離を低減して、レーザー源の速度を上げることができることを認識している。さらに、本明細書の実施形態は、より短いコンタクトが作製オーバーヘッドを低減することができ、より細長いコンタクト、例えば、コンタクトＣ１３に対するコンタクトＣ１４の抵抗に対してより低い抵抗を有するより厚い導体をもたらすことができることを認識している。図２Ｎを参照すると、位置Ａのレーザー光源８００に対する位置Ａのレーザー光源８００は、より短いレーザースタック構造体８０２を有することができ、下部コンタクトＣ１４と比較してより短い下部コンタクトＣ１３を含むことができ、したがって、バッファ構造体８１０の除去により、潜在的により高い歩留まり、より低い抵抗、およびより速い速度を有して作製することができる。

図２Ｏの作製段階図は、代替の作製処理を示し、ここで、フォトニクス誘電体スタック１２００の全体の高さは、位置Ａでのレーザースタック構造体８０２のバッファ構造体８１０の除去のために、およびまた、位置Ｂでのレーザースタック構造体８０２のバッファ構造体８１０の除去のために、実質的に低減することができる。フォトニクス誘電体スタック１２００の高さは、酸化物に対して選択的なＲＩＥ、シリコンに対して選択的なＲＩＥ、およびバッファ構造体８１０の材料に対して選択的なＲＩＥの研削を含む様々なプロセスを使用して低減することができる。

図２Ｐは、作製段階図を図示し、ここで、位置Ａでのレーザースタック構造体８０２および位置Ｂでのレーザースタック構造体８０２の各々に関連付けられたバッファ構造体８１０が除去されている。位置Ｂでのレーザースタック構造体８０２のコンタクト構造体８１２と接触して関連付けられた下部コンタクトＣ１４は、細長い形態で示されているが、例えば、位置Ａでのレーザースタック構造体８０２に関連付けられたコンタクトＣ１３と共通の高さを有する、低減された高さであるように作製することもできる。

図２Ｑは、フォトニクス誘電体スタック１２００の上部高さが、メタライゼーション層６４２の上部高さの上であるように、フォトニクス誘電体スタック１２００の高さを増加させるためのさらなる処理後の、図２Ｎに示されるような光電気システム１０００を例示する作製段階図を図示する。図２Ｑに示される段階における作製処理、光電気システム１０００は、終端６００２を確定するためのさらなる作製処理を受けることができる。フォトニクス構造体１０は、メタライゼーション層６１２上に形成された１つ以上の終端６００２を含むことができる。終端６００２は、例えば、（ａ）メタライゼーション層６４２へのフォトニクス誘電体スタック１２００開口部に形成された開口部、（ｂ）メタライゼーション層６４２上に形成されたパッドおよびパッドへの開口部、（ｃ）アンダーバンプメタライゼーション（ＵＢＭ）へのフォトニクス誘電体スタック１２００内に形成された開口部を有するメタライゼーション層６４２上に形成されたＵＢＭ層、（ｄ）メタライゼーション層６４２上に形成されたＵＢＭ、およびフォトニクス誘電体スタック１２００から外部に突出しているＵＢＭ上に形成されたはんだバンプ、のうちの１つ以上を含むことができる。

ウェハスケールの形態で図２Ｑに示されるような光電気システム１０００は、例えば、複数の集積回路チップを確定するための終端６００２（図１）の作製に続いて、ダイシングを受けることができる。図２Ｑを参照して、垂直に延在する平面１８０２および垂直延在する平面１８０４は、ダイシングが完了したときのフォトニック集積回路チップの側面を確定するダイシング線を示している。ウェハスケール構造体をダイシングして集積回路チップを製造する場合、集積回路チップの上側を確定するフォトニクス構造体１０および終端６００２を備えた集積回路チップの下側を確定するフォトニクス構造体２０は、図２Ｑに示すように、Ｘ方向に共通の幅を有することができ、またＹ方向に共通の長さを持つこともできる。ダイシングによって製造された集積回路チップは、垂直に延在する平面１８０２に側面を有し、垂直に延在する平面１８０４に第２の側面を有することができる。垂直に延在する平面１８０２は、一般に、製造されたチップのフォトニクス構造体１０の部分および製造されたチップのフォトニクス構造体２０の部分の第１の側面を確定することができる。垂直に延在する平面１８０４は、一般に、製造されたチップのフォトニクス構造体１０の部分および製造されたチップのフォトニクス構造体２０の部分の側面を確定することができる。垂直に延在する平面１８０２および垂直に延在する平面１８０４に沿ってダイシングすることによって製造された結果として得られる集積回路チップにおいて、製造されたチップの結果として得られるフォトニクス構造体１０およびフォトニクス構造体２０は、図２Ｑに示されるＸ方向に共通の幅を有することができる。

図３は、インターポーザとして構成された光電気システム１０００を示している。図３に示されるようなインターポーザは、貫通ビアＶＸ１および貫通ビアＶＸ３などの垂直に延在する貫通ビアによって確定される再分配コンタクトのために扇形に広がる水平に延在する再分配配線を確定することができる再分配層Ｒ１を含むことによって特徴付けることができる。図３に示されるインターポーザは、フォトニクス構造体１０、フォトニクス構造体２０と結合されたウェハスケールを含むことができ、またフォトニクス構造体１０に結合されたインターポーザベース構造体５のウェハスケールを含むことができる。図４Ａ～図４Ｇは、図３に示すインターポーザを作製するための作製段階を図示する作製段階図である。図３に示されるような光電気システム１０００のフォトニクス構造体２０は、メタライゼーション層６１２上に形成された１つ以上の終端６００２を含むことができる。終端６００２は、例えば、（ａ）メタライゼーション層６１２へのフォトニクス誘電体スタック２００開口部に形成された開口部、（ｂ）メタライゼーション層６１２上に形成されたパッドおよびパッドへの開口部、（ｃ）アンダーバンプメタライゼーション（ＵＢＭ）へのフォトニクス誘電体スタック２００内に形成された開口部を有するメタライゼーション層６１２上に形成されたＵＢＭ層、（ｄ）メタライゼーション層６１２上に形成されたＵＢＭ、およびフォトニクス誘電体スタック２００から外部に突出しているＵＢＭ上に形成されたはんだバンプ、のうちの１つ以上を含むことができる。再分配層Ｒ１は、フォトニクス構造体１０およびフォトニクス構造体２０のメタライゼーション層およびビア層によって確定される配線層としてのより細かいピッチの配線層と、インターポーザベース構造体の終端６００２によって提供され得るようなより粗いピッチの終端との間の電気通信を提供することができる。

図４Ａは、基板２１００およびインターポーザベースフォトニクス誘電体スタック２２００を含むことができるインターポーザベース構造体の作製を図示する。基板２１００は、ビアＶ１１をサポートすることができる。一実施形態では、基板２１００は、バルクシリコンウェハによって提供され得る。Ｖ１１を介して垂直に延在する形成のために、基板２１００は、エッチング、例えばＲＩＥ、を受けることができ、結果として生じるトレンチは、導電性材料で充填することができる。図４Ａの構造体は、フォトニクス誘電体スタック２２００を確定するように示される誘電体層などの複数の誘電体層を含むようにパターン形成することができる。インターポーザベースフォトニクス誘電体スタック２２００内に、ビアＶ１１を確定するビア層１７１２およびメタライゼーション形成物Ｍ１１を確定するメタライゼーション層１６０２などの、パターン形成された複数のメタライゼーション層および／またはビア層があり得る。ビア層１７０２によって確定されるビアＶ１１を通って垂直に延在することは、インターポーザベースフォトニクス誘電体スタック２２００の高さ内に延在するように作製することができて、再分配層Ｒ１とインターポーザベース構造体５のメタライゼーション層との間の電気的接続を提供する。

いくつかの実施形態では、インターポーザベースフォトニクス誘電体スタック２２００を確定するする異なる誘電体層の材料を区別することができる。例えば、いくつかの誘電体層は、ハードマスクとしての機能を最適化するために選択することができ、いくつかの誘電体層は、導電性材料のマイグレーションを阻止するために選択することができる。フォトニクス誘電体スタック２２００と共に、二酸化ケイ素で形成された作製される誘電体層４０１２を、図４Ａに示されるインターポーザベースフォトニクス誘電体スタック２２００上に堆積させることができる。

図４Ｂおよび４Ｃは、酸化物結合サーマルプロセスを示す。図４Ｂには、図４Ａを参照して説明したように構築されたインターポーザベース構造体に位置合わせされた、図２Ａ～図２Ｅの作製段階図を参照して記載した作製段階に従って作製されたフォトニクス構造体１０が示されている。図４Ｂおよび図４Ｃを参照して、酸化物結合サーマルプロセスを説明する。低温酸化物融着が、利用され得る。低温酸化物融着は、低温で、例えば、３００℃以下で実行することができる。低温酸化物融着の実行のために、二酸化ケイ素で形成された誘電体層を図４Ｂに示すように堆積させることができる。二酸化ケイ素で形成された誘電体層４０１２を、インターポーザベース構造体５のインターポーザベースフォトニクス誘電体スタック２２００上に堆積することができ、二酸化ケイ素で形成された誘電体層４０１４を、フォトニクス構造体１０のフォトニクス誘電体スタック２００上に堆積することができる。誘電体層４０１２および４０１４を堆積する前に、それらのそれぞれの下面を研磨することができ、例えば、ＣＭＰを使用して原子的に滑らかな表面を確定して、ファンデルワールス力の活性化を促進するための質の高い接触を促進する。

それらの堆積および平滑化後の誘電体層４０１２および４０１４の表面を処理して、原子レベルでの２つの層間の結合を促進するための適切な表面化学を確定することができる。図４Ｂおよび図４Ｃは、図４Ａに示されるようなフォトニクスインターポーザベース構造体５と、図２Ａ～図２Ｅの作製段階図に従って作製されるようなフォトニクス構造体１０との間の結合を図示する。本明細書に記載の低温酸化物融着を使用する構造体の結合について、それぞれの構造体、すなわち、インターポーザベース構造体５およびフォトニクス構造体１０は、一緒に融着することができ、インターポーザベースフォトニクス誘電体スタック２２００とフォトニック構造体１０のフォトニクス誘電体スタック２００との間に図４Ｃに示されるようなボンド層４０１６を確定することができる。誘電体層４０１２および４０１４を使用したインターポーザベース構造体５およびフォトニクス構造体１０の結合は、層４０１２および４０１４をアニーリングしてボンド層４０１６を形成するためのアニーリングプロセスによって完了することができ、これは、一実施形態によれば、結合誘電体層と見なすことができ、一実施形態によれば、低温酸化物融着誘電体層によって提供することができる。

一実施形態によれば、図４Ａに示されるように作製されたインターポーザベース構造体５の基板２１００は、バルクシリコンウェハの基板によって提供することができ、フォトニクス構造体１０の基板１００（図４Ｂ）は、ＳＯＩウェハの基板によって提供することができ、一実施形態では、各ウェハは、３００ｍｍのウェハによって提供することができる。図４Ｂ～図４Ｃに示されるように、インターポーザベース構造体５のフォトニクス構造体１０への結合を完了するために、３００ｍｍウェハボンダなどのウェハボンダを使用することができる。図４Ｂおよび図４Ｃに示されるような結合は、ウェハスケール結合によって提供することができ、ここで、インターポーザベース構造体５およびフォトニクス構造体１０の各々は、結合が実行されるとき、ウェハスケール（すなわち、ダイシング前）のものである。図４Ｂおよび図４Ｃに関連して説明されるような結合は、インターポーザベース構造体５の基板２１００（バルクウェハによって提供され得る）および全厚に保存されたＳＯＩウェハ基板によって提供され得る基板１００（図４Ｂ）の厚さで実行することができ、例えば、一実施形態によれば、各々が約７５ミクロンの厚さを有する。したがって、図４Ｂおよび図４Ｃを参照して記載のウェハスケール結合は、ウェハ破損のリスクを低く抑えて実行でき、ハンドルウェハを使用せずに実施することができる。図４Ｃは、一緒に結合されたインターポーザベース構造体５およびフォトニクス構造体１０を示すことに加えて、インターポーザベース構造体５とフォトニクス構造体１０との間のウェハスケール結合に続いて実行される特定の作製段階を図示し、ここで、フォトニクス構造体１０は、インターポーザベース構造体５上に結合されている。

図４Ｃを参照すると、貫通ビアＶＸ１および貫通ビアＶＸ２を作製するための作製段階の処理が示されている。フォトニック構造体１０のインターポーザベース構造体５上への結合が完了すると、フォトニクス構造体１０体の基板１００を除去することができる。基板１００の除去のために、様々なプロセスを使用することができる。例えば、基板１００の元の厚さの大部分は、所定の距離、例えば、フォトニクス構造体１０のフォトニクス誘電体スタック２００の上部高さから約１０ミクロンで停止することができる研削プロセスを使用して取り除くことができる。基板１００の比較的薄い、例えば、１０ミクロンの厚さの部分が残っており、基板１００がシリコンで形成されている場合、基板１００の残りの部分は、例えば、ＲＩＥを介して除去することができる。ＲＩＥは、シリコン（ここで基板１００がシリコンで形成されている）に対して選択的であり得、その結果、基板１００のシリコン材料は、フォトニクス誘電体スタック２００のフォトニクスデバイス１０の誘電体材料を除去することなく除去され得る。

図４Ｂに対する図４Ｃは、基板１００の除去後、およびフォトニクス誘電体スタック２００の高さを増加させるためのさらなる作製処理後の作製段階におけるフォトニクス構造体１０を示している。図４Ｃを参照すると、基板１００を除去することにより、フォトニクス構造体１０の高さを、高さ２７０２に低減して、フォトニクス誘電体スタック２００を確定する層２００２の表面を明らかにすることができる。フォトニクス誘電体スタック２００の層２００２は、フォトニクス構造体１０の作製に使用するための元のＳＯＩウェハの絶縁体層であることができる。

高温バジェット欠陥消滅処理を使用して事前作製することができる層２００２は、例えば欠陥密度の点で高品質であることができる。基板１００を除去して高さ２７０２で層２００２を明らかにすると、層２３０２を堆積することができる。層２３０２は、窒化物層、例えば、ＳｉＮであることができる。層２３０２は、例えば、導波路２４０１を確定するために図２Ａ～図２Ｅに関連して説明された作製処理を使用してパターン形成することができる。

導波路２４０１は、層２００２上に隣接して堆積されたその位置決めにより、スループット、信号対雑音比、および散乱低減の点で高品質であるように作製することができる。低欠陥密度の層２００２上に堆積された層２３０２を用いて、パターン形成された導波路２４０１は、例えば、スループット、信号対雑音比、および散乱低減の点で高品質であるように作製することができる。

導波路２４０１のパターン形成について、誘電体材料の追加の１つ以上の層を、導波路２４０１の上および高さ２７０２で確定された層２０２の表面上に堆積することができ、次いで、堆積された１つ以上の追加の誘電体層を、ＣＭＰにかけて高さ２７０４で水平に延在する平面を確定することができる。

高さ２７０４まで延在するフォトニクス誘電体スタック２００を用いて、貫通ビアＶＸ１および貫通ビアＶＸ２を形成するためのトレンチを形成することができる。マスキングおよびリソグラフィースキームを、特定の順序に従ってトレンチ形成を実行することができるように選択することができる。図４Ｃを参照して、垂直に延びる中心軸１７４２を有するトレンチは、貫通ビアＶＸ１を形成するためにエッチングされ得、垂直に延びる中心軸１７４１を有するトレンチは、貫通ビアＶＸ２を形成するためにエッチングされ得る。トレンチが形成されると、トレンチは、導電性材料、例えば導電性金属で充填することができ、その結果、導電性金属がトレンチをオーバーフローし、導電性金属はその後、ＣＭＰを使用して平坦化して、構造体の上面を高さ２７０４に戻すことができる。貫通ビアＶＸ１ は、インターポーザベース構造体５のメタライゼーション層１６０２によって確定されるメタライゼーション形成物Ｍ１１から、メタライゼーション層６０１によって確定されるメタライゼーション層Ｍ２１まで延在することができる。導電性金属で形成された貫通ビアＶＸＡは、融着層４０１６を通って完全に延在することができる。貫通ビアＶＸＢは、メタライゼーション層６１２によって確定されるメタライゼーション形成物Ｍ２から、メタライゼーション層６０１によって確定されるメタライゼーション形成物Ｍ２１まで延在することができる。貫通ビアＶＸＡおよび貫通ビアＶＸＢの各々は、フォトニクス構造体１０の作製に使用される元のＳＯＩウェハのシリコン層である層３０２の高さを通って完全に延在することができる。追加の誘電体層を堆積し、次にＣＭＰにかけて、高さ２７０６で平面的に水平に延在する平面を確定することができる。

図４Ｄは、図２Ａ～図２Ｅの作製段階図に従って作製されたフォトニクス構造体１０に位置合わせし結合される、図２Ｆ～図２Ｋの作製段階図に従って作製されたフォトニクス構造体２０を示し、ここで、フォトニクス構造体１０は、図４Ａに示すように作製されたインターポーザベース構造体５をそれに結合している。図４Ｃ～図４Ｄを参照して、酸化物結合サーマルプロセスを説明する。低温酸化物融着が、利用され得る。低温酸化物融着は、例えば、３００℃以下低温で実行することができる。低温酸化物融着の実行のために、二酸化ケイ素で形成された誘電体層を図４Ｄに示すように堆積させることができる。二酸化ケイ素で形成された誘電体層４０２２を、フォトニクス構造体１０のフォトニクス誘電体スタック２００上に堆積することができ、二酸化ケイ素で形成された誘電体層４０２４を、フォトニクス構造体２０のフォトニクス誘電体スタック１２００上に堆積することができる。層４０２２および４０２４を堆積する前に、それらのそれぞれの下面を研磨することができ、例えば、ＣＭＰを使用して滑らかな表面を確定して、ファンデルワールス力の活性化を促進するための質の高い接触を促進する。それらの堆積および平滑化後の層４０２２および４０２４の表面を処理して、原子レベルでの２つの層間の結合を促進するための適切な表面化学を確定することができる。

図４Ｄおよび図４Ｅを参照して、図４Ｄおよび図４Ｅは、フォトニクス構造体１０とフォトニクス構造体２０との間のウェハスケール結合を図示する。図４Ｄおよび図４Ｅに記載されている低温酸化物融着を使用した構造体の結合について、それぞれの構造体を一緒に融着することができ、フォトニクス構造体２０をフォトニクス構造体１０に結合する結合のために、フォトニクス構造体１０とフォトニクス構造体２０との間にボンド層４０２６（図４Ｅ）を確定することができる。誘電体層４０２２および４０２４を使用したフォトニクス構造体１０およびフォトニクス構造体２０の結合は、層４０２２および４０２４をアニーリングしてボンド層４０２６を形成するためのアニーリングプロセスを使用して完了することができ、これは、一実施形態によれば、結合誘電体層と見なすことができ、一実施形態によれば、低温酸化物融着誘電体層によって提供することができる。一実施形態によれば、フォトニクス構造体１０が結合されているインターポーザベース構造体５の基板２１００は、バルクシリコンウェハの基板によって結合され、提供することができ、フォトニクス構造体２０の基板１１００は、ＳＯＩウェハの基板によって提供することができ、一実施形態では、図４Ｄおよび図４Ｅに示されるウェハ結合における各ウェハ構造体は、３００ｍｍのウェハ構造体によって提供され得る。３００ｍｍウェハボンダなどのウェハボンダを使用して、フォトニクス構造体２０をフォトニクス構造体１０上に結合することを完了することができ、フォトニクス構造体１０は、図示の実施形態では、インターポーザベース構造体５上に以前に結合されている。

図４Ｅは、フォトニクス構造体２０をフォトニクス構造体１０上に結合するためのウェハスケール融着の完了後の、および、メタライゼーション層６４２によって確定されるメタライゼーション形成物Ｍ１３、メタライゼーション層６５２によって確定されるメタライゼーション形成物Ｍ１４によって確定されるビアＶ２１などの特徴を作製するためのさらなる作製処理後の、図４Ｄに示されるような作製段階図における光電気システム１０００を示す。フォトニクス構造体２０とフォトニクス構造体１０との間の結合が完了すると、フォトニクス構造体２０は、図４Ｄに示される形態を有することができる。後続の処理は、基板１１００、元のＳＯＩウェハの絶縁体層を確定するする誘電体層であり得る誘電体層１２０２の除去のための処理を含み得る。元のＳＯＩウェハのシリコン層であり得る層１３０２は、本明細書に記載のプロセスに従った様態で１つ以上のバッファ構造体８１０を確定する材料などの追加の材料である。メタライゼーション形成物Ｍ１３、ビアＶ２１、およびメタライゼーション形成物Ｍ１４は、例えば、図２Ｅに関連して記載されたメタライゼーション層Ｍ１およびＭ２ならびにビアＶ１の作製に関連して、本明細書に記載の作製プロセスを使用して作製することができる。例えばＣＭＰを用いたメタライゼーション形成物Ｍ１４の作製が完了すると、フォトニクス構造体２０の上部高さは、メタライゼーション形成物Ｍ１４の上面と同一平面上の水平に延在する平面に延在する。追加の誘電体層を堆積し、次にＣＭＰにかけて、高さ２８０２で水平に延在する平面を確定することができる。高さ２８０２まで延在するフォトニクス誘電体スタック１２００を用いて、例えば、中心軸１７６１、１７６２、および１７６３を有する様々なトレンチをエッチングして、メタライゼーション形成物Ｍ１４を露出させることができる。図４Ｅに示されるように露出したメタライゼーション形成物Ｍ１４を用いて、作製処理は、図４Ｆに示される段階に進むことができる。

図４Ｆを参照すると、図４Ｆは、層３１０２の堆積およびハンドルウェハ３１００の適用を含むためのさらなる処理を伴う、図４Ｅに示されるような光電気システム１０００を示す。フォトニクス構造体１０に取り付けられたハンドルウェハ３１００を用いて、光電気システム１０００は、さらなる作製処理を受けることができる。すなわち、インターポーザベース構造体５に関する作製処理。図４Ｆを参照して、インターポーザベース構造体５の基板２１００の材料を除去して、垂直に延在するビアＶ１１の一部を露呈することができる。図４Ｆに示される露呈の前に垂直に延在するビアＶ１１は、基板２１００内で終端する。基板２１００の材料の除去は、例えば、指定された最終の高さを超える所定の高さまで研削することによって実行することができ、次に、基板２１００の材料に対して選択的であり得るＲＩＥを使用してさらなる除去を実行することができ、その結果、基板２１００の材料は、導電性材料、例えば、ビアＶ１１を確定する導電性金属を除去することなく選択的に除去される。

図４Ｇは、さまざまなインターポーザベース構造体の特徴を確定するための追加の作製処理後の、図４Ｆに示すような光電気システム１０００である。図４Ｇを参照すると、図４Ｇは、導電性インターポーザベース再分配層Ｒ１を作製するためのさらなる作製処理後の、図４Ｆに示されるような光電気システム１０００を図示する。水平に延在する再分配配線を確定することができる再分配層Ｒ１を提供して、貫通ビアＶＸＡおよび貫通ビアＶＸ３に電気的に接続することができる垂直に延在するビアＶ１１によって確定されるコンタクトをファンアウトすることができる。再分配層Ｒ１は、ダマシンプロセスを使用して、例えば、基板２１００上に堆積することができるフォトニクス誘電体スタック上に堆積することができるフォトニクス誘電体スタック２２１０の誘電体材料をエッチングすることによって作製することができる。フォトニクス誘電体スタック２２１０は、フォトニクス誘電体スタック２２１０の材料に対して選択的なＲＩＥを使用してエッチングされて、フォトニクス誘電体スタック２２１０の材料を選択的に除去し、次いで、再分配層Ｒ１を確定する導電性材料で確定されたトレンチを充填することができる。

図３に示すようにインターポーザとして作製された光電気構造体を作製するために、インターポーザベース構造体５は、フォトニクス構造体１０およびフォトニクス構造体２０に対して別々に作製することができる。インターポーザベース構造体５は、基板２１００（図４Ａ）を有するベースウェハを使用して作製することができ、フォトニクス構造体１０は、第１の基板１００を有する第１のウェハを使用して作製することができ、フォトニクス構造体２０は、第２の基板２１００を有する第２のウェハを使用して作製することができる。インターポーザベース構造体５（図４Ａ）およびフォトニクス構造体１０を別々に作製した後、インターポーザベース構造体５およびフォトニクス構造体１０は、低温酸化物融着プロセスを使用して一緒に結合することができる。低温酸化物結合プロセスを実行する際に、ボンド層４０１６は、インターポーザベース構造体５とフォトニクス構造体５との間、具体的には一実施形態では、インターポーザベースフォトニクス誘電体スタック２２００とフォトニクス誘電体スタック２００との間で確定され得る。フォトニクス構造体１０と融着されたインターポーザベース構造体５のウェハスケールを有する構造体を用いて、フォトニクス構造体２０は、フォトニクス構造体１０と融着されたベース構造体５のウェハスケールを有する構造体と融着されうる。低温酸化物結合プロセスを実行する際に、ボンド層４０２６は、フォトニクス構造体１０とフォトニクス構造体２０との間、具体的には一実施形態では、フォトニクス誘電体スタック２００とフォトニクス誘電体スタック１２００との間に確定することができる。

さらなる作製処理後に生じる、図３に示すようなインターポーザを確定する結果として得られる光電気システムは、例えば、フォトニクス構造体のフォトニクス誘電体スタック２００を通って延在するそれぞれの貫通ビアＶＸＡに関連付けられているベースインターポーザ基板２１００を通って延在する貫通ビアＶ１１によって提供されるような、裏側から表側への電気的接続を特徴とすることができ、これは、貫通ビアＶＸＡを、フォトニクス構造体２０のフォトニクス誘電体スタック１２００を通って延在する貫通ビアＶＸ３に関連付けることができる。

インターポーザを確定する図３に示すような光電気システム１０００は、例えば、インターポーザの終端６００２によって確定されるはんだバンプを下部構造体のＵＢＭ形成物（図示せず）に接続することによって、下部構造体に接続することができる。図３の光電気システム１０００を取り付けることができる下部構造体は、例えば、プリント回路基板によって提供され得るか、あるいは別の方法として、例えば、ボールグリッドアレイまたはインターポーザによって提供され得る。

ウェハスケールの形態で図４Ｇに示されている光電気システム１０００は、例えば、複数のインターポーザを確定するための終端６００２（図３）の作製に続いて、ダイシングを受けることができる。図４Ｇを参照して、垂直に延在する平面１９０２および垂直に延在する平面１９０４は、ダイシングが完了したときのインターポーザの側面を確定するダイシング線を示している。ウェハスケール構造体をダイシングして複数のインターポーザのインターポーザを製造する場合、インターポーザの上側を確定するフォトニクス構造体２０と、フォトニクス構造体１０および終端６００２を有するインターポーザベース構造体５とは、図４Ｇに示されるようにＸ方向に共通の幅を有することができ、Ｙ方向に共通の長さを有することもできる。ダイシングによって製造されたインターポーザは、垂直に延在する平面１９０２に側面を有し、垂直に延在する平面１９０４に第２の側面を有することができる。垂直に延在する平面１９０２は、一般に、製造されたインターポーザのフォトニクス構造体２０の部分、製造されたインターポーザのフォトニクス構造体１０の部分および製造されたインターポーザのインターポーザベース構造体５の部分の第１の側面を確定することができる。垂直に延在する平面１９０４は、一般に、製造されたインターポーザのフォトニクス構造体２０の部分、製造されたインターポーザのフォトニクス構造体１０の部分および製造されたインターポーザのインターポーザベース構造体５の部分の第１の側面を確定することができる。垂直に延在する平面１９０２および垂直に延在する平面１９０４に沿ってダイシングすることによって製造された結果として得られるインターポーザにおいて、製造されたチップの結果として得られるフォトニクス構造体１０およびフォトニクス構造体２０は、図４Ｇに示されるＸ方向に共通の幅を有することができる。

図１および図３を参照して本明細書に記載の一態様では、フォトニクス誘電体スタック２００を通って延在する垂直に延在する貫通ビアＶＸＡと、フォトニクス構造体貫通ビアとして提供され得るフォトニクス誘電体スタック１２００を通って延在するＶＸ３とは、一実施形態では、ベースインターポーザ基板２１００を通って延在する対応する垂直に延在する貫通ビアＶ１１のサイズの分数であるサイズを有するように比例させることができ、これは、貫通シリコンビアとして構成することができる。一実施形態では、フォトニクス構造体貫通ビアとして提供され得る垂直に延在する貫通ビアＶＸＡおよびＶＸ３は、ベースインターポーザ基板２１００を通って延在する対応する貫通ビアＶ１１のサイズの０．５以下のサイズを有するように比例させることができる。一実施形態では、フォトニクス構造体貫通ビアとして提供され得る垂直に延在する貫通ビアＶＸＡおよびＶＸ３は、ベースインターポーザ基板１００を通って延在する対応する貫通ビアＶ１１のサイズの０．２５以下のサイズを有するように比例させることができる。一実施形態では、フォトニクス構造体貫通ビアとして提供され得る垂直に延在する貫通ビアＶＸＡおよびＶＸ３は、ベースインターポーザ基板２１００を通って延在する対応する貫通ビアＶ１１のサイズの０．１０以下のサイズを有するように比例させることができる。この段落において上記で説明したサイズとは、直径、高さ、または体積のうちの１つ以上を指す。

一実施例では、貫通ビアＶＸＡおよびＶＸ３は、直径約１．０ミクロン×高さ７．０ミクロンの寸法を有することができ、貫通ビアＶ１１は、直径約１０ミクロン×高さ１００ミクロンの寸法を有することができる。一実施形態では、垂直に延在する貫通ビアＶＸＡおよびＶＸ３ならびに垂直に延在する貫通ビアＶ１１は、異なる寸法にされてもよいが、共通または共通次数の大きさのアスペクト比を有することができ、例えば、各々は、１０×１のアスペクト比を有することができ、例えば、垂直に延在する貫通ビアＶＸＡおよびＶＸ３は、約０．７ミクロン×７．０ミクロンの寸法にサイズ設定され得、垂直に延在する貫通ビアＶ１１は、約１０．０ミクロン×１００ミクロンの寸法にサイズ設定され得る。貫通ビアＶＸＡおよびＶＸ３を寸法的に小さくなるように提供することにより、フォトニクスデバイスのフォトニクス誘電体スタック２００およびフォトニクス誘電体スタック１２００内に追加のより大きなスケールのフォトニクスデバイスの作製を容易にする。ビアＶ２１などのコンタクトビアではなく、制御、論理、および／または電力信号のうちの１つ以上を運ぶために貫通ビアＶＸＡおよびＶＸ３を提供することは、望ましくない電圧降下および浮遊容量生成を伴うなど、さまざまな電気的問題を回避するのに役立ち得る。

図４Ｇの光電気システムは、図３に示されるように、フォトニクス誘電体スタック１２００上に形成された終端６００２を作製するために、さらなる作製処理を受けることができる。終端６００２は、例えば、（ａ）メタライゼーション層６１２へのフォトニクス誘電体スタック２００開口部に形成された開口部、（ｂ）メタライゼーション層６１２上に形成されたパッドおよびパッドへの開口部、（ｃ）アンダーバンプメタライゼーション（ＵＢＭ）へのフォトニクス誘電体スタック２００内に形成された開口部を有するメタライゼーション層６１２上に形成されたＵＢＭ層、（ｄ）メタライゼーション層６１２上に形成されたＵＢＭ、およびフォトニクス誘電体スタック２００から外部に突出しているＵＢＭ上に形成されたはんだバンプ、のうちの１つ以上を含むことができる。

活性領域８５０からの光を導波路に結合するために、フォトニクス構造１０を作製することができ、それにより、導波路の水平に延びる長手方向軸は、図５Ａおよび５Ｂを参照してさらに説明するように、レーザースタック構造体８０２の活性領域８５０の水平に延びる長手方向軸と整列し、一致させることができる。

図５Ａは、図２Ｏに示されるような、Ｘ－Ｚ平面ではなくＹ－Ｚ平面に沿って取られた、図２Ｏに示されるようなレーザー光源８００を示す（図５Ａは、図２Ｏに示されるような、紙の内外に延在する図を示す）。図５Ａに関連して説明される位置合わせおよび光結合の特徴は、図１～図４Ｇに関連して本明細書に記載の実施形態のいずれかに組み込むことができる。

図５Ａを参照すると、光電気システム１０００は、活性領域８５０および導波路４６１が、活性領域８５０の水平に延在する長手方向軸が導波路４６１の水平に延在する長手方向軸と整列し、一致するように配置されるように作製され、それに応じて構成され得る。活性領域８５０および導波路４６１の水平に延びる長手方向軸は、示されるように軸２５１５と一致することができる。導波路４６１は、層３００６のパターン形成によって作製することができ、これは、窒化物で形成された層３０２、３１２および３２２（図２Ｃおよび２Ｄ）の様態で作製された窒化物層であり得る。図５Ａは、シリコンに形成された導波路４５１への活性領域８５０の直接結合を示しており、示されているシリコンは、最初に作製されたＳＯＩウェハのシリコン層である。

図５Ｂは、同じくＹ－Ｚ平面図において、レーザースタック８０２の活性領域８５０からの光を導波路に結合するための代替スキームを示しており、光は、一連の導波路を介して導波路４５１にエバネッセント結合される。図５Ｂに示す結合スキームでは、活性領域８５０からの光は、導波路４７６に直接結合することができ、その後、光は、一連の導波路を介して導波路４５１に結合することができる。導波路４７６に結合する活性領域８５０からの光の促進のために、活性領域８５０の水平に延びる長手方向軸が導波路４７６の水平に延びる長手方向軸と整列し、一致するように、活性領域８５０および導波路４７６を配置することができる。活性領域８５０および導波路４６１のそれぞれの水平に延びる長手方向軸は、示されるように軸２５１５と一致することができる。

導波路４７６を通って伝播する光は、導波路４７６にエバネッセント結合することができ、その光は、導波路４７５にエバネッセント結合することができ、その光は、導波路４７４にエバネッセント結合することができ、その光は、ボンド層４００６を介してエバネッセント結合することができ、それは酸化物融着層によって導波路４７３に提供することができ、その光は、導波路４７２にエバネッセント結合することができ、その光は、導波路４７１にエバネッセント結合することができ、その光は、シリコンで形成された層３０２からパターン形成された導波路４５１にエバネッセント結合することができる。導波路４７６～４７１は、窒化物、例えば、図２Ｃ～図２Ｄを参照して説明した導波路４１１および導波路４２１を参照して説明した様態でパターン形成された窒化シリコン導波路であり得る。導波路４７６～４７１は、窒化物で形成されたそれぞれの層３００６～３００１からパターン形成することができる。層３００６～３００１は、作製されたそれぞれの導波路４７６～４７１が窒化物導波路であるように、窒化物層であり得る。

導波路間のエバネッセント結合を最適化するために、エバネッセント結合された導波路のサイズ、形状、および位置を調整することができる。エバネッセント結合の調整のために、制御可能なパラメータには、（ａ）図５Ｂに示すＺ方向の間隔距離、ｄ、（ｂ）図５Ｂに示すオーバーラップ長、ｌ、および（ｃ）テーパ形状が含まれる。テーパ状のエバネッセント結合導波路は、図５Ｃの上面図（Ｙ－Ｘ平面図）に示されている。第１の導波路と第２の導波路との間のエバネッセント結合を促進するために、導波路は、オーバーラップするテーパ端を有することができる。図５Ｃに示されるように、第１の導波路４９１は、第２の導波路４９２のテーパ端４９２１に調整されたテーパ端４９１１を有することができ、第２の導波路は、導波路４９１の高さよりも低い高さを有する（したがって、破線の形で示されている）。第１の導波路４９１および第２の導波路４９２は、図５Ｂに示されるように、上方および下方のエバネセント結合導波路の任意の組み合わせを表すことができる。エバネッセント結合の特性は、様々な追加パラメータ、例えば、第１の導波路４９１の屈折率、第２の導波路４９２の屈折率、導波路を取り囲むフォトニクス誘電体スタック２００の周囲の誘電体材料の屈折率、および進行する光の波長、に依存し得る。

レーザースタック構造体８０２の活性領域８５０に結合される導波路４６１（図５Ａ）および導波路４７６（図５Ｂ）などの導波路は、活性領域８５０にエッジ結合することができる。活性領域８５０と活性領域８５０に結合された導波路エッジとの間の光結合を促進するために、活性領域８５０および導波路は、互換性のあるモードプロファイルを含むように構成することができ、それぞれのモードプロファイルは、進行する光信号のそれぞれの空間エリア分布を確定する。モードプロファイルは、例えば、活性領域８５０およびエッジ結合導波路の、例えば屈折率、活性領域８５０およびエッジ結合導波路のそれぞれの形状、およびエッジ結合導波路およびレーザースタック構造体８０２を取り巻く誘電体材料の屈折率を使用して調整することができる。互換性のあるモードプロファイルの構成に合わせて調整された設計パラメータを使用すると、活性領域に戻る反射によるものを含む光信号損失（リサイクル損失）を減らすことができる。いくつかの実施形態によれば、光損失を低減するために、活性領域８５０にエッジ結合されたエッジ結合導波路の光入口端を先細にすることができる。

図５に示されるような導波管４７６～４７１は、一連の導波路４７５から４７１を通って下向きに、そして最終的にはシリコンで形成された導波路４５１への導波路４７５から光のエバネッセント結合を促進にするために、例えば、示されている段階的配置で、サイズ設定、成形、および位置付けすることができ、導波路４５１は、シリコン層、例えば、事前作製されたＳＯＩウェハからの単結晶層であり得る層３０２からパターン形成することができる。

一実施形態による図１に示される光電気システム１０００は、フォトニクス集積回路チップを確定するためにダイシングする前の、ウェハスケールのフォトニクス構造体を指すことができる。一実施形態による光電気システム１０００は、ウェハスケール構造体全体を指す。

一実施形態による図１に示す光電気システム１０００は、フォトニクスウェハスケール構造体のダイシングを含む作製処理によって形成されたフォトニクス集積回路チップを指すことができる。一実施形態による光電気システム１０００は、ウェハスケール構造体全体のダイシングによって確定されるフォトニクス構造体集積回路チップを指すことができる。

一実施形態による図３に示す光電気システム１０００は、インターポーザを画定するためにダイシングする前の、ウェハスケールフォトニクス構造体を指すことができる。一実施形態による光電気システム１０００は、ウェハスケール構造体全体を指す。

一実施形態による図３に示す光電気システム１０００は、フォトニクスウェハスケール構造体のダイシングを含む作製処理によって形成されたインターポーザを指すことができる。一実施形態による光電気システム１０００は、ウェハスケール構造体全体のダイシングによって確定されるインターポーザを指すことができる。

本明細書で使用される用語は、特定の実施形態を説明することのみを目的としており、限定することを意図していない。一実施形態における「上に（ｏｎ）」という用語は、要素と指定された要素との間に要素を介在させることなく、要素が指定された要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」ある関係を指し得る。本明細書で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、特に文脈で明確に示されていない限り、複数形も含むことを意図している。さらに、「備える（ｃｏｍｐｒｉｓｅ）」（ならびに「備える（ｃｏｍｐｒｉｓｅｓ）」および「備えている（ｃｏｍｐｒｉｓｉｎｇ）」などの備える（ｃｏｍｐｒｉｓｅ）の任意の形態）、「有する（ｈａｖｅ）」（ならびに「有する（ｈａｓ）」および「有している（ｈａｖｉｎｇ）」などの有する（ｈａｖｅ）の任意の形態）、「含む（ｉｎｃｌｕｄｅ）」（ならびに「含む（ｉｎｃｌｕｄｅｓ）」および「含んでいる（ｉｎｃｌｕｄｉｎｇ）」などの含む（ｉｎｃｌｕｄｅ）の任意の形態）、ならびに「含む（ｃｏｎｔａｉｎ）」（ならびに「含む（ｃｏｎｔａｉｎｓ）」および「含んでいる（ｃｏｎｔａｉｎｉｎｇ）」などの含む（ｃｏｎｔａｉｎ）の任意の形態）という用語は、制限のない連結動詞であることが理解されよう。結果として、１つ以上のステップまたは要素を「備える（ｃｏｍｐｒｉｓｅｓ）」、「有する（ｈａｓ）」、「含む（ｉｎｃｌｕｄｅｓ）」、または「含む（ｃｏｎｔａｉｎｓ）」方法またはデバイスは、それらの１つ以上のステップまたは要素を有するが、それらの１つ以上のステップまたは要素のみを有することに限定されない。同様に、１つ以上の特徴を「備える（ｃｏｍｐｒｉｓｅｓ）」、「有する（ｈａｓ）」、「含む（ｉｎｃｌｕｄｅｓ）」、または「含む（ｃｏｎｔａｉｎｓ）」、方法のステップまたはデバイスの要素は、それらの１つ以上の特徴を有するが、それらの１つ以上の特徴のみを有することに限定されない。「によって画定される」という用語の形態は、要素が部分的に画定される関係の他、要素が完全に画定される関係を包含する。本明細書における数値的な識別、例えば、「第１」および「第２」は、要素の順序を指定することなく異なる要素を指定するための任意の用語である。さらに、特定の手段で構成されているシステムの方法または装置は、少なくともその手段で構成されているが、列挙されていない手段で構成されることもある。さらに、特定の数の要素を有するものとして記載されるシステムの方法または装置は、特定の数の要素よりも少ないか、または多い数で実施されてもよい。

以下の特許請求の範囲におけるすべての手段またはステップおよび機能要素の対応する構造体、材料、行為、および同等物は、もし存在する場合、具体的に特許請求されているように、他の特許請求された要素と組み合わせて機能を実行するための構造体、材料、または行為を含むことを意図している。本発明の説明は、例示および説明の目的で提示されたものであり、網羅的であること、または開示された形態の本発明に限定されることを意図するものではない。本発明の範囲および趣旨から逸脱しない多くの修正および変形が、当業者には明らかであろう。実施形態は、本発明の１つ以上の態様の原理および実際の応用を最もよく説明し、かつ他の当業者が、企図される特定の用途に適するように様々な修正をともなう様々な実施形態の本発明の１つ以上の態様を理解することができるように選択および説明された。

Claims (36)

1. 方法であって、
   第１の基板を有する第１のウェハを使用して第１のフォトニクス構造体を構築することであって、前記第１のフォトニクス構造体を前記構築することが、第１のフォトニクス誘電体スタック内に１つ以上のフォトニクスデバイスを一体的に作製することを含み、前記１つ以上のフォトニクスデバイスが、前記第１の基板上に形成される、構築することと、
   第２の基板を有する第２のウェハを使用して第２のフォトニクス構造体を構築することであって、前記第２のフォトニクス構造体を前記構築することが、第２のフォトニクス誘電体スタック内にレーザースタック構造体活性領域および１つ以上のフォトニクスデバイスを一体的に作製することを含み、前記第２のフォトニクス誘電体スタックが、前記第２の基板上に形成される、構築することと、
   前記第２のフォトニクス構造体に結合された前記第１のフォトニクス構造体を有する光電気システムを確定するために、前記第１のフォトニクス構造体と前記第２のフォトニクス構造体とを結合することと、を含む、方法。
2. 前記結合することが、低温酸化物ウェハスケール融着プロセスを使用することを含む、請求項１に記載の方法。
3. 前記結合することが、研磨段階、活性化段階、およびアニール段階を含む、低温酸化物融着プロセスを使用することを含む、請求項１に記載の方法。
4. 前記第１のウェハが、シリコンオンインシュレータ（ＳＯＩ）ウェハである、請求項１に記載の方法。
5. 前記第２のウェハが、シリコンオンインシュレータ（ＳＯＩ）ウェハである、請求項１に記載の方法。
6. 前記第１のウェハが、ＳＯＩウェハであり、前記第２のウェハが、ＳＯＩウェハである、請求項１に記載の方法。
7. 前記第２のウェハが、絶縁体層およびシリコン層を有するＳＯＩウェハであり、前記方法が、前記第１のフォトニクス構造体と前記第２のフォトニクス構造体とを前記結合することに続いて、前記第２のフォトニクス構造体から前記第２のウェハの前記第２の基板を除去して、前記第２の誘電体スタックを露呈させることと、続いて、拡張誘電体スタック領域を構築して、前記第２の誘電体スタックを拡張することと、を含み、前記方法が、前記拡張誘電体スタック領域を通って延在するコンタクトを作製して、前記レーザースタック活性領域に関連付けられたレーザースタック構造体の下部コンタクト層に接触させることと、前記拡張誘電体スタック領域内に終端を作製することと、を含み、前記終端が前記コンタクトと電気通信する、請求項１に記載の方法。
8. 前記第２のウェハが、絶縁体層およびシリコン層を有するＳＯＩウェハであり、前記方法が、前記第１のフォトニクス構造体と前記第２のフォトニクス構造体とを前記結合することに続いて、前記第２のフォトニクス構造から、前記第２のウェハの前記第２の基板および前記第２の誘電体スタックの一部、ならびに前記レーザースタック活性領域に関連付けられたレーザースタック構造体のバッファ構造体を除去することと、続いて、拡張誘電体スタック領域を構築して、前記第２の誘電体スタックを拡張することと、を含み、前記方法が、前記拡張誘電体スタック領域を通って延在するコンタクトを作製して、前記レーザースタック活性領域に関連付けられたレーザースタック構造体の下部コンタクト構造体に接触させることと、前記拡張誘電体スタック領域内に終端を作製することと、を含み、前記終端が前記コンタクトと電気通信する、請求項１に記載の方法。
9. 前記第１のウェハを使用して前記第１のフォトニクス構造体を前記構築することが、導波路および光検出器からなる群から選択される１つ以上のフォトニクスデバイスを前記第１のフォトニクス誘電体スタック内に一体的に作製することを含む、請求項１に記載の方法。
10. 前記第２のウェハを使用して前記第２のフォトニクス構造体を前記構築することが、導波路および光検出器からなる群から選択される１つ以上のフォトニクスデバイスを前記第２のウェハフォトニクス誘電体スタック内に一体的に作製することを含む、請求項１に記載の方法。
11. 前記第１のウェハが、単結晶シリコン層を有するＳＯＩウェハによって提供され、前記方法が、前記第１のフォトニクス構造体内に単結晶導波路を一体的に作製することを含み、前記一体的に作製することが、前記ＳＯＩウェハの前記単結晶シリコン層をパターン形成することを含む、請求項１に記載の方法。
12. 第２のフォトニクス誘電体スタックが、前記第２のフォトニクス誘電体スタック内に一体的に形成された導波路を含み、前記導波路が、前記レーザースタック構造体活性領域にエッジ結合されている、請求項１に記載の方法。
13. 第２のフォトニクス誘電体スタックが、前記第２のフォトニクス誘電体スタック内に一体的に形成された導波路を含み、前記導波路が、前記レーザースタック構造体活性領域にエッジ結合されており、前記導波路が、前記レーザースタック構造体活性領域の長手方向軸と一致するように構成された長手方向軸を有する、請求項１に記載の方法。
14. 方法が、前記レーザースタック活性領域から放出された光を、前記第１の構造体と前記第２の構造体との間に確定されたボンド層を通って単結晶導波路にエバネッセント結合するように構成された複数の導波路を作製することを含み、前記第１のウェハは、単結晶シリコン層を有するＳＯＩウェハによって提供され、前記方法が、前記第１のフォトニクス構造体内に前記単結晶導波路を作製することを含み、前記作製することが、前記ＳＯＩウェハの前記単結晶シリコン層をパターン形成することを含む、請求項１に記載の方法。
15. 前記第１のウェハが、単結晶シリコン層を有するＳＯＩウェハであり、前記方法が、前記第２のフォトニクス構造体および前記第１のフォトニクス構造体が、前記活性領域によって放出された光が前記単結晶シリコン層に結合されるように構成されるように実行される、請求項１に記載の方法。
16. 光電気システムであって、
    第１のフォトニクス誘電体スタックを有する第１のフォトニクス構造体と、
    第２のフォトニクス誘電体スタックを有する第２のフォトニクス構造体と、
    前記第１のフォトニクス構造体を前記第２のフォトニクス構造体に融着するボンド層と、
    前記第１の誘電体スタック内に一体的に形成された１つ以上のメタライゼーション層と、
    前記第２のフォトニクス誘電体スタック内に一体的に形成された少なくとも１つのメタライゼーション層と、
    前記第１のフォトニクス誘電体スタック内に一体的に形成された１つ以上のフォトニクスデバイスと、
    前記第２のフォトニクス誘電体スタック内に一体的に形成された少なくとも１つのフォトニクスデバイスと、
    前記第２のフォトニクス誘電体スタック内に一体的に形成された１つ以上のレーザースタック構造体活性領域と、を備える、光電気システム。
17. 前記１つ以上のフォトニクスデバイスが、導波路を含む、請求項１６に記載の光電気システム。
18. 前記ボンド層が、前記第１のフォトニクス誘電体スタックを前記第２のフォトニクス誘電体スタックに融着する、請求項１６に記載の光電気システム。
19. 前記光電気システムが、前記第２のフォトニクス誘電体スタック内に一体的に形成された導波路を含み、前記導波路が、前記第２のフォトニクス誘電体スタック内に一体的に形成された前記１つ以上のレーザースタック構造体活性領域のレーザースタック構造体活性領域にエッジ結合されている、請求項１６に記載の光電気システム。
20. 前記光電気システムが、前記第２のフォトニクス誘電体スタック内に一体的に形成された導波路を含み、前記導波路が、前記第２のフォトニクス誘電体スタック内に一体的に形成された前記１つ以上のレーザースタック構造体活性領域のレーザースタック構造体活性領域にエッジ結合されており、前記導波路が、前記第２のフォトニクス誘電体スタック内に一体的に形成された前記１つ以上のレーザースタック構造体活性領域の前記レーザースタック構造体活性領域の長手方向軸と一致するように構成された長手方向軸を有する、請求項１６に記載の光電気システム。
21. 前記光電気システムが、
    前記第２のフォトニクス構造体誘電体スタック内に一体的に形成された第１の導波路であって、前記導波路が、前記第２のフォトニクス誘電体スタック内に一体的に形成された前記１つ以上のレーザースタック構造体活性領域のレーザースタック構造体にエッジ結合されている、第１の導波路と、
    前記第１のフォトニクス誘電体スタック内に一体的に作製された単結晶導波路と、
    前記第１の導波路からの光を、前記ボンド層を通って、前記単結晶導波路にエバネッセント結合するように構成された複数の中間導波路と、を含む、請求項１６に記載の光電気システム。
22. 前記光電気システムが、
    前記第２のフォトニクス構造体誘電体スタック内に一体的に形成された第１の導波路であって、前記導波路が、前記第２のフォトニクス誘電体スタック内に一体的に形成された前記１つ以上のレーザースタック構造体活性領域のレーザースタック構造体にエッジ結合されている、第１の導波路と、
    前記第１のフォトニクス誘電体スタック内に一体的に作製された単結晶導波路と、
    前記第１の導波路からの光を、前記ボンド層を通って、前記単結晶導波路にエバネッセント結合するように構成された複数の中間導波路であって、前記単結晶導波路が、ＳＯＩウェハの単結晶層によって確定され、前記フォトニクス構造体誘電体スタックの誘電体層が、前記ＳＯＩウェハの絶縁体層によって確定される、複数の中間導波路と、を含む、請求項１６に記載の光電気システム。
23. 前記少なくとも１つのフォトニクスデバイスが、導波路を含む、請求項１６に記載の光電気システム。
24. 前記１つ以上のフォトニクスデバイスが、光検出器を含む、請求項１６に記載の光電気システム。
25. 前記少なくとも１つのフォトニクスデバイスが、光検出器を含む、請求項１６に記載の光電気システム。
26. 前記少なくとも１つのフォトニクスデバイスが、第１の材料で形成された第１の導波路と、第２の材料で形成された第２の導波路とを含む、請求項１６に記載の光電気システム。
27. 前記少なくとも１つのフォトニクスデバイスが、第１の高さに形成された第１の導波路と、第２の高さに形成された第２の導波路と含む、請求項１６に記載の光電気システム。
28. 前記光電気システムが、
    インターポーザベース構造体であって、前記インターポーザベース構造体が、再分配層、および前記再分配層に電気的に接続された貫通シリコンビアを含む、インターポーザベース構造体と、
    前記第１のフォトニクス誘電体スタックを前記インターポーザベース構造体に融着するボンド層と、を含む、請求項１６に記載の光電気システム。
29. 前記光電気システムが、
    インターポーザベース構造体であって、前記インターポーザベース構造体が、メタライゼーション層、再分配層、および前記再分配層に電気的に接続された貫通シリコンビアを含む、インターポーザベース構造体と、
    前記第１のフォトニクス誘電体スタックを前記インターポーザベース構造体に融着するボンド層と、
    前記第１のフォトニクス構造体のメタライゼーション層を前記インターポーザベース構造体の前記メタライゼーション層に接続する貫通ビアと、を含む、請求項１６に記載の光電気システム。
30. 前記光電気システムが、
    インターポーザベース構造体であって、前記インターポーザベース構造体が、メタライゼーション層、再分配層、および前記再分配層に電気的に接続された貫通シリコンビアを含む、インターポーザベース構造体と、
    前記第１のフォトニクス誘電体スタックを前記インターポーザベース構造体に融着するボンド層と、
    前記第２のフォトニクス構造体のメタライゼーション層を前記第１のフォトニクス構造体のメタライゼーション層に接続する貫通ビアと、を含む、請求項１６に記載の光電気システム。
31. 前記光電気システムが、
    インターポーザベース構造体であって、前記インターポーザベース構造体が、メタライゼーション層、再分配層、および前記再分配層に電気的に接続された貫通シリコンビアを含む、インターポーザベース構造体と、
    前記第１のフォトニクス誘電体スタックを前記インターポーザベース構造体に融着するボンド層と、
    前記第２のフォトニクス構造体のメタライゼーション層を前記第２のフォトニクス構造体のメタライゼーション層に接続する貫通ビアであって、前記貫通ビアが、前記インターポーザベース構造体を前記第１のフォトニクス構造体に融着する前記ボンド層を通って完全に延在する、貫通ビアと、
    前記第２のフォトニクス構造体のメタライゼーション層を前記第１のフォトニクス構造体のメタライゼーション層に接続する第２の貫通ビアであって、前記第２の貫通ビアが、前記第１のフォトニクス構造体を前記第１のフォトニクス構造体に融着する前記ボンド層を通って完全に延在する、第２の貫通ビアと、を含む、請求項１６に記載の光電気システム。
32. 方法であって、
    ベース基板を有するベース構造体ウェハを使用してインターポーザベース構造体を前記構築することであって、前記インターポーザベース構造体を前記構築することが、再配布層、および前記ベース基板を通って延在する貫通シリコンビアを作製することを含む、構築することと、
    第１の基板を有する第１のウェハを使用して第１のフォトニクス構造体を構築することであって、前記第１のフォトニクス構造体を前記構築することが、前記第１の基板上に形成されたフォトニクス誘電体スタック内に１つ以上のフォトニクスデバイスを一体的に作製することを含む、構築することと、
    前記インターポーザベース構造体と前記第１のフォトニクス構造体とを有する結合された構造体を確定するために、前記第１のフォトニクス構造体を前記インターポーザベース構造体に結合することと、
    第２の基板を有する第２のウェハを使用して第２のフォトニクス構造体を構築することであって、前記第２のフォトニクス構造体を前記構築することが、前記第２の基板上に形成された第２のフォトニクス誘電体スタック内に、レーザースタック構造体活性領域および１つ以上のフォトニクスデバイスを一体的に作製することを含む、構築することと、
    前記第１のフォトニクス構造体に結合された前記第２のフォトニクス構造体と、前記インターポーザベース構造体に結合された前記第１のフォトニクス構造体とを有するインターポーザ光電気システムを確定するために、前記第２のフォトニクス構造体と前記結合された構造体とを結合することと、を含む、方法。
33. 前記方法が、前記第１のフォトニクス構造体を前記インターポーザベース構造体に前記結合することに続いて、前記第１のフォトニクス構造体から前記第１のウェハの前記第１の基板を除去することを含む、請求項３２に記載の方法。
34. 前記第１のウェハが、絶縁体層およびシリコン層を有するＳＯＩウェハであり、前記方法が、前記第１のフォトニクス構造体を前記インターポーザベース構造体に前記結合することに続いて、前記絶縁体層を露呈させるために、前記第１のフォトニクス構造体から前記第１のウェハの前記第１の基板を除去することと、前記絶縁体層上に導波材料の層を堆積させることと、導波路を確定するために前記導波層をパターン形成することと、を含む、請求項３２に記載の方法。
35. 前記方法が、前記第２のフォトニクス構造体と前記結合された構造体とを前記結合する前に、前記インターポーザベース構造体を前記第１のフォトニクス構造体に融着するボンド層を通って完全に延在する貫通ビアを作製することを含み、これは、前記インターポーザベース構造体のメタライゼーション層を前記第１のフォトニクス構造体のメタライゼーション層に接続する、請求項３２に記載の方法。
36. 前記方法が、前記第２のフォトニクス構造体と前記結合された構造体とを前記結合することに続いて、前記第１のフォトニクス構造体と前記第２のフォトニクス構造体とを融着するボンド層を通って完全に延在する貫通ビアを作製することを含み、これは、前記第１のフォトニクス構造体のメタライゼーション層を前記第２のフォトニクス構造体のメタライゼーション層に接続する、請求項３２に記載の方法。
    

Images