KR20190101362A - 포토닉스 인터포저 광전자 - Google Patents

포토닉스 인터포저 광전자 Download PDF

Info

Publication number
KR20190101362A
KR20190101362A KR1020197014783A KR20197014783A KR20190101362A KR 20190101362 A KR20190101362 A KR 20190101362A KR 1020197014783 A KR1020197014783 A KR 1020197014783A KR 20197014783 A KR20197014783 A KR 20197014783A KR 20190101362 A KR20190101362 A KR 20190101362A
Authority
KR
South Korea
Prior art keywords
interposer
functional
prefabricated
photonics
waveguide
Prior art date
Application number
KR1020197014783A
Other languages
English (en)
Inventor
더글라스 쿨바흐
제레미아 허브딩
다니엘 파스쿠알
더글라스 라 튜리페
마이클 립슨
카렌 베르그만
마이클 와츠
토마스 코치
Original Assignee
더 리서치 파운데이션 포 더 스테이트 유니버시티 오브 뉴욕
아날로그 포토닉스, 엘엘씨
아리조나 보드 오브 리전츠 온 비해프 오브 더 유니버시티 오브 아리조나
더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 리서치 파운데이션 포 더 스테이트 유니버시티 오브 뉴욕, 아날로그 포토닉스, 엘엘씨, 아리조나 보드 오브 리전츠 온 비해프 오브 더 유니버시티 오브 아리조나, 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 filed Critical 더 리서치 파운데이션 포 더 스테이트 유니버시티 오브 뉴욕
Publication of KR20190101362A publication Critical patent/KR20190101362A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12121—Laser

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

일 실시 예에서, 광전자 시스템은 기판 및 기판상에 형성된 기능적 인터포저 구조를 갖는 포토닉스 인터포저, 기판 및 기능적 인터포저 구조를 관통하여 연장되며 전기 신호를 전달하는 복수의 관통 비아, 및 기능적 인터포저 구조의 상이한 영역들로 신호를 전달하는 복수의 전선을 포함하는 포토닉스 인터포저를 포함할 수 있다. 시스템은 기능적 인터포저 구조에 일체로 형성된 하나 이상의 포토닉스 장치 및 기능적 인터포저 구조에 부착된 하나 이상의 조립식 부품을 더 포함할 수 있다.

Description

포토닉스 인터포저 광전자
[관련 출원에 대한 교차 참조]
본원은 "Photonics Interposer Optoelectronics"의 명칭을 갖는 2016년 11월 23일 출원된 미국 가출원 제62/426,100호의 우선권 혜택을 주장하며, 위 출원 모두의 내용이 본 명세서에 참조로서 병합된다. 또한, 본원은 "Photonics Interposer Optoelectronics"의 명칭을 갖는 2017년 10월 27일 출원된 미국 출원 제15/975,349호의 우선권 혜택을 주장하며, 위 출원 모두의 내용이 본 명세서에 참조로서 병합된다.
[정부 권리 진술]
본 발명은 보조금 계약 번호 FA8650-15-2-5220하에 미국 국방부 (Department of Defense, DOD)의 정부 지원하에 이루어진 것이다. 정부는 본 발명에 대해 특정 권리를 가질 수 있다.
[기술분야]
본 발명은 일반적으로 포토닉스에 관한 것으로, 상세하게는, 포토닉스 구조 및 제조 과정에 관한 것이다.
상업적으로 이용 가능한 포토닉스 집적 회로는 벌크 실리콘 또는 실리콘 온 인슐레이터 (silicon-on-insulator) 웨이퍼와 같은 웨이퍼 상에 제조된다. 상업적으로 이용 가능한 조립식 포토닉스 집적 회로 칩은 조립식 포토닉스 집적 회로 칩의 상이한 영역 사이의 광신호를 전송하기 위한 도파관을 포함할 수 있다. 상업적으로 이용 가능한 도파관은 직사각형 또는 릿지(ridge) 형상이며 실리콘 (단일 또는 다결정) 또는 실리콘 질화물로 제조된다. 상업적으로 이용 가능한 포토닉스 집적 회로 칩은 인쇄 회로 기판상에 배치된 포토닉스 집적 회로 칩을 갖는 시스템에서 이용 가능하다.
포토닉스 구조의 일 양태가 제공됨으로써 종래 기술의 단점이 극복되고 부가적인 이점이 제공된다.
일 실시 예에서, 광전자 시스템은 기판 및 상기 기판상에 형성된 기능적 인터포저 구조를 갖는 포토닉스 인터포저, 상기 기판 및 상기 기능적 인터포저 구조를 관통하여 연장되며 전기 신호를 전달하는 복수의 관통 비아(through vias), 및 기능적 인터포저 구조의 상이한 영역들로 신호를 전달하는 복수의 전선을 포함할 수 있다. 상기 시스템은 상기 기능적 인터포저 구조에 일체로 형성된 하나 이상의 포토닉스 장치; 및 상기 기능적 인터포저 구조에 부착된 하나 이상의 조립식 부품을 더 포함할 수 있다.
추가적인 특징 및 이점은 본 발명의 기술을 통해 실현된다.
본 발명의 하나 이상의 양태는 본 명세서의 결론에서 청구 범위에서의 예로서 특히 지적되고 명백하게 청구된다. 본 발명의 상기 목적 및 이외의 목적들, 특징 및 이점은 첨부된 도면을 참조하여 후술되는 상세한 설명으로 명백해진다. 첨부된 도면에 있어서,
도 1은 하나 이상의 조립식 부품 및 하나 이상의 집적 포토닉스 장치를 갖는 인터포저를 갖는 광전자 시스템의 단면 개략도이며;
도 2는 제조의 중간 단계에서의 광전자 시스템의 단면 개략도이며;
도 3은 재분배 층을 제조한 후의 중간 단계에서의 광전자 시스템의 단면 개략도이며;
도 4는 하나 이상의 조립식 부품의 수용부의 제조 후 제조의 중간 단계에서의 광전자 시스템의 단면 개략도이며;
도 5는 하나 이상의 조립식 부품의 부착 후 제조의 중간 단계에서의 광전자 시스템의 단면 개략도이며;
도 6은 하부 구조상에 구비된 광전자 시스템의 단면 개략도이며; 그리고
도 7 내지 도 10은 인터포저 기능적 구조에서 일체로 형성될 수 있는 포토닉스 장치의 대안적인 실시 예들을 도시한다.
본 발명의 양태와 이의 특징, 이점 및 세부 사항은 첨부된 도면에 도시된 비-제한적인 실시 예를 참조하여 더 상세히 설명된다. 공지된 재료, 제조 도구, 처리 기술 등의 설명은 본 발명을 불필요하게 불명료하게 하지 않기 위해 생략된다. 그러나, 상세한 설명 및 특정 실시 예들은 본 발명의 양태들을 나타내지만, 예시의 방법으로 제공되는 것이지 제한하려는 것은 아님이 이해돼야 한다. 본 발명의 개념의 사상 및/또는 범위 내의 다양한 대체, 수정, 추가 및/또는 배열은 본 개시로부터 당업자에게 자명할 것이다.
도 1의 개략도를 참조하면, 광전자 시스템(10)이 도시된다. 광전자 시스템(10)은 기판(110) 및 기판(110)상에 형성된 기능적 인터포저 구조(120)를 갖는 포토닉스 인터포저(100) 및 기판(110)을 관통하여 연장되는 복수의 관통 비아(130)를 포함할 수 있다. 광전자 시스템(10)은 기능적 인터포저 구조(100)에 부착된 하나 이상의 조립식 부품(160) 및 기능적 인터포저 구조(120) 내에 형성된 하나 이상의 포토닉스 장치(150)를 포함할 수 있다.
하나 이상의 조립식 부품(160)은 조립식 레이저 다이 칩(laser die chip), 조립식 포토닉스 집적 회로 칩 또는 조립식 반도체 칩을 포함하는 그룹으로부터 선택된 하나 이상의 조립식 부품을 포함할 수 있다. 조립식 반도체 칩은 능동 및/또는 수동 전기 장치(CMOS, RF 부품, MEMs, 개별 부품)를 갖는 칩일 수 있다.
기능적 인터포저 구조(120)와 일체로 형성된 하나 이상의 포토닉스 장치는 예를 들어, 하나 이상의 포토닉스 장치, 예를 들어, 하나 이상의 도파관, 광 검출기, 커플러(coupler), 변조기, 편광기, 스플리터(splitter) 또는 공진기를 포함할 수 있다.
일 실시 예에서 광전자 시스템(10)의 제조 방법은 도 2 내지 도 6을 참조하여 설명한다.
도 2를 참조하면, 제조의 초기 단계에서의 광전자 시스템(10)이 도시된다. 광전자 시스템(10)은 기판(110) 및 기능적 인터포저 구조(120)를 포함할 수 있다. 기판(110)은 다양한 대체 재료, 예를 들어, Si, SiOz, 유리 또는 사파이어로 형성될 수 있다. 기능적 인터포저 구조(120)는 복수의 인터포저 재료 층들을 사용하여 적절한 증착 및 패터닝(patterning)에 의해 제조될 수 있으며, 이 층들은 기능적 인터포저 구조(120)의 주요 본체를 정의할 수 있다. 기능적 인터포저 구조(120)의 주요 본체(122)를 정의하는 인터포저 재료 층은 예를 들어, Si, SiOz 또는 이러한 재료를 갖는 층들의 조합을 포함할 수 있다.
기능적 인터포저 구조(120)는 기능적 특징부(feature)들의 형성을 위한 하나 이상의 특징부 형성 층(예를 들어, 하나 이상의 금속화 층, 하드-스톱(hardstop) 층, 또는 포토닉스 장치 예를 들어 도파관 재료 층) 및 기능적 인터포저 구조(120) 내에 형성된 기능적 특징부들 사이의 영역들에 있는 인터포저 재료 층을 포함할 수 있다. 기능적 인터포저 구조(120)의 주요 본체(122)를 정의하는 기능적 특징부들의 인터포저 재료 중간체는 예를 들어, 하나 이상의 전기적 절연, 광학 절연, 구조적 완전성 또는 구조적 간격을 제공할 수 있다. 유전체 재료로 형성된 기능적 인터포저 구조(120)를 정의하는 인터포저 재료 층은 인터포저(100)의 "유전체 스택(dielectric stack)"으로 지칭될 수 있다.
일 실시 예에서, 도 2에 도시된 바와 같이, 기능적 인터포저 구조(120)는 다양한 특징부들을 정의할 수 있는 층들을 갖는 다층 구조일 수 있다. 기판(110) 및 기능적 인터포저 구조(120)를 관통하여 연장되는 관통 비아(130)는 적절한 패터닝, 예를 들어 높이(elevation)(202)에 대한 인터포저 재료 층의 증착 후 마스킹(masking) 단계, 관통 비아 트렌치(through vias trench)를 정의하는 에칭 단계, 관통 비아 트렌치를 전도성 재료로 충전하는 단계 및 금속화 층(1404)의 증착 전 높이(202)로 평탄화하는 단계를 통해 형성될 수 있다. 기능적 인터포저 구조(120)를 관통하여 연장되는 비아(134)는 적절한 패터닝, 예를 들어 하나 이상의 인터포저 재료 층을 (하부 높이 비아에 있어서) 높이(202) 또는 (상부 높이 비아에 있어서) 높이(204)로 하나 이상의 인터포저 재료 층의 증착 후 마스킹 단계, 비아 트렌치를 정의하기 위한 에칭 단계, 비아 트렌치를 전도성 재료로 충전하는 단계 및 (하부 높이 비아에 있어서) 금속화 층(1404) 또는 (상부 높이 비아에 있어서) 금속화 층(1406)의 증착 전 (하부 높이 비아에 있어서) 높이(202) 또는 (상부 높이 비아에 있어서) 높이(204)로 평탄화하는 단계를 통해 형성될 수 있다.
금속화 층(1402), 금속화 층(1404) 및 금속화 층(1406)은 전선(140)을 정의한다. 금속화 층(1402, 1404 및 1406)에 의해 정의된 전선(140)은 기능적 인터포저 구조(120)의 영역들을 관통하여 수평으로 연장될 수 있다. 일반적으로 각각의 금속화 층(1402, 1404 또는 1406)의 적어도 상부 높이에 하나 이상의 인터포저 재료 층을 증착하고, 전도성 재료를 수용하기 위한 공동을 한정하기 위해 에칭하고, 공동을 전도성 재료로 채우고, 각각의 금속화 층(1402, 1404 또는 1406)의 상부 높이로 평탄화함으로써 금속화 층(1402, 1404 및 1406)이 형성될 수 있다. 금속화 층(1402, 1404 및 1406)은, 일반적으로 균일한 두께의 금속화 층을 증착한 후, 원하지 않는 영역으로부터 층 재료를 제거하기 위해 마스킹 및 에칭함으로써 형성될 수도 있다. 금속화 층(1402, 1404 및 1406)은 금속 또는 다른 전도성 재료로 형성될 수 있다. 금속화 층(1402)에 의해 정의된 전선(140)은 기능적 인터포저 구조(120)의 상이한 영역으로 제어 논리 및/또는 전력 신호 중 하나 이상을 수직 및 수평으로 분배하기 위해 하나 이상의 비아(130)에 전기적으로 연결될 수 있다. 금속화 층(1404)에 의해 정의된 전선(140)은 기능적 인터포저 구조(120)의 상이한 영역으로 전기 제어, 논리 및/또는 전력 신호 중 하나 이상을 수직 및 수평으로 분배하기 위해 하나 이상의 비아(134)에 전기적으로 연결될 수 있다. 금속화 층(1406)에 의해 정의된 전선(140)은 기능적 인터포저 구조(120)의 상이한 영역으로 제어, 논리 및/또는 전력 신호 중 하나 이상을 수직 및 수평으로 분배하기 위해 하나 이상의 비아(134)에 전기적으로 연결될 수 있다.
기능적 인터포저 구조(120)는 조립식 부품을 정렬하기 위한 하드-스톱 재료 층에 의해 제공되는 정렬 특징부(210)를 내부에 형성할 수 있다. 본 발명의 실시 예들은 조립식 부품의 개선된 동작 양태가 정밀 정렬을 제공함으로써 실현될 수 있음을 인식한다. 도 2의 실시 예에서, 정렬 특징부(210)는 인터포저 재료 층 상에 증착된 하드-스톱 재료의 층에 의해 제공될 수 있다. 하드-스톱 재료 층에 의해 제공되는 정렬 특징부(210)는 조립식 부품을 기능적 인터포저 구조(120)에 부착하기 위해 본 명세서에 설명된 바와 같은 조립식 부품의 정밀 수직 정렬을 제공하기 위해 기능적 인터포저 구조(120)의 정밀한 높이에 증착될 수 있다. 정밀 높이 제어는 포토닉스 장치 간의 손실 엣지 커플 링을 감소시킬 수 있다. 하드-스톱 재료 층에 의해 제공되는 정렬 특징부(210)는 기능적 인터포저 구조(120)의 주요 본체(122)를 정의하는 재료 층에 대해 상이한 에칭 선택도를 갖는 재료로 형성될 수 있다. 하드-스톱 재료 층에 의해 제공되는 정렬 특징부(210)는 약 10nm 내지 약 200nm, 일 실시 예에서는 약 20nm 내지 80nm의 두께로 증착될 수 있다. 정렬 특징부(210)의 제조를 위해, 인터포저 재료는 정렬 특징부(210)를 정의하는 하드-스톱 재료 층상에 증착될 수 있고, 정렬 특징부(210)를 드러내는 공동(402)의 형성을 위해 다시 에칭될 수 있다. 주요 본체(122)가 SiO2로 형성된 일 실시 예에서, 정렬 특징부(210)는 SiO2와 구별되는 에칭 선택도를 갖는 재료, 예를 들어, 질화 티타늄, 탄소 실리콘 질화물 또는 비정질 실리콘으로 형성될 수 있다.
도 2의 중간 제조 단계 도면에 도시된 부가적인 특징부들을 참조하면, 시스템(10)은 금속 스택에 의해 제공된 정렬 특징부(220)를 포함할 수 있다. 도 2의 제조의 중간 단계에서 도시된 정렬 특징부(220)는 금속 기둥(221), 장벽 층(222) 및 형성부(420)(도 4의 나중 단계 도면에 도시됨)를 포함할 수 있다. 조립식 부품의 높이가 정밀하게 설립되도록 금속 스택에 의해 제공되는 정렬 특징부(220)는 기능적 인터포저 구조(120)에 부착될 조립식 부품을 정밀하게 수직으로 정렬하기 위해 기준 좌표계(15)의 z 축에 평행한 축을 따라 수직 정렬을 제공할 수 있다. 정밀도 높이 제어는 포토닉스 장치 간의 손실 에지 커플링을 감소시킬 수 있다. 금속 스택에 의해 제공되는 정렬 특징부(220)는 금속화 층(1404)과 정렬 특징부(220)를 정의하는 금속 스택의 상부 높이 사이의 거리가 정확하게 설정될 수 있도록 작은 공차 내에서 미리 정해진 전체 두께를 갖도록 제조될 수 있다. 일반적으로, (예를 들어, 금속 범프 형성 또는 도금 형성으로 형성된) 상부 높이 형성부(420)(도 4)는 조립식부품의 연결을 위해 가열 및 리플로우될 수 있다. 정렬 특징부(220)를 정의하는 금속 스택의 높이가 형성부(420)(도 4)의 리플로우에 의해 예상치 못한 영향을 받지 않도록 가열 파라미터뿐만 아니라 형성부(420)의 분포 및 부피가 제어될 수 있다.
도 2의 중간 제조 단계 도면에 도시된 부가적인 특징부들을 참조하면, 시스템(10)은 기능적 인터포저 구조(120)와 일체로 형성된 하나 이상의 포토닉스 장치를 포함할 수 있다. 도 2에 도시된 바와 같이, 기능적 인터포저 구조(120)와 일체로 형성된 하나 이상의 포토닉스 장치는 도파관 재료 층(1502)으로 정의된 도파관(150A)을 포함할 수 있다. 일 실시 예에서, 도파관 재료 층(1502)을 증착하고, 마스킹 및 에칭하여 도파관 재료 층(1502)에서 원하지 않는 영역을 제거하고 도파관 재료 층의 나머지 부분에 인터포저 재료 층을 증착함으로써 도파관(150A)이 제조될 수 있다. 도파관(150A)을 정의하는 도파관 재료 층(1502)은 예를 들어 단결정 실리콘, 다결정 실리콘, 비정질 실리콘, 실리콘 질화물 또는 실리콘 산 질화물을 포함할 수 있다. 기능적 인터포저 구조(120) 내에서 상이한 재료로 제조된 도파관은 상이한 기능을 수행하기 위해 사용될 수 있다. 예를 들어, 실리콘으로 형성된 도파관은 광 검출기 또는 변조기와 같은 능동 장치에 포함된 도파관의 제조를 위해 선택될 수 있다. (예를 들어, 실리콘 질화물로 형성된) 유전체 도파관은 광 신호를 장거리로 전송하기 위해 채택될 수 있다. 비정질 실리콘과 같은 다른 물질은 전류 전도 특성과 광전도 특성의 균형이 강조되는 응용 분야에서 선택될 수 있다. 도파관(150A)의 패터닝(patterning)은 도파관(150A)의 재료의 굴절률로부터 미분된 굴절률을 갖는 도파관(150A)을 둘러싸는 재료의 패터닝뿐만 아니라 도파관(150A)을 정의하는 재료의 패터닝을 포함할 수 있다. 도파관(150A)의 패터닝은 상이한 대안적인 기하학적 구조를 정의하기 위한 패터닝을 포함할 수 있다.
기능적 인터포저 구조(120)는 도파관(150)과 같은 하나 이상의 도파관에 추가하여 또는 그 대신에 하나 이상의 일체로 형성된 포토닉스 장치를 포함할 수 있다. 예를 들어, 기능적 인터포저 구조체(120)는 포토닉스 영역(240)과 같은 하나 이상의 집적 포토닉스 영역을 포함할 수 있다. 포토닉스 영역(240)은 예를 들어, 예를 들어, 기판(110)상에 형성된 위치(A) 또는 인터포저(100)의 기판(110) 위 높이에서 기능적 인터포저 구조(120)에 형성된 위치(B)상에 형성될 수 있다. 도 7에 도시된 바와 같이, 집적 포토닉스 영역(240)은 광 검출기(150B)를 정의하도록 패터닝된 기능적 인터포저 구조(120)를 정의하는 하나 이상의 층을 포함할 수 있다. 도 8에 도시된 바와 같이, 집적 포토닉스 영역(240)은 상이한 치수, 형상 및 재료의 도파관(150C, 150D, 150E)을 정의하도록 패터닝된 기능적 인터포저 구조(120)를 정의하는 하나 이상의 층을 포함할 수 있다. 도 9에 도시된 바와 같이, 집적 포토닉스 영역(240)은 격자 커플러(150F)를 정의하도록 패터닝된 기능적 인터포저 구조(120)를 정의하는 하나 이상의 층을 포함할 수 있다. 도 10에 도시된 바와 같이, 집적 포토닉스 영역(240)은 변조기(150G)를 정의하도록 패터닝된 기능적 인터포저 구조(120)를 정의하는 하나 이상의 층을 포함할 수 있다. 일 실시 예에서, 인터포저(100)는 인터포저(100)에 걸쳐 분포된 포토닉스 영역(240)을 포함할 수 있고, 인터포저(100)는 도 7 내지 도 10을 참조하여 설명되는 각 집적 포토닉스 장치(150B 내지150G)를 포함할 수 있다. 일 실시 예에서, 포토닉스 영역(240)은 하나 이상의 편광기, 스플리터 또는 공진기를 정의하도록 제조된 포토닉스 영역을 나타낸다.
일부 실시 예에서, 포토닉스 장치를 형성하는 재료, 예를 들어. 단결정 실리콘, 다결정 실리콘 및 게르마늄은 적층 성장(epitaxially grown)시킬 수 있다. 본원의 실시 예는 실리콘의 두꺼운 층이 적층 성장을 수용할 수 있지만 결과적인 포토닉스 장치는 두꺼운 실리콘 층을 통한 광 손실을 나타낼 수 있음을 인식한다. 일 실시 예에서, 적층 성장 물질의 적층 성장을 수용하기 위해, 절연체 상에 실리콘의 시드 층(실리콘 템플릿)을 갖는 구조가 제공될 수 있다. 실리콘의 시드 층을 갖는 구조체를 제공하기 위해, 기판(110)을 제조하는데 사용하기 위해 실리콘 온 절연체 (SOI) 웨이퍼(벌크 실리콘 기판상의 얇은 산화물 층 및 산화물상의 얇은 실리콘 층을 가짐)가 선택될 수 있다. SOI 웨이퍼가 인터포저(100)의 제조에 사용되는 일 실시 예에서, 기판(110)은 SOI 웨이퍼의 벌크 실리콘 기판에 의해 제공된다.
적층 성장은 또한 유리 상에 형성된 실리콘의 시드 층 상에 적층 성장시킴으로써 수행될 수 있다. 따라서, 기판(110)의 제조를 위한 유리 웨이퍼(벌크 유리 대체물 상에 형성된 얇은 실리콘 층을 가짐)상의 실리콘의 선택은 적층 성장 물질의 적층 성장 및 단결정 실리콘, 다결정 실리콘, 또는 게르마늄과 같은 적층 성장 물질로 형성된 포토닉스 장치의 제조를 수용할 수 있다. 유리상의 실리콘 웨이퍼가 인터포저(100)의 제조에 사용되는 일 실시 예에서, 기판(110)은 실리콘 웨이퍼상의 유리 기판에 의해 제공된다.
일 실시 예에서, 기능적 인터포저 구조(120)는 기판(110) 위의 높이에서 절연 인터페이스 상의 실리콘을 포함하도록 제조될 수 있다. 예를 들어, 기판(110)의 상부 높이 위에 있는 실리콘의 두꺼운 층, 예를 들어, 실리콘으로 형성된 기판(110)상에 적층 성장된 실리콘 산화물 층은 얇은 실리콘 층 및 얇은 실리콘 층 아래에 매립된 산화물 층을 정의하기 위해 국부적 또는 비-국부적인 주입 산소 (SIMOX) 처리에 의한 분리를 받을 수 있다.
적절한 제조 방법을 사용하여, 상이한 도파관 재료의 도파관에 의해 제공되거나 또는 이들을 갖는 포토닉 장치가 기능성 인터포저 구조(120)의 임의의 높이에서 제조될 수 있다. 일 실시 예에서, 적층 성장된 포토닉 장치는 기능적 인터포저 구조(120)의 기판 위치상에 제조될 수 있고, 포토닉 장치는 증착된 재료, 예를 들어 증착된 실리콘 질화물 또는 실리콘 산 질화물물질로 형성되고 기능적 인터포저 구조(120)의 기판 높이 위에서 형성될 수 있다. 기능적 인터포저 구조(120)는 상이한 높이에서 도파관들 간의 감쇠 결합에 의해 높이들 사이에서 광을 전도하도록 제조될 수 있다.
다양한 포토닉스 장치를 제조할 수 있는 재료 층의 결정립 구조를 변경하기 위한 다양한 공정이 수행될 수 있다. 일 실시 예에서, 재료 층은 다결정 실리콘(폴리 실리콘)으로 형성될 수 있다. 일 실시 예에서, 재료 층의 실리콘 결정 구조를 변경하기 위해 이온 주입이 수행될 수 있다. 변형시, 폴리 실리콘 물질은 비정질 폴리 실리콘 물질로 변형될 수 있다. 이온 주입 종은 실리콘, 아르곤 (예를 들어, Ar 또는 Ar+), 크세논 (예를 들어, Xe 또는 Xe +) 또는 게르마늄 중 하나 이상을 포함할 수 있다. 다른 측면에서, 재결정 풀림 공정과 같은 어닐링 공정이 수행되어 재료 층의 결정립 구조를 더욱 개선시킬 수 있다. 일 실시 예에서, 이온 주입의 유무에 관계없이, 재료 층은 결정립 구조의 수정을 위한 어닐링의 대상이 될 수 있다.
인터포저 기능적 구조(120)에 일체로 형성된 포토닉스 장치의 성능을 향상시키기 위해, 인터포저(100)는 일체로 제조된 포토닉스 장치와 기판(110) 사이의 결합을 감소시키는 특징부를 포함할 수 있다. 일 실시 예에서, 기판(110)은 커플링을 감소시키기 위해 유리로 형성될 수 있다. 일 실시 예에서, 기판(110)은 포토닉스 장치가 일체로 형성된 인터포저(100)의 영역에 깊은 트렌치 절연 특징부를 포함할 수 있다.
도 3은 제조의 후속 중간 단계에서의 도 2의 광전자 시스템(10)을 도시한다. 도 3을 참조하면, 기판(110)은 관통 비아(130)의 전도성 물질을 드러내도록 갈아서 재분배 층 배선(170)을 형성하기 위한 추가적인 패터닝이 수행될 수 있다. 예를 들어, 인터포저 재료 층, 예를 들어 주요 본체(122)를 정의하는 재료는 도 2에 도시된 단계에서 관통 비아(130)의 하부 높이까지 평탄화된 기판을 연삭한 후 기판(110)에 증착될 수 있으며, 재분배 층(1702)을 증착 한 다음, 재분배 층 배선(170)을 정의하기 위해 원하지 않는 재료를 제거하여 마스킹 및 에칭 한 후, 다른 하나 이상의 인터포저 재료 층을 증착한 다음 언더 범프 금속화 형성부(under bump metallizaton formation)에 수용되는 영역에 하나 이상의 층을 리세스(recess)할 수 있다. 다른 실시 예에서, 하나 이상의 인터포저 재료 층, 예를 들어 주요 본체(122)를 정의하는 재료는 증착될 수 있으며, 전도성 재료를 수용하기 위한 공동을 정의하도록 에칭될 수 있고, 이러한 공동은 재분배 층(1702)을 정의하기 위해 전도성 재료로 채워질 수 있고, 그 다음에 추가로 하나 이상의 인터포저 재료 층을 증착하고 언더 범프 금속화 형성부에 수용하기 위해 도시된 영역에 리세싱될 수 있다. 일 실시 예에서, 포토레지스트 스텐실(photoresist stencil)이 재분배 층(1702)의 형성을 위해 전도성 물질로 도포되고 채워질 수 있다.
관통 비아(130) 및 비아(134)는 인터포저(100) 및 인터포저 기능적 구조(120)의 후면 사이에 제어, 논리 및/또는 전력 신호를 분배할 수 있다. 관통 비아(130) 및 비아(134), 전선(140) 및 배선(170)을 통해, 전기적 제어 및 전력 신호의 팬-아웃(fan out)을 용이하게 할 수 있다. 일 예시에서, 금속화 층(1402, 1404 및 1406)은 각각의 나노미터 스케일상에 피치들을 가질 수 있고 재분배 층(1702)은 마이크론 스케일상의 피치를 가질 수 있다. 재분배 층(1702) 및 금속화 층(1402, 1404 및 1406)의 제조에 사용하기 위한 재료는 금속, 예를 들어, 구리,은, 금, 텅스텐 또는 다른 전도성 재료, 또는 다른 도전성 재료, 예를 들어 적절하게 도핑된 반도체 재료 등을 포함할 수 있다.
재배치 층(1702)을 포함하는 후면 특징부의 형성을 위한 제조 공정에 앞서, 핸들 웨이퍼(180)의 일반적인 형상을 갖는 전면 핸들 웨이퍼(미도시)는 일반적인 구성의 접착 층(182)을 갖는 접착 층을 사용하여 인터포저(100)의 전면(기능적 인터포저 구조(120)를 갖는 인터포저(100)의 전면)에 일시적으로 부착될 수 있다. 이러한 전면 손잡이 웨이퍼는 재배치 층(1702)을 포함하는 후면 특징부의 형성을 위한 제조 공정을 위해 후면 상부 배향으로 인터포저(100)가 배향되도록 허용한다. 재배치 층(1702)을 포함하는 후면 특징부의 형성을 위한 제조 과정에 이어서, 배면 핸들 웨이퍼(180)는, 예를 들어, 접착 층(182)을 사용하여 도 3에 도시된 바와 같이 일시적으로 인터포저(100)에 부착될 수 있고, 전면 핸들 웨이퍼가 제거될 수 있다. 배면 핸들 웨이퍼(180)는 인터포저(100)가 추가 특징부(feature)의 제조 공정, 예를 들어, 영역(302) 특징부의 형성, 공동(402 및 404)의 형성 및 조립식 부품(l60A, l60B 및 l60B)을 위해 도 3에 도시된 바와 같이 전방 상부 방향으로 배향될 수 있게 한다.
관통 비아(130) 및 비아(134)는 수직으로 연장될 수 있다. 일 실시 예에서, 관통 비아(130)는 기판(110)을 통과하며 연장될 수 있고 기능적 인터포저 구조(120)도 통과하며 연장될 수 있다. 일 실시 예에서, 관통 비아(130)는 기판(110)을 통과하며 완전히 (전체적으로) 연장됨으로써 기판(110)을 통과하며 연장될 수 있고, 기판(110)을 통과하며 부분적으로 연장됨으로써 기능적 인터포저 구조(120)를 통하여 연장될 수 있다. 일 실시 예에서, 비아(134)는 기능적 인터포저 구조(120)를 통하여 부분적으로 연장됨으로써 기능적 인터포저 구조(120)를 통하여 연장될 수 있다.
도 3의 다른 양태를 참조하면, 영역(302)에서의 부가적인 제조 공정이 조립식 부품의 부착을 수용하도록 수행될 수 있다. 조립식 부품이 솔더 범프(solder bumps)를 갖는 조립식 반도체 칩인 일 실시 예에서, 영역(302)에서의 공정은 언더 범프 금속화(UBM) 형성부를 제조하기 위한 제조 공정을 포함할 수 있다.
도 4는 제조의 후속 중간 단계에서 도 3의 광전자 시스템(10)을 도시한다. 도 4를 참조하면, 조립식 레이저 다이 칩(160A)(도 5)에 의해 제공되는 조립식 부품의 수용을 위해 공동(402)이 형성될 수 있고, 조립식 포토닉스 집적 회로 칩(160B)(도 5)에 의해 제공되는 조립식 부품을 수용하기 위한 공동(도 5)이 형성될 수 있다. 배선(140)을 조립식 부품에 전기적 및 기계적으로 결합시키기 위한 형성 부(410)가 공동(402)에 형성될 수 있으며, 배선(140)의 조립된 부품에 대한 전기적 및 기계적 결합을 용이하게 하기 위해 장벽 층(222)상의 공동(404)에 형성될 수 있다. 형성부(420)는 도 3의 제조의 중간 단계에서 도시된 금속 스택에 의해 제공된 정렬 특징부(220)의 제조를 완료할 수 있다. 금속화 층 상에 형성될 수 있는 장벽 층(212) 상에 형성부(410)가 형성될 수 있다. 형성부(420)는 장벽 층(222)상에 형성될 수 있다. 장벽 층(222)은 금속화 층(1404) 상에 형성될 수 있는 금속 기둥(221) 내에 형성될 수 있다. 장벽 층(212, 222)은 조립식 레이저 다이 칩(l60A)과 조립식 포토닉스 집적 회로 칩(l60B)과 같은 조립식 부품이 각각 금속 화 층(1404) 또는 기둥(211)을 접촉시키는 금 또는 주석의 접촉(160AC 및 160BC)으로부터 발생하는 반응 방지하기 위한 장벽을 형성할 수 있다
일 실시 예에서 형성부(410) 및/또는 형성부(420)는 솔더 범프로 형성될 수 있다. 일 실시 예에서 형성부(410) 및/또는 형성 부(420)는 무전해 도금 공정 또는 전기 도금 공정을 사용하여 얻어지는 얇은 응집성 금속 코팅(예를 들어, 무전 해 도금 형성 또는 전기 도금 형성)으로 형성될 수 있다. 일 실시 예에 따르면, 무전 해 도금 공정은 외부 전력을 사용하지 않고 수용액에서의 반응을 수반하는 화학적 또는 자동 촉매 비-갈바닉 공정에 의해 제공될 수 있다. 무전해 도금의 수행을 위한 일 실시 예에서, 수소는 환원제에 의해 방출되어 표면상에 음 전하를 생성할 수 있다. 무전해 도금은 예를 들어, 무전해 니켈 도금, 무전해 은 도금, 무전해 금 도금, 또는 무전해 구리 도금을 포함한다. 전기 도금 공정의 일 실시 예에 따르면, 전류는 용해성 금속 양이온을 감소시켜 전극 상에 얇은 금속 코팅을 형성하도록 사용될 수 있다. 일 실시 예에서, 도금 공정(예를 들어, 무전해 도금 또는 전기 도금 공정)은 재료를 형성하는 형성부(410) 및/또는 형성부(420)의 양 및 분배의 정밀한 제어를 위해 사용될 수 있으므로, 재료를 형성하는 형성부(410) 및/또는 형성부(440)의 리플로우로 인한 두께 변화를 감소시킨다.
도 4에 도시된 다른 실시 예에서, 조립식 반도체 칩(160C)은 영역(430)에 부착될 수 있다. 조립식 반도체 칩(160C)은 능동 또는 수동 전기 장치(CMOS, RF 부품, MEMs, 개별 부품)를 갖는 반도체 칩일 수 있다. 영역(430)에서의 공정은 조립식 반도체 칩(160C)의 범프를 언더 범프 금속화 형성부(UBM)에 솔더링하는 공정을 포함할 수 있다. 조립식 반도체 칩(l60C)는 능동 및/또는 수동 전기 장치(CMOS, SRAM, 로직, ASIC, RF 부품, MEMs, 개별 부품)를 갖는 칩이될 수 있다.
도 5는 제조의 후속 중간 단계에서 도 4의 광전자 시스템(10)을 도시한다. 도 5를 참조하면, 조립식 레이저 다이 칩(160A)은 공동(402) 내의 기능적 인터포저 구조(120)에 부착될 수 있고, 조립식 포토닉스 집적 회로 칩(160B)은 공동(404) 내의 기능적 인터포저 구조(120)에 부착될 수 있다.
조립식 레이저 다이 칩(l60A)의 부착을 위해, 조립식 레이저 다이 칩(l60A)의 접촉부(l60AC)에 인접한 영역에서 조립식 레이저 다이 칩(l60A)의 하부 높이가 정렬 특징부(210)와 접촉할 때까지 조립식 레이저 다이 칩(110) 형성부(410)는 기능적 인터포저 구조(120)에 조립식 레이저 다이 칩(160A)을 전기적 및 기계적으로 연결하기 위해 레이저 가열 도구를 사용하여 국부적인 레이저 가열을 받을 수 있다. 국부적인 레이저 가열은 형성부(410)를 리플로우시키고 전기적 및 기계적 커플 링 조립식 레이저 다이 칩(160A)의 금속화 층(1404)과 접촉부(160AC) 사이의 접합이 성립될 수 있다. 조립식 레이저 다이 칩(160A)은 미리 정해진 또는 가변 파장의 레이저 광을 방출할 수 있다. 조립식 레이저 다이 칩(160A)은 하나 이상의 레이저 발광 기술, 예를 들면, DFB, Fabry-Perot, WDM를 통합시킬 수 있다.
기능적 인터포저 구조(120)에 조립식 포토닉스 집적 회로 칩(160B)을 부착하기 위해, 조립식 포토닉스 집적 회로 칩(160B)은 조립식 포토닉스 집적 회로 칩(160B)의 접촉부(160BC)가 금속 기둥(221), 장벽 층(222) 및 형성부(420)를 갖는 금속 스택에 의해 제공된 접촉 정렬 특징부(220)가 접촉될 때까지 하측으로 가압될 수 있다. 공동(404)에 칩(160B)을 부착하기 위해 도시된 바와 같은 부착 조립체는 금속 스택에 의해 제공되는 정렬 특징부(220)의 두께에 의존하여 형성부(420)와 접촉하는 조립식 포토닉스 집적 회로 칩(160B)의 접촉에 기초하여 형성부(420)의 리플로우 이후에 칩(160B)이 남을 수 있는 특정 높이에 칩이 있도록 수직 정렬이 제공될 수 있다. 조립식 포토닉스 집적 회로 칩(160B)의 접촉부(160BC)가 금속 스택에 의해 제공된 정렬 특징부(220)와 접촉할 때, 레이저 가열 도구를 사용하여 국부적인 레이저 가열을 받을 수 있다. 국부적인 레이저 가열은 국부적인 레이저 가열에 의해 형성부(420)가 리플로우되도록 하고 금속화 층(1404)과 조립식 레이저 다이 칩(160B)의 접촉부(160BC) 사이의 전기적 및 기계적 결합을 확립할 수 있다.
조립식 포토닉스 집적 회로 칩(160B)은 다양한 응용예, 예를 들어, 생물 의학, WDM, datacom, 아날로그 RF, 모바일, LIDAR, 광학 네트워킹 등을 위한 조립식 포토닉스 집적 회로 칩일 수 있다. 조립식 포토닉스 집적 회로 칩(160B)은 하나 이상의 포토닉스 장치, 예를 들어, 도파관(150A) 및/또는 도 7 내지 도 10을 참조하여 설명된 바와 같이 제조된 포토닉스 영역(240)의 하나 이상의 포토닉스 장치(150B-150G), 예를 들어, 도파관, 광 검출기, 커플러, 변조기, 편광기, 스플리터 또는 공진기와 같은 하나 이상의 포토닉스 장치를 를 포함할 수 있다.
조립식 레이저 다이 칩(160A) 및 조립식 포토닉스 집적 회로 칩(160B)을 기능적 인터포저 구조(120)에 부착하기 위해, 조립식 레이저 다이 칩(160A) 및 조립된 포토닉스 집적 회로 칩(160B)은 머신 비전(machine vision) 기능을 갖는 칩 본딩(chip bonding) 도구를 사용하여 각각의 공동(402 및 404)에 위치될 수 있다. 정렬 특징부(210 및 220)는 수직 정렬(인터포저(100)와 관련된 도면 전반에 걸쳐 도시된 기준 좌표계(15)의 z 축에 평행한 방향들)을 제공하여 조립식 레이저 다이 칩(160A) 및 조립식 포토닉스 집적 회로 칩의 높이가 정확하게 설립될 수 있도록 할 수 있다. 인식 가능한 패턴은 인터포저(100)에 포함되어 평행한 조립식 레이저 다이 칩(160A) 및 조립식 포토닉스 집적 회로 칩(160B)의 정렬을, 기준 좌표계(15)의 y 축에 평행한 축을 따르는 방향 및 기준 좌표계(15)의 x 축에 평행한 축을 따르는 방향으로, 용이하게 할 수 있다. 머신 비전 패턴 인식에 의해 인식 가능한 패턴은 금속화 층(1402) 및/또는 금속화 층(1404)에 의해 정의된 패턴으로 편리하게 제조될 수 있다.
조립식 레이저 다이 칩(160A)의 정밀한 높이를 수직 정렬 및 설정하기 위해 동작할 수 있는 정렬 특징부(210)는 조립식 레이저 다이 칩(160A) 및 기능적 인터포저 구조(120)의 전기적 연결을 위한 특징부들로부터 이격되어 독립적으로 떨어져 있을 수 있다. 전기적 접속을 위한 목적을 위치되고 제공되는 전도성 물질은 칩(160A)의 수직 정렬에 영향을 덜 가질 것으로 기대될 수 있다. 공동(404)에 조립식 포토닉스 집적 회로 칩(160B)을 부착하기 위한 부착 조립체는 정렬 특징부(210)와 독립적으로 작동할 수 있고, 설계 구성 정렬 특징부(210)로부터 제거할 수 있다.
공동(402)에서 조립식 레이저 다이 칩(160A)을 부착하기 위한 부착 조립체 및 공동(404)에 조립식 포토닉스 집적 회로 칩(160B)을 부착하기 위한 부착 조립체는 도 4의 특정 실시 예에서 상이한 부착 조립체로서 도시되지만, 공통된 부착 조립체가 대체로 사용될 수도 있다. 예를 들어 공동(402)에서 조립식 레이저 다이 칩(160A)을 부착하기 위한 부착 조립체는 공동(402)에서 조립식 레이저 다이 칩(160A)을 부착하고 공동(404)에서 조립식 포토닉스 집적 회로 칩(160B)을 부착하는데 사용될 수 있다. 다른 실시 예에서, 공동(404)에 조립식 포토닉스 집적 회로 칩(160B)은 공동(402)에 조립식 레이저 다이 칩(160A)을 부착하고 공동(404)에 조립식 포토닉스 집적 회로 칩(160B)을 부착하는데 사용될 수 있다. 대안적인 실시 예에서, 공동(402)에서 조립식 레이저 다이 칩(160A)을 부착하기 위한 조립체는 공동(404)에서 조립식 포토닉스 집적 회로 칩(160B)을 부착하는데 사용될 수 있고, 공동(404)에서 조립식 포토닉스 집적 회로 칩(160B)을 부착하기 위한 부착 조립체는 공동(404)에 조립식 레이저 다이 칩(160A)을 부착하는데 사용될 수 있다.
조립식 레이저 다이 칩(160A)이 도 5에 도시된 바와 같이 기능적 인터포저 구조(120)에 부착됨으로써, 조립식 레이저 다이 칩(160A)은 기능적 인터포저 구조(120)에 일체로 형성되고 수평으로 길게 연장되는 도파관(150A)에 대해 수직으로 (기준 좌표계(15)의 z 축에 평행한 방향으로) 정렬되어 칩(160A)의 발광 층(160AL)이 도파관(150A)에 대해 수직으로 정렬되도록 형성될 수 있다. 조립식 레이저 다이 칩(160A)은 z 축으로 정렬될 수 있을 뿐만 아니라 x 축 및 y 축으로도 (기준 좌표계(15)의 x 축 및 y 축에 평행한 방향으로) 정렬되어 일체로 형성된 도파관(150)에 정렬될 수 있다. 이렇게 정렬된 칩(160A) 및 도파관(150A)에 의해, 조립식 레이저 다이 칩(160A) 및 도파관(150A)은 서로 에지 결합될 수 있다. 일 실시 예에 따르면, 조립식 레이저 다이 칩(160A)과 도파관(150A) 사이의 에지 결합은 감소된 삽입 손실의 광학적 결합을 포함할 수 있으며, 시스템 및 신호 무결성이 향상된다. 에지 결합은 광 손실을 더 감소시키기 위해 테이퍼링된 수광 도파관(160BW)을 포함할 수 있다.
조립식 포토닉스 집적 회로 칩(160B)이 도 4에 도시된 바와 같이 기능적 인터포저 구조(120)에 부착됨으로써, 조립식 포토닉스 집적 회로 칩(160B)은 기능성 인터포저 구조체(120)에 일체로 형성된 도파관(150A)에 대해 수직으로 (기준 좌표계(15)의 z 축에 평행한 방향으로) 정렬될 뿐만 아니라 x 축 및 y 축으로도 (기준 좌표계(15)의 x 축 및 y 축에 평행한 방향으로) 정렬되어 조립식 포토닉스 집적 회로 칩(160B)의 도파관(160BW)이 도파관(150A)에 정렬될 수 있고, 이에 따라 도파관(150A)와 공통 높이에 있게 된다. 이와 같이 정렬된 칩(160B) 및 도파관(150A)에 의해, 조립식 포토닉스 집적 회로 칩(160B) 및 도파관(150)은 서로 에지 결합될 수 있다. 일 실시 예에 따르면, 조립식 포토닉스 집적 회로 칩(160B)과 도파관(150) 사이의 에지 결합은 감소된 삽입 손실의 광학적 결합을 포함할 수 있으며, 시스템 및 신호 무결성을 향상시킨다. 에지 결합은 광 손실을 더 감소시키기 위해 테이퍼링된 수광 도파관(160BW)을 포함할 수 있다.
도 5에 도시된 바와 같이, 기능적 인터포저 구조체(120)에 조립식 레이저 다이 칩(160A) 및 조립식 포토닉스 집적 회로 칩(160B)이 부착되어, 조립식 레이저 다이 칩(160A)의 발광층(160AL), 기능적 인터포저 구조체(120)에서 일체로 형성된 도파관(150A) 및 조립식 포토닉스 집적 회로 칩(160B)의 도파관(160BW)은 공통 수평축(502)을 따라 정렬될 수 있고 공통 높이에 배치될 수 있다. 조립된 레이저 다이 칩(160A)의 발광층(160AL), 기능적 인터포저 구조(120)에 일체로 형성된 일체로 형성된 도파관(150) 및 일 실시 예에서의 도파관(160BW)은 각각 기준 좌표계(15)의 x 축에 평행한 각각의 축(504, 506 및 508)을 갖는 직선형의 선형 구조에 의해 제공될 수 있다. 조립식 레이저 다이 칩(160A)의 정렬 발광층(160AL), 기능적 인터포저 구조(120)에 일체로 형성된 도파관(150A) 및 설명된 바와 같이 조립식 포토닉스 집적 회로 칩(160B)의 도파관(160BW)을 정렬시킴으로써 예를 들어 기능적 인터포저 구조(120) 내부 부품으로부터의 회절 또는 반사에 의해 발생하는 광 전송 손실을 감소시킬 수 있다.
도 5의 제조 도면을 참조하여 설명된 다른 양상에서, 인터포저(100)는 관통 비아(130)를 통해 조립식 레이저 다이 칩(160A) 및 조립식 포토닉스 집적 회로 칩(160B)의 열 생성 특징부에 의해 발생된 열을 제거하기 위한 히트 싱크 기능을 제공하도록 구성될 수 있다. 기판(110)이 열전도성 재료로 형성되는 경우, 예를 들어, 실리콘, 인터포저(100)는 관통 비아(130)에 의해 전도된 열이 인터포저(100)로부터 열을 제거하기 위해 기판 및 재분배 층(1702)에 의해 전도될 수 있도록 구성될 수 있다. 인터포저(100)는 관통 비아(130)에 의해 전도된 열이 인터포저(100)로부터 열을 제거하기 위해 재분배 층(1702)에 의해 주로 전달될 수 있도록 구성될 수 있다.
추가적인 제조 공정을 위해, 도 6에 도시된 언더 범프 금속화(UBM) 구조물(176)은 인터포저(100)의 후면상의 재분배 층(1702)의 노출된 영역 상에 형성될 수 있다(노출된 영역은 재배치 층(1702)을 둘러싸는 인터포저 재료가 리세스된 것으로 도시). 이러한 UBM 형성부(176)는 인터포저(100)가 부착될 수 있는 서브 구조의 솔더 범프들을 수용하도록 구성될 수 있다. 핸들 웨이퍼(미도시)는 인쇄 회로 기판 또는 인터포저와 같은 하부 구조상의 광전자 시스템(10)의 취급 및 설치를 허용하도록 접착제를 통해 기능적 인터포저 구조(120)에 일시적으로 부착될 수 있다.
도 6은 UBM 형성부(176)에 대한 인터포저(100)의 솔더 범프(192)의 연결을 통해 서브 구조체(190) 상에 장착된 시스템(10)을 도시한다. 인쇄 회로 기판 서브 구조체(190)에 의해 제공되는 것으로 도시된 바와 같이 볼 그리드 어레이 또는 인터포저에 의해 대안적으로 제공될 수 있다. 도 6에 도시된 제조 단계의 인터포저(100)는 조립식 레이저 다이 칩(160A)의 전극을 기능적 인터포저 구조(120)의 노출된 전압 단자에 와이어 본딩하기 위한 와이어 본드(188)를 포함할 수 있다. 대안 적으로, 기능적 인터포저 구조(120)는 전기적으로 절연된 포지티브 및 네가티브 전압 단자를 정의하도록 구성될 수 있으며, 분리된 포지티브 및 네거티브 단자 전극으로 구성된 하부 전극을 갖는 조립식 레이저 다이 칩(l60A)은 대응하는 포지티브 및 네거티브 전압 단자에 부착될 수 있다. 외부 레이저 광은 기능적 인터포저 구조(120)에 결합될 수 있다. 예를 들어, 외부 오프 - 인터포저 소스(도시 생략)로부터 광을 전달하는 광섬유 케이블(196)은 기능적 인터포저 구조(120)에 일체로 형성된 통합 도파관(150H)에 결합될 수 있다. 수광 도파로(l50H)는 광 손실을 줄이기 위해 테이퍼링될 수 있다. 하부 구조(180)에 대한 인터포저(100)의 전기적 및 기계적 연결을 위해, 인터포저(100)의 UBM 형성부(176)는 서브 구조체(190)의 대응하는 솔더 범프(192)에 납땜 되고 실런트(194)로 밀봉될 수 있다.
여기에 사용된 용어는 특정 실시 양태를 설명하기위한 것이며 단지 제한하려는 것은 아니다. 본원에서 사용된 단수 형태 "a", "an"및 "the"는 문맥 상 다르게 지시하지 않는 한 복수 형태를 포함하고자 한다. 용어 "포함한다"(및 "포함하는"및 "포함하는"과 같은 "포함하는"의 임의의 형태), "갖는다"(및 "갖는"및 "갖는"와 같은 임의의 형태의) "포함"(및 "포함"및 "포함"과 같은 모든 형태의 포함) 및 "포함"(및 "포함"및 "포함"과 같은 양식 포함)은 제한없는 연결 동사다. 결과적으로, 하나 이상의 단계 또는 요소를 "포함", "갖는", "포함하는"또는 "포함하는"방법 또는 장치는 이들 하나 이상의 단계 또는 요소를 소유하지만, 더 많은 단계 또는 요소. 마찬가지로, 하나 이상의 특성을 "포함", "갖는", "포함하는"또는 "포함하는"방법 또는 장치 요소의 단계는 이들 하나 이상의 특징을 지니지만, 이에 한정되는 것은 아니며 또는 더 많은 기능. "에 의해 정의된"이라는 용어의 형태는 요소가 전체적으로 정의되는 관계에 의해 부분적으로 정의되는 관계를 포함한다. 여기에 숫자 식별자가 있다. "first"및 "second"는 요소의 순서를 지정하지 않고 다른 요소를 지정하는 임의의 용어다. 또한, 어떤 방식으로 구성되는 시스템 방법 또는 장치는 적어도 그 방식으로 구성되지만, 나열되지 않은 방식으로 구성될 수도있다. 또한, 특정 수의 요소를 갖는 것으로 도시된 시스템 방법 또는 장치는 특정 수보다 적거나 더 큰 요소로 실시될 수 있다.
아래의 청구 범위에 있는 모든 수단 또는 단계와 기능 요소의 상응하는 구조, 재료, 동작 및 등가물은 명시 적으로 청구된 다른 청구된 요소와 조합하여 기능을 수행하기위한 구조, 재료 또는 행위를 포함하도록 의도된다 . 본 발명의 설명은 예시 및 설명의 목적으로 제공되었지만, 개시된 형태로 본 발명을 포괄적으로 또는 제한하려는 것은 아니다. 본 발명의 범위 및 사상을 벗어나지 않으면 서 당업자에게 많은 변형 및 변화가 명백 할 것이다. 본 실시 예는 본 발명의 하나 이상의 양상 및 실제 응용의 원리를 가장 잘 설명하고 당업자가 다양한 실시 예에 대한 본 발명의 하나 이상의 양상을 이해할 수 있도록 선택 및 고려된 특정 용도에 적합한 변경을 할 수 있도록 기술되었다.

Claims (14)

  1. 광전자 시스템에 있어서,
    기판 및 상기 기판상에 형성된 기능적 인터포저 구조를 갖는 포토닉스 인터포저, 상기 기판 및 상기 기능적 인터포저 구조를 관통하여 연장되며 전기 신호를 전달하는 복수의 관통 비아(through vias), 및 기능적 인터포저 구조의 상이한 영역들로 신호를 전달하는 복수의 전선을 포함하는 포토닉스 인터포저;
    상기 기능적 인터포저 구조에 일체로 형성된 하나 이상의 포토닉스 장치; 및 상기 기능적 인터포저 구조에 부착된 하나 이상의 조립식 부품을 포함하는,
    시스템.
  2. 제 1 항에 있어서,
    상기 하나 이상의 조립식 부품은 조립식 레이저 다이 칩, 조립식 포토닉스 집적 회로 칩 및 조립식 반도체 칩으로 구성된 그룹으로부터 선택된 부품을 포함하는,
    시스템.
  3. 제 1 항에 있어서,
    상기 하나 이상의 조립식 부품은 조립식 레이저 다이 칩, 조립식 포토닉스 집적 회로 칩으로 구성된 그룹으로부터 선택된 조립식 부품을 포함하는,
    시스템.

  4. 제 1 항에서,
    상기 인터포저는 금속화 층 및 공동을 포함하고,
    상기 하나 이상의 조립식 부품은 상기 금속화 층에 전기적으로 연결되고 상기 공동에 배치된 조립식 레이저 다이 칩을 포함하는,
    시스템.
  5. 제 1 항에 있어서,
    상기 인터포저는 금속화 층 및 공동을 포함하고,
    상기 하나 이상의 조립식 부품은 상기 금속화 층에 전기적으로 연결되고 상기 공동에 배치된 조립식 포토닉스 집적 회로 칩을 포함하는,
    시스템.
  6. 제 1 항에 있어서,
    상기 하나 이상의 포토닉스 장치는 수동(passive) 포토닉스 장치 및 능동(active) 포토닉스 장치로 구성된 그룹으로부터 선택된 포토닉스 장치를 포함하는,
    시스템.
  7. 제 1 항에 있어서,
    상기 하나 이상의 포토닉스 장치는 도파관, 광 검출기, 그레이팅 커플러, 변조기, 편광기 및 공진기로 구성된 그룹으로부터 선택된 포토닉스 장치를 포함하는,
    시스템.
  8. 제 1 항에 있어서,
    상기 기능적 인터포저 구조는 실리콘, 실리콘 다이옥사이드, 실리콘 질화물로 이루어진 그룹으로부터 선택된 재료를 포함하고, 상기 기판은 유리, 사파이어 및 실리콘으로 구성된 그룹으로부터 선택된 재료를 포함하는,
    시스템.
  9. 제 1 항에 있어서,
    상기 기능적 인터포저 구조에 일체로 형성된 상기 하나 이상의 포토닉스 장치는 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 도파관을 포함하는,
    시스템.
  10. 제 1 항에 있어서,
    상기 기능적 인터포저 구조에서 일체로 형성된 상기 하나 이상의 포토닉스 장치는 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 도파관을 포함하고, 상기 기능적 인터포저 구조에 부착된 상기 하나 이상의 조립 부품은, 상기 기능적 인터포저 구조의 공동에 부착된 조립식 레이저 다이 칩을 포함하며, 상기 조립식 레이저 다이 칩은 상기 인터포저 기능적 구조에서 상기 일체로 형성되고 수평으로 길게 연장되는 도파관과 정렬된 수평으로 연장된 방출 층을 구비하는,
    시스템.
  11. 제 1 항에 있어서,
    상기 기능적 인터포저 구조에 일체로 형성된 상기 하나 이상의 포토닉스 장치는 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 도파관을 포함하고, 상기 기능적 인터포저 구조에 부착된 상기 하나 이상의 조립식 부품은, 상기 기능적 인터포저 구조의 공동에 부착된 조립식 포토닉스 집적 회로 칩을 포함하며, 상기 조립식 포토닉스 집적 회로 칩은 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 도파관과 정렬된 수평으로 길게 연장된 도파관을 구비하는,
    시스템.
  12. 제 1 항에 있어서,
    상기 기능적 인터포저 구조에 일체로 형성된 상기 하나 이상의 포토닉스 장치는 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 도파관을 포함하고, 상기 기능적 인터포저 구조에 부착된 상기 하나 이상의 조립식 부품은, 상기 기능적 인터포저 구조의 제1 공동에 부착된 조립식 레이저 다이 칩을 포함하며, 상기 조립식 레이저 다이 칩은 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 도파관과 정렬된 수평으로 연장된 방출 층을 구비하며, 상기 기능적 인터포저 구조에 부착된 상기 하나 이상의 조립식 부품은 상기 기능적 인터포저 구조의 제2 공동에 부착된 조립식 포토닉스 집적 회로 칩을 포함하고, 상기 조립식 포토닉스 집적 회로 칩은 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 상기 도파관과 정렬된 수평으로 길게 연장되는 도파관을 구비하는,
    시스템.
  13. 제 1 항에 있어서,
    상기 기능적 인터포저 구조에 일체로 형성된 상기 하나 이상의 포토닉스 장치는 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 도파관을 포함하고, 상기 기능적 인터포저 구조에 부착된 상기 하나 이상의 조립식 부품은, 상기 기능적 인터포저 구조의 제1 공동에 부착된 조립식 레이저 다이 칩을 포함하며, 상기 조립식 레이저 다이 칩은 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 도파관과 정렬된 수평으로 연장된 방출 층을 구비하며, 상기 기능적 인터포저 구조에 부착된 상기 하나 이상의 조립식 부품은 상기 기능적 인터포저 구조의 제2 공동에 부착된 조립식 포토닉스 집적 회로 칩을 포함하고, 상기 조립식 포토닉스 집적 회로 칩은 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 상기 도파관과 정렬된 수평으로 길게 연장되는 도파관을 구비하고, 상기 포토닉스 인터포저는 하부 구조에 장착되고, 상기 하부 구조는 인쇄 회로는 인쇄 회로 기판, 볼 그리드 어레이 패키지(ball grid array package) 및 인터포저를 포함하는,
    시스템.
  14. 제 1 항에 있어서,
    상기 기능적 인터포저 구조에 일체로 형성된 상기 하나 이상의 포토닉스 장치는 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 도파관을 포함하고, 상기 기능적 인터포저 구조에 부착된 상기 하나 이상의 조립식 부품은, 상기 기능적 인터포저 구조의 제1 공동에 부착된 조립식 레이저 다이 칩을 포함하며, 상기 조립식 레이저 다이 칩은 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 도파관과 정렬된 수평으로 연장된 방출 층을 구비하며, 상기 기능적 인터포저 구조에 부착된 상기 하나 이상의 조립식 부품은 상기 기능적 인터포저 구조의 제2 공동에 부착된 조립식 포토닉스 집적 회로 칩을 포함하고, 상기 조립식 포토닉스 집적 회로 칩은 상기 인터포저 기능적 구조에서 일체로 형성되고 수평으로 길게 연장되는 상기 도파관과 정렬된 수평으로 길게 연장되는 도파관을 구비하고, 상기 기능적 인터포저 구조에 부착된 상기 하나 이상의 조립식 부품은 조립식 반도체 칩을 포함하고, 상기 포토닉스 인터포저는 인쇄 회로 기판상에 장착되고, 상기 반도체 칩은 CMOS 칩, RF 부품 칩, MEMs 칩, 및 개별 부품 칩으로 구성된 그룹으로부터 선택된 칩인,
    시스템.
KR1020197014783A 2016-11-23 2017-11-21 포토닉스 인터포저 광전자 KR20190101362A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662426100P 2016-11-23 2016-11-23
US62/426,100 2016-11-23
US201715975349A 2017-10-27 2017-10-27
US15/975,349 2017-10-27
PCT/US2017/062773 WO2018098146A1 (en) 2016-11-23 2017-11-21 Photonics interposer optoelectronics

Publications (1)

Publication Number Publication Date
KR20190101362A true KR20190101362A (ko) 2019-08-30

Family

ID=60655105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197014783A KR20190101362A (ko) 2016-11-23 2017-11-21 포토닉스 인터포저 광전자

Country Status (5)

Country Link
EP (1) EP3545349A1 (ko)
KR (1) KR20190101362A (ko)
CN (1) CN110192136A (ko)
TW (1) TWI686943B (ko)
WO (1) WO2018098146A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210110132A (ko) * 2020-02-27 2021-09-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 광자 반도체 디바이스 및 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112218833B (zh) * 2018-04-03 2023-02-28 康宁股份有限公司 具有电和光连接的集成电路封装件及其制造方法
US11550099B2 (en) 2018-11-21 2023-01-10 The Research Foundation For The State University Of New York Photonics optoelectrical system
TWI829761B (zh) 2018-11-21 2024-01-21 紐約州立大學研究基金會 具有積體雷射的光學結構
US10962711B2 (en) * 2018-11-29 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
FR3120739B1 (fr) * 2021-03-11 2023-02-10 Commissariat Energie Atomique dispositif optoélectronique comportant un interposeur photonique actif auquel sont connectées une puce microélectronique et une puce de conversion électro-optique

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI441307B (zh) * 2009-08-07 2014-06-11 Sony Corp 內插器、模組及包括該內插器之電子裝置
US8803269B2 (en) * 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
DE102014219792A1 (de) * 2014-09-30 2016-03-31 Technische Universität Berlin Optoelektronisches Bauelement
US20160291269A1 (en) * 2015-04-01 2016-10-06 Coriant Advanced Technology, LLC Photonic integrated circuit chip packaging

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210110132A (ko) * 2020-02-27 2021-09-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 광자 반도체 디바이스 및 방법
US11215753B2 (en) 2020-02-27 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US11703639B2 (en) 2020-02-27 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method

Also Published As

Publication number Publication date
TWI686943B (zh) 2020-03-01
WO2018098146A1 (en) 2018-05-31
CN110192136A (zh) 2019-08-30
TW201830685A (zh) 2018-08-16
EP3545349A1 (en) 2019-10-02

Similar Documents

Publication Publication Date Title
US10976491B2 (en) Photonics interposer optoelectronics
KR20190101362A (ko) 포토닉스 인터포저 광전자
US11156772B2 (en) Photonic semiconductor device and method
KR102581742B1 (ko) 웨이퍼 스케일 접합 활성 포토닉스 인터포저
TWI756368B (zh) 光子晶片及封裝光子晶片系統
US11493689B2 (en) Photonic semiconductor device and method of manufacture
TW201530205A (zh) 積體模組及其形成方法
CN112219288B (zh) 具有埋入激光源的光子芯片
US11747563B2 (en) Photonic semiconductor device and method of manufacture
US20240113056A1 (en) Semiconductor device and methods of manufacture
US11686908B2 (en) Photonic semiconductor device and method of manufacture
US20240085610A1 (en) Photonic Package and Method of Manufacture
TW202416505A (zh) 半導體封裝與其形成方法與封裝
CN117457625A (zh) 封装件、半导体封装件及其形成方法
DE102023109539A1 (de) Optische vorrichtung und herstellungsverfahren
TW202414929A (zh) 光學裝置與其製造方法
CN117420635A (zh) 光学器件及其制造方法
DE102023114986A1 (de) Optische vorrichtung und herstellungsverfahren
CN114883202A (zh) 半导体装置及其形成方法
JP2022509946A (ja) フォトニクス光電気システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right