CN112218833B - 具有电和光连接的集成电路封装件及其制造方法 - Google Patents

具有电和光连接的集成电路封装件及其制造方法 Download PDF

Info

Publication number
CN112218833B
CN112218833B CN201980037557.3A CN201980037557A CN112218833B CN 112218833 B CN112218833 B CN 112218833B CN 201980037557 A CN201980037557 A CN 201980037557A CN 112218833 B CN112218833 B CN 112218833B
Authority
CN
China
Prior art keywords
integrated circuit
optical
glass
circuit package
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980037557.3A
Other languages
English (en)
Other versions
CN112218833A (zh
Inventor
L·M·O·布鲁斯博格
金榛洙
A·R·扎哈里安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN112218833A publication Critical patent/CN112218833A/zh
Application granted granted Critical
Publication of CN112218833B publication Critical patent/CN112218833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G02B6/4281—Electrical aspects containing printed circuit boards [PCB] the printed circuit boards being flexible
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00071—Channels
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12192—Splicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本文公开了具有电和光学连接的集成电路封装件(100)及其制造方法。根据一个实施方式，集成电路封装件包括结构化玻璃制品(120)，其包括玻璃基材(122)、光学通道(132)和重分布层。所述集成电路封装件(100)还包括集成电路芯片(160)，其位于玻璃基材(122)上并且与光学通道(132)光学连通以及与重分布层(136)电连续。

Description

具有电和光连接的集成电路封装件及其制造方法
相关申请的交叉引用
本申请根据35U.S.C.§119，要求2018年4月3日提交的第62/652,252号美国临时申请的优先权权益，其内容通过引用全文纳入本文。
技术领域
本说明书涉及集成电路封装件，其具有玻璃基材以及连接到玻璃基材的集成芯片。
背景技术
对于高性能计算和数据中心应用，期望高的数据传输速率。提供高数据传输速率的常规光互连可能因附加的部件而产生不期望的费用，可能消耗大量的功率，并且可能难以制造。因此，可能需要包含电和光连接的集成电路封装件。
发明内容
本文公开了具有电和光连接的集成电路封装件及其制造方法。
本文公开了一种集成电路封装件，其包括结构化玻璃制品，所述结构化玻璃制品包括玻璃基材、光学通道和重分布层。所述集成电路封装件还包括集成电路芯片，其位于玻璃基材上并且与光学通道光通信以及与重分布层电连续。
应理解，前面的一般性描述和以下的具体实施方式都仅仅是示例性的，并且旨在提供用于理解所要求保护的主题的性质和特性的总体评述或框架。所附附图提供了进一步理解，附图被结合在本说明书中并构成说明书的一部分。附图说明了一种或多种实施方式，并与说明书一起用来解释各种实施方式的原理和操作。
附图简要说明
图1是根据本文所示或所述的一个或多个实施方式，一种集成电路封装件的截面侧视示意图；
图2A是根据本文所示或所述的一个或多个实施方式，一种集成电路封装件的截面侧视示意图；
图2B是根据本文所示或所述的一个或多个实施方式，一种集成电路封装件的光学通道的截面侧视示意图；
图3是根据本文所示或所述的一个或多个实施方式，一种光斑尺寸转换器的侧视透视图；
图4是根据本文所示或所述的一个或多个实施方式，一种集成电路封装件的截面侧视示意图；
图5是根据本文所示或所述的一个或多个实施方式，一种集成电路封装件的截面侧视示意图；以及
图6是根据本文所示或所述的一个或多个实施方式，一种集成电路封装件的截面侧视示意图。
具体实施方式
现将对附图所示的示例性实施方式进行详细说明。只要可能，在附图中使用相同的附图标记表示相同或相似的部分。附图中的各部件不一定按比例绘制，而是着重于说明示例性实施方式的原理。
如下文将更详细论述的，本公开涉及集成电路封装件，其具有结构化玻璃制品，所述结构化玻璃制品具有玻璃基材、光学通道和重分布层。所述集成电路封装件还包括集成电路芯片，其位于玻璃基材上并且与光学通道光通信以及与重分布层电连续。集成电路封装件的实施方式使得实现了简化的组装，其中，光通信部件的对准得到了简化。另外，相比于常规封装材料，玻璃的使用为相邻的光通信部件提供了额外的尺寸稳定性。在一些实施方式中，在一次操作中进行集成电路芯片与基材之间的光和电连接。相比于电通道和光学通道互相影响的集成电路芯片，通过使电通道和光学通道彼此分离，可以提高向集成电路芯片传输以及传输自集成电路芯片的数据传输速率。另外，由于在一次操作中连接电通道和光学通道，可以简化集成电路封装件的组装，从而降低制造的复杂性和减少制造成本。
一般而言，包含集成硅基光子学装置的集成电路可与互补型金属氧化物半导体(CMOS)技术相容，并且可用于高速芯片间光通信。这种包括离散的光子通信通道的常规集成电路通常包括独立组装和连接的各种部件，例如激光器、调制器、光纤、接收器等。在单板的规模下，基于常规光纤的板上连接可以提供一种划算的解决方案。然而，随着连接数目增加，这些组装不能被放大。
与具有离散的光子通信通道的集成电路相比，结合了集成光子的本公开的集成电路封装件具有高产量制造，小形状因子和低功率操作的优点。这些集成电路封装件可以包括光学通道，其包括嵌在玻璃基材中的光波导。这些光学通道提供了大规模的通信并允许紧凑。特别地，安装在具有光波导的玻璃基材上的集成电路芯片之间的光学互连在短距离内提供了密度高和比特率高的通信链路，这可以有益于高性能计算和数据中心应用。集成电路封装件的这些构造可超过常规的铜基集成电路封装的能力。
作为背景，集成电路(IC)封装是半导体装置制造的后端工艺，其中，半导体材料块被封装在支承箱中，所述支承箱提供了从芯片密度到印刷电路板密度的电连接。所述箱也被称为“封装件”，其支承将装置连接到电路板的电触头。该过程常被称为封装，但是也可被称为半导体装置组装、包封或密封。
相比于常规IC封装，如本申请所公开的被结合到玻璃基材上的IC封装比常规有机封装往往可以具有更大的尺寸稳定性。另外，玻璃基材的热膨胀系数可更紧密地匹配IC材料自身。因此，在各种温度内操作IC或者在高温下制造IC和进行IC封装将趋向于减少将应力引入到邻接的部件中。常规的有机封装通常表现出与IC材料自身的热膨胀系数高度错配。
晶片级封装或晶片级芯片规模封装(WLP)是IC(例如芯片或管芯)仍是晶片的部分时对IC进行封装的技术，这与将晶片剖切成各个电路(小块)然后再将其封装的更为常规的方法形成对照。WLP能够以晶片级实现晶片制造、封装、测试和老化的集成，从而简化装置从硅开始到客户出货所经历的制造过程。WLP可包括：扩展晶片制造过程以包括装置互连和装置保护过程。WLP涉及在IC仍在晶片中时，将封装件的顶部和底部外层以及电凸起(electrical bump)附接于IC，然后对晶片进行切块。
WLP的一种类型是扇入(FI)，其所有的接触端子均在管芯的占用面积内。当调整接触端子的布局以匹配下一级基材的设计时，这种构造可构成限制。扇出(FO)是另一种类型的WLP，其代表管芯级封装与FI WLP之间的折衷。FO WLP涉及对半导体晶片进行切块，然后将单个化IC嵌在重构或人工模制的晶片中。在重构晶片上，各管芯彼此分开一定的距离，该距离足够地大以允许使用标准WLP工艺制造所需的FO重分布层(RDL)。FO WLP提供了将引线节距小的较小的管芯连接到引线节距较大的印刷电路板的一种方式。
图1是集成电路封装件100的截面示意图，其包括结构化玻璃制品120和安装于结构化玻璃制品120的集成电路芯片160。结构化玻璃制品120包括玻璃基材122，其具有形成于其中的腔体124。集成电路芯片160位于腔体124内。
玻璃基材122包括玻璃芯体层126，其连接到第一或上玻璃包覆层128和第二或下玻璃包覆层130。玻璃基材122包括多个玻璃层，并且其可被认为是玻璃层压件。在一些实施方式中，层126、128、130熔合在一起而在它们之间不具有任何粘合剂、聚合物层、涂层等。在另一些实施方式中，层126、128、130使用粘合剂等连接(例如粘合)在一起。
玻璃基材122可具有任何合适的组合物并且可使用任何合适的方法来制造。合适的玻璃组合物的实例可包括碱土金属铝硼硅酸盐玻璃、锌硼硅酸盐玻璃和钠钙玻璃以及玻璃陶瓷，例如富含氧化镁、氧化钇、氧化铍、氧化铝或氧化锆的那些。一般而言，玻璃基材122以及玻璃基材中的层126、128、130中的任一者可具有任何组合物或者可以使用下述文献中公开的任何方法制造：2016年5月17日授权的题为“Machining of Fusion-Drawn GlassLaminate Structures Containing a Photomachinable Layer(含有可光加工层的熔合拉制玻璃层压结构的机械加工)”的第9,340,451号美国专利；2017年3月16日公布的题为“Glass Article and Method for Forming the Same(玻璃制品及其形成方法)”的第2017/0073266号美国专利申请公开；以及2017年11月6日提交的题为“PrecisionStructured Glass Articles,Integrated Circuit Packages,Optical Devices,Microfluidic Devices,and Methods for Making the Same(精密结构化玻璃制品、集成电路封装件、光学装置、微流体装置及其制造方法)”的第62/582,297号美国临时专利申请，这些文献各自通过引用全文纳入本文。
在一些实施方式中，玻璃包覆层128、130中的一者或两者为约70微米至约400微米厚，或者约100微米至约300微米厚。在另一些实施方式中，包覆层128、130中的一者或两者为至少约70微米厚或者至少约100微米厚。在另一些实施方式中，包覆层128、130中的一者或两者的厚度不超过400微米或者不超过300微米。这些厚度一般对应于通常经历FO WLP加工的电子部件的厚度。但应理解，玻璃包覆层128、130可具有其他厚度，尤其是当与厚度小于或大于所公开的厚度的电子部件一起使用时。
玻璃基材122的另一个可广泛变化的方面是层126、128、130的玻璃组成。例如，层126、128、130可全部具有相同的玻璃组成或不同的玻璃组成，或者其中的两个层可具有相同的玻璃组成，而第三层具有不同的玻璃组成。一般而言，玻璃包覆层128、130中的一者或两者的玻璃组成不同于玻璃芯体层126的玻璃组成。这向玻璃包覆层128、130提供了某些性质，使得它们适于形成腔体124。
应理解，可对图1所示的玻璃基材122的实施方式进行多种改变。例如，在一些实施方式中，玻璃基材122可仅包括两个玻璃层128、130。在另一些实施方式中，玻璃基材122可包括四个或更多个玻璃层。还考虑了多种其他变化形式。
仍然参考图1，所示的集成电路封装件100的实施方式包括结构化玻璃制品120，其包括玻璃基材122，所述玻璃基材122具有芯体层126、第一或上玻璃包覆层128和第二或下玻璃包覆层130。腔体124被引入到第一包覆层128中，并且其一般延伸通过第一包覆层128且终止于芯体层126。集成电路芯片160，例如硅基集成电路芯片可以位于腔体124内。
结构化玻璃制品120还可以包括位于第一包覆层128上方的额外的功能层。这些功能层可以包括光学通道132和介电层134。在图1描绘的实施方式中，结构化玻璃制品还包括重分布层136，其向集成电路芯片160提供电连续性。在各个实施方式中，重分布层136可以是金属的，例如，铜或铜基的。介电层134和重分布层136向集成电路芯片160提供了电扇出功能。
结构化玻璃制品120还包括光学接口138，其将集成电路芯片160的集成光学传输器和/或接收器(在本文中称为“光学端口”162)放置成与结构化玻璃制品120的光学通道132光通信。由于集成电路芯片160的光学端口162被放置成与结构化玻璃制品120的光学通道132光通信，集成电路封装件100允许同时将集成电路芯片组装到结构化玻璃制品并同时保持电信号与光通信信号分离。
现在参考图2A，该图描绘了集成电路封装件200的另一个实施方式。在所描绘的实施方式中，集成电路封装件200包括具有玻璃基材222的结构化玻璃制品220。玻璃基材222包括玻璃芯体层226，其连接到第一或上玻璃包覆层228和第二或下玻璃包覆层230。玻璃基材222还包括腔体224，其延伸穿过第一玻璃包覆层228而达到玻璃芯体层226。
结构化玻璃制品220还包括光学通道232和选择性位于玻璃基材222上的介电层234。在所描绘的实施方式中，介电层234沿着腔体224的底部，沿着玻璃芯体层226的表面，以及还沿着相背的第二玻璃包覆层230定位。光学通道232沿着第一玻璃包覆层228定位。
现在参考图2B，光学通道232可以包括集成玻璃波导340，其被嵌在光学通道232自身内。在各个实施方式中，玻璃波导210可以一体式地形成于光学通道232的玻璃中，使得玻璃波导340具有与光学通道232的剩余部分342不同的折射率。
玻璃波导340可以使用激光波导写入过程在周围的光学通道232中形成，其中，激光器在光学通道232的本体内引入紧密聚焦的脉冲，激光脉冲在激光焦点周围的小体积区域内局部沉积能量，以诱导光学通道232内折射率的局部改变。
替代性地，玻璃波导340可以在离子交换过程中形成。在离子交换过程中，对光学通道232的选定表面进行掩盖，并且将掩盖的光学通道232引入到含有盐的浴中。选择用于盐浴的材料取决于光学通道232的组成。在一个实例中，使用如美国专利申请号62/582,297中所述的玻璃组合物，所述盐浴包括银离子。
盐浴中的离子替换玻璃中的离子，从而造成光学通道232的暴露部分被替换。基于盐浴离子和玻璃离子的相对尺寸，替换离子可以造成光学通道232的暴露表面保持在压缩或拉伸状态。光学通道232内的应力场的改变形成了玻璃波导340。除其他变量，光学通道232的浸没持续时间以及盐浴的浓度可影响引入到光学通道232的应力场的深度和强度。玻璃波导340的改变的应力场造成玻璃波导340中的玻璃展现出与剩余的光学通道232不同的折射率。
在一个实施方式中，离子交换过程可以改变光学通道232以形成玻璃波导340，所述玻璃波导340从光学通道232的表面延伸到约20μm的深度，包括延伸到约15μm的深度，包括延伸到约10μm的深度，包括延伸到约7.5μm的深度。可以对玻璃波导340的尺寸进行选择，以在预定的光波长(例如在1310nm波长下)大致匹配光纤的最低阶模式。制造具有所述尺寸的玻璃波导340可以允许光从玻璃波导340很好地传输到光纤中，以在远离集成电路封装件的位置中进行连接。
在各个实施方式中，光学通道232可以包括折射率匹配材料344，，其在与玻璃波导340对应的位置处连接到光学通道232。折射率匹配材料344的折射率可以大致匹配未经受折射率改变操作的光学通道232的剩余材料342的折射率。折射率匹配材料344可以将光学信号保持在光学通道232的玻璃波导340内。
玻璃波导340与剩余的光学通道232之间的折射率差异允许将光学通道232用作光波导。光学通道232和玻璃波导340的折射率与周围环境的折射率之间的差异限制了在横向于光学通道232的引入方向的方向上，从光学通道232逸出的光的量。
再次参考图2A，结构化玻璃制品220还包括多个光学接口238，其将集成电路芯片260的集成光学端口262放置成与结构化玻璃制品220的光学通道232，尤其是玻璃波导340光通信。
结构化玻璃制品220还包括多个电凸起240，其在集成电路芯片260与结构化玻璃制品220之间提供附接和电连续性。在一个实施方式中，电凸起240可以是焊球，当熔化和固化时，其提供机械和电连接。在另一个实施方式中，电凸起240可以是金属沉积物，其允许通过热压结合来实现机械和电连接。结构化玻璃制品220还包括重分布层236，其在整个结构化玻璃制品220中提供电连续性。在各个实施方式中，延伸通过玻璃基材222的层的重分布层236可以被称为“通孔”。
在所描绘的实施方式中，电凸起240例如位于集成电路芯片260与介电层234之间，并且被放置成与重分布层236直接接触。当集成电路芯片260与结构化玻璃制品220一起组装并结合(除了其他技术外，尤其通过焊接或通过热压结合)时，电凸起240在接触的重分布层236之间形成电连接，从而使所选择的元件彼此电连续。
固化的电凸起240还提供了邻接部件的机械附接，并且保持例如集成电路芯片260相对于玻璃基材222的位置。维持集成电路芯片260相对于玻璃基材222的位置对于保持连接到集成电路芯片260的光学接口238与结构化玻璃制品220的光学通道232的对准具有高度重要性。光学接口238的精确对准可以确保维持去往和来自集成电路芯片260的光通信信号。一般不能充分容忍光学接口238的未对准。
现在参考图3，其示意性描绘了用于光学接口的光斑尺寸转换器440的一个实施方式。在所描绘的实施方式中，光斑尺寸转换器440具有沿着光斑尺寸转换器440的一端定位的扩展光学模部分442和沿着光斑尺寸转换器440的相对端定位的减小光学模部分444。扩展光学模部分442可以适于与要求较小对准精度或者传输较大光束的光通信构件接口，这样的光通信构件例如位于光学通道内的玻璃波导，如图1和2所示。减小光学模部分444可以适于与要求较高对准精度或者传输较小光束的光通信构件接口，这样的光通信构件例如被结合到集成电路芯片中的片上集成光学电路波导，如图1和2所示。
光斑尺寸转换器440包括包围体450，其从扩展光学模部分442到减小光学模部分444具有大致一致的截面。包围体450还包括位于包围体450内的内肋452。内肋452具有从扩展光学模部分442变化到减小光学模部分444的截面。光斑尺寸转换器440还可以包括覆盖部分448，其沿着在位置上大致对应于内肋452的表面连接到包围体450。可以对光斑尺寸转换器440的表面(包括与覆盖部分448接触的表面)进行抛光以限制光沿着与在扩展光学模部分442和减小光学模部分444之间的光传输方向横向的方向，从光斑尺寸转换器440离开。
内肋452表现出与包围体450不同的折射率。在各个实施方式中，内肋452和包围体450可以由具有各种折射率的材料制成。在一个实施方式中，内肋452可以由硅制成并且被结合到集成电路芯片中，而包围体可以由玻璃、聚合物材料或陶瓷制成，例如，硅氮氧化物(SiOxNy)陶瓷，包括例如二氧化硅(SiO2)或氮化硅(Si3N4)。内肋452和包围体450的材料一般可以传输通过光斑尺寸转换器440传递的光子能。
内肋452与其余的包围体450之间的折射率差异允许将包围体450用作光波导。包围体450和内肋452的折射率与周围环境的折射率之间的差异限制了在横向于包围体450的引入方向的方向上，从包围体450逸出的光能的量。
仍然参考图3，内肋452可以具有沿着其长度缩小的截面，因此内肋452在减小光学模部分444处具有比扩展光学模部分442处更大的截面积。可以将引入到减小光学模部分444的光的光子主要引导到内肋452中，光的光子可以通过倏逝波耦合而将能量诱导到玻璃包围体450中，以使得大部分的扩展光学模部分442将光的光子引导出光斑尺寸转换器440。因此，扩展光学模部分442相比于减小光学模部分444能够适应相对于通信光学端口的更大的位置变化。
内肋452的尖端宽度可以小于约100nm，例如，在约20nm至约80nm的范围内，其沿着扩展光学模部分442评估。在一个实施方式中，内肋452可以变细，使得当在减小光学模部分444处评估时，内肋452的尖端宽度是在扩展光学模部分442处评估时的尖端宽度的约四(4)倍。内肋452的相对较窄的尖端宽度在内肋452与包围体450之间提供了优异的光学耦合，使得可以改变在减小光学模部分444处引导到内肋452中的光，以填充扩展光学模部分442处的所有或基本上所有的模场。
相反，被引入到扩展光学模部分442的光，例如，从光学通道的玻璃波导引入的光，可以被引导到包围体450的本体中，包括部分地引入到内肋452中。进入包围体450的光的光子可以通过倏逝波耦合将能量诱导到内肋452中，使得大部分的光学能在减小光学模部分444处被引导到内肋452之外。减小光学模部分444可以与尺寸较小的光学端口结合使用，所述尺寸较小的光学端口例如，嵌在硅基集成电路芯片中的硅线波导。
在各个实施方式中，光斑尺寸转换器440可以被结合到集成电路芯片中，并且光斑尺寸转换器440可以形成结构化玻璃制品的光学通道与集成电路芯片的集成光学端口之间的光学接口的至少一部分。再次参考图2，光斑尺寸转换器440可以被集成到集成电路芯片260中。光斑尺寸转换器440可以与集成电路芯片260同时安装到玻璃基材222上，使得当在玻璃基材222上安装集成电路芯片260时，光斑尺寸转换器440相对于光学通道232精确定位。由于光斑尺寸转换器440的性质，光斑尺寸转换器440可以容受在将集成电路芯片260组装于玻璃基材222时见到的标准组装容差，同时继续在集成电路芯片260的集成光学端口与结构化玻璃制品220的光学通道232之间提供光通信。这种组装容差可以由结构化玻璃制品220自身的尺寸容差，集成电路芯片260在结构化玻璃制品220上的位置放置以及电凸起240的容差和流量(flow)形成。
现在参考图4，该图描绘了集成电路封装件500的另一个实施方式。在所描绘的实施方式中，集成电路封装件500包括具有玻璃基材522的结构化玻璃制品520。玻璃基材522包括玻璃芯体层526，其连接到第一或上玻璃包覆层528和第二或下玻璃包覆层530。玻璃基材522还包括腔体524，其延伸穿过第一玻璃包覆层528而达到玻璃芯体层526。
结构化玻璃制品520还包括光学通道532和选择性位于玻璃基材522上的介电层534。在所描绘的实施方式中，介电层534沿着腔体524的底部，沿着玻璃芯体层526的表面，以及还沿着相背的第二玻璃包覆层530定位。光学通道532沿着第一玻璃包覆层528定位。光学通道532光学耦合到至少一个光学连接器580，其进而可以连接到光缆以将光学信号传递到在集成电路封装件500之外的期望位置。
集成电路封装件500包括多个集成电路芯片560，例如，专用集成电路562和多个光子集成电路570。专用集成电路562和多个光子集成电路570通过介电层534连接到玻璃芯体层526。结构化玻璃制品520还包括多个光学接口538，其将光子集成电路570的集成光学端口572放置成与结构化玻璃制品520的光学通道532光通信。
结构化玻璃制品520还包括多个电凸起540，其在专用集成电路562与结构化玻璃制品520之间以及在多个光子集成电路570与结构化玻璃制品520之间提供附接和电连续性。结构化玻璃制品520还包括重分布层536，其在整个结构化玻璃制品520中提供电连续性。
电凸起540和重分布层536将专用集成电路562和多个光子集成电路570放置成电连续并且彼此连通。集成电路封装件500还包括多个光学接口538，其将光子集成电路570放置成与结构化玻璃制品的光学通道532光通信。
将集成光学端口放置在光子集成电路570中可以相对于集成电路封装件500的接口部件更精确地定位光学端口。在一个实例中，光子集成电路570可以高精确度相对于结构化玻璃制品520的光学通道532定位。在各个实施方式中，通过组装工具可以将光子集成电路570保持在适当位置，所述组装工具根据相对于光学端口的位置取向是已知的表面来定位光子集成电路570。例如，工具可以沿着一个定位面接触光子集成电路570并且在横向于定位面的方向取向的面上的两个位置处进行接触。因此，所述工具保持了光子集成电路570相对于光学通道532的适当的位置和取向。所述工具可以在电凸起540的熔化和再固化整个过程期间保持光子集成电路570处于这样的取向，这提供了光子集成电路570在结构化玻璃制品520上的机械定位。
现在参考图5，该图描绘了集成电路封装件600的另一个实施方式。在所描绘的实施方式中，集成电路封装件600包括具有玻璃基材622的结构化玻璃制品620。玻璃基材622包括玻璃芯体层626，其连接到第一或上玻璃包覆层528。玻璃基材622不含有第二或下玻璃包覆层。玻璃基材622还包括腔体624，其延伸穿过第一玻璃包覆层628而达到玻璃芯体层626。
结构化玻璃制品620还包括光学通道632和选择性位于玻璃基材622上的介电层634。在所描绘的实施方式中，介电层634沿着腔体624的底部，沿着玻璃芯体层626的选定暴露表面定位。光学通道632沿着第一玻璃包覆层628定位。光学通道632光学耦合到至少一个光学连接器680，其进而可以连接到光缆以将光学信号传递到在集成电路封装件600之外的期望位置。
集成电路封装件600包括多个集成电路芯片660，例如，专用集成电路662和多个光子集成电路670。专用集成电路662和多个光子集成电路670通过介电层634连接到玻璃芯体层626。结构化玻璃制品620还包括多个光学接口638，其将光子集成电路670的集成光学端口672放置成与结构化玻璃制品620的光学通道632光通信。
结构化玻璃制品620还包括多个电凸起640，其在专用集成电路662与结构化玻璃制品620之间以及在多个光子集成电路670与结构化玻璃制品620之间提供附接和电连续性。结构化玻璃制品620还包括重分布层636，其在整个结构化玻璃制品620中提供电连续性。
电凸起640和重分布层636将专用集成电路662和多个光子集成电路670放置成电连续并且彼此连通。集成电路封装件600还包括多个光学接口638，其将光子集成电路670放置成与结构化玻璃制品的光学通道632光通信。
现在参考图6，该图描绘了集成电路封装件700的另一个实施方式。在所描绘的实施方式中，集成电路封装件700包括中介层718。中介层718可以由有机材料(例如聚合物)构造或由玻璃构造。集成电路封装件700包括多个具有玻璃基材722的结构化玻璃制品720。玻璃基材722包括玻璃芯体层726，其连接到第一或上玻璃包覆层728。
结构化玻璃制品720还包括光学通道732和选择性位于玻璃基材722上的介电层734。在所描绘的实施方式中，介电层734沿着玻璃芯体层726的选定暴露表面定位。光学通道732沿着第一玻璃包覆层728定位。光学通道732光学耦合到至少一个光学连接器780，其进而可以连接到光缆以将光学信号传递到在集成电路封装件700之外的期望位置。
集成电路封装件700包括多个集成电路芯片760，例如，专用集成电路762和多个光子集成电路770。专用集成电路762通过多个电凸起740连接到中介层718。多个光子集成电路770通过介电层734连接到玻璃芯体层726。结构化玻璃制品720还包括多个光学接口638，其将光子集成电路770的集成光学端口5放置成与结构化玻璃制品720的光学通道732光通信。
结构化玻璃制品720还包括多个电凸起740，其在光子集成电路770与结构化玻璃制品720之间提供附接和电连续性。结构化玻璃制品720和中介层718还包括重分布层736，其在整个结构化玻璃制品720和中介层718中提供电连续性。
电凸起740和重分布层736将专用集成电路762和多个光子集成电路770放置成电连续并且彼此连通。集成电路封装件700还包括多个光学接口738，其将光子集成电路770放置成与结构化玻璃制品的光学通道732光通信。
再次，相比于常规组件，通过将光子集成电路770连接到结构化玻璃制品720上，光子集成电路770和光学通道732的尺寸稳定性可以得到提高，在常规组件中，同等的部件由有机封装件支承，该有机封装件不提供与玻璃相当的尺寸稳定性。
现应理解，设想了包含玻璃作为封装部件的集成电路封装件的各个实施方式。特别地，根据本公开所述的集成电路封装件具有结构化玻璃制品，所述结构化玻璃制品具有玻璃基材、光学通道和重分布层。所述集成电路封装件还包括集成电路芯片，其位于玻璃基材上并且与光学通道光通信以及与重分布层电连续。集成电路封装件的实施方式使得实现了简化的组装，其中，光通信部件的对准得到了简化。另外，相比于常规封装材料，玻璃的使用为相邻的光通信部件提供了额外的尺寸稳定性。
术语和解释规范
术语“连接”意为两个构件直接或间接地彼此结合。这种结合本质上可以是静止的或者本质上是可移动的。这种结合可以通过两个构件或两个构件和任何另外的中间构件实现，这些构件可以彼此一体地形成为单个整体，或者两个构件或两个构件与任何另外的中间构件彼此附接。这种结合本质上可以是永久性的，或者本质上可以是可拆卸或可松脱的。
术语“玻璃”和“玻璃组合物”涵盖玻璃材料和玻璃陶瓷材料，如这两类材料通常被理解的那样。
数值，包括范围的端点，在本文中可表示为数值前带有“约”、“大约”等的近似值。在这些情况中，其他实施方式包括具体的数值。无论数值是否表示为近似值，在本公开中包括两种实施方式：一种表示为近似，另一种不表示为近似。还应理解，每个范围的端点在与另一个端点有关及独立于另一个端点时都是重要的。
除非另有说明，否则本文所用的方向术语——例如上、下、右、左、前、后、顶部、底部、垂直、水平——仅仅是参照绘制的附图而言，并不用来暗示绝对的取向。
除非另有明确说明，否则本文所述的任何方法不应理解为其步骤需要按具体顺序进行，或者要求使任何设备具有特定取向。因此，如果方法权利要求没有实际叙述其步骤要遵循的顺序，或者任何设备权利要求没有实际叙述各组件的顺序或取向，或者权利要求书或说明书中没有另外具体陈述步骤限于具体顺序，或者没有叙述设备组件的具体顺序或取向，那么在任何方面都不应推断顺序或取向。这适用于解释上的任何可能的非表达性基础，包括：涉及步骤安排的逻辑问题、操作流程、组件的顺序或组件的取向问题；由语法组织或标点派生的明显含义问题和说明书中描述的实施方式的数量或类型问题。
除非上下文另外清楚地说明，否则，本文所用的单数形式的“一个”、“一种”以及“该/所述”包括复数指代。因此，例如，提到的“一种”部件包括具有两种或更多种这类部件的方面，除非文本中有另外的明确表示。并且，当在词语“或”的后面没有“任一”(或指示“或”明确表示为排他性的其他类似语言——例如，x或y中的仅一种等)的情况下使用词语“或”时，其应被解释为包含性的(例如，“x或y”表示x或y中的一种或两种)。
术语“和/或”也应被解释为包含性的(例如“x和/或y”意为x或y中的一种或两种)。在“和/或”或者“或”用作三个或更多个条目的组的连接的情况下，该组应被解释为仅包括一个条目，所有条目在一起，或这些条目的任何组合或数量。另外，说明书和权利要求中使用的术语，例如具有、具备、涵盖和含有应被理解为与术语包含和包括同义。
除非另有说明，否则本说明书(除权利要求外)中所用的表示尺寸、物理特性等的所有数值或措辞应理解为在所有情况下均被术语“约”修饰。至少不是为了将等同原则的应用限制在权利要求，本说明书或权利要求所描述的被术语“约”修饰的每个数值参数应根据所记录的有效数字的位数并运用常用的四舍五入规则进行解释。
所公开的范围应理解为包含任何及所有子范围或各个范围包含的任何和所有的单个值，并且为描述这些子范围或单个值的权利要求提供支持。例如，陈述的1至10的范围应被理解为包括在最小值1与最大值10之间的任何及所有子范围或者它们之间的单个值(包括和/或不包括端点)，并且为描述这些子范围或单个值的权利要求提供支持；也即，以最小值1或更大的数值开始并以最大值10或更小的数值结束的所有子范围(例如5.5至10、2.34至3.56等)或者1至10的任何值(例如3、5.8、9.9994等)。
所有公开的数值应理解是在任一个方向上可变化0-100％，并因此对描述这些数值或者可由这些数值形成的任何及所有范围或子范围的权利要求提供支持。例如，陈述的数值8应被理解成在0至16之间变化(在任一个方向上变化100％)，并且为描述该范围自身(例如0至16)、该范围中的任何子范围(例如2至12.5)或该范围中的任何单个数值(例如15.2)的权利要求提供支持。
附图应被解释为例示了按比例绘制的一个或多个实施方式和/或未按比例绘制的一个或多个实施方式。这意味着附图可被解释为，例如，示出的：(a)所有事物均按比例绘制，(b)所有事物均未按比例绘制，或(c)一个或多个特征按比例绘制而一个或多个特征未按比例绘制。因此，附图可单独或彼此组合地为描述任何例示的特征的大小、比例和/或其他尺寸提供支持。此外，所有这些大小、比例和/或其他尺寸应被理解为可在任一个方向上变化0-100％，并因此对描述这些数值或者可由这些数值形成的任何及所有范围或子范围的权利要求提供支持。
权利要求中所述的术语应当通过参考广泛使用的通用词典和/或相关技术词典中的相关条目，本领域技术人员通常理解的含义等来确定它们的普通和惯用含义，并且应理解为，由这些来源中的任何一个或组合所赋予的最广泛的含义(例如，应组合两个或更多个相关词典的条目以提供条目组合的最广泛含义等)仅受以下例外的约束：(a)如果术语的使用方式比其普通和惯用含义更广泛，则该术语应具有其普通和惯用含义加上额外的扩展含义，或(b)如果术语已明确定义为通过在术语后面的短语“本文件中使用的术语应意为”或类似的语言(例如，“该术语意为”、“该术语定义为”、“出于本公开的目的，该术语是指”等等)来描述该术语，则该术语明确定义为具有不同的含义。提到具体实例时使用的“即”、词语“发明”等并不意味着援引例外情况(b)或以其他方式来限制所述的要求保护的术语的范围。除了例外情况(b)所适用的情形外，本文件中的任何内容均不应视为放弃或拒绝权利要求的范围。
权利要求中所述的主题不与本文件中描述或例示的任何实施方式、特征或特征的组合同范围，并且不应被解释为与其同范围。即使在本文件中仅例示和描述了特征或特征组合的一个实施方式也如此。
对本领域的技术人员显而易见的是，可以在不偏离所要求保护的主题的精神或范围的情况下进行各种修改和变动。因此，所要求保护的主题不受所附权利要求书及其等同形式以外的任何内容所限。

Claims (17)

1.一种集成电路封装件，其包括：
结构化玻璃制品，所述结构化玻璃制品包括玻璃基材、光学通道和重分布层；和
集成电路芯片，其位于玻璃基材上并且与光学通道光通信以及与重分布层电连续；
其中，玻璃基材包括与玻璃芯体层熔合的第一玻璃包覆层，并且光学通道包括嵌在第一玻璃包覆层中的玻璃波导，
其中，玻璃基材包括在玻璃基材中形成的一个或多个腔体，以及，其中，集成电路芯片位于所述一个或多个腔体中或上方。
2.如权利要求1所述的集成电路封装件，其中，集成电路芯片位于所述一个或多个腔体中。
3.如权利要求2所述的集成电路封装件，其中，所述一个或多个腔体形成于第一玻璃包覆层中。
4.如权利要求1所述的集成电路封装件，其中，玻璃波导包括玻璃材料，所述玻璃材料的折射率与光学通道的剩余部分不同。
5.如权利要求1所述的集成电路封装件，其中，玻璃波导展现出内压缩。
6.如权利要求4所述的集成电路封装件，其中，玻璃波导通过激光写入过程形成于光学通道中。
7.如权利要求4所述的集成电路封装件，其中，玻璃波导通过离子交换过程形成于光学通道中。
8.如权利要求4所述的集成电路封装件，其中，玻璃波导和光学通道的剩余部分包括相同的组成。
9.如权利要求1-8中任一项所述的集成电路封装件，其还包括光学接口，所述光学接口将光学端口放置成与光学波导光通信。
10.如权利要求9所述的集成电路封装件，其中，光学接口包括光斑尺寸转换器，其包括具有第一折射率的包围体和位于包围体内的内肋，并且所述内肋具有与第一折射率不同的第二折射率。
11.如权利要求1-8中任一项所述的集成电路封装件，其中，结构化玻璃制品还包括连接到玻璃基材的介电层。
12.如权利要求1-8中任一项所述的集成电路封装件，其中，集成电路芯片包括光子集成电路，所述光子集成电路包括光学端口。
13.如权利要求12所述的集成电路封装件，其还包括专用集成电路，其与重分布层电连续并且与光学通道光学隔离。
14.如权利要求1-8中任一项所述的集成电路封装件，其还包括与光学通道光通信的光学连接器。
15.一种制造如权利要求1-14中任一项所述的集成电路封装件的方法，所述方法包括：
将集成电路芯片定位在玻璃基材的腔体中；
保持集成电路芯片，使得集成的光学端口与连接到玻璃基材的光学通道对准；
将集成电路芯片结合到玻璃基材。
16.如权利要求15所述的方法，其中，结合所述集成电路芯片将集成电路芯片放置成与被结合到玻璃基材上的重分布层电连续。
17.如权利要求15或权利要求16所述的方法，其中，结合所述集成电路芯片维持了光学端口与玻璃基材的光学通道之间的对准。
CN201980037557.3A 2018-04-03 2019-04-03 具有电和光连接的集成电路封装件及其制造方法 Active CN112218833B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862652252P 2018-04-03 2018-04-03
US62/652,252 2018-04-03
PCT/US2019/025515 WO2019195375A1 (en) 2018-04-03 2019-04-03 Integrated circuit packages having electrical and optical connectivity and methods of making the same

Publications (2)

Publication Number Publication Date
CN112218833A CN112218833A (zh) 2021-01-12
CN112218833B true CN112218833B (zh) 2023-02-28

Family

ID=66182675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980037557.3A Active CN112218833B (zh) 2018-04-03 2019-04-03 具有电和光连接的集成电路封装件及其制造方法

Country Status (5)

Country Link
US (1) US20210041649A1 (zh)
KR (1) KR20200139745A (zh)
CN (1) CN112218833B (zh)
TW (1) TW201943038A (zh)
WO (1) WO2019195375A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210271037A1 (en) * 2020-02-28 2021-09-02 Corning Research & Development Corporation Optical-electrical substrate providing interconnects for photonic integrated circuit and associated methods
US20230090133A1 (en) * 2021-09-21 2023-03-23 Bai Nie Die first fan-out architecture for electric and optical integration
US20230087124A1 (en) * 2021-09-23 2023-03-23 Bai Nie Die last and waveguide last architecture for silicon photonic packaging
US20230185033A1 (en) * 2021-12-15 2023-06-15 Intel Corporation Photonic integrated circuit packaging architectures
CN116931167A (zh) * 2022-04-08 2023-10-24 南京光智元科技有限公司 转接板、光芯片封装、计算加速器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014043267A1 (en) * 2012-09-12 2014-03-20 Life Bioscience, Inc. Methods of fabricating photoactive substrates suitable for electromagnetic transmission and filtering applications
CN104867909A (zh) * 2014-02-21 2015-08-26 马克西姆综合产品公司 用于有源装置的嵌入式管芯再分布层
CN104900780A (zh) * 2014-03-06 2015-09-09 刘胜 Led卷对卷封装模组
US9798087B1 (en) * 2016-11-01 2017-10-24 Hewlett Packard Enterprise Development Lp Optoelectronic devices and wavelength-division multiplexing optical connectors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE350693T1 (de) * 2004-04-24 2007-01-15 Winwatch Sa Verfahren zum integrieren mindestens eines elektronischen moduls in oder auf dem glas einer uhr
US9340451B2 (en) 2013-02-28 2016-05-17 Corning Incorporated Machining of fusion-drawn glass laminate structures containing a photomachinable layer
JP6308007B2 (ja) * 2013-07-16 2018-04-11 ソニー株式会社 配線基板および配線基板の製造方法
KR102385315B1 (ko) 2014-03-13 2022-04-11 코닝 인코포레이티드 유리 제품 및 이의 형성 방법
US10012809B2 (en) * 2016-06-20 2018-07-03 Mellanox Technologies, Ltd. Printed circuit board assembly with a photonic integrated circuit for an electro-optical interface
TWI686943B (zh) * 2016-11-23 2020-03-01 紐約州立大學研究基金會 具有光子中介層的光電系統

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014043267A1 (en) * 2012-09-12 2014-03-20 Life Bioscience, Inc. Methods of fabricating photoactive substrates suitable for electromagnetic transmission and filtering applications
CN104867909A (zh) * 2014-02-21 2015-08-26 马克西姆综合产品公司 用于有源装置的嵌入式管芯再分布层
CN104900780A (zh) * 2014-03-06 2015-09-09 刘胜 Led卷对卷封装模组
US9798087B1 (en) * 2016-11-01 2017-10-24 Hewlett Packard Enterprise Development Lp Optoelectronic devices and wavelength-division multiplexing optical connectors

Also Published As

Publication number Publication date
TW201943038A (zh) 2019-11-01
US20210041649A1 (en) 2021-02-11
CN112218833A (zh) 2021-01-12
KR20200139745A (ko) 2020-12-14
WO2019195375A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
CN112218833B (zh) 具有电和光连接的集成电路封装件及其制造方法
US11860415B2 (en) Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
KR100704390B1 (ko) 인터페이스 모듈을 갖춘 대규모 집적회로 패키지와 이패키지에 사용되는 전송라인 헤더
US9213154B2 (en) Optoelectronic packaging assembly
US7150569B2 (en) Optical device mounted substrate assembly
JP4180537B2 (ja) 光学素子の封止構造体および光結合器ならびに光学素子の封止方法
US7898736B2 (en) Hybrid optical/electronic structures fabricated by a common molding process
US5199087A (en) Optoelectronic integrated circuit for transmitting optical and electrical signals and method of forming same
JP3882738B2 (ja) 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
US20040184737A1 (en) Substrate assembly for supporting optical component and method of producing the same
US20040076382A1 (en) Optoelectronic package and fabrication method
US20110216998A1 (en) Optical sub-assembly
CN112103275B (zh) 硅光模块的封装方法及硅光模块
EP2807509B1 (en) Glass-silicon wafer-stacked opto-electronic platforms
Brusberg et al. Glass substrate with integrated waveguides for surface mount photonic packaging
JP2005268737A (ja) 光伝送素子モジュール
US20230384538A1 (en) Structures and process flow for integrated photonic-electric ic package by using polymer waveguide
JP4456354B2 (ja) 光部品付き光部品支持基板及びその製造方法
Brusberg et al. Photonic system-in-package technologies using thin glass substrates
US11740420B2 (en) Optoelectronic device comprising an active photonic interposer to which a microelectronic chip and an electro-optical conversion chip are connected
JP2005115190A (ja) 光電気複合配線基板、積層光導波路構造体
JP2005037870A (ja) 光学素子搭載基板及びその製造方法、光導波路付き光学素子搭載基板及びその製造方法、光ファイバコネクタ付き光学素子搭載基板及びその製造方法、光部品付き光学素子搭載基板
JP4307902B2 (ja) 光学素子実装パッケージ、光電気複合実装配線基板
Burt et al. High Density Optical Transceiver Packaging Using Glass Substrates and Through Glass Vias
JP2005317658A (ja) 光・電気一括接続基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant