JP2013143390A - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP2013143390A
JP2013143390A JP2012001272A JP2012001272A JP2013143390A JP 2013143390 A JP2013143390 A JP 2013143390A JP 2012001272 A JP2012001272 A JP 2012001272A JP 2012001272 A JP2012001272 A JP 2012001272A JP 2013143390 A JP2013143390 A JP 2013143390A
Authority
JP
Japan
Prior art keywords
processing method
plasma processing
hard mask
plasma
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012001272A
Other languages
English (en)
Other versions
JP2013143390A5 (ja
JP5924941B2 (ja
Inventor
Yasukiyo Morioka
泰清 森岡
Atsushi Suyama
淳 須山
Daisuke Fujita
大介 藤田
Masato Ishimaru
正人 石丸
Naohiro Yamamoto
直広 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2012001272A priority Critical patent/JP5924941B2/ja
Publication of JP2013143390A publication Critical patent/JP2013143390A/ja
Publication of JP2013143390A5 publication Critical patent/JP2013143390A5/ja
Application granted granted Critical
Publication of JP5924941B2 publication Critical patent/JP5924941B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】
TiN膜等のハードマスクを用いて電極材料をプラズマエッチングする際に、ハードマスク上に発生する残渣207を無くすことができるプラズマ処理方法を提供する。
【解決手段】
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを形成するプラズマ処理方法において、上部電極203を、ハードマスク202を用いてプラズマエッチングするエッチング工程(ステップ2)と、その後、ハードマスク202の表面を除去する除去工程(ステップ3)とを有する。
【選択図】 図2

Description

本発明は、揮発性の低い電極材料をプラズマによりエッチング処理するためのプラズマ処理方法に関する。
近年の半導体メモリーデバイスとしては、DRAM(Dynamic Random Access Memory)以外にFeRAM(Ferroelectric Random Access Memory)等があげられる。FeRAMの特徴は、不揮発性のためデータ保持期間の長期化が可能で、低消費電力、書き換え回数の寿命が長いため、ICカード、ゲーム機、ハイウェイのETC等と汎用性があり、今後更なる市場拡大が期待されている。FeRAMデバイスのキャパシタ構造は、上部電極と強誘電体と下部電極からなる積層構造であり、電極材料はIr、Pt、IrO、Au、Ta、Ru、強誘電体材料はPZT(チタン酸ジルコン酸鉛)、PLZT(チタン酸ジルコン酸ランタン鉛)、BST(チタン酸バリウムストロンチウム)等の材料が用いられる。これらの材料は、揮発温度が高い難エッチング材であるため、プラズマエッチング手法はイオンスパッタが主となり、エッチング膜のプラズマエッチングレート及びマスクとの選択比は得られ難い。
電極材料のプラズマエッチングにおいて、使用されるエッチングマスクはTiN、TiAlN、Ta、Ti、TiO等の無機材料からなるハードマスク、有機材料からなるレジストマスクもしくはレジストマスクとハードマスクを積層したマスクの3種類がある。レジストマスクとハードマスクを積層したマスクを用いたプラズマエッチング方法としては、レジストマスクのパターンが転写されたTiOのハードマスクにより貴金属電極とPZTとの積層膜をClガスとOガスとArガスの混合ガスを用いて順次プラズマエッチングする技術が特許文献1(特開2000−349253号公報)に開示されている。他に、ハードマスクにおいてはOガスとClガスの混合ガス、レジストマスクは、ClガスとArガスの混合ガスを用いてプラズマエッチングする処理方法がある。ハードマスクにおいては、無機材料で構成されているためウェハが設置される電極ヘッドを高温にしてプラズマエッチングをすることが可能であり、それにより高プラズマエッチングレートが得られ易い。またOガスによりマスクを酸化させることでマスクエッチングレートが低下し、その結果、被エッチング部材とマスクとの選択比が得られ易い。一方レジストマスクを使用したプラズマエッチングは、ClとArガスの混合であるためマスクとの選択比が得られ難い。また、有機材料からなるレジストマスクは高温で変質してしまうため、電極ヘッドを高温にしてプラズマエッチングすることができない。高いプラズマエッチングレートを得るために、高周波バイアス電力を増加することも考えられるが、その場合更にマスクとの選択比は得られ難くなる。
したがって、有機材料からなるレジストマスクを用いた電極材料のプラズマエッチングは、レジストマスク下層にTiN、Ta等の無機材料からなるハードマスクを用いた混合マスクが用いられることが多い。これにより、ハードマスクとなるTiN膜をマスクとして、OとClの混合ガス処理による高選択比のプラズマエッチング処理が可能となる。
特開2000−349253号公報
混合マスクにおける電極材料のプラズマエッチング方法について、図2を用いて説明する。プラズマエッチング処理前の初期状態は、ハードマスクとなるTiN膜202、電極となるIrO膜203、強誘電体のPZT膜204の積層構造にマスク材としてレジスト膜201が塗布され、パターニングされた状態となっている。この状態から、ハードマスクとなるTiN膜202を、パターニングされたレジスト膜201をマスクとしてエッチングする(ステップ1)。プラズマエッチングに使用されるガスは、ClとArの混合ガスであり、高い高周波バイアス電力により高エッチングレートが得られる。TiN膜202のプラズマエッチング後に、IrO膜203のプラズマエッチングを行う(ステップ2)。IrO膜203のエッチングにおいては、ClとOの混合ガスを用いるため、レジスト膜201はIrO膜203のプラズマエッチング中に灰化して無くなりハードマスクであるTiN膜202が露出した状態となる。TiN膜202は、レジストマスクが無くなるとプラズマエッチングで使用するOガスにより表面が酸化されるため、TiN膜202を削らずにIrO膜203のみをプラズマエッチングできる。また、高いIrO膜203のプラズマエッチングレートを得るために、TiN膜202の処理と同様に高い高周波バイアス電力を用いてプラズマエッチングを行う。
しかしながら、上記条件で電極となるIrO膜のエッチングを行ったところ、ハードマスクであるTiN膜上部に反応物つまり残渣が発生し、その後に実施するパターン欠陥でのご検知もしくは次工程となる成膜処理での成膜不良等の問題を引き起こしてしまう。
本発明の目的は、TiN膜等のハードマスクを用いて電極材料をプラズマエッチングする際に、ハードマスク上に発生する残渣を無くすことができるプラズマ処理方法を提供することにある。
上記目的を達成するための一実施形態として、下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを形成するプラズマ処理方法において、前記上部電極を、ハードマスクを用いてプラズマエッチングするエッチング工程と、その後、前記ハードマスクの少なくとも表面を除去する除去工程と、を有することを特徴とするプラズマ処理方法とする。
また、下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを形成するプラズマ処理方法において、前記上部電極上に設けたハードマスクをマスクとし、塩素を含むガスを用いて前記上部電極をプラズマエッチングするエッチング工程と、その後、前記ハードマスクの表面層に滞在した塩素を不活性ガスのプラズマエッチングにより塩素が残留するハードマスク層のみを除去する工程と、を有することを特徴とするプラズマ処理方法とする。
また、強誘電体膜と、電極材料膜と、ハードマスク材料膜と、パターニングされたレジストマスクとが順次積層された被処理体を準備する準備工程と、前記レジストマスクに対して露出した領域の前記ハードマスク材料膜をプラズマエッチングしてハードマスクを形成する第1工程と、前記ハードマスクに対して露出した領域の前記電極材料膜をプラズマエッチングして電極を形成する第2工程と、前記ハードマスクの少なくとも表面を除去する第3工程と、を有し、少なくとも前記第2工程から前記第3工程までの工程を真空中で行い、前記第3工程終了後に前記被処理体を大気中に取り出すことを特徴とするプラズマ処理方法とする。
本発明によれば、ハードマスクを用いて電極材料をプラズマエッチングする際、電極材料のプラズマエッチング終了後にハードマスクの表面層を削り取ることで、ハードマスク上に発生する残渣を無くすことができるプラズマ処理方法を提供することができる。
実施例1に係るプラズマ処理方法を実施する際に用いたプラズマ処理装置を説明するための概略構成断面図である。 実施例1に係るプラズマ処理(プラズマエッチング)方法の処理フローと課題の欄で検討の処理フローとを説明するための被処理物の概略断面図である。 実施例1に係るプラズマ処理方法において、電極材料エッチング時(ステップ2)の高周波バイアス電力と塩素到達深さとの関係を示す図である。 実施例1に係るプラズマ処理方法において、ハードマスクエッチング時(ステップ3)の高周波バイアス電力とハードマスク削れ量との関係を示す図である。 実施例2に係るプラズマ処理(プラズマエッチング)方法の処理フローを説明するための被処理物の概略断面図である。
発明者等は、不揮発性材料(IrO膜等)をエッチングした際にハードマスク(TiN膜等)の表面に残渣が発生する原因について検討した結果、エッチングガスであるOとClの混合ガス条件において、高周波バイアス電力によりTiN膜表面層に打ち込まれた塩素と大気中の水分とが反応して残渣が発生することが判明した。そこで、電極材料のプラズマエッチング終了後に、Arガス等の不活性ガス放電により塩素が打ち込まれたハードマスクの表面層を削り取り塩素の除去を行ったところ、ハードマスク上の残渣を無くすことができた。なお、他のエッチングガスを用いた場合であっても、残渣が発生する場合には本方法は有効である。
以下実施例により、詳細に説明する。
以下、本発明の第一の実施例について、図1〜図4を用いて説明する。図1は、本発明の第一の実施例にかかるプラズマ処理方法を実施する際に使用したプラズマエッチング装置の概略構成断面図を示す。
エッチング処理部は処理室内壁112とウィンドウ109で覆われており、処理室内部は、排気装置114により高真空が維持できる構造となっている。使用するガスは、ガス供給装置104からチャンバ(エッチング処理部)内に導入され、ソース高周波電力電源108により出力された高周波はウィンドウ109の内側と外側に設置された誘導結合アンテナ102で発生する電界の作用によりプラズマ120が生成される。プラズマエッチングの対象となる試料(被処理体)110は、電極ヘッド106に設置されており高周波バイアス電力電源113により電極ヘッド106に高周波を印加する。これにより、プラズマ120中のイオンを試料110に引き込みプラズマエッチングが進行する。また、ウィンドウ109の上部にはファラデーシールド103が設置されており、整合器101内で分配された高周波をファラデーシールド103に印加することで、ウィンドウ109に付着する反応生成物を除去することができる構造となっている。なお、符号105はサセプタ、符号107は直流電圧電源、符号111は電極カバーを示す。
次に、本実施例に係るプラズマ処理方法について図2を用いて説明する。図2に本実施例であるTiN膜202の塩素205を除去するプラズマエッチングの流れ図を示す。本実施例で用いたサンプル(試料)構造の初期状態は、図2の左上図に示すようなレジスト膜(レジストマスク)201、TiN膜(ハードマスク)202、IrO膜(キャパシタ上部電極)203及びPZT膜(強誘電体膜)204及びキャパシタ下部電極(図示せず)を用いた積層構造となっている。その内プラズマエッチング対象膜はハードマスク材となるTiN膜202、上部電極となるIrO2膜203となり、マスク材はレジスト膜201となる。
Figure 2013143390
最初にステップ1として、レジスト膜201をマスクにTiN膜202のエッチング処理を実施する。エッチングガスや処理圧力、各電力等の処理条件は表1に示すステップ1の欄に記載の通りであり、高いエッチングレートを得るために高周波バイアス電力は800Wと高い電力とした。次のステップ2では、レジスト膜201もしくはTiN膜202をマスクにIrO膜203の処理を行う。処理条件は表1のステップ2の欄に記載の通りである。IrO膜203においては、難エッチング材ということもあり高い高周波バイアス電力が必要とされ、本実施例では800Wを使用している。そのため、高い高周波バイアス電力領域においては、マスクとの選択比が重要となる。IrO膜の処理においては、Oガスを使用するためにレジスト膜201は灰化され、数十秒程度で無くなるため、IrO膜203の処理は主にTiN膜202をマスクに処理を行うようになる。ハードマスクであるTiN膜202については、Oガスにより表面層が酸化され酸化チタン層206となるため、高い高周波バイアス電力でも高選択比が得られ易い。また、OとClガスの流量比はClガスが多いとIrO膜203のプラズマエッチングレートが得られ易いが、選択比が得られ難い。したがって、ClとOガスとのガス流量比はマスク選択比とプラズマエッチングレートの両立が可能である1:1から2:3の範囲が望ましい。本実施例では、ClとOガスとのガス流量比を2:3とした。
通常のプラズマエッチングは、ステップ2までとなる。その場合、プラズマエッチング後にOガス主体のプラズマアッシングを実施し搬出することになるが、図2の右下図に示すようにIrO膜203処理中にTiN膜202に打ち込まれた塩素205がTiN膜202に残留しているため、その状態で大気中にさらすと塩素205と大気中の水分が反応して反応物、つまり残渣207がTiN膜表面上に発生する。また、塩素205については、HOガスやCHOHガスのようなHを含んだガスにより除去できるが、Hにより強誘電体膜であるPZT膜のデバイス特性が変化する懸念があるため、プラズマエッチングによって塩素205を除去もしくは抑制する必要がある。
したがって、ステップ3にてTiN膜202に打ち込まれた塩素205の除去を行う。ステップ3においては、塩素系以外のガスでかつTiN膜202を効率良くプラズマエッチングできるように、Oガスは使用しないことが必要である。そのため本実施例においては不活性ガスであるArガスのみでプラズマエッチングを行った。これにより塩素205を含んだTiN膜202の表層をArガスのスパッタで除去することが可能となる。なお、ステップ1〜ステップ3の各ステップは真空中で実施され、試料はステップ3終了後に大気中に取り出される。ステップ1とステップ2との間で試料を大気中に取り出すことは可能だが、スループットを高めるためには大気中に取り出さず真空のままステップ2へ進むことが望ましい。また、ステップ1〜ステップ3までは連続して行うことが望ましい。
図3は、ステップ2における高周波バイアス電力に対するTiN膜上の塩素到達深さを示すグラフである。高周波バイアス電力に比例しTiN膜上の塩素到達深さは深くなり、中心条件である高周波バイアス電力=800Wにおいては、10nmまで到達する。以上から、TiN膜202を少なくとも10nm以上削る必要があることが分かる。
図4は、ステップ3におけるパラメータ変更によるTiN膜削れ量を示すグラフである。ステップ3のArガスでのプラズマエッチング時間は、10secで実施した。その場合TiN膜の削れ量は高周波バイアス電力に比例して増加し、高周波バイアス電力を600W以上とすることでTiN膜削れ量が10nm以上となり残渣が無くなる。本実施例では、マージンを確保するため、高周波バイアス電力を800Wとした。
上記処理フローに従って、電極となるIrO膜のエッチング処理後、表1のステップ3の欄に記載の条件でプラズマ処理を行ってキャパシタを作製したところ、ハードマスク上部への残渣の発生は見られず、良好なキャパシタ特性を得ることができた。
本実施例では、TiN膜202を削るステップをArガスを用いて行ったが、Xe、He、Kr等の不活性ガスを用いることでも同様の効果が得られる。特にArより分子量が大きいXe、Kr等はその効果は大きい。
また、本実施例ではハードマスクはTiN膜202としたが、TiAlN、Ta、Ti、Al、AlN等でも同様の効果が得られる。
以上、本実施例によれば、ハードマスクを用いて電極材料をプラズマエッチングする際、電極材料のプラズマエッチング終了後にハードマスクの表面層を削り取ることで、ハードマスク上に発生する残渣を無くすことができるプラズマ処理方法を提供することができる。
本発明の第2の実施例について、図5を用いて説明する。なお、実施例1に記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。図5に本実施例であるTiN膜202を除去するプラズマエッチングの流れ図を示す。本実施例で用いたサンプル(試料)構造の初期状態は図5の左側図に示すようなレジスト膜201、TiN膜202、IrO膜203及びPZT膜204を用いた積層構造となっている。その内プラズマエッチング対象膜はハードマスク材となるTiN膜202、上部電極となるIrO2膜203となり、マスク材はレジスト膜201となる。
Figure 2013143390
最初にステップ1として、レジスト膜201をマスクにTiN膜202のエッチング処理を実施する。エッチングガスや処理圧力、各電力等の処理条件は表2に示すステップ1の欄に記載の通りであり、高いエッチングレートを得るために高周波バイアス電力は800Wと高い電力とした。次のステップ2では、レジスト膜201もしくはTiN膜202をマスクにIrO膜203の処理を行う。処理条件は表2のステップ2の欄に記載の通りである。IrO膜203においては、難エッチング材ということもあり高い高周波バイアス電力が必要とされ、本実施例では800Wを使用している。そのため、高い高周波バイアス電力領域においては、マスクとの選択比が重要となる。IrO膜の処理においては、Oガスを使用するためにレジスト膜201は数十秒程度で無くなるため、IrO膜203の処理は主にTiN膜202をマスクに処理を行うようになる。ハードマスクであるTiN膜202については、Oガスにより表面層が酸化され、酸化チタン層206となるため、高い高周波バイアス電力でも高選択比が得られ易い。また、OとClガスの流量比はClガスが多いとIrO膜203のプラズマエッチングレートが得られ易いが、選択比が得られ難い。したがって、ClとOガスとのガス流量比はマスク選択比とプラズマエッチングレートの両立が可能である1:1から2:3の範囲が望ましい。本実施例では、ClとOガスとのガス流量比を2:3とした。
通常のプラズマエッチングは、ステップ2までとなる。その場合、プラズマエッチング後にOガス主体のプラズマアッシングを実施し搬出するが、IrO膜203処理中にTiN膜202に打ち込まれた塩素205がTiN膜202に残留しているため、その状態で大気中にさらすと塩素205と大気中の水分が反応して反応物、つまり残渣207がTiN表面上に発生する。また、塩素205については、HOガスやCHOHガスのようなHを含んだガスにより除去できるが、Hにより強誘電体膜であるPZT膜のデバイス特性が変化する懸念があるため、プラズマエッチングによって塩素205を除去もしくは抑制する必要がある。
したがって、ステップ2のIrO膜処理後、TiN膜202を除去するプラズマエッチングは表2のステップ4の欄に記載の処理条件で実施する。TiN膜202の表層はOガスで酸化されているため、エッチングガスは還元ガスを含んだBClとTiN膜202のエッチングレートが得られ易いClの混合ガスを用いた。高周波バイアス電力は下地のPZT膜204が極力削れないように100W以下と低い高周波バイアス電力としている。また、表2のステップ3の欄に記載の処理条件は、ステップ2のOガス雰囲気をリセットするための置換ステップとして設けている。以上のようなプラズマエッチング条件においても、実施例1と同様の効果が得られる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
101…整合器、102…誘導結合アンテナ、103…ファラデーシールド、104…ガス供給装置、105…サセプタ、106…電極ヘッド、107…直流電圧電源、108…ソース高周波電力電源、109…ウィンドウ、110…試料(被処理体)、111…電極カバー、112…処理室内壁、113…高周波バイアス電力電源、114…排気装置、120…プラズマ、201…レジスト膜(レジストマスク)、202…TiN膜、203…IrO膜、204…PZT膜、205…塩素、206…酸化チタン層、207…TiN膜上の残渣。

Claims (12)

  1. 下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを形成するプラズマ処理方法において、
    前記上部電極を、ハードマスクを用いてプラズマエッチングするエッチング工程と、
    その後、前記ハードマスクの少なくとも表面を除去する除去工程と、
    を有することを特徴とするプラズマ処理方法。
  2. 請求項1記載のプラズマ処理方法において、
    前記除去工程は、不活性ガスを用いたプラズマエッチング処理を含むことを特徴とするプラズマ処理方法。
  3. 下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを形成するプラズマ処理方法において、
    前記上部電極上に設けたハードマスクをマスクとし、塩素を含むガスを用いて前記上部電極をプラズマエッチングするエッチング工程と、
    その後、前記ハードマスクの表面層に滞在した塩素を不活性ガスのプラズマエッチングにより塩素が残留するハードマスク層のみを除去する工程と、
    を有することを特徴とするプラズマ処理方法。
  4. 請求項3記載のプラズマ処理方法において、
    前記ハードマスクは、TiN、TiAlN、Ta、Ti、Al、或いはAlNを有することを特徴とするプラズマ処理方法。
  5. 強誘電体膜と、電極材料膜と、ハードマスク材料膜と、パターニングされたレジストマスクとが順次積層された被処理体を準備する準備工程と、
    前記レジストマスクに対して露出した領域の前記ハードマスク材料膜をプラズマエッチングしてハードマスクを形成する第1工程と、
    前記ハードマスクに対して露出した領域の前記電極材料膜をプラズマエッチングして電極を形成する第2工程と、
    前記ハードマスクの少なくとも表面を除去する第3工程と、を有し、
    少なくとも前記第2工程から前記第3工程までの工程を真空中で行い、前記第3工程終了後に前記被処理体を大気中に取り出すことを特徴とするプラズマ処理方法。
  6. 請求項5記載のプラズマ処理方法において、
    前記電極材料膜は、Ir、Pt、IrO、Au、Ta、或いはRuの膜であり、
    前記ハードマスク材料膜は、TiN、TiAlN、Ta、Ti、Al、或いはAlNの膜であり、
    前記強誘電体膜は、PZT、PLZT、或いはBSTの膜であることを特徴とするプラズマ処理方法。
  7. 請求項5記載のプラズマ処理方法において、
    前記第1工程は、塩素を含むガスを用いて前記ハードマスク材料膜をプラズマエッチングすることを特徴とするプラズマ処理方法。
  8. 請求項5記載のプラズマ処理方法において、
    前記第2工程は、ClとOとを含むガスを用い、前記レジストマスクを灰化除去し、前記ハードマスクの表面を酸化し、前記電極材料膜をプラズマエッチングすることを特徴とするプラズマ処理方法。
  9. 請求項5記載のプラズマ処理方法において、
    前記第3工程は、不活性ガスを用いて前記ハードマスクの表面をプラズマエッチングすることを特徴とするプラズマ処理方法。
  10. 請求項9記載のプラズマ処理方法において、
    前記不活性ガスは、Ar、Xe、He、或いはKrであることを特徴とするプラズマ処理方法。
  11. 請求項8記載のプラズマ処理方法において、
    前記第3工程は、ClとBClとを含むガスを用いて前記ハードマスクを全てプラズマエッチングすることを特徴とするプラズマ処理方法。
  12. 請求項5記載のプラズマ処理方法において、
    前記第1工程から前記第3工程まで連続して真空中で行うことを特徴とするプラズマ処理方法。
JP2012001272A 2012-01-06 2012-01-06 プラズマ処理方法 Active JP5924941B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012001272A JP5924941B2 (ja) 2012-01-06 2012-01-06 プラズマ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012001272A JP5924941B2 (ja) 2012-01-06 2012-01-06 プラズマ処理方法

Publications (3)

Publication Number Publication Date
JP2013143390A true JP2013143390A (ja) 2013-07-22
JP2013143390A5 JP2013143390A5 (ja) 2014-11-06
JP5924941B2 JP5924941B2 (ja) 2016-05-25

Family

ID=49039824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012001272A Active JP5924941B2 (ja) 2012-01-06 2012-01-06 プラズマ処理方法

Country Status (1)

Country Link
JP (1) JP5924941B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017528910A (ja) * 2014-08-05 2017-09-28 東京エレクトロン株式会社 マイクロエレクトロニクス基板上のドライハードマスク除去のための方法
JP2018092202A (ja) * 2015-07-03 2018-06-14 ウシオ電機株式会社 グリッド偏光素子
CN108963001A (zh) * 2018-07-02 2018-12-07 合肥工业大学 一种定位生长钙钛矿薄膜阵列的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197410A (ja) * 1997-09-16 1999-04-09 Matsushita Electron Corp 膜のパターニング方法
JP2004241692A (ja) * 2003-02-07 2004-08-26 Oki Electric Ind Co Ltd 強誘電体メモリ素子の製造方法
JP2010080780A (ja) * 2008-09-26 2010-04-08 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び容量素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197410A (ja) * 1997-09-16 1999-04-09 Matsushita Electron Corp 膜のパターニング方法
JP2004241692A (ja) * 2003-02-07 2004-08-26 Oki Electric Ind Co Ltd 強誘電体メモリ素子の製造方法
JP2010080780A (ja) * 2008-09-26 2010-04-08 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び容量素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017528910A (ja) * 2014-08-05 2017-09-28 東京エレクトロン株式会社 マイクロエレクトロニクス基板上のドライハードマスク除去のための方法
JP2018092202A (ja) * 2015-07-03 2018-06-14 ウシオ電機株式会社 グリッド偏光素子
CN108963001A (zh) * 2018-07-02 2018-12-07 合肥工业大学 一种定位生长钙钛矿薄膜阵列的方法

Also Published As

Publication number Publication date
JP5924941B2 (ja) 2016-05-25

Similar Documents

Publication Publication Date Title
JP5632280B2 (ja) 異なるアスペクト比の構成を誘電層内にエッチングするための方法、及びその方法によって作成される半導体デバイス、並びにそのための装置
US20070056925A1 (en) Selective etch of films with high dielectric constant with H2 addition
US7115522B2 (en) Method for manufacturing semiconductor device
US6492280B1 (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
KR101787514B1 (ko) 플라즈마 처리 방법 및 반도체 장치의 제조 방법
JP2003282844A (ja) ハードマスク及びCl2/N2/O2及びCl2/CHF3/O2の化学的性質を利用するIr及びPZTのプラズマエッチング
US6127277A (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
JP5924941B2 (ja) プラズマ処理方法
JPWO2008149741A1 (ja) プラズマ処理装置のドライクリーニング方法
JP5547878B2 (ja) 半導体加工方法
KR20140021610A (ko) 풀 메탈 게이트 구조를 패터닝하는 방법
JP2008098339A (ja) プラズマ処理装置、プラズマ処理方法、およびプラズマ処理装置のクリーニング方法
JP2006313833A (ja) 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
WO2003012851A2 (en) Method of etching ferroelectric layers
KR100338808B1 (ko) 이리듐(Ir) 전극의 건식 식각방법
WO2012086169A1 (ja) 誘電体デバイスの製造方法及びアッシング方法
WO2005071722A1 (en) Selective etch of films with high dielectric constant
Chung et al. Inductively coupled plasma etching of a Pb (ZrxTi1− x) O3 thin film in a HBr/Ar plasma
Kim et al. Investigation into patterning of a stack-type Ru electrode capacitor
JP2011100865A (ja) プラズマ処理方法
KR100602080B1 (ko) 식각 챔버의 세정 방법
JP3896123B2 (ja) 半導体装置の製造方法
JP2003174095A (ja) 容量素子の製造方法
KR100537231B1 (ko) 반도체웨이퍼식각방법및장치

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160419

R150 Certificate of patent or registration of utility model

Ref document number: 5924941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350