WO2012086169A1 - 誘電体デバイスの製造方法及びアッシング方法 - Google Patents

誘電体デバイスの製造方法及びアッシング方法 Download PDF

Info

Publication number
WO2012086169A1
WO2012086169A1 PCT/JP2011/007066 JP2011007066W WO2012086169A1 WO 2012086169 A1 WO2012086169 A1 WO 2012086169A1 JP 2011007066 W JP2011007066 W JP 2011007066W WO 2012086169 A1 WO2012086169 A1 WO 2012086169A1
Authority
WO
WIPO (PCT)
Prior art keywords
resist mask
etching
manufacturing
chamber
gas
Prior art date
Application number
PCT/JP2011/007066
Other languages
English (en)
French (fr)
Inventor
善明 吉田
小風　豊
Original Assignee
株式会社アルバック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アルバック filed Critical 株式会社アルバック
Priority to JP2012549628A priority Critical patent/JPWO2012086169A1/ja
Priority to KR1020137015126A priority patent/KR20130083469A/ko
Priority to CN201180060675XA priority patent/CN103262221A/zh
Priority to US13/995,846 priority patent/US20130284701A1/en
Publication of WO2012086169A1 publication Critical patent/WO2012086169A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B19/00—Apparatus or processes specially adapted for manufacturing insulators or insulating bodies
    • H01B19/04—Treating the surfaces, e.g. applying coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Definitions

  • the present invention relates to a method of manufacturing a dielectric device having a step of removing a resist mask used for etching and a method of ashing a resist mask.
  • dielectric devices such as piezoelectric elements and memory elements have a structure in which a dielectric layer is sandwiched between a pair of electrode layers.
  • This type of dielectric device is used as a piezoelectric device, a memory cell, or the like by etching the upper electrode layer and the dielectric layer into a predetermined shape.
  • dry etching using an organic resist is widely known.
  • a chlorine-based gas or a chlorofluorocarbon-based gas is used as an etching gas, and oxygen plasma is widely used for removing a resist mask after etching (for example, see Patent Document 1 below).
  • etching using a chlorine-based gas or a chlorofluorocarbon-based gas has a problem that resist residues are easily generated during ashing of the resist mask by oxygen plasma later. It was confirmed that the resist residue was a reaction product of an etching gas generated during etching of the upper electrode layer or the dielectric layer adhered to the surface of the resist mask. Resist residue affects device characteristics. For example, with respect to a resistance change memory element (ReRAM), desired electrical characteristics cannot be stably obtained due to the resist residue.
  • ReRAM resistance change memory element
  • an object of the present invention is to provide a dielectric device manufacturing method and an ashing method capable of suppressing resist residues.
  • a method for manufacturing a dielectric device produces a laminate in which a first electrode, a dielectric layer, and a second electrode layer are sequentially formed on a substrate.
  • the process of carrying out is included.
  • a resist mask made of an organic material is formed on the second electrode layer.
  • the second electrode layer and the dielectric layer are sequentially etched by plasma of chlorine gas or fluorocarbon gas through the resist mask.
  • the resist mask is bombarded with oxygen ions.
  • the resist mask is removed by oxygen radicals.
  • the ashing method includes a step of placing a substrate whose surface is etched with plasma of a chlorine-based gas or a fluorocarbon-based gas in a chamber through a resist mask formed of an organic material. Including. The resist mask is bombarded with oxygen ions in the chamber. The resist mask is removed by oxygen radicals in the chamber.
  • the manufacturing method of the dielectric device which concerns on one Embodiment of this invention includes the process of producing the laminated body in which the 1st electrode, the dielectric material layer, and the 2nd electrode layer were formed in order on the base material.
  • a resist mask made of an organic material is formed on the second electrode layer.
  • the second electrode layer and the dielectric layer are sequentially etched by plasma of chlorine gas or fluorocarbon gas through the resist mask.
  • the resist mask is bombarded with oxygen ions.
  • the resist mask is removed by oxygen radicals.
  • etching reactants attached to the surface of the resist mask are physically removed by bombarding with oxygen ions. Thereby, generation
  • a gas containing BCl 3 is used as the chlorine-based gas
  • a gas containing any of CF 4 , C 3 F 8 , C 4 F 8 and CHF 3 is used as the fluorocarbon-based gas. Used.
  • oxygen is introduced into the chamber and high frequency bias power is applied to the substrate.
  • the high frequency bias power generates an oxygen plasma in the chamber and further draws ions in the plasma to the substrate surface. Thereby, the etching reaction product on the resist mask surface is removed by the sputtering effect of ions.
  • the base material is exposed to oxygen radicals introduced into the chamber in an electrically non-biased state.
  • the resist mask is ashed by contact between the oxygen radicals and the resist mask.
  • the base material since the base material is in an electrically non-biased state, it does not receive a sputtering action by ions, and therefore, etching of the first electrode layer as a base is prevented.
  • the dielectric layer is appropriately selected according to the type of dielectric device.
  • the dielectric device is a resistance change type memory element
  • examples of the dielectric layer include CoO, NiO, CuO, Cu 2 O, TiO 2 , ZnO, Al 2 O 3 , LNO, Y 2 O 5 , SrZrO. 2 , transition metal oxides such as Ta 2 O 5 are used.
  • examples of the dielectric layer include lead zirconate titanate (PZT: Pb (Zr, Ti) O 3 ), bismuth titanate (BTO: Bi 4 Ti 3 O 12 ).
  • Ferroelectric materials such as bismuth lanthanum titanate (BLT: (Bi, La) 4 Ti 3 O 12 ) and lanthanum-doped lead zirconate titanate (PLZT: (PbLa) (ZrTi) O 3 ) may also be used.
  • An ashing method includes a step of placing a substrate whose surface is etched with plasma of chlorine-based gas or fluorocarbon-based gas in a chamber through a resist mask formed of an organic material. Including. The resist mask is bombarded with oxygen ions in the chamber. The resist mask is removed by oxygen radicals in the chamber.
  • the etching reaction product adhering to the surface of the resist mask is physically removed by bombarding with oxygen ions.
  • production of the resist residue resulting from an etching reaction material can be suppressed, and a resist mask can be efficiently removed from the base-material surface.
  • FIG. 1 is a schematic process diagram illustrating a dielectric device manufacturing method according to an embodiment of the present invention.
  • a resistance change memory element having a structure in which a transition metal oxide layer is sandwiched between a pair of electrodes will be described as an example of a dielectric device.
  • the resistance change type memory element refers to a memory element that can record and read information by electrically controlling the resistance state of a dielectric layer.
  • a lower electrode made of a conductive material, a dielectric layer made of a transition metal oxide, and an upper electrode made of a conductive material are stacked in this order.
  • applying a pulsed positive voltage between both electrodes puts the dielectric layer in a low resistance state
  • applying a pulsed negative voltage between both electrodes puts it in a high resistance state
  • a sense current is passed in the thickness direction of the dielectric layer, and a resistance value is measured to discriminate between a high resistance state and a low resistance state, thereby reading recorded information.
  • FIG. 1A illustrates a manufacturing process of a stacked body.
  • the insulating layer 2, the lower electrode layer 3 (first electrode layer), the dielectric layer 4, and the upper electrode layer 5 (second electrode layer) are formed on the substrate 1 (base material).
  • a laminated body L having a laminated structure is produced.
  • the substrate 1 may be a glass substrate or a semiconductor substrate such as a silicon substrate.
  • the insulating layer 2 is made of, for example, SiO 2 .
  • the lower electrode layer 3 is formed of a metal material such as Pt (platinum), Ir (iridium), Ta (tantalum), Ti (titanium), TiN (titanium nitride), Al (aluminum), or W (tungsten). .
  • the lower electrode layer 3 is formed on the substrate 1 by a thin film forming method such as a sputtering method, a vacuum vapor deposition method, or a CVD method.
  • the thickness of the lower electrode layer 3 is not particularly limited, and is, for example, 0.005 to 0.100 ⁇ m.
  • the dielectric layer 4 is formed of a transition metal oxide layer.
  • the transition metal oxide include CoO, NiO, CuO, Cu 2 O, TiO 2 , ZnO, Al 2 O 3 , LNO, Y 2 O 5 , SrZrO 2 , and Ta 2 O 5 .
  • the dielectric layer 4 is formed on the lower electrode layer 3 by a thin film forming method such as a sputtering method, a CVD method, or a sol-gel method.
  • the thickness of the dielectric layer 4 is not particularly limited and is, for example, 0.003 to 0.100 ⁇ m.
  • the upper electrode layer 5 is formed of a metal material such as Pt, Ir, Ta, Ti, TiN, Al, and W.
  • the upper electrode layer 5 is formed on the dielectric layer 4 by a thin film forming method such as sputtering, vacuum deposition, or CVD.
  • the thickness of the upper electrode layer 5 is not particularly limited, and is, for example, 0.005 to 0.100 ⁇ m.
  • [Upper electrode layer etching process] 1B and 1C show the etching process of the upper electrode layer 5.
  • a resist mask 6 having a predetermined shape is formed on the upper electrode layer 5.
  • the resist mask 6 is patterned into a predetermined shape through processing such as application of a photosensitive organic photoresist (PR), exposure, and development.
  • PR photosensitive organic photoresist
  • the photoresist may be a dry film resist.
  • the thickness of the resist mask 6 is not particularly limited and is, for example, 0.5 to 10 ⁇ m.
  • the etching method of the upper electrode layer 5 may be a dry etching method or a wet etching method.
  • a dry etching method is employed, and a chlorine-based gas (for example, a mixed gas of Cl 2 and BCl 3 ) is used as an etching gas.
  • the dry etching apparatus 10 has a vacuum chamber 11.
  • the vacuum chamber 11 is connected to a vacuum pump 12 and can maintain the inside in a predetermined reduced pressure atmosphere.
  • a stage 13 for supporting the substrate 1 on which the laminate L is formed is installed inside the vacuum chamber 11.
  • the stage 13 is connected to a high frequency power supply 15 having a frequency of 400 kHz via a matching circuit 14, and a predetermined bias power can be input to the stage 13.
  • a chiller 16 is further connected to the stage 13, and the substrate 1 on the stage 13 can be cooled to a predetermined temperature by the cooled He gas.
  • the top surface portion of the vacuum chamber 11 facing the upper surface of the stage 13 is covered with a window 17 made of a dielectric material such as quartz, and an antenna coil 18 is installed immediately above the window 17.
  • the antenna coil 18 is supplied with electric power from a high frequency power supply 20 having a frequency of 13.56 MHz through a matching circuit 19 and generates plasma of an etching gas introduced into the vacuum chamber 11 through a gas introduction line 21. Thereby, the surface of the substrate 1 on the stage 13 is etched.
  • an adhesion preventing plate 22 for preventing the adhesion of the etching reaction product to the inner wall surface of the vacuum chamber 11 is installed.
  • a mixed gas of Cl 2 and BCl 3 is used for etching the upper electrode layer 5.
  • the etching conditions are not particularly limited.
  • the pressure is 0.5 Pa
  • the gas introduction amount is Cl 2 : 40 sccm
  • BCl 3 10 sccm
  • the antenna power (power supplied to the antenna coil 18) is 800 W
  • the bias power stage 13
  • the chiller temperature substrate temperature
  • the etching time is 40 seconds.
  • FIG. 1D shows an etching process of the dielectric layer 4.
  • the resist mask 6 used as the etching mask for the upper electrode layer 5 may be used as the etching mask for the dielectric layer 4, or a resist mask formed separately may be used.
  • the dry etching apparatus 10 shown in FIG. 2 is used.
  • a chlorine-based gas is used as an etching gas, and in this embodiment, a mixed gas of Ar and BCl 3 is used.
  • Etching conditions are not particularly limited. For example, pressure is 0.5 Pa, gas introduction amount is Ar: 40 sccm, BCl 3 : 10 sccm, antenna power is 800 W, bias power is 150 W, chiller temperature (substrate temperature) is 20 ° C., etching The time is 40 seconds.
  • an ashing device 30 configured as shown in FIG. 3 is used.
  • the ashing device 30 has a vacuum chamber 31.
  • the vacuum chamber 31 is connected to a vacuum pump 32 and can maintain the inside in a predetermined reduced pressure atmosphere.
  • a stage 33 for supporting the substrate 1 on which the etching process of the upper electrode layer 5 and the dielectric layer 4 has been completed is installed inside the vacuum chamber 31.
  • the stage 33 is connected to a high frequency power source 35 having a frequency of 13.56 MHz via a matching circuit 34, and a predetermined bias power can be input to the stage 33.
  • the ashing device 30 includes a plasma chamber 36, an oscillator 37, and a waveguide 38 disposed on the upper portion of the vacuum chamber 11 facing the upper surface of the stage 33.
  • the oscillator 37 oscillates a microwave having a predetermined frequency (eg, 2.45 GHz).
  • the waveguide 38 guides the microwave oscillated by the oscillator 37 to the plasma chamber 36 and excites the ashing gas introduced into the plasma chamber 36.
  • the ashing gas oxygen or a mixed gas containing oxygen is used.
  • the removal process of the resist mask 6 includes a first process and a second process.
  • the first process is a bombarding process of the resist mask 6 with oxygen ions
  • the second process is an ashing process of the resist mask 6 with oxygen radicals.
  • the first process and the second process are performed by the common ashing device 30.
  • a reaction product of chlorine-based gas or fluorocarbon-based gas generated during etching of the upper electrode layer 5 and the dielectric layer 4 easily deposits on the surface of the substrate 1 because of its low vapor pressure. For this reason, as shown in FIG. 4A, when the etching reactant R adheres to the surface of the resist mask 6, the etching reactant R is not removed by the ashing process using oxygen radicals, and the upper portion as a resist residue. It remains on the surface of the electrode layer 5. Therefore, in this embodiment, before the removal of the resist mask 6 mainly composed of oxygen radicals, the etching reaction product R adhering to the surface of the resist mask 6 is removed by bombarding with oxygen ions.
  • oxygen gas is introduced into the vacuum chamber 31, and high frequency power is applied to the stage 33 from a high frequency power source 35.
  • Plasma is formed by exciting the oxygen gas introduced into the vacuum chamber 31 by the bias action of the high frequency power applied to the stage 33. Further, ions (oxygen ions) in the plasma are periodically drawn into the stage 33 and struck against the surface of the substrate 1. Thereby, as shown in FIG. 4B, the etching reaction product R adhering to the surface of the resist mask 6 is physically removed.
  • the treatment conditions of the first treatment are not particularly limited.
  • the pressure is 27 Pa
  • the amount of oxygen gas introduced is 200 sccm
  • the bias power is 300 W
  • the treatment time is 10 seconds.
  • the oxygen gas may be introduced directly into the vacuum chamber 31 or may be introduced into the vacuum chamber 31 via the plasma chamber 36.
  • the oxygen gas plasma may be formed in the plasma chamber 36 by microwave excitation.
  • a second process is performed.
  • a mixed gas of oxygen and nitrogen is introduced into the plasma chamber 36 as an ashing gas, and an ashing gas plasma is formed by the microwave oscillated by the oscillator 37.
  • High-frequency power is not applied to the stage 33 in the vacuum chamber 31, so that the substrate 1 is in an unbiased state.
  • the oxygen radicals in the plasma formed in the plasma chamber 36 flow into the vacuum chamber 31 along the exhaust flow formed by the exhaust action of the vacuum pump 32 (down flow).
  • the resist mask 6 on the substrate 1 is exposed to oxygen radicals and removed by a chemical reaction with oxygen radicals (FIG. 4C).
  • the treatment conditions of the second treatment are not particularly limited.
  • the pressure is 276 Pa
  • the gas introduction amount is O 2 : 9000 sccm
  • the microwave power is 2000 W
  • the treatment time is 120 seconds.
  • the resist mask 6 is removed as described above.
  • the etching reaction product R adhering to the surface of the resist mask 6 is physically removed by bombarding with oxygen ions. Thereby, generation
  • the common vacuum chamber 31 is used in the first process and the second process, the first process and the second process described above can be continuously performed. it can. Thereby, an increase in the processing time of the resist removal process can be suppressed.
  • a chlorine-based gas (Cl 2 , BCl 3 ) is used for etching the upper electrode layer 5 and the dielectric layer 4, but instead, a fluorocarbon-based gas (CF 4 , CCl 3 F 8, C 4 F 8 , CHF 3 , etc.) may be used. Even if these gases are used, the etching reaction product tends to adhere to the substrate surface, but the resist mask is removed without generating a residue by performing the ashing method (first and second treatments) described above. be able to.
  • a resistance change type memory element As the dielectric device, a resistance change type memory element has been described as an example. However, the present invention is not limited to this, and the present invention is also applied to a method for manufacturing other dielectric devices such as a piezoelectric element, a ferroelectric memory element, and a capacitor in which a chlorine-based gas or a fluorocarbon-based gas is used for etching the upper electrode layer and the dielectric layer. The invention is applicable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】レジスト残渣を抑制できる誘電体デバイスの製造方法及びアッシング方法を提供する。 【解決手段】上記アッシング方法は、有機材料で形成されたレジストマスク６を介して、塩素系ガス又はフッ化炭素系ガスのプラズマで表面をエッチングした基材をチャンバ内に配置し、前記チャンバ内で酸素イオンによって前記レジストマスク６をボンバード処理し、前記チャンバ内で酸素ラジカルによって前記レジストマスクを除去する。上記アッシング方法によれば、酸素イオンによるボンバード処理によってレジストマスクの表面に付着したエッチング反応物が物理的に除去される。これにより、エッチング反応物に起因するレジスト残渣の発生が抑えられ、基材表面からレジストマスクが効率よく除去される。

Description

誘電体デバイスの製造方法及びアッシング方法
　本発明は、エッチングに用いたレジストマスクの除去工程を有する誘電体デバイスの製造方法及びレジストマスクのアッシング方法に関する。
　近年、圧電素子やメモリ素子などの誘電体デバイスは、誘電体層が一対の電極層で挟まれた構造を有する。この種の誘電体デバイスは、上部電極層及び誘電体層が所定の形状にエッチングされることで、圧電デバイス、メモリセル等として使用される。上部電極層及び誘電体層のエッチングには、有機レジストを用いたドライエッチングが広く知られている。エッチングガスには塩素系ガスやフロン系ガスが用いられ、エッチング後のレジストマスクの除去には酸素プラズマが広く用いられている（例えば下記特許文献１参照）。
特開２００９－２０６３２９号公報（段落[００４２]）
　しかしながら塩素系ガスやフロン系ガスを用いたエッチングでは、後の酸素プラズマによるレジストマスクのアッシング処理時にレジスト残渣物が発生しやすいという問題がある。上記レジスト残渣物は、上部電極層あるいは誘電体層のエッチング時に生成されるエッチングガスの反応物がレジストマスクの表面に付着したものであることが確認された。レジスト残渣物はデバイス特性に影響を及ぼし、例えば抵抗変化型メモリ素子（ＲｅＲＡＭ）に関してはレジスト残渣物が原因で所望の電気的特性を安定に得ることができない。
　以上のような事情に鑑み、本発明の目的は、レジスト残渣を抑制できる誘電体デバイスの製造方法及びアッシング方法を提供することにある。
　上記目的を達成するため、本発明の一形態に係る誘電体デバイスの製造方法は、基材上に第１の電極と誘電体層と第２の電極層とが順に形成された積層体を作製する工程を含む。
　上記第２の電極層の上に、有機材料で形成されたレジストマスクが形成される。
　上記第２の電極層及び上記誘電体層は、上記レジストマスクを介して、塩素系ガス又はフッ化炭素系ガスのプラズマで順次エッチングされる。
　上記レジストマスクは、酸素イオンによってボンバード処理される。
　上記レジストマスクは、酸素ラジカルによって除去される。
　また本発明の一形態に係るアッシング方法は、有機材料で形成されたレジストマスクを介して、塩素系ガス又はフッ化炭素系ガスのプラズマで表面をエッチングした基材をチャンバ内に配置する工程を含む。
　上記レジストマスクは、上記チャンバ内で酸素イオンによってボンバード処理される。
　上記レジストマスクは、上記チャンバ内で酸素ラジカルによって除去される。
本発明の一実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。 本発明の一実施形態において用いられるドライエッチング装置の概略図である。 本発明の一実施形態において用いられるアッシング装置の概略図である。 本発明の一実施形態に係るアッシング方法を説明する概略工程図である。
　本発明の一実施形態に係る誘電体デバイスの製造方法は、基材上に第１の電極と誘電体層と第２の電極層とが順に形成された積層体を作製する工程を含む。
　上記第２の電極層の上に、有機材料で形成されたレジストマスクが形成される。
　上記第２の電極層及び上記誘電体層は、上記レジストマスクを介して、塩素系ガス又はフッ化炭素系ガスのプラズマで順次エッチングされる。
　上記レジストマスクは、酸素イオンによってボンバード処理される。
　上記レジストマスクは、酸素ラジカルによって除去される。
　上記誘電体デバイスの製造方法においては、酸素イオンによるボンバード処理によってレジストマスクの表面に付着したエッチング反応物が物理的に除去される。これにより、エッチング反応物に起因するレジスト残渣の発生が抑えられ、基材表面からレジストマスクが効率よく除去される。したがって上記方法によれば、所望の特性を有する誘電体デバイスを安定して製造することができる。
　上記塩素系ガスには、例えば、ＢＣｌ3を含むガスが用いられ、フッ化炭素系ガスには、例えば、ＣＦ4、Ｃ3Ｆ8、Ｃ4Ｆ8及びＣＨＦ3のいずれかを含むガスが用いられる。
　上記レジストマスクをボンバード処理する工程では、上記チャンバ内に酸素が導入され、上記基材に高周波バイアス電力が印加される。高周波バイアス電力は、チャンバ内に酸素のプラズマを発生させ、さらにプラズマ中のイオンを基材表面へ引き込む。これによりレジストマスク表面のエッチング反応物がイオンによるスパッタ作用で除去される。
　上記レジストマスクを除去する工程では、上記チャンバ内に導入した酸素ラジカルに、電気的に無バイアス状態で前記基材がさらされる。酸素ラジカルとレジストマスクとの接触により、レジストマスクはアッシングされる。このとき基材は電気的に無バイアス状態であるため、イオンによるスパッタ作用を受けることはなく、したがって下地である第１の電極層のエッチングが阻止される。
　上記誘電体層は、誘電体デバイスの種類に応じて適宜選択される。例えば誘電体デバイスが抵抗変化型のメモリ素子の場合、誘電体層としては、例えば、ＣｏＯ、ＮｉＯ、ＣｕＯ、Ｃｕ2Ｏ、ＴｉＯ2、ＺｎＯ、Ａｌ2Ｏ3、ＬＮＯ、Ｙ2Ｏ5、ＳｒＺｒＯ2、Ｔａ2Ｏ5などの遷移金属酸化物が用いられる。
　また、誘電体デバイスが圧電素子の場合、誘電体層としては、例えば、チタン酸ジルコン酸鉛（ＰＺＴ：Pb(Zr,Ti)O3）、チタン酸ビスマス（ＢＴＯ：Bi4Ti3O12）、チタン酸ビスマスランタン（ＢＬＴ：(Bi,La)4Ti3O12）、ランタン添加チタン酸ジルコン酸鉛（ＰＬＺＴ：(PbLa)(ZrTi)O3）等の強誘電体であってもよい。
　本発明の一実施形態に係るアッシング方法は、有機材料で形成されたレジストマスクを介して、塩素系ガス又はフッ化炭素系ガスのプラズマで表面をエッチングした基材をチャンバ内に配置する工程を含む。
　上記レジストマスクは、上記チャンバ内で酸素イオンによってボンバード処理される。
　上記レジストマスクは、上記チャンバ内で酸素ラジカルによって除去される。
　上記アッシング方法においては、酸素イオンによるボンバード処理によって、レジストマスクの表面に付着したエッチング反応物が物理的に除去される。これにより、エッチング反応物に起因するレジスト残渣の発生を抑えて、基材表面からレジストマスクを効率よく除去することができる。
　以下、図面を参照しながら、本発明の実施形態を説明する。
　図１は、本発明の一実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。本実施形態では、誘電体デバイスとして、遷移金属酸化物層を一対の電極で挟み込んだ構造を有する抵抗変化型メモリ素子を例に挙げて説明する。
　ここで、抵抗変化型メモリ素子とは、誘電体層の抵抗状態を電気的に制御することで情報の記録及び読み出しを可能とするメモリ素子をいう。この種のメモリ素子は、導電性物質からなる下部電極と、遷移金属酸化物からなる誘電体層と、導電性物質からなる上部電極とがこの順に積層される。そして例えば上部電極を陽極とし、下部電極を陰極として、両電極間にパルス状の正電圧を印加すると誘電体層が低抵抗状態となり、両電極間にパルス状の負電圧を印加すると高抵抗状態になることにより情報が記録される。また誘電体層の膜厚方向にセンス電流を流し、抵抗値を測定して高抵抗状態と低抵抗状態とを判別することにより記録情報が読み出される。
［積層体の作製工程］
　図１（Ａ）は、積層体の作製工程を示している。この工程では、基板１（基材）上に、絶縁層２と、下部電極層３（第１の電極層）と、誘電体層４と、上部電極層５（第２の電極層）との積層構造を有する積層体Ｌが作製される。基板１は、ガラス基板でもよいし、シリコン基板等の半導体基板でもよい。
　絶縁層２は、例えば、ＳｉＯ2等で形成される。
　下部電極層３は、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｔａ（タンタル）、Ｔｉ（チタン）、ＴｉＮ（チタンナイトライド）、Ａｌ(アルミニウム)、Ｗ（タングステン）等の金属材料で形成される。下部電極層３は、例えばスパッタ法、真空蒸着法、ＣＶＤ法等の薄膜形成方法によって、基板１の上に形成される。下部電極層３の厚みは特に限定されず、例えば0.005～0.100μｍである。
　誘電体層４は、遷移金属酸化物層で形成される。遷移金属酸化物としては、例えば、ＣｏＯ、ＮｉＯ、ＣｕＯ、Ｃｕ2Ｏ、ＴｉＯ2、ＺｎＯ、Ａｌ2Ｏ3、ＬＮＯ、Ｙ2Ｏ5、ＳｒＺｒＯ2、Ｔａ2Ｏ5などが用いられる。誘電体層４は、スパッタ法、ＣＶＤ法、ゾルゲル法などの薄膜形成方法によって、下部電極層３の上に形成される。誘電体層４の厚みは特に限定されず、例えば0.003～0.100μｍである。
　上部電極層５は、Ｐｔ、Ｉｒ、Ｔａ、Ｔｉ、ＴｉＮ、Ａｌ、Ｗ等の金属材料で形成される。上部電極層５は、例えばスパッタ法、真空蒸着法、ＣＶＤ法等の薄膜形成方法によって、誘電体層４の上に形成される。上部電極層５の厚みは特に限定されず、例えば0.005～0.100μｍである。
［上部電極層のエッチング工程］
　図１（Ｂ）及び（Ｃ）は、上部電極層５のエッチング工程を示している。図１（Ｂ）に示すように、上部電極層５の上に、所定形状のレジストマスク６が形成される。レジストマスク６は、感光性有機フォトレジスト（ＰＲ）の塗布、露光、現像等の処理を経ることによって所定形状にパターニングされる。上記フォトレジストは、ドライフィルムレジストであってもよい。レジストマスク６の厚みは特に限定されず、例えば０．５～１０μｍである。
　次に図１（Ｃ）に示すように、レジストマスク６を介して上部電極層５がエッチングされる。上部電極層５のエッチング方法は、ドライエッチング法でもよいし、ウェットエッチング法でもよい。本実施形態ではドライエッチング法が採用され、エッチングガスには塩素系ガス（例えばＣｌ2とＢＣｌ3の混合ガス）が用いられる。
　上部電極層５のエッチング工程では、図２に示すような構成のドライエッチング装置が使用される。
　ドライエッチング装置１０は、真空チャンバ１１を有する。真空チャンバ１１は、真空ポンプ１２に接続されており、内部を所定の減圧雰囲気に維持することが可能である。真空チャンバ１１の内部には、積層体Ｌが形成された基板１を支持するためのステージ１３が設置されている。ステージ１３は、マッチング回路１４を介して周波数４００ｋＨｚの高周波電源１５と接続されており、ステージ１３に所定のバイアス電力が入力可能とされる。ステージ１３には更に、チラー１６が接続されており、冷却されたＨｅガスにより、ステージ１３上の基板１を所定温度に冷却可能である。
　ステージ１３の上面と対向する真空チャンバ１１の天面部分は、石英等の誘電体材料で形成された窓１７で覆われており、窓１７の直上にはアンテナコイル１８が設置されている。アンテナコイル１８は、マッチング回路１９を介して周波数１３．５６ＭＨｚの高周波電源２０から電力の供給を受け、ガス導入ライン２１を介して真空チャンバ１１の内部へ導入されたエッチングガスのプラズマを発生させる。これにより、ステージ１３上の基板１の表面がエッチングされる。ステージ１３の周囲には、真空チャンバ１１の内壁面へのエッチング反応物の付着を防止するための防着板２２が設置されている。
　上部電極層５のエッチングには、Ｃｌ2とＢＣｌ3の混合ガスが用いられる。エッチング条件は特に限定されず、例えば、圧力は０．５Ｐａ、ガス導入量はＣｌ2：４０ｓｃｃｍ、ＢＣｌ3：１０ｓｃｃｍ、アンテナパワー（アンテナコイル１８に供給される電力）は８００Ｗ、バイアスパワー（ステージ１３に供給される電力）は１５０Ｗ、チラー温度（基板温度）は２０℃、エッチング時間は４０秒である。
［誘電体層のエッチング工程］
　上部電極層５のエッチング工程の終了後、誘電体層４をエッチングし、下部電極層３を露出させる工程が実施される。図１（Ｄ）は、誘電体層４のエッチング工程を示している。
　この工程では、上部電極層５のエッチングマスクに用いたレジストマスク６が誘電体層４のエッチングマスクとして使用されてもよいし、別途形成されたレジストマスクが使用されてもよい。
　誘電体層４のエッチング工程では、例えば図２に示したドライエッチング装置１０が使用される。誘電体層４のエッチングには、エッチングガスとして塩素系ガスが用いられ、本実施形態ではＡｒとＢＣｌ3の混合ガスが用いられる。エッチング条件は特に限定されず、例えば、圧力は０．５Ｐａ、ガス導入量はＡｒ：４０ｓｃｃｍ、ＢＣｌ3：１０ｓｃｃｍ、アンテナパワーは８００Ｗ、バイアスパワーは１５０Ｗ、チラー温度（基板温度）は２０℃、エッチング時間は４０秒である。
［レジストマスクの除去工程］
　次に、図１（Ｅ）に示すようにレジストマスク６がアッシングにより除去される。これにより、誘電体デバイスＰが製造される。
　レジストマスク６の除去工程では、図３に示すような構成のアッシング装置３０が使用される。
　アッシング装置３０は、真空チャンバ３１を有する。真空チャンバ３１は、真空ポンプ３２に接続されており、内部を所定の減圧雰囲気に維持することが可能である。真空チャンバ３１の内部には、上部電極層５及び誘電体層４のエッチング工程が完了した基板１を支持するためのステージ３３が設置されている。ステージ３３は、マッチング回路３４を介して周波数１３．５６ＭＨｚの高周波電源３５と接続されており、ステージ３３に所定のバイアス電力が入力可能とされる。
　アッシング装置３０は、ステージ３３の上面と対向する真空チャンバ１１の上部に配置されたプラズマチャンバ３６と、発振器３７と、導波管３８とを有する。発振器３７は、所定の周波数（例えば２．４５ＧＨｚ）のマイクロ波を発振する。導波管３８は、発振器３７で発振されたマイクロ波をプラズマチャンバ３６へ導き、プラズマチャンバ３６に導入されたアッシングガスを励起する。アッシングガスには、酸素又は酸素を含む混合ガスが用いられる。
　レジストマスク６の除去工程は、第１の処理と、第２の処理とを有する。第１の処理は、酸素イオンによるレジストマスク６のボンバード処理であり、第２の処理は、酸素ラジカルによるレジストマスク６のアッシング処理である。第１の処理と第２の処理とは共通のアッシング装置３０によって実施される。
　上部電極層５及び誘電体層４のエッチング時に生成される塩素系ガス又はフッ化炭素系ガスの反応物は、蒸気圧が低いため基板１の表面に堆積し易い。このため図４（Ａ）に示すように、レジストマスク６の表面にエッチング反応物Ｒが付着している場合、酸素ラジカルを用いたアッシング処理ではエッチング反応物Ｒが除去されず、レジスト残渣として上部電極層５の表面に残留することになる。そこで本実施形態では、酸素ラジカルを主体とするレジストマスク６の除去前に、酸素イオンによるボンバード処理によってレジストマスク６の表面に付着したエッチング反応物Ｒを除去する。
　（第１の処理）
　第１の処理では、真空チャンバ３１の内部に酸素ガスが導入され、ステージ３３には高周波電源３５から高周波電力が印加される。ステージ３３へ印加される高周波電力のバイアス作用により、真空チャンバ３１に導入された酸素ガスが励起されることでプラズマが形成される。またプラズマ中のイオン（酸素イオン）はステージ３３へ周期的に引き込まれて基板１の表面に叩きつけられる。これにより図４（Ｂ）に示すように、レジストマスク６の表面に付着したエッチング反応物Ｒが物理的に除去される。
　第１の処理の処理条件は特に限定されず、例えば、圧力は２７Ｐａ、酸素ガスの導入量は２００ｓｃｃｍ、バイアスパワーは３００Ｗ、処理時間は１０秒である。バイアスパワーを上述したエッチング条件よりも高くすることで、エッチング反応物Ｒを効率良く除去することができる。また処理時間を短くすることで、酸素イオンのスパッタ作用による下部電極層３のエッチングを抑制することができる。
　酸素ガスは、真空チャンバ３１へ直接導入されてもよいし、プラズマチャンバ３６を介して真空チャンバ３１へ導入されてもよい。また酸素ガスのプラズマは、マイクロ波励起によってプラズマチャンバ３６で形成されてもよい。
　（第２の処理）
　続いて、第２の処理が実施される。第２の処理では、プラズマチャンバ３６の内部にアッシングガスとして酸素と窒素の混合ガスが導入され、発振器３７で発振されたマイクロ波によってアッシングガスのプラズマが形成される。真空チャンバ３１内のステージ３３には高周波電力は印加されず、したがって基板１は無バイアス状態とされる。
　プラズマチャンバ３６で形成されたプラズマ中の酸素ラジカルは、真空ポンプ３２の排気作用によって形成される排気流に沿って真空チャンバ３１内へ流入する（ダウンフロー）。これにより基板１上のレジストマスク６は、酸素ラジカルに曝され、酸素ラジカルとの化学反応により除去される（図４（Ｃ））。
　第２の処理の処理条件は特に限定されず、例えば、圧力は２７６Ｐａ、ガス導入量は、Ｏ2：９０００ｓｃｃｍ、Ｎ2：４８０ｓｃｃｍ、マイクロ波のパワーは２０００Ｗ、処理時間は１２０秒である。処理中、基板１を無バイアス状態とすることにより、プラズマ中のイオンが基板１へ到達することを抑制し、イオンによる下部電極層３へのスパッタ作用を回避できる。また、第２の処理の処理時間は、第１の処理の処理時間よりも長く設定される。これにより、レジストマスク６の除去に十分な時間を確保できる。
　以上のようにして、レジストマスク６が除去される。本実施形態においては、酸素イオンによるボンバード処理によってレジストマスク６の表面に付着したエッチング反応物Ｒが物理的に除去される。これにより、エッチング反応物Ｒに起因するレジスト残渣の発生が抑えられ、基材表面からレジストマスク６が効率よく除去される。したがって本実施形態によれば、所望の特性を有する誘電体デバイスＰ（図１（Ｅ）、図４（Ｃ））を安定して製造することができる。
　また本実施形態によれば、上記第１の処理と第２の処理とにおいて共通の真空チャンバ３１が用いられるため、上述した第１の処理と第２の処理とを連続して実施することができる。これによりレジスト除去工程の処理時間の増加を抑えることができる。
　以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
　例えば以上の実施形態では、上部電極層５及び誘電体層４のエッチングに塩素系ガス（Ｃｌ2、ＢＣｌ3）が用いられたが、これに代えて、フッ化炭素系ガス（ＣＦ4、Ｃ3Ｆ8、Ｃ4Ｆ8、ＣＨＦ3等）が用いられてもよい。これらのガスを用いてもエッチング反応物が基板表面に付着する傾向があるが、上述したアッシング方法（第１及び第２の処理）を実施することによって残渣を発生させることなくレジストマスクを除去することができる。
　誘電体デバイスとして抵抗変化型のメモリ素子を例に挙げて説明した。これに限られず、上部電極層及び誘電体層のエッチングに塩素系ガスあるいはフッ化炭素系ガスが用いられる圧電素子、強誘電体メモリ素子、コンデンサ等、他の誘電体デバイスの製造方法にも本発明は適用可能である。
　１…基板
　２…絶縁層
　３…下部電極層
　４…誘電体層
　５…上部電極層
　６…レジストマスク
　１０…ドライエッチング装置
　３０…アッシング装置
　Ｌ…積層体
　Ｐ…誘電体デバイス
　Ｒ…エッチング反応物

Claims (6)

  1. 　基材上に第１の電極と誘電体層と第２の電極層とが順に形成された積層体を作製し、
    　前記第２の電極層の上に、有機材料で形成されたレジストマスクを形成し、
    　前記レジストマスクを介して、塩素系ガス又はフッ化炭素系ガスのプラズマで前記第２の電極層及び前記誘電体層を順次エッチングし、
    　酸素イオンによって前記レジストマスクをボンバード処理し、
    　酸素ラジカルによって前記レジストマスクを除去する
    　誘電体デバイスの製造方法。
  2. 　請求項１に記載の誘電体デバイスの製造方法であって、
    　前記塩素系ガスは、ＢＣｌ3を含むガスあり、
    　前記フッ化炭素系ガスは、ＣＦ4、Ｃ3Ｆ8、Ｃ4Ｆ8及びＣＨＦ3のいずれかを含むガスである
    　誘電体デバイスの製造方法。
  3. 　請求項１に記載の誘電体デバイスの製造方法であって、
    　前記レジストマスクをボンバード処理する工程は、前記チャンバ内に酸素を導入し、前記基材に高周波バイアス電力を印加する
    　誘電体デバイスの製造方法。
  4. 　請求項３に記載の誘電体デバイスの製造方法であって、
    　前記レジストマスクを除去する工程は、前記チャンバ内に導入した酸素ラジカルに、電気的に無バイアス状態で前記基材をさらす
    　誘電体デバイスの製造方法。
  5. 　請求項１に記載の誘電体デバイスの製造方法であって、
    　前記誘電体層は、遷移金属酸化物層である
    　誘電体デバイスの製造方法。
  6. 　有機材料で形成されたレジストマスクを介して、塩素系ガス又はフッ化炭素系ガスのプラズマで表面をエッチングした基材をチャンバ内に配置し、
    　前記チャンバ内で酸素イオンによって前記レジストマスクをボンバード処理し、
    　前記チャンバ内で酸素ラジカルによって前記レジストマスクを除去する
    　アッシング方法。
PCT/JP2011/007066 2010-12-20 2011-12-19 誘電体デバイスの製造方法及びアッシング方法 WO2012086169A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012549628A JPWO2012086169A1 (ja) 2010-12-20 2011-12-19 誘電体デバイスの製造方法及びアッシング方法
KR1020137015126A KR20130083469A (ko) 2010-12-20 2011-12-19 유전체 디바이스의 제조 방법 및 애싱 방법
CN201180060675XA CN103262221A (zh) 2010-12-20 2011-12-19 介电器件的制造方法和灰化方法
US13/995,846 US20130284701A1 (en) 2010-12-20 2011-12-19 Method of manufacturing dielectric device and ashing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010282603 2010-12-20
JP2010-282603 2010-12-20

Publications (1)

Publication Number Publication Date
WO2012086169A1 true WO2012086169A1 (ja) 2012-06-28

Family

ID=46313461

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/007066 WO2012086169A1 (ja) 2010-12-20 2011-12-19 誘電体デバイスの製造方法及びアッシング方法

Country Status (5)

Country Link
US (1) US20130284701A1 (ja)
JP (1) JPWO2012086169A1 (ja)
KR (1) KR20130083469A (ja)
CN (1) CN103262221A (ja)
WO (1) WO2012086169A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037166A (ja) * 2013-08-16 2015-02-23 株式会社アルバック レジスト剥離方法およびレジスト剥離装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6841198B2 (ja) * 2017-09-28 2021-03-10 豊田合成株式会社 発光素子の製造方法
FR3117663B1 (fr) * 2020-12-14 2023-04-21 St Microelectronics Tours Sas Procédé de fabrication d'un condensateur

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150825A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及びその製造方法
JP2001102361A (ja) * 1999-09-29 2001-04-13 Tokyo Electron Ltd プラズマ処理方法
JP2008146574A (ja) 2006-12-13 2008-06-26 Hitachi Ltd 記憶制御装置及び記憶制御方法
JP2010033374A (ja) 2008-07-29 2010-02-12 Hitachi Ltd ファイルシステム管理装置及び方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251221A (ja) * 1985-04-27 1986-11-08 Toshiba Corp 導体パタ−ンの製造方法
JP2728483B2 (ja) * 1989-02-01 1998-03-18 株式会社日立製作所 試料後処理方法と装置
JPH05217957A (ja) * 1991-12-11 1993-08-27 Toshiba Corp 有機化合物膜の除去方法
JP3251184B2 (ja) * 1996-11-01 2002-01-28 日本電気株式会社 レジスト除去方法及びレジスト除去装置
JP4558296B2 (ja) * 2003-09-25 2010-10-06 東京エレクトロン株式会社 プラズマアッシング方法
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
CN100543965C (zh) * 2006-08-04 2009-09-23 联华电子股份有限公司 半导体元件及其制造方法
JP2009206329A (ja) * 2008-02-28 2009-09-10 Seiko Epson Corp 圧電素子およびその製造方法、圧電アクチュエータ、並びに、液体噴射ヘッド
JP5844026B2 (ja) * 2008-03-21 2016-01-13 富士フイルム株式会社 圧電素子の製造方法
JP2010123853A (ja) * 2008-11-21 2010-06-03 Nagaoka Univ Of Technology 有機物の除去方法及び有機物の除去装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150825A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及びその製造方法
JP2001102361A (ja) * 1999-09-29 2001-04-13 Tokyo Electron Ltd プラズマ処理方法
JP2008146574A (ja) 2006-12-13 2008-06-26 Hitachi Ltd 記憶制御装置及び記憶制御方法
JP2010033374A (ja) 2008-07-29 2010-02-12 Hitachi Ltd ファイルシステム管理装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037166A (ja) * 2013-08-16 2015-02-23 株式会社アルバック レジスト剥離方法およびレジスト剥離装置

Also Published As

Publication number Publication date
JPWO2012086169A1 (ja) 2014-05-22
US20130284701A1 (en) 2013-10-31
CN103262221A (zh) 2013-08-21
KR20130083469A (ko) 2013-07-22

Similar Documents

Publication Publication Date Title
JP3954667B2 (ja) 強誘電性キャパシタの製造方法
US8053955B2 (en) Piezoelectric device and method of production thereof
JP2003059905A (ja) エッチング方法、キャパシタの製造方法、および半導体装置
WO2012086169A1 (ja) 誘電体デバイスの製造方法及びアッシング方法
KR100816597B1 (ko) 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스
JPH11145124A (ja) 構造化方法
JP5766027B2 (ja) ドライエッチング方法及びデバイス製造方法
WO2003012851A2 (en) Method of etching ferroelectric layers
US20130065023A1 (en) Etching high k dielectric films with reduced likelihood of delamination
JP5733943B2 (ja) 誘電体デバイスの製造方法
JP3201251B2 (ja) 誘電体素子の製造方法
JP2006060203A (ja) ＦｅＲＡＭ用途のためのＰｔ／ＰＧＯエッチングプロセス
JP2008251889A (ja) キャパシタの製造方法
JP5800710B2 (ja) 圧電素子の製造方法
JP2013143390A (ja) プラズマ処理方法
TW582072B (en) Method for fabrication semiconductor device
JP2012114156A (ja) 圧電素子の製造方法
JP3896123B2 (ja) 半導体装置の製造方法
WO2012057127A1 (ja) 誘電体デバイスの製造方法
JP2006245457A (ja) 半導体装置及びその製造方法
US20090061632A1 (en) Methods for cleaning etch residue deposited by wet etch processes for high-k dielectrics
JP2006203029A (ja) 半導体装置の製造方法
JP2012156348A (ja) 誘電体デバイスの製造方法及びエッチング方法
JP2006222283A (ja) 半導体装置の製造方法
JP2005012230A (ja) 誘電体素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11850281

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012549628

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20137015126

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13995846

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11850281

Country of ref document: EP

Kind code of ref document: A1