JP2001102361A - プラズマ処理方法 - Google Patents
プラズマ処理方法Info
- Publication number
- JP2001102361A JP2001102361A JP27691299A JP27691299A JP2001102361A JP 2001102361 A JP2001102361 A JP 2001102361A JP 27691299 A JP27691299 A JP 27691299A JP 27691299 A JP27691299 A JP 27691299A JP 2001102361 A JP2001102361 A JP 2001102361A
- Authority
- JP
- Japan
- Prior art keywords
- power
- photoresist film
- plasma
- bias
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Abstract
(57)【要約】
【課題】 開口形状を維持したままフォトレジスト膜と
フェンス部の除去が可能なプラズマ処理方法を提供す
る。 【解決手段】 アッシング装置１００の処理室１０２内
に配置された下部電極１０６上にウェハＷを載置した
後，上部電極１２２と下部電極１０６に各々６０ＭＨｚ
で１ｋＷの電力と２ＭＨｚで２５０Ｗの電力を印加す
る。処理室１０２内に導入された処理ガスがプラズマ化
し，ウェハＷのフォトレジスト膜２０８がアッシングさ
れ，かつエッチング時にビアホール２１０の開口周囲に
形成されたフェンス部２１４が除去される。フォトレジ
スト膜２０８の残存中に，下部電極１０６に印加する電
力を１０Ｗ以下にする。ウェハＷに導入されるイオンの
エネルギーが減少し，ＳｉＯ２膜のビアホール２１０お
よび溝部２１２の肩部２１０ａ，２１２ａが削られるこ
となく，フォトレジスト膜２０８がアッシングされる。
フェンス部の除去が可能なプラズマ処理方法を提供す
る。 【解決手段】 アッシング装置１００の処理室１０２内
に配置された下部電極１０６上にウェハＷを載置した
後，上部電極１２２と下部電極１０６に各々６０ＭＨｚ
で１ｋＷの電力と２ＭＨｚで２５０Ｗの電力を印加す
る。処理室１０２内に導入された処理ガスがプラズマ化
し，ウェハＷのフォトレジスト膜２０８がアッシングさ
れ，かつエッチング時にビアホール２１０の開口周囲に
形成されたフェンス部２１４が除去される。フォトレジ
スト膜２０８の残存中に，下部電極１０６に印加する電
力を１０Ｗ以下にする。ウェハＷに導入されるイオンの
エネルギーが減少し，ＳｉＯ２膜のビアホール２１０お
よび溝部２１２の肩部２１０ａ，２１２ａが削られるこ
となく，フォトレジスト膜２０８がアッシングされる。
Description
【０００１】
【発明の属する技術分野】本発明は，プラズマ処理方法
に関する。
に関する。
【０００２】
【従来の技術】一般的に，プラズマエッチング技術によ
り，被処理体に所定パターンを形成する場合には，フォ
トレジスト膜がマスクとして使用されている。フォトレ
ジスト膜は，通常，エッチング処理後には除去する必要
がある。そこで，従来，フォトレジスト膜を除去する技
術として，プラズマアッシング技術が提案されている。
プラズマアッシング処理には，処理室内に上部電極と下
部電極とを対向配置したプラズマアッシング装置が使用
されている。かかる装置では，上部電極に所定周波数の
高周波電力を印加するとともに，下部電極に上記周波数
よりも低い周波数の高周波電力を印加する。その結果，
処理室内に導入された処理ガスがプラズマ化し，下部電
極上に載置された被処理体に形成されたフォトレジスト
膜が除去（アッシング）される。
り，被処理体に所定パターンを形成する場合には，フォ
トレジスト膜がマスクとして使用されている。フォトレ
ジスト膜は，通常，エッチング処理後には除去する必要
がある。そこで，従来，フォトレジスト膜を除去する技
術として，プラズマアッシング技術が提案されている。
プラズマアッシング処理には，処理室内に上部電極と下
部電極とを対向配置したプラズマアッシング装置が使用
されている。かかる装置では，上部電極に所定周波数の
高周波電力を印加するとともに，下部電極に上記周波数
よりも低い周波数の高周波電力を印加する。その結果，
処理室内に導入された処理ガスがプラズマ化し，下部電
極上に載置された被処理体に形成されたフォトレジスト
膜が除去（アッシング）される。
【０００３】
【発明が解決しようとする課題】しかしながら，上述し
たアッシング処理方法では，下部電極上の被処理体に対
して一定電力のバイアス用高周波電力を連続的に印加す
るために，処理終了時までプラズマ中のイオンが被処理
体に過度に作用する。このため，例えば図５（ａ）に示
すダマシン構造を有する被処理体１０では，層間絶縁膜
のＳｉＯ２膜１２上のフォトレジスト膜が除去されるだ
けではなく，ＳｉＯ２膜１２に形成されたビアホール１
４の肩部１４ａや溝部１６の肩部１６ａも削られる。さ
らに，ビアホール１４の内径や，溝部１６の短手方向の
断面幅も広がる。その結果，被処理体１０に超微細な配
線構造を形成できないという問題点がある。なお，被処
理体１０のＳｉＯ２膜１２の下方には，ＴｉＮ膜１８と
Ｗ膜２０がそれぞれ形成されている。
たアッシング処理方法では，下部電極上の被処理体に対
して一定電力のバイアス用高周波電力を連続的に印加す
るために，処理終了時までプラズマ中のイオンが被処理
体に過度に作用する。このため，例えば図５（ａ）に示
すダマシン構造を有する被処理体１０では，層間絶縁膜
のＳｉＯ２膜１２上のフォトレジスト膜が除去されるだ
けではなく，ＳｉＯ２膜１２に形成されたビアホール１
４の肩部１４ａや溝部１６の肩部１６ａも削られる。さ
らに，ビアホール１４の内径や，溝部１６の短手方向の
断面幅も広がる。その結果，被処理体１０に超微細な配
線構造を形成できないという問題点がある。なお，被処
理体１０のＳｉＯ２膜１２の下方には，ＴｉＮ膜１８と
Ｗ膜２０がそれぞれ形成されている。
【０００４】また，上述したアッシング方法とは異な
り，被処理体にバイアス用高周波電力を印加しないで処
理を行った場合には，被処理体へのイオンおよびラジカ
ルの導入量が少なくなる。このため，図５（ｂ）に示す
ように，ビアホール１４の肩部１４ａおよび溝部１６の
肩部１６ａは削られず，かつビアホール１４の内径およ
び溝部１６の短手方向の断面幅も広がることはない。し
かしながら，本アッシング方法では，エッチング処理時
に形成されたいわゆるフェンス部１４ｂが除去されずに
残ってしまう。なお，フェンス部１４ｂは，ビアホール
１４の開口部周囲から溝部１６上方に張り出す張り出し
部である。その結果，ビアホール１４内や溝部１６内
に，所定の配線構造を形成できないという問題点があ
る。
り，被処理体にバイアス用高周波電力を印加しないで処
理を行った場合には，被処理体へのイオンおよびラジカ
ルの導入量が少なくなる。このため，図５（ｂ）に示す
ように，ビアホール１４の肩部１４ａおよび溝部１６の
肩部１６ａは削られず，かつビアホール１４の内径およ
び溝部１６の短手方向の断面幅も広がることはない。し
かしながら，本アッシング方法では，エッチング処理時
に形成されたいわゆるフェンス部１４ｂが除去されずに
残ってしまう。なお，フェンス部１４ｂは，ビアホール
１４の開口部周囲から溝部１６上方に張り出す張り出し
部である。その結果，ビアホール１４内や溝部１６内
に，所定の配線構造を形成できないという問題点があ
る。
【０００５】本発明は，従来の技術が有する上記問題点
に鑑みて成されたものであり，本発明の目的は，上記問
題点およびその他の問題点を解決することが可能な，新
規かつ改良されたプラズマ処理方法を提供することであ
る。
に鑑みて成されたものであり，本発明の目的は，上記問
題点およびその他の問題点を解決することが可能な，新
規かつ改良されたプラズマ処理方法を提供することであ
る。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に，本発明の第１の観点によれば，請求項１に記載の発
明のように，処理室内に導入された処理ガスをプラズマ
化し，処理室内に配置された被処理体に形成されたフォ
トレジスト膜を除去するプラズマ処理方法であって，被
処理体に第１電力のバイアス用高周波電力を印加する工
程と，処理ガスをプラズマ化する工程と，フォトレジス
ト膜の残存中に，第１電力のバイアス用高周波電力を第
１電力よりも小さい第２電力のバイアス用高周波電力に
切り替え，被処理体に第２電力のバイアス用高周波電力
を印加する工程と，を含むことを特徴とする，プラズマ
処理方法が提供される。
に，本発明の第１の観点によれば，請求項１に記載の発
明のように，処理室内に導入された処理ガスをプラズマ
化し，処理室内に配置された被処理体に形成されたフォ
トレジスト膜を除去するプラズマ処理方法であって，被
処理体に第１電力のバイアス用高周波電力を印加する工
程と，処理ガスをプラズマ化する工程と，フォトレジス
ト膜の残存中に，第１電力のバイアス用高周波電力を第
１電力よりも小さい第２電力のバイアス用高周波電力に
切り替え，被処理体に第２電力のバイアス用高周波電力
を印加する工程と，を含むことを特徴とする，プラズマ
処理方法が提供される。
【０００７】本発明によれば，まず被処理体に第１電力
のバイアス用高周波電力を印加しながらプラズマ処理を
行う。第１電力は，被処理体に比較的エネルギーが高い
イオンを導入可能な電力に設定される。このため，フォ
トレジスト膜の除去と同時に，例えばエッチング処理時
に被処理体に形成されたフェンス部を除去することがで
きる。また，本発明によれば，フォトレジスト膜の残存
中に，被処理体に印加する高周波電力を第１電力から第
２電力に切り替えてプラズマ処理を行う。第２電力は，
被処理体に比較的エネルギーが小さいイオンを導入可能
な電力に設定される。このため，フォトレジスト膜の下
層構造が削られることを抑えながら，フォトレジスト膜
を除去することができる。
のバイアス用高周波電力を印加しながらプラズマ処理を
行う。第１電力は，被処理体に比較的エネルギーが高い
イオンを導入可能な電力に設定される。このため，フォ
トレジスト膜の除去と同時に，例えばエッチング処理時
に被処理体に形成されたフェンス部を除去することがで
きる。また，本発明によれば，フォトレジスト膜の残存
中に，被処理体に印加する高周波電力を第１電力から第
２電力に切り替えてプラズマ処理を行う。第２電力は，
被処理体に比較的エネルギーが小さいイオンを導入可能
な電力に設定される。このため，フォトレジスト膜の下
層構造が削られることを抑えながら，フォトレジスト膜
を除去することができる。
【０００８】また，本発明の第２の観点によれば，請求
項２に記載の発明のように，処理室内に導入された処理
ガスをプラズマ化し，処理室内に配置された被処理体に
形成されたフォトレジスト膜を除去するプラズマ処理方
法であって，被処理体にバイアス用高周波電力を印加す
る工程と，処理ガスをプラズマ化する工程と，フォトレ
ジスト膜の残存中に，バイアス用高周波電力の印加を停
止する工程と，を含むことを特徴とする，プラズマ処理
方法が提供される。
項２に記載の発明のように，処理室内に導入された処理
ガスをプラズマ化し，処理室内に配置された被処理体に
形成されたフォトレジスト膜を除去するプラズマ処理方
法であって，被処理体にバイアス用高周波電力を印加す
る工程と，処理ガスをプラズマ化する工程と，フォトレ
ジスト膜の残存中に，バイアス用高周波電力の印加を停
止する工程と，を含むことを特徴とする，プラズマ処理
方法が提供される。
【０００９】本発明によれば，まず被処理体にバイアス
用高周波電力を印加してプラズマ処理を行う。バイアス
用高周波電力は，例えば上述した第１電力程度の電力に
設定される。このため，フォトレジスト膜とフェンス部
の除去と同時に行うことができる。また，本発明によれ
ば，フォトレジスト膜の残存中に，被処理体へのバイア
ス用高周波電力の供給を停止する。このため，被処理体
へ導入されるイオンのエネルギーが小さくなるので，フ
ォトレジスト膜の下層構造が削られることなく，フォト
レジスト膜を除去することができる。
用高周波電力を印加してプラズマ処理を行う。バイアス
用高周波電力は，例えば上述した第１電力程度の電力に
設定される。このため，フォトレジスト膜とフェンス部
の除去と同時に行うことができる。また，本発明によれ
ば，フォトレジスト膜の残存中に，被処理体へのバイア
ス用高周波電力の供給を停止する。このため，被処理体
へ導入されるイオンのエネルギーが小さくなるので，フ
ォトレジスト膜の下層構造が削られることなく，フォト
レジスト膜を除去することができる。
【００１０】また，本発明の第３あるいは第４の観点に
よれば，請求項３あるいは請求項４に記載の発明のよう
に，被処理体の所定層に形成された孔の開口面積よりも
大きな開口面積を有し，かつ孔の開口を含む開口パター
ンを備えたフォトレジスト膜をマスクとして所定層の途
中までプラズマエッチング処理を施した後に，フォトレ
ジスト膜を除去するプラズマ処理方法であって，上述し
た請求項１あるいは請求項２に記載の発明と同様の各工
程を含むことを特徴とする，プラズマ処理方法が提供さ
れる。
よれば，請求項３あるいは請求項４に記載の発明のよう
に，被処理体の所定層に形成された孔の開口面積よりも
大きな開口面積を有し，かつ孔の開口を含む開口パター
ンを備えたフォトレジスト膜をマスクとして所定層の途
中までプラズマエッチング処理を施した後に，フォトレ
ジスト膜を除去するプラズマ処理方法であって，上述し
た請求項１あるいは請求項２に記載の発明と同様の各工
程を含むことを特徴とする，プラズマ処理方法が提供さ
れる。
【００１１】上記被処理体にプラズマエッチング処理を
行うと，孔の開口周囲にフェンス部が形成される。従っ
て，上述した請求項１あるいは請求項２に記載の発明と
同様の各工程により処理を行えば，フォトレジスト膜お
よびフェンス部の除去を同時に行え，かつ所定形状のパ
ターンを維持できる。
行うと，孔の開口周囲にフェンス部が形成される。従っ
て，上述した請求項１あるいは請求項２に記載の発明と
同様の各工程により処理を行えば，フォトレジスト膜お
よびフェンス部の除去を同時に行え，かつ所定形状のパ
ターンを維持できる。
【００１２】さらに，本発明は，例えば請求項５や請求
項６に記載の発明のように，フォトレジスト膜が，被処
理体に形成されたＳｉＯ２膜や有機系材料膜に所定パタ
ーンを形成するマスクである場合に適用されることが好
ましい。例えばダマシン構造を形成するために，プラズ
マエッチング処理によりフォトレジスト膜をマスクとし
てＳｉＯ２膜や有機系材料膜をパターニングすると，該
パターニング部分にフェンス部が形成される。また，Ｓ
ｉＯ２や有機系材料は，プラズマにより削られ易い材料
である。従って，上述した請求項１〜請求項４に記載の
発明に基づいてフォトレジスト膜を除去すれば，同時に
フェンス部を除去できるとともに，ＳｉＯ２膜や有機系
材料膜に形成されたパターンの損傷を防止できる。
項６に記載の発明のように，フォトレジスト膜が，被処
理体に形成されたＳｉＯ２膜や有機系材料膜に所定パタ
ーンを形成するマスクである場合に適用されることが好
ましい。例えばダマシン構造を形成するために，プラズ
マエッチング処理によりフォトレジスト膜をマスクとし
てＳｉＯ２膜や有機系材料膜をパターニングすると，該
パターニング部分にフェンス部が形成される。また，Ｓ
ｉＯ２や有機系材料は，プラズマにより削られ易い材料
である。従って，上述した請求項１〜請求項４に記載の
発明に基づいてフォトレジスト膜を除去すれば，同時に
フェンス部を除去できるとともに，ＳｉＯ２膜や有機系
材料膜に形成されたパターンの損傷を防止できる。
【００１３】
【発明の実施の形態】以下に，添付図面を参照しながら
本発明にかかるプラズマ処理方法を，プラズマアッシン
グ方法に適用した好適な実施の形態について，詳細に説
明する。
本発明にかかるプラズマ処理方法を，プラズマアッシン
グ方法に適用した好適な実施の形態について，詳細に説
明する。
【００１４】（第１の実施の形態） （１）アッシング装置の構成 まず，図１を参照しながら，本実施の形態にかかるアッ
シング方法を適用可能なアッシング装置１００の構成に
ついて説明する。処理室１０２は，導電性の気密な処理
容器１０４内に形成されている。処理容器１０４は，保
安接地されている。処理室１０２内には，導電性の下部
電極１０６が配置されている。下部電極１０６は，ウェ
ハＷの載置台を兼ねている。下部電極１０６の載置面に
は，静電チャック１０８が設けられている。静電チャッ
ク１０８は，高圧直流電源１１０から出力された高圧直
流電圧を印加することにより，ウェハＷを吸着保持す
る。また，下部電極１０６上には，リング体１１２が設
けられ，載置されたウェハＷの周囲を囲むように配置さ
れている。また，下部電極１０６は，不図示の駆動機構
の作動により，昇降軸１１４と絶縁部材１１５とを介し
て，昇降自在に構成されている。
シング方法を適用可能なアッシング装置１００の構成に
ついて説明する。処理室１０２は，導電性の気密な処理
容器１０４内に形成されている。処理容器１０４は，保
安接地されている。処理室１０２内には，導電性の下部
電極１０６が配置されている。下部電極１０６は，ウェ
ハＷの載置台を兼ねている。下部電極１０６の載置面に
は，静電チャック１０８が設けられている。静電チャッ
ク１０８は，高圧直流電源１１０から出力された高圧直
流電圧を印加することにより，ウェハＷを吸着保持す
る。また，下部電極１０６上には，リング体１１２が設
けられ，載置されたウェハＷの周囲を囲むように配置さ
れている。また，下部電極１０６は，不図示の駆動機構
の作動により，昇降軸１１４と絶縁部材１１５とを介し
て，昇降自在に構成されている。
【００１５】また，下部電極１０６には，第１高周波電
源１１６が第１整合器１１８を介して接続されている。
第１高周波電源１１６は，後述の本実施の形態にかかる
バイアス用高周波電力を出力し，下部電極１０６に印加
する。また，第１高周波電源１１６には，制御器１２０
が接続されている。制御器１２０は，第１高周波電源１
１６を制御して，バイアス用高周波電力の出力を調整す
る。なお，バイアス用高周波電力の制御構成について
は，以下で詳述する。
源１１６が第１整合器１１８を介して接続されている。
第１高周波電源１１６は，後述の本実施の形態にかかる
バイアス用高周波電力を出力し，下部電極１０６に印加
する。また，第１高周波電源１１６には，制御器１２０
が接続されている。制御器１２０は，第１高周波電源１
１６を制御して，バイアス用高周波電力の出力を調整す
る。なお，バイアス用高周波電力の制御構成について
は，以下で詳述する。
【００１６】また，処理室１０２内には，下部電極１０
６の載置面と対向して，導電性の上部電極１２２が配置
されている。上部電極１２２は，絶縁部材１２４を介し
て，処理容器１０４に設けられている。また，上部電極
１２２には，多数のガス吐出孔１２２ａが形成されてい
る。従って，処理室１０２内には，ガス供給源１２６か
ら供給される処理ガスが，流量調整バルブ１２８と開閉
バルブ１３０とガス吐出孔１２２ａとを介して供給され
る。また，処理室１０２内のガスは，不図示の真空ポン
プにより，排気管１３２を介して排気される。また，上
部電極１２２には，第２高周波電源１３４が第２整合器
１３６を介して接続されている。第２高周波電源１３４
は，プラズマ生成用高周波電力を出力し，上部電極１２
２に印加する。
６の載置面と対向して，導電性の上部電極１２２が配置
されている。上部電極１２２は，絶縁部材１２４を介し
て，処理容器１０４に設けられている。また，上部電極
１２２には，多数のガス吐出孔１２２ａが形成されてい
る。従って，処理室１０２内には，ガス供給源１２６か
ら供給される処理ガスが，流量調整バルブ１２８と開閉
バルブ１３０とガス吐出孔１２２ａとを介して供給され
る。また，処理室１０２内のガスは，不図示の真空ポン
プにより，排気管１３２を介して排気される。また，上
部電極１２２には，第２高周波電源１３４が第２整合器
１３６を介して接続されている。第２高周波電源１３４
は，プラズマ生成用高周波電力を出力し，上部電極１２
２に印加する。
【００１７】（２）ウェハの構成 次に，アッシング処理を施すウェハＷについて説明す
る。ウェハＷは，図２（ａ）に示すように，すでに成膜
処理やエッチング処理などの各種処理が施され，ダマシ
ン構造を有している。すなわち，ウェハＷには，配線用
のＷ膜２００が形成されている。Ｗ膜２００上には，Ｗ
膜２００の酸化防止用のＴｉＮ膜２０２を介して，層間
絶縁膜のＳｉＯ２膜（所定層）２０４が積層されてい
る。また，ＳｉＯ２膜２０４には，プラズマエッチング
処理により，配線材料を埋め込むビアホール（孔）２１
０と溝部２１２とが順次形成されている。溝部２１２の
断面幅は，ビアホール２１０の断面幅よりも広く形成さ
れている。また，溝部２１２底部のビアホール２１０の
開口部周囲には，エッチング時に形成された溝部２１２
上方に張り出すフェンス部２１４が形成されている。ま
た，ＳｉＯ２膜２０４上には，反射防止膜２０６を介し
て，エッチング処理時にマスクとして使用したフォトレ
ジスト膜２０８が積層されている。フォトレジスト膜２
０８には，図２（ａ），上記エッチング処理前の状態を
示す図３（ａ）および図３（ｂ）に示すように，ビアホ
ール２１０の開口面積よりも大きな開口面積を有すると
ともに，ビアホール２１０の開口部と連通する略溝状の
開口パターン２１６が形成されている。なお，本実施の
形態では，後述するように，フォトレジスト膜２０８だ
けではなく，反射防止膜２０６も同時に除去する。ま
た，本実施の形態は，上述したＳｉＯ２膜２０４に代え
て有機系材料膜を採用した場合にも適用することができ
る。
る。ウェハＷは，図２（ａ）に示すように，すでに成膜
処理やエッチング処理などの各種処理が施され，ダマシ
ン構造を有している。すなわち，ウェハＷには，配線用
のＷ膜２００が形成されている。Ｗ膜２００上には，Ｗ
膜２００の酸化防止用のＴｉＮ膜２０２を介して，層間
絶縁膜のＳｉＯ２膜（所定層）２０４が積層されてい
る。また，ＳｉＯ２膜２０４には，プラズマエッチング
処理により，配線材料を埋め込むビアホール（孔）２１
０と溝部２１２とが順次形成されている。溝部２１２の
断面幅は，ビアホール２１０の断面幅よりも広く形成さ
れている。また，溝部２１２底部のビアホール２１０の
開口部周囲には，エッチング時に形成された溝部２１２
上方に張り出すフェンス部２１４が形成されている。ま
た，ＳｉＯ２膜２０４上には，反射防止膜２０６を介し
て，エッチング処理時にマスクとして使用したフォトレ
ジスト膜２０８が積層されている。フォトレジスト膜２
０８には，図２（ａ），上記エッチング処理前の状態を
示す図３（ａ）および図３（ｂ）に示すように，ビアホ
ール２１０の開口面積よりも大きな開口面積を有すると
ともに，ビアホール２１０の開口部と連通する略溝状の
開口パターン２１６が形成されている。なお，本実施の
形態では，後述するように，フォトレジスト膜２０８だ
けではなく，反射防止膜２０６も同時に除去する。ま
た，本実施の形態は，上述したＳｉＯ２膜２０４に代え
て有機系材料膜を採用した場合にも適用することができ
る。
【００１８】（３）アッシング処理 次に，フォトレジスト膜２０８のアッシング処理につい
て，詳述する。まず，図１に示す下部電極１０６上に，
上述した図２（ａ）に示すウェハＷを載置する。次い
で，処理ガス供給源１２６から処理室１０２内に処理ガ
ス，例えばＯ２とＡｒとの混合ガスを導入する。また，
処理室１０２内を真空引きして１０ｍＴｏｒｒに維持す
る。その後，上部電極１２２に対して，例えば６０ＭＨ
ｚで１ｋＷのプラズマ生成用高周波電力を印加する。同
時に，下部電極１０６に対して，例えば２ＭＨｚで第１
電力の２５０Ｗのバイアス用高周波電力を印加する。
て，詳述する。まず，図１に示す下部電極１０６上に，
上述した図２（ａ）に示すウェハＷを載置する。次い
で，処理ガス供給源１２６から処理室１０２内に処理ガ
ス，例えばＯ２とＡｒとの混合ガスを導入する。また，
処理室１０２内を真空引きして１０ｍＴｏｒｒに維持す
る。その後，上部電極１２２に対して，例えば６０ＭＨ
ｚで１ｋＷのプラズマ生成用高周波電力を印加する。同
時に，下部電極１０６に対して，例えば２ＭＨｚで第１
電力の２５０Ｗのバイアス用高周波電力を印加する。
【００１９】処理ガスは，プラズマ生成用高周波電力に
よってプラズマ化する。また，プラズマ中のイオンは，
バイアス用高周波電力によってウェハＷに導入される。
その結果，フォトレジスト膜２０８は，図２（ｂ）に示
すようにアッシングされる。また，ウェハＷには，下部
電極１０６を介して，後述の第２電力よりも相対的に大
きく，上述した従来のアッシング方法と同程度の大きさ
の第１電力のバイアス用高周波電力が印加されている。
このため，ウェハＷには，比較的高いエネルギーのイオ
ンが導入される。その結果，フォトレジスト膜２０８が
削られると同時に，フェンス部２１４も除去することが
できる。
よってプラズマ化する。また，プラズマ中のイオンは，
バイアス用高周波電力によってウェハＷに導入される。
その結果，フォトレジスト膜２０８は，図２（ｂ）に示
すようにアッシングされる。また，ウェハＷには，下部
電極１０６を介して，後述の第２電力よりも相対的に大
きく，上述した従来のアッシング方法と同程度の大きさ
の第１電力のバイアス用高周波電力が印加されている。
このため，ウェハＷには，比較的高いエネルギーのイオ
ンが導入される。その結果，フォトレジスト膜２０８が
削られると同時に，フェンス部２１４も除去することが
できる。
【００２０】また，本実施の形態では，第１電力のバイ
アス用高周波電力の印加時に，フォトレジスト膜２０８
および反射防止膜２０６が残存している。このため，Ｓ
ｉＯ ２膜２０４の上面と溝部２１２の肩部２１２ａは，
フォトレジスト膜２０８と反射防止膜２０６により保護
されている。従って，ＳｉＯ２膜２０４の上面と溝部２
１２の肩部２１２ａは，イオンに曝されず，削られな
い。その結果，溝部２１２の形状とＳｉＯ２膜２０４の
厚みを，エッチング処理時の状態のまま維持することが
できる。
アス用高周波電力の印加時に，フォトレジスト膜２０８
および反射防止膜２０６が残存している。このため，Ｓ
ｉＯ ２膜２０４の上面と溝部２１２の肩部２１２ａは，
フォトレジスト膜２０８と反射防止膜２０６により保護
されている。従って，ＳｉＯ２膜２０４の上面と溝部２
１２の肩部２１２ａは，イオンに曝されず，削られな
い。その結果，溝部２１２の形状とＳｉＯ２膜２０４の
厚みを，エッチング処理時の状態のまま維持することが
できる。
【００２１】次いで，フォトレジスト膜２０８の残存中
に，制御器１２０の制御により，下部電極１０６に印加
する電力を上記第１電力から第２電力のバイアス用高周
波電力に切り替える。第２電力は，上記第１電力よりも
相対的に小さい，例えば１０Ｗ以下の電力である。この
ため，第２電力のバイアス用高周波電力の印加時には，
ウェハＷに導入されるイオンのエネルギーが減少する。
その結果，図２（ｃ）に示すように，ＳｉＯ２膜２０４
およびＴｉＮ膜２０２が削られずに，フォトレジスト膜
２０８と反射防止膜２０６を除去することができる。な
お，その他の条件は，上記第１電力のバイアス用高周波
電力印加時と同様である。
に，制御器１２０の制御により，下部電極１０６に印加
する電力を上記第１電力から第２電力のバイアス用高周
波電力に切り替える。第２電力は，上記第１電力よりも
相対的に小さい，例えば１０Ｗ以下の電力である。この
ため，第２電力のバイアス用高周波電力の印加時には，
ウェハＷに導入されるイオンのエネルギーが減少する。
その結果，図２（ｃ）に示すように，ＳｉＯ２膜２０４
およびＴｉＮ膜２０２が削られずに，フォトレジスト膜
２０８と反射防止膜２０６を除去することができる。な
お，その他の条件は，上記第１電力のバイアス用高周波
電力印加時と同様である。
【００２２】また，第１電力から第２電力のバイアス用
高周波電力に切り替えるタイミングは，上記の如くフォ
トレジスト膜２０８の残存中，好ましくは図２（ｂ）に
示すフォトレジスト膜２０８の残存中でフェンス部２１
４が除去された後に設定されている。かかる構成によ
り，図２（ｃ）に示すように，フォトレジスト膜２０８
および反射防止膜２０６の除去と，フェンス部２１４の
除去とを，同一の工程で行うことができる。また，かか
る場合でも，ビアホール２１０の肩部２１０ａおよび溝
部２１２ａが削られることを抑えることができる。
高周波電力に切り替えるタイミングは，上記の如くフォ
トレジスト膜２０８の残存中，好ましくは図２（ｂ）に
示すフォトレジスト膜２０８の残存中でフェンス部２１
４が除去された後に設定されている。かかる構成によ
り，図２（ｃ）に示すように，フォトレジスト膜２０８
および反射防止膜２０６の除去と，フェンス部２１４の
除去とを，同一の工程で行うことができる。また，かか
る場合でも，ビアホール２１０の肩部２１０ａおよび溝
部２１２ａが削られることを抑えることができる。
【００２３】また，上記電力の切り替えタイミングは，
フォトレジスト膜２０８が除去されるまでの時間とフェ
ンス部２１４が除去されるまでの時間とから予め算出さ
れ，制御器１２０に設定される。制御器１２０は，上記
切り替えタイミングに基づき，第１高周波電源１１６を
制御する。かかる構成により，第１高周波電源１１６
は，処理開始から上記電力の切り替え時までは，下部電
極１０６に第１電力のバイアス用高周波電力を出力す
る。また，第１高周波電源１１６は，上記電力の切り替
え時から処理終了時までは，下部電極１０６に第２電力
のバイアス用高周波電力を出力する。
フォトレジスト膜２０８が除去されるまでの時間とフェ
ンス部２１４が除去されるまでの時間とから予め算出さ
れ，制御器１２０に設定される。制御器１２０は，上記
切り替えタイミングに基づき，第１高周波電源１１６を
制御する。かかる構成により，第１高周波電源１１６
は，処理開始から上記電力の切り替え時までは，下部電
極１０６に第１電力のバイアス用高周波電力を出力す
る。また，第１高周波電源１１６は，上記電力の切り替
え時から処理終了時までは，下部電極１０６に第２電力
のバイアス用高周波電力を出力する。
【００２４】（第２の実施の形態）次に，本発明の第２
の実施の形態について説明する。本実施の形態の特徴
は，フォトレジスト膜２０８の残存中に，下部電極１０
６に印加する第１電力のバイアス用高周波電力の供給を
停止することである。なお，本実施の形態が適用される
装置，下部電極１０６へのバイアス用高周波電力の印加
条件以外の各条件，およびアッシング処理を施すウェハ
Ｗは，上述した第１の実施の形態と同一なので説明を省
略する。
の実施の形態について説明する。本実施の形態の特徴
は，フォトレジスト膜２０８の残存中に，下部電極１０
６に印加する第１電力のバイアス用高周波電力の供給を
停止することである。なお，本実施の形態が適用される
装置，下部電極１０６へのバイアス用高周波電力の印加
条件以外の各条件，およびアッシング処理を施すウェハ
Ｗは，上述した第１の実施の形態と同一なので説明を省
略する。
【００２５】本実施の形態では，まず上記第１の実施の
形態と同様に，図１に示す下部電極１０６に第１電力の
バイアス用高周波電力を印加して，下部電極１０６に載
置された図２（ａ）に示すウェハＷにアッシング処理を
施す。その結果，図２（ｂ）に示すように，フォトレジ
スト膜２０８がアッシングされると同時に，フェンス部
２１４が除去される。
形態と同様に，図１に示す下部電極１０６に第１電力の
バイアス用高周波電力を印加して，下部電極１０６に載
置された図２（ａ）に示すウェハＷにアッシング処理を
施す。その結果，図２（ｂ）に示すように，フォトレジ
スト膜２０８がアッシングされると同時に，フェンス部
２１４が除去される。
【００２６】次いで，制御器１２０により第１高周波電
源１１６を制御して，上記第１の実施の形態と同様に，
図２（ｂ）に示すフォトレジスト膜２０８の残存中でフ
ェンス部２１４が除去された後に，第１電力のバイアス
用高周波電力の出力を停止する。その結果，ウェハＷに
導入されるイオンのエネルギーが減少する。このため，
図２（ｃ）に示すように，ＳｉＯ２膜２０４およびＴｉ
Ｎ膜２０２が削られずに，フォトレジスト膜２０８と反
射防止膜２０６を除去することができる。
源１１６を制御して，上記第１の実施の形態と同様に，
図２（ｂ）に示すフォトレジスト膜２０８の残存中でフ
ェンス部２１４が除去された後に，第１電力のバイアス
用高周波電力の出力を停止する。その結果，ウェハＷに
導入されるイオンのエネルギーが減少する。このため，
図２（ｃ）に示すように，ＳｉＯ２膜２０４およびＴｉ
Ｎ膜２０２が削られずに，フォトレジスト膜２０８と反
射防止膜２０６を除去することができる。
【００２７】以上，本発明の好適な実施の形態につい
て，添付図面を参照しながら説明したが，本発明はかか
る構成に限定されるものではない。特許請求の範囲に記
載された技術的思想の範疇において，当業者であれば，
各種の変更例および修正例に想到し得るものであり，そ
れら変更例および修正例についても本発明の技術的範囲
に属するものと了解される。
て，添付図面を参照しながら説明したが，本発明はかか
る構成に限定されるものではない。特許請求の範囲に記
載された技術的思想の範疇において，当業者であれば，
各種の変更例および修正例に想到し得るものであり，そ
れら変更例および修正例についても本発明の技術的範囲
に属するものと了解される。
【００２８】例えば，上記実施の形態において，ビアホ
ールの上方に溝部が形成されたウェハにアッシング処理
を施す構成を例に挙げて説明したが，本発明はかかる構
成に限定されず，例えば下記の各工程により形成された
ウェハにアッシング処理を施す場合にも本発明を適用す
ることができる。すなわち，図４（ａ）および図４
（ｂ）に示すように，まずウェハＷのＳｉＯ２膜２０８
上に，略円形状の開口パターン３００を有するフォトレ
ジスト膜２０８を形成する。該開口パターン３００は，
第１コンタクトホール３０２と連通するように配置さ
れ，第１コンタクトホール３０２の開口面積よりも大き
な開口面積を有するように形成する。次いで，ウェハＷ
に，フォトレジスト膜２０８をマスクとして，第１コン
タクトホール３０２の所定深さまでＳｉＯ２膜２０４を
エッチング処理を施し，第１コンタクトホール３０２上
に第１コンタクトホール３０２よりも内径が大きい第２
コンタクトホールを形成する。当該ウェハＷでは，第２
コンタクトホール底部の第１コンタクトホール３０２の
開口周囲にフェンス部が形成される。従って，かかるウ
ェハＷに上述した第１の実施の形態あるいは第２の実施
の形態にかかるアッシング処理を施せば，形成されたパ
ターン形状を損なうことなく，フォトレジスト膜２０８
およびフェンス部の除去を同時に行うことができる。な
お，第１の実施の形態で説明したアッシング処理前のウ
ェハＷも，開口パターンの形状が異なること以外，上述
した各工程を行うことにより形成される。
ールの上方に溝部が形成されたウェハにアッシング処理
を施す構成を例に挙げて説明したが，本発明はかかる構
成に限定されず，例えば下記の各工程により形成された
ウェハにアッシング処理を施す場合にも本発明を適用す
ることができる。すなわち，図４（ａ）および図４
（ｂ）に示すように，まずウェハＷのＳｉＯ２膜２０８
上に，略円形状の開口パターン３００を有するフォトレ
ジスト膜２０８を形成する。該開口パターン３００は，
第１コンタクトホール３０２と連通するように配置さ
れ，第１コンタクトホール３０２の開口面積よりも大き
な開口面積を有するように形成する。次いで，ウェハＷ
に，フォトレジスト膜２０８をマスクとして，第１コン
タクトホール３０２の所定深さまでＳｉＯ２膜２０４を
エッチング処理を施し，第１コンタクトホール３０２上
に第１コンタクトホール３０２よりも内径が大きい第２
コンタクトホールを形成する。当該ウェハＷでは，第２
コンタクトホール底部の第１コンタクトホール３０２の
開口周囲にフェンス部が形成される。従って，かかるウ
ェハＷに上述した第１の実施の形態あるいは第２の実施
の形態にかかるアッシング処理を施せば，形成されたパ
ターン形状を損なうことなく，フォトレジスト膜２０８
およびフェンス部の除去を同時に行うことができる。な
お，第１の実施の形態で説明したアッシング処理前のウ
ェハＷも，開口パターンの形状が異なること以外，上述
した各工程を行うことにより形成される。
【００２９】また，上記実施の形態において，平行平板
型のプラズマエッチング装置を例に挙げて説明したが，
本発明はかかる構成に限定されず，マイクロ波型プラズ
マ処理装置や，電子サイクロトロン共鳴型プラズマ処理
装置や，誘導結合型プラズマ処理装置などの各種プラズ
マ処理装置にも本発明を適用することができる。
型のプラズマエッチング装置を例に挙げて説明したが，
本発明はかかる構成に限定されず，マイクロ波型プラズ
マ処理装置や，電子サイクロトロン共鳴型プラズマ処理
装置や，誘導結合型プラズマ処理装置などの各種プラズ
マ処理装置にも本発明を適用することができる。
【００３０】
【発明の効果】本発明によれば，エッチング処理時に被
処理体に形成されたパターンの形状を維持したまま，フ
ォトレジスト膜の除去と同時に，エッチング処理時に形
成されたフェンス部を除去できる。
処理体に形成されたパターンの形状を維持したまま，フ
ォトレジスト膜の除去と同時に，エッチング処理時に形
成されたフェンス部を除去できる。
【図１】本発明を適用可能なアッシング装置を示す概略
的な断面図である。
的な断面図である。
【図２】（ａ）はアッシング処理前のウェハを示す概略
的な断面図であり，（ｂ）はアッシング処理中のバイア
ス用高周波電力の切り替え時のウェハを示す概略的な断
面図であり，（ｃ）はアッシング処理後のウェハを示す
概略的な断面図である。
的な断面図であり，（ｂ）はアッシング処理中のバイア
ス用高周波電力の切り替え時のウェハを示す概略的な断
面図であり，（ｃ）はアッシング処理後のウェハを示す
概略的な断面図である。
【図３】（ａ）はアッシング処理前，かつエッチング処
理により溝部が形成される前のウェハを示す概略的な平
面図であり，（ｂ）は（ａ）に示すウェハをＡ−Ａ線に
沿う平面で切断した概略的な断面図である。
理により溝部が形成される前のウェハを示す概略的な平
面図であり，（ｂ）は（ａ）に示すウェハをＡ−Ａ線に
沿う平面で切断した概略的な断面図である。
【図４】（ａ）は本発明を適用可能な他のアッシング処
理前，かつエッチング処理によりコンタクトホールが形
成される前のウェハを示す概略的な平面図であり，
（ｂ）は（ａ）に示すウェハをＢ−Ｂ線に沿う平面で切
断した概略的な断面図である。
理前，かつエッチング処理によりコンタクトホールが形
成される前のウェハを示す概略的な平面図であり，
（ｂ）は（ａ）に示すウェハをＢ−Ｂ線に沿う平面で切
断した概略的な断面図である。
【図５】（ａ）は一定電力のバイアス用高周波電力を連
続印加する従来のアッシング処理後のウェハを示す概略
的な断面図であり，（ｂ）はバイアス用高周波電力を印
加しない従来のアッシング処理後のウェハを示す概略的
な断面図である。
続印加する従来のアッシング処理後のウェハを示す概略
的な断面図であり，（ｂ）はバイアス用高周波電力を印
加しない従来のアッシング処理後のウェハを示す概略的
な断面図である。
１００ アッシング装置 １０２ 処理室 １０６ 下部電極 １１６ 第１高周波電源 １２０ 制御器 １２２ 上部電極 １２６ 処理ガス供給源 １３４ 第２高周波電源 ２０４ ＳｉＯ２膜 ２０８ フォトレジスト膜 ２１０ ビアホール ２１２ 溝部 ２１４ フェンス部 ２１６ 開口パターン Ｗ ウェハ
Claims (6)
- 【請求項１】 処理室内に導入された処理ガスをプラズ
マ化し，前記処理室内に配置された被処理体に形成され
たフォトレジスト膜を除去するプラズマ処理方法であっ
て：前記被処理体に第１電力のバイアス用高周波電力を
印加する工程と；前記処理ガスをプラズマ化する工程
と；前記フォトレジスト膜の残存中に，前記第１電力の
バイアス用高周波電力を前記第１電力よりも小さい第２
電力のバイアス用高周波電力に切り替え，前記被処理体
に前記第２電力のバイアス用高周波電力を印加する工程
と；を含むことを特徴とする，プラズマ処理方法。 - 【請求項２】 処理室内に導入された処理ガスをプラズ
マ化し，前記処理室内に配置された被処理体に形成され
たフォトレジスト膜を除去するプラズマ処理方法であっ
て：前記被処理体にバイアス用高周波電力を印加する工
程と；前記処理ガスをプラズマ化する工程と；前記フォ
トレジスト膜の残存中に，前記バイアス用高周波電力の
印加を停止する工程と；を含むことを特徴とする，プラ
ズマ処理方法。 - 【請求項３】 被処理体の所定層に形成された孔の開口
面積よりも大きな開口面積を有し，かつ前記孔の開口を
含む開口パターンを備えたフォトレジスト膜をマスクと
して前記所定層の途中までプラズマエッチング処理を施
した後に，前記フォトレジスト膜を除去するプラズマ処
理方法であって：前記被処理体に第１電力のバイアス用
高周波電力を印加する工程と；処理ガスをプラズマ化す
る工程と；前記フォトレジスト膜の残存中に，前記第１
電力のバイアス用高周波電力を前記第１電力よりも小さ
い第２電力のバイアス用高周波電力に切り替え，前記被
処理体に前記第２電力のバイアス用高周波電力を印加す
る工程と；を含むことを特徴とする，プラズマ処理方
法。 - 【請求項４】 被処理体の所定層に形成された孔の開口
面積よりも大きな開口面積を有し，かつ前記孔の開口を
含む開口パターンを備えたフォトレジスト膜をマスクと
して前記所定層の途中までプラズマエッチング処理を施
した後に，前記フォトレジスト膜を除去するプラズマ処
理方法であって：前記被処理体にバイアス用高周波電力
を印加する工程と；処理ガスをプラズマ化する工程と；
前記フォトレジスト膜の残存中に，前記バイアス用高周
波電力の印加を停止する工程と；を含むことを特徴とす
る，プラズマ処理方法。 - 【請求項５】 前記フォトレジスト膜は，前記被処理体
に形成されたＳｉＯ ２膜に所定パターンを形成するマス
クであることを特徴とする，請求項１，２，３または４
のいずれかに記載のプラズマ処理方法。 - 【請求項６】 前記フォトレジスト膜は，前記被処理体
に形成された有機系材料膜に所定パターンを形成するマ
スクであることを特徴とする，請求項１，２，３または
４のいずれかに記載のプラズマ処理方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27691299A JP4382926B2 (ja) | 1999-09-29 | 1999-09-29 | プラズマ処理方法 |
| TW089119378A TW525212B (en) | 1999-09-29 | 2000-09-20 | Plasma processing method |
| KR1020000056340A KR100603099B1 (ko) | 1999-09-29 | 2000-09-26 | 플라즈마 처리 방법 및 장치 |
| EP00121014A EP1091396B1 (en) | 1999-09-29 | 2000-09-27 | Plasma processing method |
| US09/671,201 US6743730B1 (en) | 1999-09-29 | 2000-09-28 | Plasma processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27691299A JP4382926B2 (ja) | 1999-09-29 | 1999-09-29 | プラズマ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102361A true JP2001102361A (ja) | 2001-04-13 |
| JP4382926B2 JP4382926B2 (ja) | 2009-12-16 |
Family
ID=17576130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27691299A Expired - Fee Related JP4382926B2 (ja) | 1999-09-29 | 1999-09-29 | プラズマ処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6743730B1 (ja) |
| EP (1) | EP1091396B1 (ja) |
| JP (1) | JP4382926B2 (ja) |
| KR (1) | KR100603099B1 (ja) |
| TW (1) | TW525212B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017469A (ja) * | 2001-06-29 | 2003-01-17 | Tokyo Electron Ltd | エッチング兼アッシング装置、アッシング装置、アッシング方法及び処理方法 |
| JP2008124460A (ja) * | 2006-10-31 | 2008-05-29 | Applied Materials Inc | レジスト除去及びレジスト下のフィーチャのファセット制御のためのプラズマ |
| JP2008527691A (ja) * | 2004-12-30 | 2008-07-24 | 東京エレクトロン株式会社 | フォトレジスト及びエッチング残余物の低圧除去 |
| WO2012086169A1 (ja) * | 2010-12-20 | 2012-06-28 | 株式会社アルバック | 誘電体デバイスの製造方法及びアッシング方法 |
| KR101433996B1 (ko) | 2007-06-01 | 2014-08-25 | 램 리써치 코포레이션 | 플라즈마 프로세싱 시스템 ｅｓｃ 고 전압 제어 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006093928A2 (en) * | 2005-02-28 | 2006-09-08 | Educational Testing Service | Method of model scaling for an automated essay scoring system |
| JP4827081B2 (ja) * | 2005-12-28 | 2011-11-30 | 東京エレクトロン株式会社 | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 |
| KR101500995B1 (ko) * | 2008-11-06 | 2015-03-18 | 삼성전자 주식회사 | 플라즈마 식각장치 |
| CN106919010A (zh) * | 2015-12-25 | 2017-07-04 | 中微半导体设备(上海)有限公司 | 一种用于半导体晶片剥去光刻胶装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3220992B2 (ja) * | 1991-01-22 | 2001-10-22 | ソニー株式会社 | ドライエッチング方法 |
| US5250165A (en) * | 1991-12-09 | 1993-10-05 | Motorola, Inc. | Controlled isotropy reactive ion etcher for multi-stepped sloped contact etch process |
| KR0157536B1 (ko) * | 1994-11-18 | 1998-12-01 | 모리시다 요이치 | 드라이 에칭 방법 |
| US5780359A (en) * | 1995-12-11 | 1998-07-14 | Applied Materials, Inc. | Polymer removal from top surfaces and sidewalls of a semiconductor wafer |
| US6043164A (en) * | 1996-06-10 | 2000-03-28 | Sharp Laboratories Of America, Inc. | Method for transferring a multi-level photoresist pattern |
| JP3122618B2 (ja) * | 1996-08-23 | 2001-01-09 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| US5880018A (en) * | 1996-10-07 | 1999-03-09 | Motorola Inc. | Method for manufacturing a low dielectric constant inter-level integrated circuit structure |
| JP3251184B2 (ja) * | 1996-11-01 | 2002-01-28 | 日本電気株式会社 | レジスト除去方法及びレジスト除去装置 |
| JP3316407B2 (ja) * | 1997-02-26 | 2002-08-19 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2897753B2 (ja) | 1997-04-07 | 1999-05-31 | 株式会社日立製作所 | 試料後処理方法 |
| JP3408409B2 (ja) * | 1997-10-29 | 2003-05-19 | 松下電器産業株式会社 | 半導体装置の製造方法およびドライエッチング装置の反応室環境制御方法 |
| TW394989B (en) * | 1997-10-29 | 2000-06-21 | Matsushita Electronics Corp | Semiconductor device manufacturing and reaction room environment control method for dry etching device |
| JP3380846B2 (ja) * | 1997-11-05 | 2003-02-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3218348B2 (ja) * | 1998-05-21 | 2001-10-15 | 株式会社アルバック | プラズマアッシング方法 |
| US6284149B1 (en) * | 1998-09-18 | 2001-09-04 | Applied Materials, Inc. | High-density plasma etching of carbon-based low-k materials in a integrated circuit |
| US6218084B1 (en) * | 1998-12-15 | 2001-04-17 | United Microelectronics Corp. | Method for removing photoresist layer |
| US6379574B1 (en) * | 1999-05-03 | 2002-04-30 | Applied Materials, Inc. | Integrated post-etch treatment for a dielectric etch process |
-
1999
- 1999-09-29 JP JP27691299A patent/JP4382926B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-20 TW TW089119378A patent/TW525212B/zh not_active IP Right Cessation
- 2000-09-26 KR KR1020000056340A patent/KR100603099B1/ko not_active IP Right Cessation
- 2000-09-27 EP EP00121014A patent/EP1091396B1/en not_active Expired - Lifetime
- 2000-09-28 US US09/671,201 patent/US6743730B1/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017469A (ja) * | 2001-06-29 | 2003-01-17 | Tokyo Electron Ltd | エッチング兼アッシング装置、アッシング装置、アッシング方法及び処理方法 |
| JP2008527691A (ja) * | 2004-12-30 | 2008-07-24 | 東京エレクトロン株式会社 | フォトレジスト及びエッチング残余物の低圧除去 |
| KR101226297B1 (ko) * | 2004-12-30 | 2013-01-24 | 도쿄엘렉트론가부시키가이샤 | 포토레지스트 및 에칭 찌꺼기를 저압 제거하는 애싱 방법 |
| JP2008124460A (ja) * | 2006-10-31 | 2008-05-29 | Applied Materials Inc | レジスト除去及びレジスト下のフィーチャのファセット制御のためのプラズマ |
| KR101433996B1 (ko) | 2007-06-01 | 2014-08-25 | 램 리써치 코포레이션 | 플라즈마 프로세싱 시스템 ｅｓｃ 고 전압 제어 |
| WO2012086169A1 (ja) * | 2010-12-20 | 2012-06-28 | 株式会社アルバック | 誘電体デバイスの製造方法及びアッシング方法 |
| JPWO2012086169A1 (ja) * | 2010-12-20 | 2014-05-22 | 株式会社アルバック | 誘電体デバイスの製造方法及びアッシング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1091396B1 (en) | 2012-07-25 |
| TW525212B (en) | 2003-03-21 |
| JP4382926B2 (ja) | 2009-12-16 |
| KR20010039919A (ko) | 2001-05-15 |
| KR100603099B1 (ko) | 2006-07-20 |
| US6743730B1 (en) | 2004-06-01 |
| EP1091396A3 (en) | 2004-12-29 |
| EP1091396A2 (en) | 2001-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2068353B1 (en) | Plasma etching device and plasma etching method | |
| JP4657473B2 (ja) | プラズマ処理装置 | |
| KR100377582B1 (ko) | 플라즈마 처리 방법 | |
| KR101772701B1 (ko) | 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체 | |
| KR100876010B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| JP2006203035A (ja) | プラズマエッチング方法 | |
| JPH098014A (ja) | プラズマ成膜方法及びその装置 | |
| JPH06177091A (ja) | 半導体装置の製造方法 | |
| KR20080006457A (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| US20070074814A1 (en) | Apparatus and method for treating a substrate with plasma, and facility for manufacturing semiconductor devices | |
| EP0945896B1 (en) | Plasma etching method | |
| JP2001102361A (ja) | プラズマ処理方法 | |
| WO2003081655A1 (fr) | Procédé d'attaque chimique au plasma | |
| JP4775834B2 (ja) | エッチング方法 | |
| JPH10326772A (ja) | ドライエッチング装置 | |
| JPH07335570A (ja) | プラズマ処理における基板温度制御方法 | |
| JP4216922B2 (ja) | 酸化膜のエッチング方法 | |
| JP2001156041A (ja) | 半導体装置の製造方法及びその製造装置 | |
| KR20210023699A (ko) | 기판을 처리하는 방법, 디바이스 제조 방법, 및 플라즈마 처리 장치 | |
| JP3986808B2 (ja) | ドライエッチング方法 | |
| JPH09162172A (ja) | エッチングダメージの除去方法 | |
| US20030153193A1 (en) | Etching method | |
| JP4308018B2 (ja) | エッチング方法 | |
| CN112585728B (zh) | 处理方法 | |
| KR100698927B1 (ko) | 플라즈마 처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090918 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151002 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |