KR100603099B1 - 플라즈마 처리 방법 및 장치 - Google Patents

플라즈마 처리 방법 및 장치 Download PDF

Info

Publication number
KR100603099B1
KR100603099B1 KR1020000056340A KR20000056340A KR100603099B1 KR 100603099 B1 KR100603099 B1 KR 100603099B1 KR 1020000056340 A KR1020000056340 A KR 1020000056340A KR 20000056340 A KR20000056340 A KR 20000056340A KR 100603099 B1 KR100603099 B1 KR 100603099B1
Authority
KR
South Korea
Prior art keywords
power
photoresist film
plasma processing
processing method
processed
Prior art date
Application number
KR1020000056340A
Other languages
English (en)
Other versions
KR20010039919A (ko
Inventor
사노미치아키
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20010039919A publication Critical patent/KR20010039919A/ko
Application granted granted Critical
Publication of KR100603099B1 publication Critical patent/KR100603099B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

개구형상을 유지한 채로 포토레지스트 막과 펜스부의 제거가 가능한 플라즈마 처리 방법을 제공한다. 애싱 장치(100)의 처리실(102) 내에 배치된 하부 전극(106)상에 웨이퍼(W)를 탑재한 후, 상부 전극(122)과 하부 전극(106)에 각각 60MHz로 1kW의 전력과 2MHz로 250W의 전력을 인가한다. 처리실(102) 내에 도입된 처리 가스가 플라즈마화되어, 웨이퍼(W)의 포토레지스트 막(208)이 애싱되고, 또한 에칭시에 비어홀(210)의 개구부 주위에 형성된 펜스부(214)가 제거된다. 포토레지스트 막(208)이 잔존하는 동안에, 하부 전극(106)에 인가되는 전력을 10W 이하로 한다. 웨이퍼(W)에 도입되는 이온의 에너지가 감소되고, SiO2막의 비어홀(210) 및 홈부(212)의 어깨부(210a, 212a)가 깎이지 않고서, 포토레지스트 막(208)이 애싱된다.

Description

플라즈마 처리 방법 및 장치{PLASMA PROCESSING METHOD}
도 1은 본 발명을 적용할 수 있는 애싱 장치를 도시하는 개략적인 단면도,
도 2a는 애싱 처리전의 웨이퍼를 도시하는 개략적인 단면도,
도 2b는 애싱 처리중인 바이어스용 고주파 전력의 전환시의 웨이퍼를 도시하는 개략적인 단면도,
도 2c는 애싱 처리후의 웨이퍼를 도시하는 개략적인 단면도,
도 3a는 애싱 처리전, 또한 에칭 처리에 의해 홈부가 형성되기 전의 웨이퍼를 도시하는 개략적인 평면도,
도 3b는 도 3a에 도시된 웨이퍼를 A-A선을 따라 평면으로 절단한 개략적인 단면도,
도 4a는 본 발명을 적용할 수 있는 다른 애싱 처리전, 또한 에칭 처리에 의해 콘택트 홀이 형성되기 전의 웨이퍼를 도시한 개략적인 평면도,
도 4b는 도 4a에 도시된 웨이퍼를 B-B선을 따라 평면으로 절단한 개략적인 단면도,
도 5a는 일정 전력의 바이어스용 고주파 전력을 연속 인가하는 종래의 애싱 처리후의 웨이퍼를 도시한 개략적인 단면도,
도 5b는 바이어스용 고주파 전력을 인가하지 않는 종래의 애싱 처리후의 웨이퍼를 도시한 개략적인 단면도.
도면의 주요 부분에 대한 부호의 설명
100: 애싱 장치 102: 처리실
106: 하부 전극 116: 제 1 고주파 전원
120: 제어기 122: 상부 전극
134: 제 2 고주파 전원 204: SiO2막
208: 포토레지스트 막 210: 비어홀
212: 홈부 214: 펜스부
216: 개구 패턴 W: 웨이퍼
본 발명은 플라즈마 처리 방법에 관한 것이다.
일반적으로 플라즈마 에칭 기술에 의해 피처리체에 소정 패턴을 형성하는 경우에는 포토레지스트 막이 마스크로서 사용된다. 포토레지스트 막은 통상 에칭 처리후에는 제거해야 한다. 그래서, 종래부터 포토레지스트 막을 제거하는 기술로서 플라즈마 애싱 기술이 제안되고 있다. 플라즈마 애싱 처리에는 처리실 내에 상부 전극과 하부 전극을 대향 배치한 플라즈마 애싱 장치가 사용되고 있다. 이러한 장치에서는 상부 전극에 소정 주파수의 고주파 전력을 인가함과 동시에, 하부 전극에 상기 주파수보다 낮은 주파수의 고주파 전력을 인가한다. 그 결과, 처리실 내에 도입된 처리 가스가 플라즈마화되어, 하부 전극상에 탑재된 피처리체에 형성된 포토레지스트 막이 제거(애싱)된다.
그러나, 전술한 애싱 처리 방법에서는, 하부 전극상의 피처리체에 대하여 일정 전력의 바이어스용 고주파 전력을 연속적으로 인가하기 때문에, 처리 종료시까지 플라즈마중의 이온이 피처리체에 과도하게 작용한다. 이 때문에, 예컨대 도 5a에 도시된 물결무늬 구조를 갖는 피처리체(10)에서는, 층간 절연막의 SiO2막(12)상의 포토레지스트 막이 제거될 뿐만이 아니라, SiO2막(12)에 형성된 비어홀(14)의 어깨부(14a)나 홈부(16)의 어깨부(16a)도 깎인다. 또한, 비어홀(14)의 내경이나, 홈부(16)의 짧은 길이방향의 단면 폭도 넓어진다. 그 결과, 피처리체(10)에 초미세한 배선 구조를 형성할 수 없다고 하는 문제점이 있다. 또, 피처리체(10)의 SiO2막(12)의 하방에는 TiN막(18)과 W막(20)이 각각 형성되어 있다.
또한, 전술한 애싱 방법과는 달리, 피처리체에 바이어스용 고주파 전력을 인가하지 않고 처리를 실행한 경우에는, 피처리체에의 이온 및 래디컬의 도입량이 적어진다. 이 때문에, 도 5b에 도시된 바와 같이, 비어홀(14)의 어깨부(14a) 및 홈부(16)의 어깨부(16a)는 깎이지 않고, 또한 비어홀(14)의 내경 및 홈부(16)의 짧은 길이방향의 단면 폭도 넓어지지 않는다. 그러나, 본 애싱 방법에서는 에칭 처리시에 형성된 소위 펜스부(14b)가 제거되지 않고서 남게 된다. 또한, 펜스부(14b)는 비어홀(14)의 개구부 주위로부터 홈부(16) 상방으로 인출되는 돌출부이다. 그 결과, 비어홀(14) 내와 홈부(16) 내에 소정의 배선 구조를 형성할 수 없다고 하는 문제점이 있다.
본 발명은 종래의 기술이 갖는 상기 문제점을 감안하여 이루어진 것으로, 본 발명의 목적은 상기 문제점 및 그 밖의 문제점을 해결할 수 있는 신규하고 개량된 플라즈마 처리 방법을 제공하는 것이다.
상기 과제를 해결하기 위해서, 본 발명의 제 1 관점에 따르면, 청구항 1에 기재된 발명과 같이, 처리실 내에 도입된 처리 가스를 플라즈마화하여, 처리실 내에 배치된 피처리체에 형성된 포토레지스트 막을 제거하는 플라즈마 처리 방법에 있어서, 피처리체에 제 1 전력의 바이어스용 고주파 전력을 인가하는 공정과, 처리 가스를 플라즈마화하는 공정과, 포토레지스트 막이 잔존하는 동안에, 제 1 전력의 바이어스용 고주파 전력을 제 1 전력보다 낮은 제 2 전력의 바이어스용 고주파 전력으로 전환하여, 피처리체에 제 2 전력의 바이어스용 고주파 전력을 인가하는 공정을 포함하는 것을 특징으로 하는 플라즈마 처리 방법이 제공된다.
본 발명에 따르면, 우선 피처리체에 제 1 전력의 바이어스용 고주파 전력을 인가하면서 플라즈마 처리를 실행한다. 제 1 전력은 피처리체에 비교적 에너지가 높은 이온을 도입할 수 있는 전력으로 설정된다. 이 때문에, 포토레지스트 막의 제거와 동시에, 예컨대 에칭 처리시에 피처리체에 형성된 펜스부를 제거할 수 있다. 또한, 본 발명에 따르면, 포토레지스트 막이 잔존하는 동안에, 피처리체에 인가되는 고주파 전력을 제 1 전력으로부터 제 2 전력으로 전환하여 플라즈마 처리를 실행한다. 제 2 전력은 피처리체에 비교적 에너지가 낮은 이온을 도입할 수 있는 전력으로 설정된다. 이 때문에, 포토레지스트 막의 하층 구조가 깎이는 것을 억제하면서, 포토레지스트 막을 제거할 수 있다.
또한, 본 발명의 제 2 관점에 따르면, 청구항 2에 기재된 발명과 같이, 처리실 내에 도입된 처리 가스를 플라즈마화하여, 처리실 내에 배치된 피처리체에 형성된 포토레지스트 막을 제거하는 플라즈마 처리 방법에 있어서, 피처리체에 바이어스용 고주파 전력을 인가하는 공정과, 처리 가스를 플라즈마화하는 공정과, 포토레지스트 막이 잔존하는 동안에, 바이어스용 고주파 전력의 인가를 정지하는 공정을 포함하는 것을 특징으로 하는 플라즈마 처리 방법이 제공된다.
본 발명에 따르면, 우선 피처리체에 바이어스용 고주파 전력을 인가하여 플라즈마 처리를 실행한다. 바이어스용 고주파 전력은, 예컨대 전술한 제 1 전력 정도의 전력으로 설정된다. 이 때문에, 포토레지스트 막과 펜스부의 제거와 동시에 실행할 수 있다. 또한, 본 발명에 따르면, 포토레지스트 막이 잔존하는 동안에, 피처리체에의 바이어스용 고주파 전력의 공급을 정지한다. 이 때문에, 피처리체에 도입되는 이온의 에너지가 작아지기 때문에, 포토레지스트 막의 하층 구조가 깎이지 않고서, 포토레지스트 막을 제거할 수 있다.
또한, 본 발명의 제 3 또는 제 4 관점에 따르면, 청구항 3 또는 청구항 4에 기재된 발명과 같이, 피처리체의 소정층에 형성된 구멍의 개구 면적보다도 큰 개구면적을 갖고, 또한 구멍의 개구부를 포함하는 개구 패턴을 구비한 포토레지스트 막을 마스크로서 소정층의 중간까지 플라즈마 에칭 처리를 실시한 후에, 포토레지스트 막을 제거하는 플라즈마 처리 방법에 있어서, 전술한 청구항 1 또는 청구항 2에 기재된 발명과 마찬가지의 각 공정을 포함하는 것을 특징으로 하는 플라즈마 처리 방법이 제공된다.
상기 피처리체에 플라즈마 에칭 처리를 실시하면, 구멍의 개구부 주위에 펜스부가 형성된다. 따라서, 전술한 청구항 1 또는 청구항 2에 기재된 발명과 마찬가지의 각 공정에 의해 처리를 실행하면, 포토레지스트 막 및 펜스부의 제거를 동시에 실행하고, 또한 소정 형상의 패턴을 유지할 수 있다.
또한, 본 발명은 예컨대 청구항 5와 청구항 6에 기재된 발명과 같이, 포토레지스트 막이, 피처리체에 형성된 SiO2막이나 유기 재료막에 소정 패턴을 형성하는 마스크인 경우에 적용되는 것이 바람직하다. 예컨대 물결무늬 구조를 형성하기 위해서, 플라즈마 에칭 처리에 의해 포토레지스트 막을 마스크로서 SiO2막이나 유기 재료막을 패턴닝하면, 해당 패턴닝 부분에 펜스부가 형성된다. 또한, SiO2나 유기 재료는 플라즈마에 의해 깎이기 쉬운 재료이다. 따라서, 전술한 청구항 1 내지 청구항 4에 기재된 발명에 근거하여 포토레지스트 막을 제거하면, 동시에 펜스부를 제거할 수 있음과 함께, SiO2막이나 유기 재료막에 형성된 패턴의 손상을 방지할 수 있다.
이하에, 첨부 도면을 참조하여 본 발명에 관한 플라즈마 처리 방법을 플라즈마 애싱 방법에 적용한 바람직한 실시예에 대하여 상세히 설명한다.
(제 1 실시예)
(1) 애싱 장치의 구성
우선, 도 1을 참조하여, 본 실시예에 관한 애싱 방법을 적용할 수 있는 애싱 장치(100)의 구성에 대하여 설명한다. 처리실(102)은 도전성의 기밀한 처리 용기(104) 내에 형성되어 있다. 처리 용기(104)는 보안 접지되어 있다. 처리실(102) 내에는 도전성의 하부 전극(106)이 배치되어 있다. 하부 전극(106)은 웨이퍼(W)의 탑재대를 겸하고 있다. 하부 전극(106)의 탑재면에는 정전 척(108)이 설치되어 있다. 정전 척(108)은 고압 직류 전원(110)으로부터 출력된 고압 직류 전압을 인가함에 의해 웨이퍼(W)를 흡착 유지한다. 또한, 하부 전극(106)상에는 링체(112)가 설치되어, 탑재된 웨이퍼(W) 주위를 둘러싸도록 배치되어 있다. 또한, 하부 전극(106)은 도시하지 않은 구동 기구의 작동에 의해, 승강축(114)과 절연 부재(115)를 거쳐서, 승강 가능하게 구성되어 있다.
또한, 하부 전극(106)에는 제 1 고주파 전원(116)이 제 1 정합기(118)를 거쳐서 접속되어 있다. 제 1 고주파 전원(116)은 후술하는 본 실시예에 관한 바이어스용 고주파 전력을 출력하여, 하부 전극(106)에 인가한다. 또한, 제 1 고주파 전원(116)에는 제어기(120)가 접속되어 있다. 제어기(120)는 제 1 고주파 전원(116) 을 제어하여, 바이어스용 고주파 전력의 출력을 조정한다. 또, 바이어스용 고주파 전력의 제어 구성에 대해서는 이하에 상술한다.
또한, 처리실(102) 내에는 하부 전극(106)의 탑재면과 대향하여, 도전성의 상부 전극(122)이 배치되어 있다. 상부 전극(122)은 절연 부재(124)를 거쳐서 처리 용기(104)에 설치되어 있다. 또한, 상부 전극(122)에는 다수의 가스 토출 구멍(122a)이 형성되어 있다. 따라서, 처리실(102) 내에는 가스 공급원(126)으로부터 공급되는 처리 가스가 유량 조정 밸브(128)와 개폐 밸브(130)와 가스 토출 구멍(122a)을 거쳐서 공급된다. 또한, 처리실(102) 내의 가스는 도시하지 않은 진공 펌프에 의해, 배기관(132)을 거쳐서 배기된다. 또한, 상부 전극(122)에는 제 2 고주파 전원(134)이 제 2 정합기(136)를 거쳐서 접속되어 있다. 제 2 고주파 전원(134)은 플라즈마 생성용 고주파 전력을 출력하여 상부 전극(122)에 인가한다.
(2) 웨이퍼의 구성
다음에, 애싱 처리를 실시하는 웨이퍼(W)에 대하여 설명한다. 웨이퍼(W)는 도 2a에 도시하는 바와 같이 성막 처리나 에칭 처리 등의 각종 처리가 이미 실시되고, 물결무늬 구조를 갖고 있다. 즉, 웨이퍼(W)에는 배선용의 W막(200)이 형성되어 있다. W막(200)상에는 W막(200)의 산화 방지용의 TiN막(202)을 거쳐서, 층간 절연막의 SiO2막(소정층)(204)이 적층되어 있다. 또한, SiO2막(204)에는 플라즈마 에칭 처리에 의해 배선 재료를 매립하는 비어홀(구멍)(210)과 홈부(212)가 순차적으로 형성되어 있다. 홈부(212)의 단면 폭은 비어홀(210)의 단면 폭보다도 넓게 형성되어 있다. 또한, 홈부(212) 바닥부의 비어홀(210)의 개구부 주위에는 에칭시에 형성된 홈부(212) 상방에 인출되는 펜스부(214)가 형성되어 있다. 또한, SiO2막(204)상에는 반사 방지막(206)을 거쳐서, 에칭 처리시에 마스크로서 사용한 포토레지스트 막(208)이 적층되어 있다. 포토레지스트 막(208)에는 도 2a와, 상기 에칭 처리전의 상태를 도시한 도 3a 및 도 3b에 도시하는 바와 같이, 비어홀(210)의 개구 면적보다 큰 개구 면적을 갖는 동시에, 비어홀(210)의 개구부와 연통하는 대략 홈형상의 개구 패턴(216)이 형성되어 있다. 또, 본 실시예에서는 후술하는 바와 같이 포토레지스트 막(208)뿐만 아니라, 반사 방지막(206)도 동시에 제거한다. 또한, 본 실시예는 전술한 SiO2막(204) 대신에 유기 재료막을 채용한 경우에도 적용할 수 있다.
(3) 애싱 처리
다음에, 포토레지스트 막(208)의 애싱 처리에 대하여 상술한다. 우선, 도 1에 도시된 하부 전극(106)상에 전술한 도 2a에 도시하는 웨이퍼(W)를 탑재한다. 이어서, 처리 가스 공급원(126)으로부터 처리실(102) 내에 처리 가스, 예컨대 O2와 Ar의 혼합 가스를 도입한다. 또한, 처리실(102) 내를 진공 상태로 하여 10mTorr로 유지한다. 그 후, 상부 전극(122)에 대하여, 예컨대 60MHz로 1kW의 플라즈마 생성용 고주파 전력을 인가한다. 동시에, 하부 전극(106)에 대하여, 예컨대 2MHz로 제 1 전력의 250W의 바이어스용 고주파 전력을 인가한다.
처리 가스는 플라즈마 생성용 고주파 전력에 의해서 플라즈마화한다. 또한, 플라즈마중의 이온은 바이어스용 고주파 전력에 의해서 웨이퍼(W)에 도입된다. 그 결과, 포토레지스트 막(208)은 도 2b에 도시하는 바와 같이 애싱된다. 또한, 웨이퍼(W)에는 하부 전극(106)을 거쳐서 후술하는 제 2 전력보다도 상대적으로 크고, 전술한 종래의 애싱 방법과 같은 정도의 크기의 제 1 전력의 바이어스용 고주파 전력이 인가되어 있다. 이 때문에, 웨이퍼(W)에는 비교적 높은 에너지의 이온이 도입된다. 그 결과, 포토레지스트 막(208)이 깎이는 동시에, 펜스부(214)도 제거할 수 있다.
또한, 본 실시예에서는 제 1 전력의 바이어스용 고주파 전력의 인가시에, 포토레지스트 막(208) 및 반사 방지막(206)이 잔존한다. 이 때문에, SiO2막(204)의 상면과 홈부(212)의 어깨부(212a)는 포토레지스트 막(208)과 반사 방지막(206)에 의해 보호되어 있다. 따라서, SiO2막(204)의 상면과 홈부(212)의 어깨부(212a)는 이온에 노출되지 않고, 깎이지 않는다. 그 결과, 홈부(212)의 형상과 SiO2막(204)의 두께를 에칭 처리시의 상태대로 유지할 수 있다.
이어서, 포토레지스트 막(208)이 잔존하는 동안에, 제어기(120)의 제어에 의해, 하부 전극(106)에 인가되는 전력을 상기 제 1 전력으로부터 제 2 전력의 바이어스용 고주파 전력으로 전환한다. 제 2 전력은 상기 제 1 전력보다도 상대적으로 낮은, 예컨대 10W 이하의 전력이다. 이 때문에, 제 2 전력의 바이어스용 고주파 전력의 인가시에는, 웨이퍼(W)에 도입되는 이온의 에너지가 감소한다. 그 결과, 도 2c에 도시하는 바와 같이, SiO2막(204) 및 TiN막(202)이 깎이지 않고서, 포토레지스트 막(208)과 반사 방지막(206)을 제거할 수 있다. 또한, 그 밖의 조건은 상기 제 1 전력의 바이어스용 고주파 전력 인가시와 마찬가지다.
또한, 제 1 전력으로부터 제 2 전력의 바이어스용 고주파 전력으로 전환하는 타이밍은 상기한 바와 같이포토레지스트 막(208)이 잔존하는 동안, 바람직하게는 도 2b에 도시된 포토레지스트 막(208)이 잔존하는 동안에 펜스부(214)가 제거된 후로 설정되어 있다. 이러한 구성에 의해, 도 2c에 도시하는 바와 같이, 포토레지스트 막(208) 및 반사 방지막(206)의 제거와, 펜스부(214)의 제거를 동일한 공정에서 실행할 수 있다. 또한, 이러한 경우에도 비어홀(210)의 어깨부(210a) 및 홈부(212a)가 깎이는 것을 억제할 수 있다.
또한, 상기 전력의 전환 타이밍은 포토레지스트 막(208)이 제거될 때까지의 시간과 펜스부(214)가 제거될 때까지의 시간으로부터 미리 산출되어, 제어기(120)에 설정된다. 제어기(120)는 상기 전환 타이밍에 근거하여 제 1 고주파 전원(116)을 제어한다. 이러한 구성에 의해, 제 1 고주파 전원(116)은, 처리 개시로부터 상기 전력의 전환시까지는, 하부 전극(106)에 제 1 전력의 바이어스용 고주파 전력을 출력한다. 또한, 제 1 고주파 전원(116)은 상기 전력의 전환시로부터 처리 종료시까지는, 하부 전극(106)에 제 2 전력의 바이어스용 고주파 전력을 출력한다.
(제 2 실시예)
다음에, 본 발명의 제 2 실시예에 대하여 설명한다. 본 실시예의 특징은 포토레지스트 막(208)이 잔존하는 동안에, 하부 전극(106)에 인가하는 제 1 전력의 바이어스용 고주파 전력의 공급을 정지하는 것이다. 또, 본 실시예가 적용되는 장치, 하부 전극(106)에의 바이어스용 고주파 전력의 인가 조건 이외의 각 조건, 및 애싱 처리를 실시하는 웨이퍼(W)는 전술한 제 1 실시예와 동일하기 때문에 설명을 생략한다.
본 실시예에서는, 우선 상기 제 1 실시예와 마찬가지로, 도 1에 도시하는 하부 전극(106)에 제 1 전력의 바이어스용 고주파 전력을 인가하여, 하부 전극(106)에 탑재된 도 2a에 도시된 웨이퍼(W)에 애싱 처리를 실시한다. 그 결과, 도 2b에 도시하는 바와 같이, 포토레지스트 막(208)이 애싱됨과 동시에, 펜스부(214)가 제거된다.
이어서, 제어기(120)에 의해 제 1 고주파 전원(116)을 제어하여, 상기 제 1 실시예와 마찬가지로 도 2b에 도시된 포토레지스트 막(208)이 잔존하는 동안에 펜스부(214)가 제거된 후에, 제 1 전력의 바이어스용 고주파 전력의 출력을 정지한다. 그 결과, 웨이퍼(W)에 도입되는 이온의 에너지가 감소한다. 이 때문에, 도 2c에 도시하는 바와 같이, SiO2막(204) 및 TiN막(202)이 깎이지 않고서, 포토레지스트 막(208)과 반사 방지막(206)을 제거할 수 있다.
이상, 본 발명이 바람직한 실시예에 대하여, 첨부 도면을 참조하면서 설명했지만, 본 발명은 이러한 구성에 한정되는 것은 아니다. 특허청구의 범위에 기재된 기술적 사상의 범주에 있어서, 당업자라면 각종의 변경예 및 수정예에 상도할 수 있으며, 이러한 변경예 및 수정예에 대해서도 본 발명의 기술적 범위에 속하는 것 으로 양해된다.
예컨대, 상기 실시예에 있어서, 비어홀의 상방에 홈부가 형성된 웨이퍼에 애싱 처리를 실시하는 구성을 예로 들어 설명했지만, 본 발명은 이러한 구성에 한정되지 않고, 예컨대 하기의 각 공정에 의해 형성된 웨이퍼에 애싱 처리를 실시하는 경우에도 본 발명을 적용할 수 있다. 즉, 도 4a 및 도 4b에 도시하는 바와 같이, 우선 웨이퍼(W)의 SiO2막(208)상에 대략 원형상의 개구 패턴(300)을 갖는 포토레지스트 막(208)을 형성한다. 해당 개구 패턴(300)은 제 1 콘택트 홀(302)과 연통하도록 배치되고, 제 1 콘택트 홀(302)의 개구 면적보다도 큰 개구 면적을 갖도록 형성된다. 이어서, 웨이퍼(W)에, 포토레지스트 막(208)을 마스크로 하여, 제 1 콘택트 홀(302)의 소정 깊이까지 SiO2막(204)을 에칭 처리를 실시하여, 제 1 콘택트 홀(302)상에 제 1 콘택트 홀(302)보다도 내경이 큰 제 2 콘택트 홀을 형성한다. 해당 웨이퍼(W)에서는, 제 2 콘택트 홀 바닥부의 제 1 콘택트 홀(302)의 개구부 주위에 펜스부가 형성된다. 따라서, 이러한 웨이퍼(W)에 전술한 제 1 실시예 또는 제 2 실시예에 관한 애싱 처리를 실시하면, 형성된 패턴형상을 손상시키지 않고, 포토레지스트 막(208) 및 펜스부의 제거를 동시에 실행할 수 있다. 또한, 제 1 실시예에서 설명한 애싱 처리전의 웨이퍼(W)도 개구 패턴의 형상이 상이한 것 이외에, 전술한 각 공정을 실행함으로써 형성된다.
또한, 상기 실시예에 있어서, 평행 평판형의 플라즈마 에칭 장치를 예로 들어 설명했지만, 본 발명은 이러한 구성에 한정되지 않고, 마이크로파형 플라즈마 처리 장치나, 전자 사이클로트론 공명형 플라즈마 처리 장치나, 유도 결합형 플라즈마 처리 장치 등의 각종 플라즈마 처리 장치에도 본 발명을 적용할 수 있다.
본 발명에 따르면, 에칭 처리시에 피처리체에 형성된 패턴의 형상을 유지한 채로, 포토레지스트 막의 제거와 동시에, 에칭 처리시에 형성된 펜스부를 제거할 수 있다.

Claims (10)

  1. 처리실 내에 도입된 처리 가스를 플라즈마화하여, 상기 처리실 내에 배치된 피처리체에 형성된 층을 보호하는 포토레지스트 막을 제거하는 플라즈마 처리 방법에 있어서,
    상기 피처리체에 제 1 전력의 바이어스용 고주파 전력을 인가하고, 상기 층상의 펜스부를 제거하는 제 1 공정과,
    상기 포토레지스트 막이 잔존하는 동안에, 상기 제 1 전력의 바이어스용 고주파 전력을 상기 제 1 전력보다 낮은 제 2 전력의 바이어스용 고주파 전력으로 전환하여, 상기 피처리체에 상기 제 2 전력의 바이어스용 고주파 전력을 인가하는 제 2 공정을 포함하는 것을 특징으로 하는
    플라즈마 처리 방법.
  2. 처리실 내에 도입된 처리 가스를 플라즈마화하여, 상기 처리실 내에 배치된 피처리체에 형성된 층을 보호하는 포토레지스트 막을 제거하는 플라즈마 처리 방법에 있어서,
    상기 피처리체에 바이어스용 고주파 전력을 인가하고, 상기 층상의 펜스부를 제거하는 제 1 공정과,
    상기 포토레지스트 막이 잔존하는 동안에, 상기 바이어스용 고주파 전력의 인가를 정지하여 상기 포토레지스트 막을 제거하는 제 2 공정을 포함하는 것을 특징으로 하는
    플라즈마 처리 방법.
  3. 피처리체의 소정층에 형성된 구멍의 개구 면적보다도 큰 개구 면적을 갖고, 또한 상기 구멍의 개구부를 포함하는 개구 패턴을 갖춘 포토레지스트 막을 마스크로서, 처리실내에 도입되고 플라즈마화된 처리 가스에 의해 상기 소정층의 중간까지 플라즈마 에칭 처리를 실시한 후에, 피처리체에 형성된 층을 보호하는 상기 포토레지스트 막을 제거하는 플라즈마 처리 방법에 있어서,
    상기 피처리체에 제 1 전력의 바이어스용 고주파 전력을 인가하는 제 1 공정과,
    상기 포토레지스트 막이 잔존하는 동안에, 상기 제 1 전력의 바이어스용 고주파 전력을 상기 제 1 전력보다 낮은 제 2 전력의 바이어스용 고주파 전력으로 전환하여, 상기 피처리체에 상기 제 2 전력의 바이어스용 고주파 전력을 인가하는 제 2 공정을 포함하는 것을 특징으로 하는
    플라즈마 처리 방법.
  4. 피처리체의 소정층에 형성된 구멍의 개구 면적보다도 큰 개구 면적을 갖고, 또한 상기 구멍의 개구부를 포함하는 개구 패턴을 갖춘 포토레지스트 막을 마스크로서, 처리실내에 도입되고 플라즈마화된 처리 가스에 의해 상기 소정층의 중간까지 플라즈마 에칭 처리를 실시한 후에, 피처리체에 형성된 층을 보호하는 상기 포토레지스트 막을 제거하는 플라즈마 처리 방법에 있어서,
    상기 피처리체에 바이어스용 고주파 전력을 인가하는 제 1 공정과,
    상기 포토레지스트 막이 잔존하는 동안에, 상기 바이어스용 고주파 전력의 인가를 정지하는 제 2 공정을 포함하는 것을 특징으로 하는
    플라즈마 처리 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 포토레지스트 막은 상기 피처리체에 형성된 SiO2막에 소정 패턴을 형성하는 마스크인 것을 특징으로 하는
    플라즈마 처리 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 포토레지스트 막은 상기 피처리체에 형성된 유기 재료막에 소정 패턴을 형성하는 마스크인 것을 특징으로 하는
    플라즈마 처리 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    제 1 공정과 제 2 공정의 전환 타이밍은 제어기에 의해 설정되는 것을 특징으로 하는
    플라즈마 처리 방법.
  8. 제 7 항에 있어서,
    제 1 공정과 제 2 공정의 전환 타이밍은, 상기 펜스부가 제거된 후에 이루어지도록 설정되는 것을 특징으로 하는
    플라즈마 처리 방법.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 전력은 10W 이하인 것을 특징으로 하는
    플라즈마 처리 방법.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 플라즈마 처리 방법을 실시하기 위한
    플라즈마 처리 장치.
KR1020000056340A 1999-09-29 2000-09-26 플라즈마 처리 방법 및 장치 KR100603099B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27691299A JP4382926B2 (ja) 1999-09-29 1999-09-29 プラズマ処理方法
JP99-276912 1999-09-29

Publications (2)

Publication Number Publication Date
KR20010039919A KR20010039919A (ko) 2001-05-15
KR100603099B1 true KR100603099B1 (ko) 2006-07-20

Family

ID=17576130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000056340A KR100603099B1 (ko) 1999-09-29 2000-09-26 플라즈마 처리 방법 및 장치

Country Status (5)

Country Link
US (1) US6743730B1 (ko)
EP (1) EP1091396B1 (ko)
JP (1) JP4382926B2 (ko)
KR (1) KR100603099B1 (ko)
TW (1) TW525212B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017469A (ja) * 2001-06-29 2003-01-17 Tokyo Electron Ltd エッチング兼アッシング装置、アッシング装置、アッシング方法及び処理方法
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
WO2006093928A2 (en) * 2005-02-28 2006-09-08 Educational Testing Service Method of model scaling for an automated essay scoring system
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US7758763B2 (en) * 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
US7768766B2 (en) 2007-06-01 2010-08-03 Lam Research Corporation Plasma processing system ESC high voltage control
KR101500995B1 (ko) * 2008-11-06 2015-03-18 삼성전자 주식회사 플라즈마 식각장치
US20130284701A1 (en) * 2010-12-20 2013-10-31 Ulvac, Inc. Method of manufacturing dielectric device and ashing method
CN114879456A (zh) * 2015-12-25 2022-08-09 中微半导体设备(上海)股份有限公司 一种晶片处理系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780359A (en) * 1995-12-11 1998-07-14 Applied Materials, Inc. Polymer removal from top surfaces and sidewalls of a semiconductor wafer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220992B2 (ja) * 1991-01-22 2001-10-22 ソニー株式会社 ドライエッチング方法
US5250165A (en) * 1991-12-09 1993-10-05 Motorola, Inc. Controlled isotropy reactive ion etcher for multi-stepped sloped contact etch process
KR0157536B1 (ko) * 1994-11-18 1998-12-01 모리시다 요이치 드라이 에칭 방법
US6043164A (en) * 1996-06-10 2000-03-28 Sharp Laboratories Of America, Inc. Method for transferring a multi-level photoresist pattern
JP3122618B2 (ja) * 1996-08-23 2001-01-09 東京エレクトロン株式会社 プラズマ処理装置
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
JP3251184B2 (ja) * 1996-11-01 2002-01-28 日本電気株式会社 レジスト除去方法及びレジスト除去装置
JP3316407B2 (ja) * 1997-02-26 2002-08-19 シャープ株式会社 半導体装置の製造方法
JP2897753B2 (ja) 1997-04-07 1999-05-31 株式会社日立製作所 試料後処理方法
TW394989B (en) * 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
JP3380846B2 (ja) * 1997-11-05 2003-02-24 松下電器産業株式会社 半導体装置の製造方法
JP3408409B2 (ja) * 1997-10-29 2003-05-19 松下電器産業株式会社 半導体装置の製造方法およびドライエッチング装置の反応室環境制御方法
JP3218348B2 (ja) * 1998-05-21 2001-10-15 株式会社アルバック プラズマアッシング方法
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6218084B1 (en) * 1998-12-15 2001-04-17 United Microelectronics Corp. Method for removing photoresist layer
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780359A (en) * 1995-12-11 1998-07-14 Applied Materials, Inc. Polymer removal from top surfaces and sidewalls of a semiconductor wafer

Also Published As

Publication number Publication date
KR20010039919A (ko) 2001-05-15
EP1091396A2 (en) 2001-04-11
EP1091396A3 (en) 2004-12-29
JP4382926B2 (ja) 2009-12-16
EP1091396B1 (en) 2012-07-25
TW525212B (en) 2003-03-21
JP2001102361A (ja) 2001-04-13
US6743730B1 (en) 2004-06-01

Similar Documents

Publication Publication Date Title
US8337713B2 (en) Methods for RF pulsing of a narrow gap capacitively coupled reactor
KR102023784B1 (ko) 질화규소막 에칭 방법
KR20210042939A (ko) 전자빔 매개 플라즈마 에칭 및 증착 공정을 위한 장치 및 공정
KR101772701B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
US20220181162A1 (en) Etching apparatus
JPH08288267A (ja) 平行電極エッチングの操作のための上段電極
KR102363778B1 (ko) 에칭 방법
KR20170000791A (ko) 에칭 방법
JP2003023000A (ja) 半導体装置の製造方法
TW201415520A (zh) 用於使用電漿處理工件的裝置
KR100603099B1 (ko) 플라즈마 처리 방법 및 장치
US20120108072A1 (en) Showerhead configurations for plasma reactors
JPH10326772A (ja) ドライエッチング装置
KR20150087120A (ko) 플라즈마 처리 장치
JP3350973B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR100560253B1 (ko) 플라즈마 에칭 방법
KR100399011B1 (ko) 반도체장치 제조방법 및 장치
JP7382848B2 (ja) 基板処理方法および基板処理装置
JP3362093B2 (ja) エッチングダメージの除去方法
KR100774979B1 (ko) 기판을 처리하는 장치 및 방법
KR100725614B1 (ko) 플라즈마 처리 장치
KR100268877B1 (ko) 반도체 소자의 제조방법
JP4373685B2 (ja) プラズマ処理方法
KR100698927B1 (ko) 플라즈마 처리 방법
KR20220082979A (ko) 기판 처리 장치를 이용한 기판 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee