KR100560253B1 - 플라즈마 에칭 방법 - Google Patents

플라즈마 에칭 방법 Download PDF

Info

Publication number
KR100560253B1
KR100560253B1 KR1020007012262A KR20007012262A KR100560253B1 KR 100560253 B1 KR100560253 B1 KR 100560253B1 KR 1020007012262 A KR1020007012262 A KR 1020007012262A KR 20007012262 A KR20007012262 A KR 20007012262A KR 100560253 B1 KR100560253 B1 KR 100560253B1
Authority
KR
South Korea
Prior art keywords
gas
insulating film
wiring layer
delete delete
processing
Prior art date
Application number
KR1020007012262A
Other languages
English (en)
Other versions
KR20010043300A (ko
Inventor
오카모토신
이이무로슈니치
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20010043300A publication Critical patent/KR20010043300A/ko
Application granted granted Critical
Publication of KR100560253B1 publication Critical patent/KR100560253B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

실리콘 산화물의 절연막(31)의 상면으로부터, 절연막(31)내에 설치된 깊은 위치의 배선층(33a) 및 얕은 위치의 배선층(33b)에 도달하도록 각각 콘택트 홀(36a, 36b)을 플라즈마 에칭에 의해 형성한다. C4F8, CO, Ar을 포함하는 처리 가스를 사용하여, 처리 압력을 30 내지 60mTorr로 설정함과 동시에 C4F8 가스의 분압을 0.07 내지 0.35mTorr로 설정한다. 이 조건하에서 처리 가스를 플라즈마화하고, 이 플라즈마를 사용하여 절연막(31)을 에칭함으로써, 콘택트 홀(36a, 36b)을 형성한다.

Description

플라즈마 에칭 방법{PLASMA ETCHING METHOD}
본 발명은 반도체 웨이퍼 등의 기판상에 배치되고 실리콘 산화물로 구성되는 절연막의 상면으로부터 절연막내에 설치되고 또한 상면으로부터의 깊이가 상이한 복수의 배선층에 도달하도록, 절연막내에 각각 홀을 플라즈마 에칭에 의해 형성하는 방법에 관한 것이다.
반도체 장치의 제조에 있어서는, 최근의 고 밀도화 및 고 집적화의 요청에 대응하여, 회로 구성을 다층 배선 구조로 하는 경향이 있다. 이 때문에, 하층의 반도체 장치와 상층의 배선층과의 접속부인 콘택트 홀이나, 상하의 배선층끼리의 접속부인 비어 홀(via-hole) 등의 층간 전기적 접속을 위한 기술이 중요시 되어 왔다.
이러한 기술에 있어서, 배선층의 미세화가 진행되어, 배선층이 점점 더 가늘어지는 경향이 있다. 이 때문에, 배선층에 대하여 비어 홀이나 콘택트 홀을 에칭에 의해 형성하는 경우, 몇몇의 고려해야 하는 상황이 발생하고 있다. 예컨대, 도 6에 도시하는 바와 같이 배선층(102)의 폭보다 콘택트 홀의 개구부(103)의 직경이 큰 경우나, 마스크의 어긋남에 의해 배선층(104)으로부터 조금 어긋난 위치에 홀의 개구부(105)가 존재하는 경우가 있다. 또한, 도 7에 도시하는 바와 같이, 하부의 층의 영향으로 배선층에 레벨 차가 생길 때가 있다. 또, 도 6 및 도 7에 있어서, 참조부호(101)는 실리콘 산화 절연막, 참조부호(106)는 레지스트 패턴을 나타낸다.
도 7에 도시하는 바와 같이, 층간 절연막내에 깊이가 상이한 배선층이 존재하고, 또한 얕은 위치의 배선층에 대하여 콘택트 홀이 조금 어긋나 있는 경우, 깊은 위치의 배선층(107)까지 에칭하고자 하면, 얕은 위치의 배선층(108)에 있어서 오버 에칭이 발생한다. 이 때문에, 얕은 위치의 배선층(108) 옆의 절연막이 에칭되어, 하부의 배선층(109)과 단락될 우려가 있다.
발명의 요약
본 발명은 절연막내의 깊이가 상이한 배선층에 대하여 홀을 형성하기 위한 플라즈마 에칭 방법에 있어서, 깊은 위치의 배선층까지 확실히 절연막을 에칭할 수 있음과 동시에, 얕은 위치의 배선층 옆의 절연막이 오버 에칭되는 것을 방지할 수 있도록 하는 것을 목적으로 한다.
본 발명자들은 이러한 목적을 감안하여 실리콘 산화물로 이루어지는 절연막을 C4F8 가스, C5F8 가스 등의 플루오르카본 함유 가스를 포함하는 처리 가스의 플라즈마를 사용하여 이방성 에칭함으로써, 절연막에 홀을 형성하는 프로세스에 대하여 실험을 하였다. 그 결과, 본 발명자들은 C4F8 가스 또는 C5F8 가스 등의 처리 가스에 있어서의 플루오르카본 함유 가스의 비율을 종래보다도 극단적으로 낮게 함으로써, 깊은 위치의 배선층까지 확실히 절연막을 에칭할 수 있음과 동시에, 얕은 위치의 배선층 옆의 절연막이 오버 에칭되는 것을 방지할 수 있는 것을 발견하였다.
본 발명의 제 1 실시예는, 기판상에 배치되고 실리콘 산화물을 주체로 하는 절연막의 상면으로부터, 상기 절연막내에 설치되고 또한 상기 상면으로부터의 깊이가 상이한 제 1 및 제 2 배선층에 도달하도록, 상기 절연막내에 각각 제 1 및 제 2 홀을 플라즈마 에칭에 의해 형성하는 방법에 있어서, 상기 기판을 기밀 상태의 처리실내에 배치하는 단계와, 상기 처리실내를 배기하면서 상기 처리실내에 플루오르카본 함유 가스를 구비하는 처리 가스를 공급하는 단계와, 상기 처리 가스를 플라즈마화하면서 상기 플라즈마를 사용하여 상기 절연막을 이방성 에칭하는 단계를 포함하되, 상기 절연막을 이방성 에칭하는 단계에 있어서, 상기 처리실내의 압력을 30 내지 60mTorr로 설정함과 동시에, 상기 처리실내의 상기 플루오르카본 함유 가스의 분압(partial pressure)을 0.07 내지 0.35mTorr로 설정한다.
본 발명에 있어서는, 처리 가스에 있어서의 플루오르카본 함유 가스의 비율을 낮게 설정함으로써, 얕은 위치의 배선층상의 에칭 부착물을 증가시켜, 얕은 위치의 배선층보다 하방으로 에칭이 진행되는 것을 저지할 수 있다. 한편, 플루오르카본 함유 가스의 분압이 상기의 범위내이면, 깊은 위치의 배선층까지 절연막을 확실히 에칭하는 것이 가능해진다. 전형적으로는, 플루오르카본 함유 가스는 C4F8 가스 또는 C5F8 가스로 이루어진다.
처리 가스중에 CO를 포함하면, CO가 에칭 찌꺼기(etching residues)중 1개인 F와 화합하여 그 화합물이 시스템 밖으로 배출되기 위해서 선택비가 상승함과 동시에, 퇴적된 C를 분해하여 에칭을 촉진할 수 있다. 플루오르카본 함유 가스가 C4F8 가스 또는 C5F8 가스인 경우, 이것에 대한 CO 가스의 유량비를 35 내지 200의 범위로 하는 것이 바람직하다. 이에 의해, 얕은 위치의 배선층 주위의 절연막의 오버 에칭을 저지하면서 깊은 위치의 배선층까지 산화막을 확실히 에칭하는 것이 가능해진다.
처리 가스에 수소 함유 가스를 포함하면, 에칭 반응을 촉진하여 에칭율을 상승시킬 수 있다. 예컨대, 수소 함유 가스로서 CHF3 가스 또는 CH2F2 가스를 이용하여, 처리 가스의 조성비를 적절히 조정함으로써, 에칭율을 그것을 포함시키지 않는 경우보다 20% 이상 상승시킬 수 있다.
플루오르카본 함유 가스가 C4F8 가스 또는 C5F8 가스이고, 수소 함유 가스가 CHF3 가스 또는 CH2F2 가스인 경우, 플루오르카본 함유 가스에 대한 수소 함유 가스의 유량비를 1 내지 5로 하는 것이 바람직하다. 이 유량비가 5를 넘으면, 수소 함유 가스의 과잉에 의해 에칭이 저해되어, 깊은 위치의 배선층까지 에칭되지 않을 우려가 있다. 한편, 이 유량비가 1 미만이면, 수소 함유 가스 첨가의 효과가 충분히 발휘되지 않을 우려가 있다.
처리 가스에는 또한 불활성 가스를 포함하는 것이 바람직하다.
제 2 배선층은 제 1 배선층보다도 얕은 위치에 배치되어, 절연막의 표면상에 있어서의 제 2 배선층의 정사 투영에 대하여, 제 2 홀의 개구부가 중첩되는 면적이 동일 개구부의 면적의 1/4 이상 1 미만인 경우에, 본 발명의 방법은 특히 효과적으 로 된다. 이 면적비가 1/4 이상이면 얕은 위치의 배선층에서 에칭을 멈추게 하는 것이 용이해진다. 또, 제 2 배선층의 정사 투영과 제 2 홀의 개구부가 완전히 중첩되는 경우, 얕은 위치의 배선층 주위의 절연층은 하방으로 에칭되지는 않는다. 따라서, 실질적으로 고려해야 하는 것은 면적비가 1 미만인 경우이다.
또, 제 2 배선층은 상기 제 1 배선층보다도 얕은 위치에 배치되어 있는 경우, 제 2 배선층은 서로 적층된 상측 및 하측층을 구비하고, 상측층은 하측층보다도 처리 가스에 대한 내성이 높게 설정할 수 있다. 이에 의해, 에칭시의 제 2 배선층의 손상을 경감할 수 있다.
도 1은 본 발명의 실시예에 관한 플라즈마 에칭 방법을 실시하기 위한 플라즈마 에칭 장치를 도시하는 단면도,
도 2는 처리 가스 공급 시스템의 일 예를 나타내는 도면,
도 3은 처리 가스 공급 시스템의 다른 예를 나타내는 도면,
도 4는 본 발명의 실시예에 있어서의 에칭 대상인 반도체 장치를 도시하는 단면도,
도 5는 도 4의 장치에 홀을 형성한 상태를 도시하는 단면도,
도 6은 홀의 개구부의 직경 쪽이 큰 경우나, 마스크의 어긋남에 의해 배선층으로부터 조금 어긋난 위치에 홀의 개구부가 존재하는 경우를 도시하는 단면도,
도 7은 깊은 위치의 배선층과 얕은 위치의 배선층을 동시에 에칭하는 경우 에, 얕은 위치의 배선층 옆의 절연막이 오버 에칭되어 있는 상태를 도시하는 도면.
도 1은 본 발명의 실시예에 관한 플라즈마 에칭 방법을 실시하기 위한 플라즈마 에칭 장치를 도시하는 단면도이다.
이 에칭 장치는 기밀 상태로 구성되고, 소직경의 상부(1a)와 대직경의 하부(1b)로 이루어지는 단차부를 구비한 원통형상인 처리실(1)을 갖는다. 처리실(1)은 벽부가 예컨데 알루미늄제에 의해 접지된다.
처리실(1)내에는 피 처리체인 반도체 웨이퍼(W)를 수평으로 지지하는 지지 테이블(2)이 배치된다. 지지 테이블(2)은 예컨대 알루미늄으로 구성되고, 세라믹제의 절연판(3)을 거쳐서 도체의 지지대(4)에 지지된다. 또한, 지지 테이블(2)의 상방의 외주에는 세라믹제의 포커스 링(5)이 배치된다.
지지 테이블(2) 및 지지대(4)는 볼 나사(7)를 포함하는 볼 나사 기구에 의해 승강 가능해진다. 지지 테이블(2)의 하방의 구동 부분은 스테인레스강(SUS)제의 벨로스(8)에 의해 피복된다. 지지 테이블(2) 안에 냉매 유로(4)가 형성되어 냉각 가능해진다. 또한, 벨로스(8)의 외측에는 벨로스 커버(9)가 배치된다.
지지 테이블(2)에는 매칭 박스(11)를 거쳐서 RF 전원(10)이 접속된다. RF 전원(10)으로부터는 예컨대 13.56MHz의 고주파 전력이 지지 테이블(2)에 공급된다.
지지 테이블(2)의 표면상에는 반도체 웨이퍼(W)를 정전 흡착하기 위한 정전 척(6)이 배치된다. 정전 척(6)은 절연체(6b) 사이에 전극(6a)이 개재되어 구성되고, 전극(6a)에는 직류 전원(12)이 접속된다. 전원(12)으로부터 전압이 전극(6a)에 인가됨으로써, 쿨롱력(Coulomb's force)에 의해서 웨이퍼(W)가 지지 테이블(2)상에 흡착된다.
지지 테이블(2)의 내부에는 도시하지 않은 냉매 유로가 형성되어, 그 안에 적절한 냉매를 순환시킴으로써, 반도체 웨이퍼(W)가 소정의 온도로 제어 가능해진다. 또한, 절연 링(5)의 외측에는 배플판(13)이 배치된다. 배플판(13)은 지지대(4), 벨로스(8)를 통해서 처리실(1)과 도통한다.
처리실(1)의 천정 벽부분에는 지지 테이블(2)에 대향하도록 샤워 헤드(16)가 배치된다. 샤워 헤드(16)는 그 하면에 형성된 다수의 가스 토출 구멍(18)과, 그 상부에 접속된 가스 도입부(16a)를 갖는다. 샤워 헤드(16) 안에는 가스 도입부(16a) 및 가스 토출 구멍(18)과 연통하는 공간(17)이 형성된다. 가스 도입부(16a)에는 가스 공급 배관(15a)이 접속된다. 가스 공급 배관(15a)의 타단부에는 에칭용의 반응 가스 및 희석 가스로 이루어지는 처리 가스를 공급하는 처리 가스 공급 시스템(15)이 접속된다.
본 실시예에 있어서, 처리 가스는 C4F8 가스 또는 C5F8 가스의 반응 가스와, CO 가스와, 캐리어 가스인 Ar 가스나 He 가스 등의 불활성 가스를 포함한다. 이와 같은 처리 가스에 의해, 웨이퍼(W)상에 배치된, 실리콘 산화물을 주체로 하는 절연막이 에칭된다. 따라서, 처리 가스 공급 시스템(15)은 예컨대 도 2에 도시하는 바와 같이 C4F8 가스 공급원(22), CO 가스 공급원(23), Ar 가스 공급원(24)을 포함한다.
또한, 에칭율을 상승시키는 관점에서, 처리 가스에 수소 함유 가스, 예컨대 CHF3 가스 또는 CH2F2 가스를 포함해도 무방하다. 이 경우, 처리 가스 공급 시스템은 예컨대 도 3에 도시하는 바와 같이 도 2의 구성에 CHF3 가스 공급원(25)을 더 부가한 구성으로 된다.
이러한 처리 가스 공급 시스템(15)으로부터 처리 가스가 가스 공급 배관(15a), 가스 도입부(16a)를 거쳐서 샤워 헤드(16)의 공간(17)에 도달하여, 가스 토출 구멍(18)으로부터 토출된다.
처리실(1)의 하부(1b)의 측벽에는 배기 포트(19)가 형성되고, 배기 포트(19)에는 배기 시스템(20)이 접속된다. 배기 시스템(20)에 설치된 진공 펌프를 작동시킴으로써 처리실(1)내를 소정의 진공도까지 감압할 수 있다.
한편, 처리실(1)의 상부(1a) 주위에는 동심 형상으로 이극성 링 마그네트(21)가 배치된다. 마그네트(21)에 의해, 지지 테이블(2)과 샤워 헤드(16) 사이의 공간에 자계가 형성된다.
다음에, 상기 장치에 있어서 실시되는 본 발명의 실시예에 관한 플라즈마 에칭 방법에 대하여 설명한다.
에칭 대상물인 웨이퍼(W)는 도 4에 도시하는 바와 같은 구조를 갖는다. 즉, 도시하지 않은 반도체 기판, 예컨대 실리콘 기판상에 소정의 전극 또는 배선층(33a, 33b, 35)을 피복하도록, 층간 절연막으로서 실리콘 산화물을 주체로 하는 절연막(31)이 배치된다. 배선층(33a)은 깊은 위치에, 배선층(33b)은 얕은 위치에, 배선층(35)은 배선층(33b) 바로 아래에 각각 배치된다. 배선층(33a, 33b, 35) 각각은 서로 적층된 TiN으로 이루어지는 상측층(L1)과, Al로 이루어지는 하측층(L2)을 구비한다.
절연막(31)상에는, 절연막(31)내에 형성되는 콘택트 홀에 대응하는 개구부(34a, 34b)를 갖는 레지스트 패턴(32)이 배치된다. 개구부(34b)와 얕은 위치의 배선층(33b)의 위치는 S1만큼 어긋나 있고, 절연막(31)의 표면상에 있어서의 얕은 위치의 배선층(33b)의 정사 투영(B1)에 대하여, 개구부(34b)는 부분적으로 중첩되게 되어 있다.
이러한 배선 구조를 갖는 웨이퍼(W)는 우선 처리실(1)내에 반입되어, 지지 테이블(2)에 탑재된다. 다음에, 배기 시스템(20)의 진공 펌프에 의해 배기 포트(19)를 거쳐서 처리실(1)내가 배기되고, 예컨대 10-6Torr 정도의 고진공 상태로 유지된다. 이 소정의 진공도로 된 후, 배기를 계속한 상태로, 처리실(1)내에 도 2에 도시하는 처리 가스 공급 시스템(15)으로부터 처리 가스가 소정의 유량으로 처리실(1)에 도입되고, 처리실(1)내의 압력이 소정의 압력, 예컨대 30 내지 60mTorr로 유지된다.
처리 가스는 공급원(22, 23, 24)으로부터 가스 공급 배관(15a) 및 샤워 헤드(16)를 거쳐서 공급되는, C4F8 가스, CO 가스, Ar 가스로 이루어진다. C4F8 가스의 유량은 1 내지 4sccm과 종래의 10sccm보다도 현저히 낮게 설정된다. 또한, 처리실내의 C4F8 가스의 분압은 0.07 내지 0.35mTorr로 낮게 설정된다. 또한, 처리실내에 도입되는 처리 가스에 있어서의 C4F8 가스에 대한 CO 가스의 유량비는 35 내지 200범위로 되도록 설정된다.
이 상태에서 RF 전원(10)으로부터 지지 테이블(2)에, 주파수가 예컨대 13.56MHz, 전원이 예컨대 500 내지 2500W인 고주파 전력이 공급된다. 이 때, 직류 전원(11)으로부터 정전 척(6)의 전극(6a)에 소정의 전압이 인가되어, 반도체 웨이퍼(W)가 쿨롱력에 의해 흡착된다. 또, 이 때의 지지 테이블(2)의 온도는 0 내지 40℃의 범위가 바람직하다.
지지 테이블(2)에 고주파 전력이 인가됨으로써 샤워 헤드(16)와 지지 테이블(2) 사이에 고주파 전계가 형성된다. 또한, 처리실(1)의 상부(1a)에는 이극성 마그네트(21)에 의해 자계가 형성된다. 이에 의해, 웨이퍼(W)가 존재하는 처리 공간에는 마그네트론 방전(magnetron electric discharge)이 발생하여, 처리 가스가 플라즈마화된다. 이 플라즈마에 의해, 레지스트 패턴(32)의 개구부(34a, 34b)를 거쳐서, 실리콘 절연막(31)이 에칭되어, 콘택트 홀이 형성된다.
본 실시예에 있어서는, 플루오르카본 함유 가스인 C4F8 가스의 유량은 종래의 10sccm보다도 현저히 낮게 1 내지 4sccm로 설정된다. 또한, 처리실내의 C4F8 가스의 분압은 0.07 내지 0.35mTorr로 낮게 설정된다. 또한, 처리실내에 도입되는 처리 가스에 있어서의 C4F8 가스에 대한 CO 가스의 비가 35 내지 200의 범위로 되도록 C4F8 가스가 CO 가스에 대하여 매우 낮게 설정된다.
이 때문에, 에칭의 진행이 느리고, 또한 얕은 위치의 배선층(33b)의 에칭 부착물, 예컨대 TiN, Al 등이 에칭된 후의 잔류 생성물에 의해 그것보다 하방으로의 에칭의 진행이 저지된다. 따라서, 도 5에 도시하는 바와 같이 얕은 위치의 배선층(33b)에 이르는 콘택트 홀(36b)의 에칭은 배선층(33b)의 부분에서 멈추고, 그 하부의 배선층(35)과의 단락의 문제는 회피된다. 한편, 플루오르카본 함유 가스의 양이 적더라도 그 유량 또는 분압 또는 CO 가스와의 비율이 상기 범위내이면, 실리콘 산화물의 에칭이 도중에 멈추는(빠짐성 불량) 경우는 없다. 따라서, 절연막(31)을 깊은 위치의 배선층(33a)까지 에칭하여 콘택트 홀(36a)을 형성할 수 있게 된다.
또, 전술한 바와 같이, 처리 가스에 수소 함유 가스인 CHF3 가스를 더 포함하는, 즉 도 3에 도시하는 CHF3 가스 공급원(25)을 부가한 처리 가스 공급 시스템을 사용할 수 있다. CHF3 가스도 다른 가스와 더불어 처리실(1)내에 도입한 경우, 에칭 반응이 촉진되어 에칭율을 상승시킬 수 있다. CHF3 가스를 포함하는 처리 가스의 조성비를 적절히 조정함으로써, CHF3 가스를 포함하지 않는 경우도 에칭율을 20% 이상 상승시킬 수 있다. 처리실(1)내에 도입되는 처리 가스에 있어서의 C4F8 가스에 대한 CHF3 가스의 비는 1 내지 5로 하는 것이 바람직하다. 이 범위이면 CHF3 가스가 지나치게 많은 것에 의한 에칭의 저해의 문제나, CHF3 가스가 지나치게 적어서 그 효과가 충분히 발휘되지 않는 우려가 해소된다.
또한, 도 4에 도시하는 구조의 장치에 있어서, 에칭을 얕은 위치의 배선층(33b)에서 확실히 멈추는 관점에 있어서, 개구부(34b)와 얕은 위치의 배선층(33b)과의 어긋난 양(S1)은 너무 크지 않은 것이 바람직하다. 구체적으로는, 절연막(31)의 표면상에 있어서의 배선층(33b)의 정사 투영(B1)에 대하여, 절연막(31)의 표면상에 있어서의 콘택트 홀(34b)의 개구부가 중첩되는 면적이 동일 개구부의 면적의 1/4 이상인 것이 바람직하다. 또한, 어긋난 양(S1)은 콘택트 홀(34b)의 개구부의 직경의 1/2 이하인 것이 바람직하다.
다음에, 본 발명의 실시예에 관한 플라즈마 에칭 방법에 관한 실험에 대하여 설명한다.
실험에 있어서, 도 1의 구성을 갖는 장치를 이용하여, 도 4에 도시하는 반도체 장치의 배선층(33a, 33b)까지 실리콘 산화막을 주체로 하는 절연막(31)을 에칭하여 콘택트 홀을 형성하였다. 절연막(31)의 표면상에 있어서의 배선층(33b)의 정사 투영(B1)에 대하여, 절연막(31)의 표면상에 있어서의 콘택트 홀(34b)의 개구부가 중첩되는 면적은 동일 개구부의 면적의 1/4로 되도록 설정하였다. 처리실내의 압력을 50mTorr, 지지 테이블 온도를 20℃로 하였다. RF 전원으로부터 13.56MHz이고 1760W의 고주파 전력을 공급하여, 이극성 마그네트에 의해 120 Gauss의 자계를 처리실(1)내에 형성하였다.
우선, 제 1 실험에 있어서, 처리 가스로서 C4F8 가스, CO 가스, Ar 가스의 혼합물을 이용하여, 각각의 유량을 1 내지 5sccm, 50 내지 200sccm, 300 내지 700sccm의 범위에 있어서 다음과 같이 변경하였다. 즉, 실험 샘플로서, 처리 가스의 유량[C4F8 가스/ CO 가스/ Ar 가스(sccm)]을, 1/200/500, 1/150/500, 1/100/500, 1/50/500, 2/150/500, 3/150/500, 4/150/500, 5/150/500, 3/150/300, 3/150/400, 3/150/600, 3/150/700으로 설정하였다.
제 1 실험에 있어서, 처리 가스의 유량(sccm)이 5/150/500인 경우, 얕은 위치의 배선층(33b)에서 에칭이 멈추지 않고, 배선층(33b)의 하방까지 에칭이 진행되었다. 또, 이 때의 C4F8 가스 분압은 0.38mTorr, C4F8 가스에 대한 CO 가스의 비는 30에 상당한다. 이에 대하여 다른 조건은 얕은 위치의 배선층(33b)에서 에칭이 멈추고, 또한 깊은 위치의 배선층(33a)까지 에칭이 가능하였다. 또한, CO가 많을 수록 에칭이 얕은 위치의 배선층에서 멈추기 쉽다는 것이 확인되었다.
다음에, 제 2 실험에 있어서, 처리 가스로서 C4F8 가스, CO 가스, Ar 가스, CHF3 가스의 혼합물을 이용하여, 각각의 유량을 1 내지 5sccm, 50 내지 200sccm, 300 내지 700sccm, 3 내지 18sccm의 범위에 있어서 다음과 같이 변경하였다. 즉, 실험 샘플로서, 처리 가스의 유량[C4F8 가스/ CO 가스/ Ar 가스/ CHF3 가스(sccm)]을 3/150/500/3, 3/150/500/6, 3/150/500/9, 3/150/500/12, 3/150/500/15, 3/l50/500/18로 설정하였다.
제 2 실험에 있어서, CHF3 가스가 15sccm까지는 에칭율이 상승하는 경향이 나타났다. 처리 가스의 유량(sccm)이 3/150/500/6인 경우, 에칭율이 CHF3 가스를 첨가하지 않은 경우보다 20% 상승하였다. 그러나, 그것보다도 CHF3 가스의 유량이 상승하면 에칭율이 오히려 저하하는 경향이 보였다. 처리 가스의 유량(sccm)이 3/150/500/18에서는 빠짐성이 불량한 경향이 있어, 깊은 위치의 배선층(33a)까지 에칭할 수 없는 경우도 발생하였다.
또한, 처리 압력을 파라미터로 한 별도의 실험에 있어서, 처리 가스의 유량[C4F8 가스/ CO 가스/ Ar 가스(sccm)]이 3/150/500, 지지 테이블 온도가 20℃의 조건하에서, 처리실내의 압력이 30 내지 60mTorr의 범위이고, 얕은 위치의 배선층(33b)의 오버 에칭을 저지할 수 있었다. 또한, 처리 온도를 파라미터로 한 별도의 실험에 있어서, 처리 가스의 유량[C4F8 가스/ CO 가스/ Ar 가스(sccm)]이 3/150/500, 처리실내 압력 30mTorr의 조건하에서, 지지 테이블 온도가 0 내지 40℃의 범위이고, 얕은 위치의 배선층(33b)의 오버 에칭을 저지할 수 있었다.
또, 본 발명은 상기 실시예에 한정되지 않고 여러가지 변형이 가능하다. 예컨대 상기 실시예에서는 플루오르카본 함유 가스로서 C4F8 가스를 이용하였지만, C5F8 가스이어도 무방하다. 또한, 불활성 가스로서는 Ar 가스에 한정되지 않고 여러가지의 것을 적용할 수 있다. 또한, 수소 함유 가스로서는 CHF3 가스에 한정되지 않고 CH2F2 가스이어도 무방하고, 또한 다른 가스이어도 무방하다. 또한, 처리 가스는 C4F8 가스 또는 C5F8 가스가 포함되어 있으면 다른 가스는 특히 한정되는 것은 아니다.
또한, 각 배선층, 특히 얕은 위치에 배치되어 있는 배선층은 서로 적층된 상측 및 하측층을 갖고, 상측층은 하측층보다도 처리 가스에 대한 내성이 높게 설정하는 것이 바람직하다. 이에 의해, 에칭시의 각 배선층, 특히 얕은 위치에 배치되 어 있는 배선층의 손상을 경감할 수 있다.
본 발명에 관한 플라즈마 에칭 방법을 실시하기 위한 장치는 상기 장치에 한정되지 않고, 다른 타입의 장치를 이용할 수도 있다. 또한, 상기 실시예에서는 피 처리 기판으로서 반도체 웨이퍼를 이용한 경우에 대하여 설명하였지만, 본 발명은 LCD 기판 등, 다른 타입의 기판에 대해서도 적용할 수 있다.

Claims (25)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기판상에 배치되고 기본적으로 실리콘 산화물로 구성되는 절연막의 상면으로부터 상기 절연막내에 설치되고 또한 상기 상면으로부터의 깊이가 상이한 제 1 및 제 2 배선층에 도달하도록 상기 절연막내에 각각 제 1 및 제 2 홀을 플라즈마 에칭에 의해 형성하는 방법에 있어서,
    상기 기판을 기밀 상태의 처리실내에 배치하는 단계와,
    상기 처리실내를 배기하면서, 상기 처리실내에 플루오르카본 함유 가스를 포함하는 처리 가스를 공급하는 단계와,
    상기 처리 가스를 플라즈마화하면서, 상기 플라즈마를 사용하여 상기 절연막을 이방성 에칭하는 단계를 포함하며;
    상기 절연막을 이방성 에칭하는 단계에 있어서, 상기 처리실내의 압력을 30 내지 60mTorr로 설정함과 동시에, 상기 처리실내의 상기 플루오르카본 함유 가스의 분압을 0.07 내지 0.35mTorr로 설정하고,
    상기 제 2 배선층은 상기 제 1 배선층보다도 얕은 위치에 배치되고, 상기 절연막의 상기 표면상에 있어서의 상기 제 2 배선층의 정사 투영에 대하여, 상기 제 2 홀의 개구부가 중첩되는 면적이 상기 개구부의 면적의 1/4 이상 1 미만이며,
    상기 처리 가스는 CO 가스를 더 포함하고, 상기 플루오르카본 함유 가스는 C4F8 가스 또는 C5F8 가스를 포함하며, 상기 C4F8 가스 또는 C5F8 가스에 대한 상기 CO 가스의 유량비를 35 내지 200으로 설정하는
    플라즈마 에칭 방법.
  16. 삭제
  17. 제 15 항에 있어서,
    상기 처리 가스는 수소 함유 가스를 더 포함하는
    플라즈마 에칭 방법.
  18. 제 15 항에 있어서,
    상기 처리 가스는 불활성 가스를 더 포함하는
    플라즈마 에칭 방법.
  19. 제 15 항에 있어서,
    상기 플루오르카본 함유 가스는 C4F8 가스 또는 C5F8 가스로 이루어지는
    플라즈마 에칭 방법.
  20. 제 15 항에 있어서,
    상기 처리 가스는 CHF3 가스 또는 CH2F2 가스를 더 포함하고, 상기 C4F8 가스 또는 C5F8 가스에 대한 상기 CHF3 가스 또는 CH2F2 가스의 유량비를 1 내지 5로 설정하는
    플라즈마 에칭 방법.
  21. 기판상에 배치되고 기본적으로 실리콘 산화물로 구성되는 절연막의 상면으로부터 상기 절연막내에 설치되고 또한 상기 상면으로부터의 깊이가 상이한 제 1 및 제 2 배선층에 도달하도록 상기 절연막내에 각각 제 1 및 제 2 홀을 플라즈마 에칭에 의해 형성하는 방법에 있어서,
    상기 기판을 기밀 상태의 처리실내에 배치하는 단계와,
    상기 처리실내를 배기하면서, 상기 처리실내에 플루오르카본 함유 가스를 포함하는 처리 가스를 공급하는 단계와,
    상기 처리 가스를 플라즈마화하면서, 상기 플라즈마를 사용하여 상기 절연막을 이방성 에칭하는 단계를 포함하며,
    상기 절연막을 이방성 에칭하는 단계에 있어서, 상기 처리실내의 압력을 30 내지 60mTorr로 설정함과 동시에, 상기 처리실내의 상기 플루오르카본 함유 가스의 분압을 0.07 내지 0.35mTorr로 설정하고,
    상기 처리 가스는 CO 가스를 더 포함하고, 상기 플루오르카본 함유 가스는 C4F8 가스 또는 C5F8 가스를 포함하며, 상기 C4F8 가스 또는 C5F8 가스에 대한 상기 CO 가스의 유량비를 35 내지 200으로 설정하는
    플라즈마 에칭 방법.
  22. 제 21 항에 있어서,
    상기 처리 가스는 수소 함유 가스를 더 포함하는
    플라즈마 에칭 방법.
  23. 제 21 항에 있어서,
    상기 처리 가스는 불활성 가스를 더 포함하는
    플라즈마 에칭 방법.
  24. 제 21 항에 있어서,
    상기 처리 가스는 CHF3 가스 또는 CH2F2 가스를 더 포함하고, 상기 C4F8 가스 또는 C5F8 가스에 대한 상기 CHF3 가스 또는 CH2F2 가스의 유량비를 1 내지 5로 설정하는
    플라즈마 에칭 방법.
  25. 제 21 항에 있어서,
    상기 제 2 배선층은 상기 제 1 배선층보다도 얕은 위치에 배치되고, 상기 절연막의 상기 표면상에 있어서의 상기 제 2 배선층의 정사 투영에 대하여, 상기 제 2 홀의 개구부가 중첩되는 면적이 상기 개구부의 면적의 1/4 이상 1 미만인
    플라즈마 에칭 방법.
KR1020007012262A 1998-05-08 1999-04-16 플라즈마 에칭 방법 KR100560253B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-140413 1998-05-08
JP14041398A JP4216922B2 (ja) 1998-05-08 1998-05-08 酸化膜のエッチング方法

Publications (2)

Publication Number Publication Date
KR20010043300A KR20010043300A (ko) 2001-05-25
KR100560253B1 true KR100560253B1 (ko) 2006-03-10

Family

ID=15268160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007012262A KR100560253B1 (ko) 1998-05-08 1999-04-16 플라즈마 에칭 방법

Country Status (5)

Country Link
US (1) US6589435B1 (ko)
JP (1) JP4216922B2 (ko)
KR (1) KR100560253B1 (ko)
TW (1) TW411520B (ko)
WO (1) WO1999059198A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120098777A (ko) * 2009-12-11 2012-09-05 노벨러스 시스템즈, 인코포레이티드 작은-ｋ 절연체를 위한 저손상 포토레지스트 스트립 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461962B1 (en) * 1999-09-01 2002-10-08 Tokyo Electron Limited Etching method
JP4566373B2 (ja) * 2000-09-21 2010-10-20 東京エレクトロン株式会社 酸化膜エッチング方法
KR100379976B1 (ko) 2000-11-27 2003-04-16 삼성전자주식회사 실리콘 산화물 식각용 가스 조성물 및 이를 사용한 실리콘산화물의 식각 방법
JP4108310B2 (ja) * 2001-09-28 2008-06-25 富士通株式会社 シリコン含有絶縁膜を有する半導体装置の製造方法
JP2006196663A (ja) * 2005-01-13 2006-07-27 Tokyo Electron Ltd エッチング方法，プログラム，コンピュータ読み取り可能な記録媒体及びプラズマ処理装置
KR20100106501A (ko) * 2007-12-21 2010-10-01 램 리써치 코포레이션 고 식각율 레지스트 마스크를 이용한 식각
US20110130007A1 (en) * 2009-10-26 2011-06-02 Applied Materials, Inc. In-situ clean to reduce metal residues after etching titanium nitride

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944185B2 (ja) 1990-10-16 1999-08-30 沖電気工業株式会社 コンタクトエッチング方法
JPH0590223A (ja) * 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
US5658425A (en) * 1991-10-16 1997-08-19 Lam Research Corporation Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer
JPH0613354A (ja) 1992-06-25 1994-01-21 Seiko Epson Corp 半導体装置とその製造方法
JPH0722393A (ja) * 1993-06-23 1995-01-24 Toshiba Corp ドライエッチング装置及びドライエッチング方法
US5710078A (en) * 1996-06-03 1998-01-20 Vanguard International Semiconductor Corporation Method to improve the contact resistance of bit line metal structures to underlying polycide structures
US5908320A (en) * 1996-06-26 1999-06-01 Lam Research Corporation High selectivity BPSG:TiSi2 contact etch process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120098777A (ko) * 2009-12-11 2012-09-05 노벨러스 시스템즈, 인코포레이티드 작은-ｋ 절연체를 위한 저손상 포토레지스트 스트립 방법
KR101908737B1 (ko) 2009-12-11 2018-10-16 노벨러스 시스템즈, 인코포레이티드 작은-ｋ 절연체를 위한 저손상 포토레지스트 스트립 방법

Also Published As

Publication number Publication date
WO1999059198A1 (fr) 1999-11-18
KR20010043300A (ko) 2001-05-25
JPH11330057A (ja) 1999-11-30
TW411520B (en) 2000-11-11
US6589435B1 (en) 2003-07-08
JP4216922B2 (ja) 2009-01-28

Similar Documents

Publication Publication Date Title
KR100775175B1 (ko) 높은 어스펙트비의 반도체장치 에칭방법
JP4657458B2 (ja) 低容量の誘電体層をエッチングするための技術
US20050218373A1 (en) Etching methods
KR20010049274A (ko) 종횡비가 높은 개구에 대한 반응성 플라즈마 에칭 세정
US20060021704A1 (en) Method and apparatus for etching Si
JP4071069B2 (ja) 絶縁膜のエッチング方法
CN101536155A (zh) 用于低电介质常数材料的具有原位背侧聚合物去除的等离子体电介质蚀刻工艺
KR100702723B1 (ko) 드라이 에칭 방법
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
JP2008198659A (ja) プラズマエッチング方法
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
KR100430189B1 (ko) 플라즈마 에칭 방법
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
KR100560253B1 (ko) 플라즈마 에칭 방법
JP2019204815A (ja) 基板処理方法及び基板処理装置
JP2002520848A (ja) ２ステップ自己整合コンタクトエッチング
WO2003077301A1 (fr) Procede de gravure et appareil de gravure
JP3253215B2 (ja) エッチング方法及びエッチング装置
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
EP1235265A1 (en) Method for etching a hardmask layer and a metal layer
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
KR100709817B1 (ko) 에칭 방법
WO1999062111A1 (fr) Procede de gravure
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
JPH09162172A (ja) エッチングダメージの除去方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee