TW525212B - Plasma processing method - Google Patents

Plasma processing method Download PDF

Info

Publication number
TW525212B
TW525212B TW089119378A TW89119378A TW525212B TW 525212 B TW525212 B TW 525212B TW 089119378 A TW089119378 A TW 089119378A TW 89119378 A TW89119378 A TW 89119378A TW 525212 B TW525212 B TW 525212B
Authority
TW
Taiwan
Prior art keywords
photoresist film
frequency power
power
bias
film
Prior art date
Application number
TW089119378A
Other languages
English (en)
Inventor
Michiaki Sano
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW525212B publication Critical patent/TW525212B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Description

525212
經濟部智慧財產局員工消費合作社印製 【發明之背景】 本發明係有關於一種電漿處理方法。 一般而言，以電漿蝕刻技術在被處理體上形成預定圖 形時，係以光阻劑膜作為光罩之用。而蝕刻處理後通常必 須將光阻劑膜去除。因此，以往有一種用以去除光阻劑膜 之技術，名為電漿拋光技術。而進行電漿拋光處理時，則 係使用將上部電極與下部電極相對配置於處理室内之電漿 拋光裝査。使用該裝置時係對上部電極施加預定頻率之高 頻率電力，並對下部電極施加比上述頻率低頻之高頻率電 力。結果，即可將已導入處理室内之處理氣體電漿化，而 將載置於下部電極上之被處理體上所形成之光阻劑膜去除 (拋光）。 然而，由於上述之拋光處理方法係對下部電極上之被 處理體連續施加固定電力之偏壓用高頻率電力，故自處理 開始到結束為止’電漿中之離子將對被處理體過度作用。 因此’在諸如第5(a)圖所示之具有波形構造的被處理體1〇 上’不僅將去除層間絕緣膜8丨〇2膜12上之光阻劑膜，亦將 削去形成於Si〇2膜12上之通孔14之肩部14a及溝部16之肩 部16a。進而，通孔14之内徑及溝部16之寬度方向的截面寬 度亦將增大。結果，將無法在被處理體1 〇上形成極細微之 配線構造。另’在被處理體10之Si02膜12下方則分別形成 有TiN膜18與W膜20。 又，使用一種有別於上述之拋光方法，而在不對被處 理體施加偏壓用高頻率電力下進行處理時，則將使導入被 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）
— I I I I I t 11 — 1111_ (請先閱讀背面之注意事項再填寫本頁) * 、 •4- 525212 A7
先 閱 讀 背 面 之 意 事 項 再 填 寫 頁 525212 A7 五、發明說明（3 ) 之圍籬。又，根據本發明，當光阻劑膜仍殘存時，將對 被處理體施加之高頻率電力由第1電力轉換為第2電力以進 /亍電漿處理第2電力則係設定為可對被處理體導入能量較 低之離子者。因此，可防止光阻劑膜之下層構造被削去， 一面去除光阻劑膜。 又，根據本發明之第2觀點，可提供一種如申請專利範 圍第2項之電漿處理方法，該方法係用於將已導入處理室内 之處理氣體電漿化，以去除配置於該處理室内之被處理體 上所形成之光阻劑膜者，包含有：一對該被處理體施加偏 壓用尚頻率電力之程序；一將該處理氣體電漿化之程序； 及’一於刖述光阻劑膜殘存中，停止施加該偏壓用高頻率 電力之程序。 根據本發明，首先將對被處理體施加偏壓用高頻率電 力以進行電衆處理。偏壓用高頻率電力則係設定為諸如上 述之第1電力程度者。因此，可同時將光阻劑膜與圍籬部去 除。又，根據本發明，當光阻劑膜仍殘存時，將停止對被 處理體供給偏壓用高頻率電力。因此，由於導入被處理體 之離子的能量將減低，故可不削去光阻劑膜之下層構造而 將光阻劑膜去除。 又，根據本發明之第3或第4觀點，可提供一種如申請 專利範圍第3或第4項之電漿處理方法，該方法係以具有比 形成於被處理體上預定層之孔洞開口面積大之開口面積， 且具有包含該孔洞之開口的開口圖形之光阻劑膜作為光 罩’而施行電漿#刻處理至該預定層之中途，再去除該光 (請先閱讀背面之注意事項再填寫本頁) -1--------訂-------1 ·線 經濟部智慧財產局員工消費合作社印製 525212
五、發明說明（ 6 阻劑膜者，並包含有與上述申請專利範圍第丨或第2項之發 明相同之各程序。 一旦對該被處理體進行電漿蝕刻處理，則孔洞之開口 周圍將形成圍籬部。因此，若以與上述申請專利範圍第i 或第2項之電漿處理方法相同之各程序進行處理，即可同時 去除光阻劑膜及圍籬部，且維持預定形狀之圖形。 進而，本發明並宜應用於諸如申請專利範圍第5及第 項之電漿處理方法中以光阻劑膜作為用以在形成於該被處 理體上之Si〇2膜上形成預定圖形之光罩時。舉例言之，一 旦以光阻劑膜作為光罩而藉電漿蝕刻處理將Si〇2膜或有機 物材料膜圖形化以形成波形構造，則該圖形化部分將形成 圍籬部。又，Si〇2或有機物材料係可輕易為電漿所削去之 材料。因此，若根據上述申請專利範圍第〗〜第4項之電漿 處理方法去除光阻劑膜，即可同時將圍籬部去除，並防止 損傷形成於Si02膜或有機物材料膜上之圖形。 【圖式之簡單說明】 第1圖為顯示可應用本發明之拋光裝置的概略戴面圖。 第2(a)圖為顯示拋光處理前之晶圓的概略截面圖，第 2(b)圖為顯示在拋光處理中轉換偏壓用高頻率電力時之晶 圓的概略截面圖，第2(c)圖為顯示拋光處理後之晶圓的概 略截面圖。 第3(a)圖為顯示未經拋光處理，且尚未藉蝕刻處理形 成溝部之晶圓的概略平面圖，第3(b)圖為顯示將第3(a)圖所 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^----------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 525212 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 B7 五、發明說明（5 ) 示晶圓以沿A-A線之平面切斷後之概略平面圖。 第4(a)圖為顯示未經可應用本發明之其他拋光處理， 且尚未藉餘刻處理形成接觸孔之晶圓的概略平面圖，第4(乜） 圖為顯示將第4(a)圖所示晶圓以沿B-B線之平面切斷後之 概略截面圖。 第5(a)圖為顯示晶圓經以往連續施加固定電力之偏壓 用高頻率電力之拋光處理後的概略截面圖，第5(b)圖為顯 示晶圓經以往不施加偏壓用高頻率電力之拋光處理後的概 略截面圖。 【本發明之較佳實施形態】 以下參照附圖，就將本發明之電漿處理方法應用於電 漿拋光方法之較佳實施形態加以詳細說明。 第1實施例 (1 ) 拋光裝置之構造 首先，參照第1圖，就可應用本實施例之拋光方法之拋 光裝置100的構造加以說明。處理室102係形成於具導電性 之密閉處理容器104内。處理容器104則已配設保護接地。 處理室102内並配置有具導電性之下部電極1〇6。下部電極 106則兼任晶圓w之載置台。下部電極1〇6之載置面設有靜 電卡盤108。靜電卡盤108則可藉施加由高壓直流電源 所輸出之高壓直流電壓而吸著並保持晶圓w。又，下部電 極106上並設有配置於載置之晶圓w周圍而將之包圍的環 本紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公爱） ---'-------------------訂---------線^^ (請先閱讀背面之注意事項再填寫本頁) 、 525212 Λ7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（6 狀體112。另，下部電極1〇6並構成可為未予圖示之驅動機 構所驅動而藉昇降軸114與絕緣構件115自由昇降。 又，下部電極106係藉第1匹配器118而與第j高頻率電 源116相連接。第！高頻率電源丨16則可輸出後述之本實施例 中所使用之偏壓用高頻率電力而對下部電極106施加之。 又，第1高頻率電源116並與控制器ι2〇相連接。控制器12〇 則係用以控制第1高頻率電源j丨6而調整偏壓用高頻率電力 之輸出者。另，偏壓用高頻率電力之控制構造則將於下面 加以詳述。 又’處理室102内並配置有與下部電極ι〇6之載置面相 對而具導電性之上部電極122。上部電極122並藉絕緣構件 124而設置於處理容器104内。又，上部電極122上形成有多 個氣體吐出孔122a。因此，由氣體供給源126所供出之處理 氣體即可經流量調整閥128、開關閥13〇及氣體吐出孔122a 而供入處理室102内。另，處理室102内之氣體則可藉未予 圖示之真空泵而由排氣管132排出。又，上部電極122並藉 第2匹配器136而與第2高頻率電源134相連接。第2高頻率電 源134則可輸出用於電漿生成之高頻率電力而對上部電極 12 2施加之。 (2 ) 晶圓之構造 其次，就進行拋光處理前之晶圓W加以說明。如第2(a) 圖所示，已經過成膜處理及蝕刻處理等各種處理之晶圓w 具有波形構造。即，晶圓W上已形成配線用之W膜200。在 W膜200上則隔著用以防止w膜200氧化之TiN膜202而重疊 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9- 裝----------訂—I------線 (請先閱讀背面之注意事項再填寫本頁) 525212 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 B7 五、發明說明（7 ) 有層間絕緣膜Si〇2膜（預定層）204。又，藉電漿蝕刻處理 而在Si〇2膜204上依次形成有用以嵌入配線材料之通孔（孔 洞）210與溝部212。溝部212之截面寬度並形成比通孔210 之截面見度為寬。另’溝部212底部之通孔210之開口部周 圍則形成有向蝕刻時所形成之溝部212上方突出之圍籬部 214。又’在Si〇2膜2 04上隔著反射防止膜206而重疊有於姓 刻處理時作為光罩使用之光阻劑膜2〇8。如第2(a)圖、顯示 該钱刻處理前之狀態的第3(a)圖及第3(b)圖所示，光阻劑膜 208上並形成一具有比通孔21〇之開口面積大之開口面積， 且與通孔210之開口連通之略溝狀的開口圖形216。另，如 後面將述及之部分，在本實施例中，不僅光阻劑膜2〇8將被 去除’反射防止膜206亦將同時去除。又，採用有機物材料 膜以替代上述之Si〇2膜204時，亦可適用本實施例。 (3 ) 抛光處理 其次，就光阻劑膜208之拋光處理加以詳述。首先，將 該第2(a)圖所示之晶圓買載置於第1圖中所示之下部電極 106上。接著，自處理氣體供給源126朝處理室1〇2内導入處 理氣體，例如〇2與Ar之混合氣體。又，將處理室1〇2内抽 真空以將壓力維持在l〇mTorr。然後，對上部電極122施加 諸如60MHz、lkW之電漿生成用高頻率電力。同時，亦對 下部電極106施加諸如2MHz、第1電力之25〇w之偏壓用高 頻率電力。 處理氣體將藉電漿生成用高頻率電力而電聚化。又， 電漿中之離子則藉偏壓用高頻率電力而導入晶圓w。結 -----------------r---訂---— — — — —— (請先閱讀背面之注意事項再填寫本頁) ~
525212 五 經濟部智慧財產局員工消費合作社印製 Λ7 B7 發明說明（8 果，如第2(b)圖所示，可將光阻劑膜2〇8拋光。另，較後述 之第2電力相對為強，且其大小程度與上述習知之拋光方法 相同之第1電力的偏壓用高頻率電力則經下部電極〗〇6而對 晶圓W施加。因此，即可對晶圓w導入能量較高之離子。 結果，可在削去光阻劑膜208之同時，亦將圍籬部214去除。 又，在本實施例中，當施加第丨電力之偏壓用高頻率電 力時，光阻劑膜208及反射防止膜206皆仍殘存。因此，Si〇2 膜204上面與溝部212之肩部212a係為光阻劑膜208與反射 防止膜206所保護。因此，Si〇2膜2〇4上面與溝部212之肩部 212a不會與離子接觸而不致被切削。結果，可將溝部2 j 2 之形狀與Si〇2膜204之厚度維持在蝕刻處理時之狀態。 接著，當光阻劑膜208仍殘存時，藉控制器120之控制， 將對下部電極106施加之電力由該第！電力轉換為第2電力 之偏壓用高頻率電力。而第2電力係較該第1電力相對為弱 (諸如10W以下）之電力。因此，當施加第2電力之偏壓用 高頻率電力時，將減少導入晶圓W之離子的能量。結果， 如第2(c)圖所示，可不削去Si〇2膜2〇4及TiN膜2〇2而去除光 阻劑膜208與反射防止膜206。另，其他條件則與上述施加 第1電力之偏壓用高頻率電力時相同。 又，由第1電力轉換為第2電力之偏壓用高頻率電力之 時機係設定於上述之光阻劑膜208殘存時，而宜為第2(b) 圖所示光阻劑膜208仍殘存而已去除圍籬部214之後。如第 2(c)圖所示，藉上述之構造，即可以同一程序進行去除光 阻劑膜208及反射防止膜206與圍籬部214。又，此時亦可防 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------^----------^---------$ (請先閱讀背面之注意事項再填寫本頁) -11- 525212 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（9 ) 止通孔210之肩部210a及溝部212被切削。 另，上述之電力切換時機係由去除光阻劑膜208所需之 時間與去除圍籬部214所需之時間事先算出，而設定於控制 器120。控制器120則根據該切換時機而控制第1高頻率電源 116。藉上述之構造，自處理開始至該電力切換時機為止， 第1高頻率電源116可對下部電極106輸出第1電力之偏壓用 高頻率電力。又，自該電力切換時機開始至處理結束為止， 第1高頻率電源116則對下部電極1〇6輸出第2電力之偏壓用 高頻率電力。 第2實施例 其次，就本發明之第2實施例加以說明。本實施例之特 徵係於光阻劑膜208仍殘存時即停止供給對下部電極1〇6施 加之第1電力之偏壓用高頻率電力。另，由於適用本實施例 之裝置、對下部電極106施加偏壓用高頻率電力之條件以外 的各條件及施行拋光處理之晶圓W皆與上述之第1實施例 相同’故省略之而不再說明。 在本實施例中，首先，與上述之第丨實施例相同，對第 1圖中所示之下部電極106施加第1電力之偏壓用高頻率電 力以對載置於下部電極1〇6上之第2(a)圖所示之晶圓w施 行拋光處理。結果，如第2(b)圖所示，可在將光阻劑膜2〇8 拋光之同時，亦將圍籬部214去除。 接著，藉控制器120控制第1高頻率電源116,而與上述 之第1實施例同樣在第2(b)圖所示光阻劑膜208仍殘存而已 ------------i I-------訂·丨丨------線^^· (請先閱讀背面之注意事項再填寫本頁) ，
525212 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1Q) 去除圍籬部214後，停止輸出第1電力之偏壓用高頻率電 力。結果，將減少導入晶圓W之離子的能量。因此，如第 2(c)圖所示，可不削去Si〇2膜204及TiN膜202而去除光阻劑 膜208與反射防止膜206。 以上雖已參照附圖’就本發明之較佳實施例加以說 明，但本發明並不限於上述之構造。在申請專利範圍中所 ό己載之技術思想範臂内’右為該技術領域之從業者，當可 思及各種變形及修正例，而該等變形例及修正例則亦視為 屬本發明之技術範圍者。 舉例言之’在上述之實施例中，雖已舉對通孔上方形 成有溝部之晶圓施行抛光處理為例而加以說明，但本發明 並不限於上述之構造’舉例言之，對以下列各程序形成之 晶圓施行抛光處理時亦可應用本發明。即，如第4(a)圖及 第4(b)圖所示’首先，在晶圓w之Si〇2膜208上形成具有略 - 圓形之開口圖形3〇〇的光阻劑膜208。該開口圖形3〇〇則係配 置成與第1接觸孔302連通’並形成具有比第1接觸孔302之 開口面積更大之開口面積。接著，在晶圓…上，將光阻劑 膜208作為光罩而施行触刻處理，以將§丨〇2膜204姓刻至第1 接觸孔302之預定深度，且於第1接觸孔3〇2上形成内徑比第 1接觸孔302大之第2接觸孔。而於該晶圓貿中，第2接觸孔 底部之第1接觸孔302開口周圍將形成圍籬部。因此，若對 該晶圓W施行上述第1實施例或第2實施例中之拋光處理， 則形成之圖形形狀將不致受損，而可同時去除光阻劑膜2 〇 8 及圍籬部。另，已於第1實施例中加以說明之拋光處理前的 本紙張尺度適用中國國家標準（CNtS)A4規格（210 X 297公釐） -------------裝----l· I--訂---------線 (請先閱讀背面之注意事項再填寫本頁) •13· 525212 A7 五、發明說明（η 晶圓W亦可藉進行上述 合％序而形成，但開口圖形之形狀 將有所不同。 在上述之只施例中，雖已舉平行平板型之電漿蝕 刻裝置為例而加以說明，但本發明並不限於上述之構造， 而亦可適用於微波型電漿處理裝置、電子加速共鳴型電漿 處理裝置及誘導結合型電漿處理裝置等各種電聚處理裝 置。 根據本發明，可維持蝕刻處理時形成於被處理體上之 圖形的形狀而去除光阻劑膜，同時去除蝕刻處理時所形成 之圍籬部。 主 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 要元件符號之說明 w…晶圓 104…處理容器 1〇…被處理體 106…下部電極 12…81〇2膜 108…靜電卡盤 14…通孔 110···高壓直流電源 14a…肩部 112···環狀體 14b···圍籬部 114···昇降轴 16…溝部 115…絕緣構件 16a…肩部 116···第1高頻率電源 18…TiN膜 118…第1匹配器 20…W膜 120…控制器 100···拋光裝置 122…上部電極 102···處理室 122a…氣體吐出孔 •14· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525212 ' A7 B7 經濟部智慧財產局員工消費合作社印制衣 7; 發明說明（ 12 ) 124··· 絕緣構件 126"· 氣體供給源 128"· 流量調整閥 130··· 開關閥 132”· 排氣管 134··· 第2高頻率電源 136… 第2匹配器 200-· W膜 202". TiN膜 204··· Si02 膜 206… 反射防止膜 208"· 光阻劑膜 210"· 通孔 210a· .·肩部 212··· 溝部 212a· .·肩部 214… 圍籬部 216··· 開口圖形 300··· 開口圖形 302··· 第1接觸孔 -------------裝----------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15-

Claims (1)

  1. 525212
    經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 •一種電漿處理方法，係用於將已導入處理室内之處理 氣體電漿化，以去除配置於該處理室内之被處理體上 所形成之光阻劑膜者，包含有·· 一對該被處理體施加第丨電力之偏壓用高頻率電力之 程序； 一將該處理氣體電漿化之程序；及 一於前述光阻劑膜殘存中，將該第丨電力之偏壓用高頻 率電力轉換為比該第1電力弱之第2電力的偏壓用高頻 率電力，而對該被處理體施加該第2電力之偏壓用高頻 率電力之程序。 2· —種電漿處理方法，係用於將已導入處理室内之處理 氣體電漿化，以去除配置於該處理室内之被處理體上 所形成之光阻劑膜者，包含有： 一對該被處理體施加偏壓用高頻率電力之程序； 一將該處理氣體電漿化之程序；及 於刖述光阻劑膜殘存中，停止施加該偏壓用高頻率電 力之程序。 3 ·種電漿處理方法，係以具有比形成於被處理體上預 定層之孔洞開口面積大之開口面積，且具有包含該孔 洞之開口的開口圖形之光阻劑膜作為光罩，而施行電 漿蝕刻處理至該預定層之中途，再去除該光阻劑膜 者，包含有： 一對該被處理體施加第1電力之偏壓用高頻率電力之 程序； ------------费------ I I ·1111111· I I I I <請先閱讀背面之注意事項再填寫本頁) 、 一
    •16· 經濟部智慧財產局員工消費合作社印製
    A8 g ---~_ 、申請專利範圍 一將處理氣體電漿化之程序；及 一於前述光阻劑膜殘存中，將該第！電力之偏壓用高頻 率電力轉換為比該第1電力弱之第2電力的偏壓用高頻 率電力’而對該被處理體施加該第2電力之偏壓用高頻 率電力之程序。 4· 一種電漿處理方法，係以具有比形成於被處理體上之 預定層之孔洞開口面積大之開口面積，且具有包含該 孔洞之開口的開口圖形之光阻劑膜作為光罩，而施行 電漿蝕刻處理至該預定層之中途，再去除該光阻劑膜 者，包含有： 對該被處理體施加偏壓用高頻率電力之程序； 一將處理氣體電漿化之程序；及 於刚述光阻劑膜殘存中，停止施加該偏壓用高頻率電 力之程序。 5·如申請專利範圍第1〜4項中任一項之電漿處理方法， 其中該光阻劑膜係用以在形成於該被處理體上之Si〇2 膜上形成預定圖形之光罩。 6·如申請專利範圍第1〜4項中任一項之電漿處理方法， 其中該光阻劑膜係用以在形成於該被處理體上之有機 物材料膜上形成預定圖形之光罩。 -17-
    —. (請先閱讀背面之注意事項再填寫本頁) · -線· 本紙張尺度刺(CNS)A4祕咖Χ 297公爱）
TW089119378A 1999-09-29 2000-09-20 Plasma processing method TW525212B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27691299A JP4382926B2 (ja) 1999-09-29 1999-09-29 プラズマ処理方法

Publications (1)

Publication Number Publication Date
TW525212B true TW525212B (en) 2003-03-21

Family

ID=17576130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089119378A TW525212B (en) 1999-09-29 2000-09-20 Plasma processing method

Country Status (5)

Country Link
US (1) US6743730B1 (zh)
EP (1) EP1091396B1 (zh)
JP (1) JP4382926B2 (zh)
KR (1) KR100603099B1 (zh)
TW (1) TW525212B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017469A (ja) * 2001-06-29 2003-01-17 Tokyo Electron Ltd エッチング兼アッシング装置、アッシング装置、アッシング方法及び処理方法
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
WO2006093928A2 (en) * 2005-02-28 2006-09-08 Educational Testing Service Method of model scaling for an automated essay scoring system
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US7758763B2 (en) * 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
US7768766B2 (en) 2007-06-01 2010-08-03 Lam Research Corporation Plasma processing system ESC high voltage control
KR101500995B1 (ko) * 2008-11-06 2015-03-18 삼성전자 주식회사 플라즈마 식각장치
KR20130083469A (ko) * 2010-12-20 2013-07-22 가부시키가이샤 아루박 유전체 디바이스의 제조 방법 및 애싱 방법
CN106919010A (zh) * 2015-12-25 2017-07-04 中微半导体设备(上海)有限公司 一种用于半导体晶片剥去光刻胶装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220992B2 (ja) * 1991-01-22 2001-10-22 ソニー株式会社 ドライエッチング方法
US5250165A (en) * 1991-12-09 1993-10-05 Motorola, Inc. Controlled isotropy reactive ion etcher for multi-stepped sloped contact etch process
KR0157536B1 (ko) * 1994-11-18 1998-12-01 모리시다 요이치 드라이 에칭 방법
US5780359A (en) * 1995-12-11 1998-07-14 Applied Materials, Inc. Polymer removal from top surfaces and sidewalls of a semiconductor wafer
US6043164A (en) * 1996-06-10 2000-03-28 Sharp Laboratories Of America, Inc. Method for transferring a multi-level photoresist pattern
JP3122618B2 (ja) * 1996-08-23 2001-01-09 東京エレクトロン株式会社 プラズマ処理装置
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
JP3251184B2 (ja) * 1996-11-01 2002-01-28 日本電気株式会社 レジスト除去方法及びレジスト除去装置
JP3316407B2 (ja) * 1997-02-26 2002-08-19 シャープ株式会社 半導体装置の製造方法
JP2897753B2 (ja) 1997-04-07 1999-05-31 株式会社日立製作所 試料後処理方法
JP3408409B2 (ja) * 1997-10-29 2003-05-19 松下電器産業株式会社 半導体装置の製造方法およびドライエッチング装置の反応室環境制御方法
TW394989B (en) * 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
JP3380846B2 (ja) * 1997-11-05 2003-02-24 松下電器産業株式会社 半導体装置の製造方法
JP3218348B2 (ja) * 1998-05-21 2001-10-15 株式会社アルバック プラズマアッシング方法
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6218084B1 (en) * 1998-12-15 2001-04-17 United Microelectronics Corp. Method for removing photoresist layer
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process

Also Published As

Publication number Publication date
EP1091396B1 (en) 2012-07-25
JP2001102361A (ja) 2001-04-13
JP4382926B2 (ja) 2009-12-16
KR20010039919A (ko) 2001-05-15
KR100603099B1 (ko) 2006-07-20
US6743730B1 (en) 2004-06-01
EP1091396A3 (en) 2004-12-29
EP1091396A2 (en) 2001-04-11

Similar Documents

Publication Publication Date Title
TW544801B (en) Techniques for forming contact holes through to a silicon layer of a substrate
TWI379359B (en) Method and system for dry etching a hafnium containing material
JP5219479B2 (ja) 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
TWI285403B (en) Low-pressure removal of photoresist and etch residue
KR101333924B1 (ko) 에칭 방법, 컴퓨터 판독 가능한 기록 매체, 및 플라즈마 처리 시스템
TWI478234B (zh) 氮化矽膜之蝕刻方法
TWI263276B (en) Plasma etching method and plasma etching apparatus
TW525212B (en) Plasma processing method
TW417174B (en) Plasma processing method
TW495867B (en) Plasma processing apparatus and processing method
US7449414B2 (en) Method of treating a mask layer prior to performing an etching process
TW384500B (en) Broad-band adjustable power ratio phase-inverting plasma reactor
US8420500B2 (en) Method of producing a structure by layer transfer
TWI364789B (zh)
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
TW201118943A (en) Plasma processing apparatus and plasma processing method
TWI364631B (en) Methods of removing photoresist from substrates
US20080029483A1 (en) Method of treating a mask layer prior to performing an etching process
TWI288975B (en) A method and system for forming a feature in a high-k layer
JP2019061849A5 (zh)
TWI423324B (zh) 相對於其他材料具有高選擇率之金屬氮化物的蝕刻方法
US20080032507A1 (en) Method of treating a mask layer prior to performing an etching process
JP2002110652A (ja) プラズマ処理方法およびその装置
KR20140021610A (ko) 풀 메탈 게이트 구조를 패터닝하는 방법
TW200924048A (en) Plasma etch process for controlling line edge roughness

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees