KR20130083469A - 유전체 디바이스의 제조 방법 및 애싱 방법 - Google Patents

유전체 디바이스의 제조 방법 및 애싱 방법 Download PDF

Info

Publication number
KR20130083469A
KR20130083469A KR1020137015126A KR20137015126A KR20130083469A KR 20130083469 A KR20130083469 A KR 20130083469A KR 1020137015126 A KR1020137015126 A KR 1020137015126A KR 20137015126 A KR20137015126 A KR 20137015126A KR 20130083469 A KR20130083469 A KR 20130083469A
Authority
KR
South Korea
Prior art keywords
resist mask
gas
etching
chamber
substrate
Prior art date
Application number
KR1020137015126A
Other languages
English (en)
Inventor
요시아키 요시다
유타카 고카제
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20130083469A publication Critical patent/KR20130083469A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B19/00—Apparatus or processes specially adapted for manufacturing insulators or insulating bodies
    • H01B19/04—Treating the surfaces, e.g. applying coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

[과제] 레지스트 잔사를 억제할 수 있는 유전체 디바이스의 제조 방법 및 애싱 방법을 제공한다. [해결 수단] 상기 애싱 방법은 유기 재료로 형성된 레지스트 마스크(6)를 통해 염소계 가스 또는 불화 탄소계 가스의 플라즈마로 표면을 에칭한 기재를 챔버 내에 배치하고, 상기 챔버 내에서 산소이온에 의해서 상기 레지스트 마스크(6)를 충격 처리하고, 상기 챔버 내에서 산소 라디칼에 의해서 상기 레지스트 마스크를 제거한다. 상기 애싱 방법에 의하면, 산소이온에 의한 충격 처리에 의해서 레지스트 마스크의 표면에 부착한 에칭 반응물이 물리적으로 제거된다. 이것에 의해, 에칭 반응물에 기인하는 레지스트 잔사의 발생이 억제되어 기재 표면으로부터 레지스트 마스크가 효율적으로 제거된다.

Description

유전체 디바이스의 제조 방법 및 애싱 방법{METHOD OF MANUFACTURING DIELECTRIC DEVICE AND ASHING METHOD}
본 발명은 에칭에 이용한 레지스트 마스크의 제거 공정을 가지는 유전체 디바이스의 제조 방법 및 레지스트 마스크의 애싱 방법에 관한 것이다.
최근, 압전소자나 메모리 소자 등의 유전체 디바이스는 유전체층이 한 쌍의 전극층에 낀 구조를 가진다. 이런 종류의 유전체 디바이스는 상부 전극층 및 유전체층이 소정의 형상으로 에칭됨으로써, 압전 디바이스, 메모리 셀 등으로서 사용된다. 상부 전극층 및 유전체층의 에칭에는 유기 레지스트를 이용한 드라이 에칭이 널리 알려지고 있다. 에칭 가스에는 염소계 가스나 프레온계 가스가 이용되고, 에칭 후의 레지스트 마스크의 제거에는 산소 플라즈마가 널리 이용되고 있다(예를 들면 하기 특허문헌 1 참조).
일본 특허공개 2009-206329호 공보 (단락[0042])
그렇지만 염소계 가스나 프레온계 가스를 이용한 에칭에서는, 후의 산소 플라즈마에 의한 레지스트 마스크의 애싱 처리 시에 레지스트 잔사물(殘渣物)이 발생하기 쉽다고 하는 문제가 있다. 상기 레지스트 잔사물은 상부 전극층 혹은 유전체층의 에칭 시에 생성되는 에칭 가스의 반응물이 레지스트 마스크의 표면에 부착한 것인 것이 확인되었다. 레지스트 잔사물은 디바이스 특성에 영향을 미쳐, 예를 들면 저항 변화형 메모리 소자(ReRAM)에 관해서는 레지스트 잔사물이 원인으로 소망하는 전기적 특성을 안정하게 얻을 수 없다.
이상과 같은 사정을 감안하여, 본 발명의 목적은 레지스트 잔사를 억제할 수 있는 유전체 디바이스의 제조 방법 및 애싱 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 한 형태에 따른 유전체 디바이스의 제조 방법은, 기재 상에 제1의 전극과, 유전체층과, 제2의 전극층이 차례로 형성된 적층체를 제작하는 공정을 포함한다.
상기 제2의 전극층 상에, 유기 재료로 형성된 레지스트 마스크가 형성된다.
상기 제2의 전극층 및 상기 유전체층은 상기 레지스트 마스크를 통해 염소계 가스 또는 불화 탄소계 가스의 플라즈마로 순차 에칭된다.
상기 레지스트 마스크는 산소이온에 의해서 충격(bombardment) 처리된다.
상기 레지스트 마스크는 산소 라디칼에 의해서 제거된다.
또한, 본 발명의 한 형태에 따른 애싱 방법은 유기 재료로 형성된 레지스트 마스크를 통해 염소계 가스 또는 불화 탄소계 가스의 플라즈마로 표면을 에칭한 기재를 챔버 내에 배치하는 공정을 포함한다.
상기 레지스트 마스크는 상기 챔버 내에서 산소이온에 의해서 충격 처리된다.
상기 레지스트 마스크는 상기 챔버 내에서 산소 라디칼에 의해서 제거된다.
도 1은 본 발명의 일 실시형태에 따른 유전체 디바이스의 제조 방법을 설명하는 개략 공정도이다.
도 2는 본 발명의 일 실시형태에서 이용되는 드라이 에칭 장치의 개략도이다.
도 3은 본 발명의 일 실시형태에서 이용되는 애싱 장치의 개략도이다.
도 4는 본 발명의 일 실시형태에 따른 애싱 방법을 설명하는 개략 공정도이다.
본 발명의 일 실시형태에 따른 유전체 디바이스의 제조 방법은 기재 상에 제1의 전극과, 유전체층과, 제2의 전극층이 차례로 형성된 적층체를 제작하는 공정을 포함한다.
상기 제2의 전극층 상에 유기 재료로 형성된 레지스트 마스크가 형성된다.
상기 제2의 전극층 및 상기 유전체층은 상기 레지스트 마스크를 통해 염소계 가스 또는 불화 탄소계 가스의 플라즈마로 순차 에칭된다.
상기 레지스트 마스크는 산소이온에 의해서 충격(bombardment) 처리된다.
상기 레지스트 마스크는 산소 라디칼에 의해서 제거된다.
상기 유전체 디바이스의 제조 방법에 있어서는, 산소이온에 의한 충격 처리에 의해서 레지스트 마스크의 표면에 부착한 에칭 반응물이 물리적으로 제거된다. 이것에 의해, 에칭 반응물에 기인하는 레지스트 잔사의 발생이 억제되고, 기재 표면으로부터 레지스트 마스크가 효율적으로 제거된다. 따라서 상기 방법에 의하면, 소망한 특성을 가지는 유전체 디바이스를 안정하게 제조할 수 있다.
상기 염소계 가스에는, 예를 들면 BCl3를 포함하는 가스가 이용되고, 불화 탄소계 가스에는, 예를 들면 CF4, C3F8, C4F8 및 CHF3 중 어느 것을 포함하는 가스가 이용된다.
상기 레지스트 마스크를 충격 처리하는 공정에서는, 상기 챔버 내에 산소가 도입되고, 상기 기재에 고주파 바이어스 전력이 인가된다. 고주파 바이어스 전력은 챔버 내에 산소의 플라즈마를 발생시키고, 플라즈마 중의 이온을 기재 표면에 끌어 들인다. 이것에 의해 레지스트 마스크 표면의 에칭 반응물이 이온에 의한 스퍼터 작용으로 제거된다.
상기 레지스트 마스크를 제거하는 공정에서는, 상기 챔버 내에 도입한 산소 라디칼에, 전기적으로 무(無)바이어스 상태에서 상기 기재가 노출된다. 산소 라디칼과 레지스트 마스크의 접촉에 의해, 레지스트 마스크는 애싱된다. 이 때 기재는 전기적으로 무바이어스 상태이기 때문에, 이온에 의한 스퍼터 작용을 받지 않고, 따라서 기질(下地)인 제1의 전극층의 에칭이 저지된다.
상기 유전체층은 유전체 디바이스의 종류에 따라 적당히 선택된다. 예를 들면 유전체 디바이스가 저항 변화형의 메모리 소자인 경우, 유전체층으로서는, 예를 들면, CoO, NiO, CuO, Cu2O, TiO2, ZnO, Al2O3, LNO, Y2O5, SrZrO2, Ta2O5 등의 천이(遷移)금속 산화물이 이용된다.
또, 유전체 디바이스가 압전소자인 경우, 유전체층으로서는, 예를 들면, 티탄산 지르콘산 연(鉛)(PZT：Pb(Zr,Ti)O3), 티탄산 비스무트(BTO：Bi4Ti3O12), 티탄산 비스무트 란탄(BLT：(Bi,La)4Ti3O12), 란탄 첨가 티탄산 지르콘산 연(PLZT：(PbLa)(ZrTi)O3) 등의 강(强)유전체라도 좋다.
본 발명의 일 실시형태에 따른 애싱 방법은 유기 재료로 형성된 레지스트 마스크를 통해 염소계 가스 또는 불화 탄소계 가스의 플라즈마로 표면을 에칭한 기재를 챔버 내에 배치하는 공정을 포함한다.
상기 레지스트 마스크는 상기 챔버 내에서 산소이온에 의해서 충격 처리된다.
상기 레지스트 마스크는 상기 챔버 내에서 산소 라디칼에 의해서 제거된다.
상기 애싱 방법에 있어서는, 산소이온에 의한 충격 처리에 의해서, 레지스트 마스크의 표면에 부착한 에칭 반응물이 물리적으로 제거된다. 이것에 의해, 에칭 반응물에 기인하는 레지스트 잔사의 발생을 억제하고, 기재 표면으로부터 레지스트 마스크를 효율적으로 제거할 수 있다.
이하, 도면을 참조하면서, 본 발명의 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 유전체 디바이스의 제조 방법을 설명하는 개략 공정도이다. 본 실시형태에서는 유전체 디바이스로서 천이금속 산화물층을 한 쌍의 전극에 끼워 넣은 구조를 가지는 저항 변화형 메모리 소자를 예로 들어 설명한다.
여기서, 저항 변화형 메모리 소자란, 유전체층의 저항 상태를 전기적으로 제어함으로써 정보의 기록 및 읽기를 가능하게 하는 메모리 소자를 말한다. 이런 종류의 메모리 소자는, 도전성 물질로 이루어진 하부 전극과, 천이금속 산화물로 이루어진 유전체층과, 도전성 물질로 이루어진 상부 전극이 이 순서로 적층된다. 그리고, 예를 들면 상부 전극을 양극으로 하고, 하부 전극을 음극으로서 양전극 간에 펄스상의 정전압을 인가하면 유전체층이 저(低)저항 상태가 되고, 양전극 간에 펄스상의 부전압을 인가하면 고(高)저항 상태가 되는 것으로 정보가 기록된다. 또 유전체층의 막 두께(厚) 방향으로 센스 전류를 흘려, 저항값을 측정하여 고저항 상태와 저저항 상태를 판별함으로써 기록 정보를 읽어낸다.
［적층체의 제작 공정］
도 1(A)는 적층체의 제작 공정을 나타내고 있다. 이 공정에서는, 기판(1)(기재) 상에 절연층(2)과, 하부 전극층(3)(제1의 전극층)과, 유전체층(4)과, 상부 전극층(5)(제2의 전극층)의 적층 구조를 가지는 적층체(L)가 제작된다. 기판(1)은 글래스 기판이라도 좋고, 실리콘 기판 등의 반도체 기판이라도 좋다.
절연층(2)은, 예를 들면 SiO2 등으로 형성된다.
하부 전극층(3)은 Pt(백금), Ir(이리듐), Ta(탄탈륨), Ti(티탄), TiN(티탄 나이트라이드), Al(알루미늄), W(텅스텐) 등의 금속 재료로 형성된다. 하부 전극층(3)은, 예를 들면 스퍼터법, 진공증착법, CVD법 등의 박막 형성 방법에 의해서, 기판(1) 상에 형성된다. 하부 전극층(3)의 두께는 특별히 한정되지 않고, 예를 들면 0.005~0.100 ㎛이다.
유전체층(4)은 천이금속 산화물층에서 형성된다. 천이금속 산화물로서는, 예를 들면, CoO, NiO, CuO, Cu2O, TiO2, ZnO, Al2O3, LNO, Y2O5, SrZrO2, Ta2O5 등이 이용된다. 유전체층(4)은 스퍼터법, CVD법, 졸겔법 등의 박막 형성 방법에 의해서, 하부 전극층(3) 상에 형성된다. 유전체층(4)의 두께는 특별히 한정되지 않고, 예를 들면 0.003~0.100 ㎛이다.
상부 전극층(5)은 Pt, Ir, Ta, Ti, TiN, Al, W 등의 금속 재료로 형성된다. 상부 전극층(5)은, 예를 들면 스퍼터법, 진공증착법, CVD법 등의 박막 형성 방법에 의해서, 유전체층(4) 상에 형성된다. 상부 전극층(5)의 두께는 특별히 한정되지 않고, 예를 들면 0.005~0.100 ㎛이다.
［상부 전극층의 에칭 공정］
도 1(B) 및 (C)는 상부 전극층(5)의 에칭 공정을 나타내고 있다. 도 1(B)에 나타낸 바와 같이, 상부 전극층(5) 상에, 소정 형상의 레지스트 마스크(6)가 형성된다. 레지스트 마스크(6)는 감광성 유기 포토레지스트(PR)의 도포, 노광, 현상 등의 처리를 거치는 것에 의해서 소정 형상으로 패터닝 된다. 상기 포토레지스트는 드라이 필름 레지스트여도 좋다. 레지스트 마스크(6)의 두께는 특별히 한정되지 않고, 예를 들면 0.5~10 ㎛이다.
다음으로, 도 1(C)에 나타낸 바와 같이, 레지스트 마스크(6)를 통해 상부 전극층(5)이 에칭된다. 상부 전극층(5)의 에칭 방법은 드라이 에칭법이라도 좋고, 습식 에칭법이라도 좋다. 본 실시형태에서는 드라이 에칭법이 채용되고, 에칭 가스에는 염소계 가스(예를 들면 Cl2와 BCl3의 혼합가스)가 이용된다.
상부 전극층(5)의 에칭 공정에서는, 도 2에 나타내는 구성의 드라이 에칭 장치가 사용된다.
드라이 에칭 장치(10)는 진공 챔버(11)를 가진다. 진공 챔버(11)는 진공 펌프(12)에 접속되고 있어, 내부를 소정의 감압 분위기로 유지하는 것이 가능하다. 진공 챔버(11)의 내부에는, 적층체(L)가 형성된 기판(1)을 지지하기 위한 스테이지(13)가 설치되어 있다. 스테이지(13)는 매칭 회로(14)를 개재시켜 주파수 400 kHz의 고주파 전원(15)과 접속되고 있어, 스테이지(13)에 소정의 바이어스 전력이 입력 가능하게 한다. 스테이지(13)에는 또한 칠러(16)가 접속되고 있어, 냉각된 He 가스에 의해, 스테이지(13) 상의 기판(1)을 소정 온도로 냉각 가능하다.
스테이지(13)의 상면(上面)과 대향하는 진공 챔버(11)의 천면(天面) 부분은 석영 등의 유전체 재료로 형성된 창(窓)(17)으로 덮여 있고, 창(17)의 바로 윗쪽에는 안테나 코일(18)이 설치되어 있다. 안테나 코일(18)은 매칭 회로(19)를 개재시켜 주파수 13.56 MHz의 고주파 전원(20)으로부터 전력 공급을 받아, 가스 도입 라인(21)을 통해 진공 챔버(11)의 내부에 도입된 에칭 가스의 플라즈마를 발생시킨다. 이것에 의해, 스테이지(13) 상의 기판(1)의 표면이 에칭된다. 스테이지(13)의 주위에는, 진공 챔버(11)의 내벽면에 에칭 반응물의 부착을 방지하기 위한 방착판(22)이 설치되어 있다.
상부 전극층(5)의 에칭에는 Cl2와 BCl3의 혼합가스가 이용된다. 에칭 조건은 특별히 한정되지 않고, 예를 들면, 압력은 0.5 Pa, 가스 도입량은 Cl2：40 sccm, BCl3：10 sccm, 안테나 파워(안테나 코일(18)에 공급되는 전력)는 800 W, 바이어스 파워(스테이지(13)에 공급되는 전력)는 150 W, 칠러 온도(기판 온도)는 20℃, 에칭 시간은 40초이다.
［유전체층의 에칭 공정］
상부 전극층(5)의 에칭 공정의 종료 후, 유전체층(4)을 에칭하고, 하부 전극층(3)을 노출시키는 공정이 실시된다. 도 1(D)는 유전체층(4)의 에칭 공정을 나타내고 있다.
이 공정에서는, 상부 전극층(5)의 에칭 마스크에 이용한 레지스트 마스크(6)가 유전체층(4)의 에칭 마스크로서 사용되어도 좋고, 별도 형성된 레지스트 마스크가 사용되어도 좋다.
유전체층(4)의 에칭 공정에서는, 예를 들면 도 2에 나타낸 드라이 에칭 장치(10)가 사용된다. 유전체층(4)의 에칭에는, 에칭 가스로서 염소계 가스가 이용되고, 본 실시형태에서는 Ar과 BCl3의 혼합가스가 이용된다. 에칭 조건은 특별히 한정되지 않고, 예를 들면, 압력은 0.5 Pa, 가스 도입량은 Ar：40 sccm, BCl3：10 sccm, 안테나 파워는 800 W, 바이어스 파워는 150 W, 칠러 온도(기판 온도)는 20℃, 에칭 시간은 40초이다.
［레지스트 마스크의 제거 공정］
다음으로, 도 1(E)에 나타낸 바와 같이 레지스트 마스크(6)가 애싱에 의해 제거된다. 이것에 의해, 유전체 디바이스(P)가 제조된다.
레지스트 마스크(6)의 제거 공정에서는, 도 3에 나타내는 구성의 애싱 장치(30)가 사용된다.
애싱 장치(30)는 진공 챔버(31)를 가진다. 진공 챔버(31)는 진공 펌프(32)에 접속되고 있어, 내부를 소정의 감압 분위기로 유지하는 것이 가능하다. 진공 챔버(31)의 내부에는, 상부 전극층(5) 및 유전체층(4)의 에칭 공정이 완료한 기판(1)을 지지하기 위한 스테이지(33)가 설치되어 있다. 스테이지(33)는 매칭 회로(34)를 개재시켜 주파수 13.56 MHz의 고주파 전원(35)과 접속되고 있어, 스테이지(33)에 소정의 바이어스 전력이 입력 가능하게 한다.
애싱 장치(30)는 스테이지(33)의 상면과 대향하는 진공 챔버(11)의 상부에 배치된 플라즈마 챔버(36)와, 발진기(37)와, 도파관(導波管)(38)을 가진다. 발진기(37)는 소정의 주파수(예를 들면 2.45 GHz)의 마이크로파를 발진한다. 도파관(38)은 발진기(37)에서 발진된 마이크로파를 플라즈마 챔버(36)로 유도하고, 플라즈마 챔버(36)에 도입된 애싱 가스를 여기(勵起)한다. 애싱 가스에는 산소 또는 산소를 포함한 혼합가스가 이용된다.
레지스트 마스크(6)의 제거 공정은 제1의 처리와, 제2의 처리를 가진다. 제1의 처리는 산소이온에 의한 레지스트 마스크(6)의 충격 처리이며, 제2의 처리는 산소 라디칼에 의한 레지스트 마스크(6)의 애싱 처리이다. 제1의 처리와 제2의 처리는 공통의 애싱 장치(30)에 의해서 실시된다.
상부 전극층(5) 및 유전체층(4)의 에칭 시에 생성되는 염소계 가스 또는 불화 탄소계 가스의 반응물은 증기압이 낮기 때문에 기판(1)의 표면에 퇴적하기 쉽다. 이 때문에 도 4(A)에 나타낸 바와 같이, 레지스트 마스크(6)의 표면에 에칭 반응물(R)이 부착하고 있는 경우, 산소 라디칼을 이용한 애싱 처리에서는 에칭 반응물(R)이 제거되지 않고, 레지스트 잔사로서 상부 전극층(5)의 표면에 잔류하게 된다. 그래서 본 실시형태에서는, 산소 라디칼을 주체로 하는 레지스트 마스크(6)의 제거 전에, 산소이온에 의한 충격 처리에 의해서 레지스트 마스크(6)의 표면에 부착한 에칭 반응물(R)을 제거한다.
(제1의 처리)
제1의 처리에서는 진공 챔버(31)의 내부에 산소가스가 도입되고, 스테이지(33)에는 고주파 전원(35)으로부터 고주파 전력이 인가된다. 스테이지(33)에 인가되는 고주파 전력의 바이어스 작용에 의해, 진공 챔버(31)에 도입된 산소가스가 여기됨으로써 플라즈마가 형성된다. 또 플라즈마 중 이온(산소이온)은 스테이지(33)에 주기적으로 끌어 들여져 기판(1)의 표면에 내리쳐진다. 이것에 의해 도 4(B)에 나타낸 바와 같이, 레지스트 마스크(6)의 표면에 부착한 에칭 반응물(R)이 물리적으로 제거된다.
제1의 처리의 처리 조건은 특별히 한정되지 않고, 예를 들면, 압력은 27 Pa, 산소가스의 도입량은 200 sccm, 바이어스 파워는 300 W, 처리 시간은 10초이다. 바이어스 파워를 상술한 에칭 조건보다 높게함으로써, 에칭 반응물(R)을 효율 좋게 제거할 수 있다. 또 처리 시간을 짧게 함으로써, 산소이온의 스퍼터 작용에 의한 하부 전극층(3)의 에칭을 억제할 수 있다.
산소가스는 진공 챔버(31)에 직접 도입되어도 좋고, 플라즈마 챔버(36)를 통해 진공 챔버(31)에 도입되어도 좋다. 또 산소가스의 플라즈마는 마이크로파 여기에 의해서 플라즈마 챔버(36)에서 형성되어도 좋다.
(제2의 처리)
계속해서, 제2의 처리가 실시된다. 제2의 처리에서는 플라즈마 챔버(36)의 내부에 애싱 가스로서 산소와 질소의 혼합가스가 도입되고, 발진기(37)에서 발진된 마이크로파에 의해서 애싱 가스의 플라즈마가 형성된다. 진공 챔버(31) 내의 스테이지(33)에는 고주파 전력은 인가되지 않고, 따라서 기판(1)은 무바이어스 상태로 된다.
플라즈마 챔버(36)에서 형성된 플라즈마 중 산소 라디칼은 진공 펌프(32)의 배기 작용에 의해서 형성되는 배기류에 따라서 진공 챔버(31) 내에 유입한다(다운 플로우). 이것에 의해 기판(1) 상의 레지스트 마스크(6)는 산소 라디칼에 노출되고, 산소 라디칼과의 화학 반응에 의해 제거된다(도 4(C)).
제2의 처리의 처리 조건은 특별히 한정되지 않고, 예를 들면, 압력은 276 Pa, 가스 도입량은, O2：9000 sccm, N2：480 sccm, 마이크로파의 파워는 2000 W, 처리 시간은 120초이다. 처리 중, 기판(1)을 무바이어스 상태로 함으로써, 플라즈마 중의 이온이 기판(1)에 도달하는 것을 억제하고, 이온에 의한 하부 전극층(3)에의 스퍼터 작용을 회피할 수 있다. 또, 제2의 처리의 처리 시간은 제1의 처리의 처리 시간보다 길게 설정된다. 이것에 의해, 레지스트 마스크(6)의 제거에 충분한 시간을 확보할 수 있다.
이상과 같이 하여, 레지스트 마스크(6)가 제거된다. 본 실시형태에 있어서는, 산소이온에 의한 충격 처리에 의해서 레지스트 마스크(6)의 표면에 부착한 에칭 반응물(R)이 물리적으로 제거된다. 이것에 의해, 에칭 반응물(R)에 기인하는 레지스트 잔사의 발생이 억제되고, 기재 표면으로부터 레지스트 마스크(6)가 효율적으로 제거된다. 따라서 본 실시형태에 의하면, 소망한 특성을 가지는 유전체 디바이스(P)(도 1(E), 도 4(C))를 안정하게 제조할 수 있다.
또 본 실시형태에 의하면, 상기 제1의 처리와 제2의 처리에 있어서 공통의 진공 챔버(31)가 이용되기 때문에, 상술한 제1의 처리와 제2의 처리를 연속해 실시할 수 있다. 이것에 의해 레지스트 제거 공정의 처리 시간의 증가를 억제할 수 있다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 상술한 실시형태에만 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에서 여러 가지 변경을 더할 수 있는 것은 물론이다.
예를 들면 이상의 실시형태에서는, 상부 전극층(5) 및 유전체층(4)의 에칭에 염소계 가스(Cl2, BCl3)가 이용되었지만, 이것을 대신하여 불화 탄소계 가스(CF4, C3F8, C4F8, CHF3 등)가 이용되어도 좋다. 이러한 가스를 이용해도 에칭 반응물이 기판 표면에 부착하는 경향이 있지만, 상술한 애싱 방법(제1및 제2의 처리)을 실시하는 것에 의해서 잔사를 발생시키지 않고 레지스트 마스크를 제거할 수 있다.
유전체 디바이스로서 저항 변화형 메모리 소자를 예로 들어 설명했다. 이것에 한정되지 않고, 상부 전극층 및 유전체층의 에칭에 염소계 가스 혹은 불화 탄소계 가스가 이용되는 압전소자, 강유전체 메모리 소자, 콘덴서 등, 다른 유전체 디바이스의 제조 방법에도 본 발명은 적용 가능하다.
1: 기판
2: 절연층
3: 하부 전극층
4: 유전체층
5: 상부 전극층
6: 레지스트 마스크
10: 드라이 에칭 장치
30: 애싱 장치
L: 적층체
P: 유전체 디바이스
R: 에칭 반응물

Claims (6)

  1. 기재 상에 제1의 전극과, 유전체층과, 제2의 전극층이 차례로 형성된 적층체를 제작하고,
    상기 제2의 전극층 상에, 유기 재료로 형성된 레지스트 마스크를 형성하고,
    상기 레지스트 마스크를 통해 염소계 가스 또는 불화 탄소계 가스의 플라즈마로 상기 제2의 전극층 및 상기 유전체층을 순차 에칭하고,
    산소이온에 의해서 상기 레지스트 마스크를 충격(bombardment) 처리하고,
    산소 라디칼에 의해서 상기 레지스트 마스크를 제거하는
    유전체 디바이스의 제조 방법.
  2. 제1항에 있어서,
    상기 염소계 가스는 BCl3를 포함하는 가스이고,
    상기 불화 탄소계 가스는 CF4, C3F8, C4F8 및 CHF3 중 어느 것을 포함하는 가스인 유전체 디바이스의 제조 방법.
  3. 제1항에 있어서,
    상기 레지스트 마스크를 충격 처리하는 공정은 상기 챔버 내에 산소를 도입하고, 상기 기재에 고주파 바이어스 전력을 인가하는 유전체 디바이스의 제조 방법.
  4. 제3항에 있어서,
    상기 레지스트 마스크를 제거하는 공정은 상기 챔버 내에 도입한 산소 라디칼에 전기적으로 무(無)바이어스 상태에서 상기 기재를 노출하는 유전체 디바이스의 제조 방법.
  5. 제1항에 있어서,
    상기 유전체층은 천이금속 산화물층인 유전체 디바이스의 제조 방법.
  6. 유기 재료로 형성된 레지스트 마스크를 통해 염소계 가스 또는 불화 탄소계 가스의 플라즈마로 표면을 에칭한 기재를 챔버 내에 배치하고,
    상기 챔버 내에서 산소이온에 의해서 상기 레지스트 마스크를 충격 처리하고,
    상기 챔버 내에서 산소 라디칼에 의해서 상기 레지스트 마스크를 제거하는 애싱 방법.
KR1020137015126A 2010-12-20 2011-12-19 유전체 디바이스의 제조 방법 및 애싱 방법 KR20130083469A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-282603 2010-12-20
JP2010282603 2010-12-20
PCT/JP2011/007066 WO2012086169A1 (ja) 2010-12-20 2011-12-19 誘電体デバイスの製造方法及びアッシング方法

Publications (1)

Publication Number Publication Date
KR20130083469A true KR20130083469A (ko) 2013-07-22

Family

ID=46313461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015126A KR20130083469A (ko) 2010-12-20 2011-12-19 유전체 디바이스의 제조 방법 및 애싱 방법

Country Status (5)

Country Link
US (1) US20130284701A1 (ko)
JP (1) JPWO2012086169A1 (ko)
KR (1) KR20130083469A (ko)
CN (1) CN103262221A (ko)
WO (1) WO2012086169A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037166A (ja) * 2013-08-16 2015-02-23 株式会社アルバック レジスト剥離方法およびレジスト剥離装置
JP6841198B2 (ja) * 2017-09-28 2021-03-10 豊田合成株式会社 発光素子の製造方法
FR3117663B1 (fr) * 2020-12-14 2023-04-21 St Microelectronics Tours Sas Procédé de fabrication d'un condensateur

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251221A (ja) * 1985-04-27 1986-11-08 Toshiba Corp 導体パタ−ンの製造方法
JP2728483B2 (ja) * 1989-02-01 1998-03-18 株式会社日立製作所 試料後処理方法と装置
JPH05217957A (ja) * 1991-12-11 1993-08-27 Toshiba Corp 有機化合物膜の除去方法
JP3251184B2 (ja) * 1996-11-01 2002-01-28 日本電気株式会社 レジスト除去方法及びレジスト除去装置
JP3249481B2 (ja) * 1998-11-13 2002-01-21 株式会社東芝 半導体装置及びその製造方法
JP4382926B2 (ja) * 1999-09-29 2009-12-16 東京エレクトロン株式会社 プラズマ処理方法
JP4558296B2 (ja) * 2003-09-25 2010-10-06 東京エレクトロン株式会社 プラズマアッシング方法
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
CN100543965C (zh) * 2006-08-04 2009-09-23 联华电子股份有限公司 半导体元件及其制造方法
JP2008146574A (ja) 2006-12-13 2008-06-26 Hitachi Ltd 記憶制御装置及び記憶制御方法
JP2009206329A (ja) * 2008-02-28 2009-09-10 Seiko Epson Corp 圧電素子およびその製造方法、圧電アクチュエータ、並びに、液体噴射ヘッド
JP5844026B2 (ja) * 2008-03-21 2016-01-13 富士フイルム株式会社 圧電素子の製造方法
JP5205164B2 (ja) 2008-07-29 2013-06-05 株式会社日立製作所 ファイルシステム管理装置及び方法
JP2010123853A (ja) * 2008-11-21 2010-06-03 Nagaoka Univ Of Technology 有機物の除去方法及び有機物の除去装置

Also Published As

Publication number Publication date
JPWO2012086169A1 (ja) 2014-05-22
US20130284701A1 (en) 2013-10-31
CN103262221A (zh) 2013-08-21
WO2012086169A1 (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
US8053955B2 (en) Piezoelectric device and method of production thereof
WO2003012838A1 (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
KR20130083469A (ko) 유전체 디바이스의 제조 방법 및 애싱 방법
JPH10247724A (ja) 半導体メモリの製造方法
KR100816597B1 (ko) 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스
US8305730B2 (en) Capacitor and its manufacturing method
KR20020002974A (ko) 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
JP5766027B2 (ja) ドライエッチング方法及びデバイス製造方法
WO2003012851A2 (en) Method of etching ferroelectric layers
JP5733943B2 (ja) 誘電体デバイスの製造方法
JP5800710B2 (ja) 圧電素子の製造方法
JP2013143390A (ja) プラズマ処理方法
JP2012114156A (ja) 圧電素子の製造方法
JP3896123B2 (ja) 半導体装置の製造方法
WO2012057127A1 (ja) 誘電体デバイスの製造方法
US20090061632A1 (en) Methods for cleaning etch residue deposited by wet etch processes for high-k dielectrics
KR100724624B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR100329786B1 (ko) 강유전체 메모리 소자 제조 방법
JP2006203029A (ja) 半導体装置の製造方法
JP2011119779A (ja) 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
JP2006222283A (ja) 半導体装置の製造方法
JP2003282563A (ja) アモルファス金属酸化膜の製造方法
JP2000195845A (ja) エッチング方法及び装置
TW200532793A (en) Substrate processing system and process for fabricating semiconductor device
KR20020002606A (ko) 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application