JP6841198B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP6841198B2
JP6841198B2 JP2017189063A JP2017189063A JP6841198B2 JP 6841198 B2 JP6841198 B2 JP 6841198B2 JP 2017189063 A JP2017189063 A JP 2017189063A JP 2017189063 A JP2017189063 A JP 2017189063A JP 6841198 B2 JP6841198 B2 JP 6841198B2
Authority
JP
Japan
Prior art keywords
mask
light emitting
substrate
manufacturing
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017189063A
Other languages
English (en)
Other versions
JP2019067832A (ja
Inventor
公康 井手
公康 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2017189063A priority Critical patent/JP6841198B2/ja
Priority to US16/139,533 priority patent/US10446713B2/en
Publication of JP2019067832A publication Critical patent/JP2019067832A/ja
Application granted granted Critical
Publication of JP6841198B2 publication Critical patent/JP6841198B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、発光素子の製造方法に関するものであり、特に基板の凹凸加工の方法に関するものである。
発光素子の製造において、光取り出しの向上のために基板表面や裏面に凹凸加工を施すことが行われている。この凹凸加工のマスクパターン形成において、フォトリソグラフィやナノインプリントが用いられている。
ナノインプリントによるマスク形成は次の通りである。まず、基板上に液状のレジンを塗布し、その上から凹凸パターンが形成された型を押し込む。この状態で紫外線を照射してレジンを硬化させる。その後に型を外すことで、型の凹凸パターンが転写されたマスクを形成する。
特許文献１には、基板表面に凹凸加工を施す方法として、ナノインプリントによりマスクを形成して塩素系ガスによりドライエッチングを行うことが記載されている。このドライエッチングによって基板の凹凸表面に不純物層が生じ、過酸化物を含む酸性溶液によって不純物層を除去することが記載されている。ここで、ドライエッチングはマスクが残った状態で終了してもよいことが記載され、残ったマスクは過酸化物を含む酸性溶液によって不純物層と同時に除去できることが記載されている。
特開２０１４−１４３３３０号公報
発明者は、ナノインプリント法によって形成したマスクが残った状態で塩素系ガスによるドライエッチングを終了し、その後に残ったマスクをＢＨＦ（バッファードフッ酸）を用いて除去することを検討した。しかし、ドライエッチング後に残ったマスクは特性が変化してしまい、ＢＨＦでは除去できないことがわかった。
そこで本発明は、基板上にナノインプリントを用いてマスクを形成し、ドライエッチングを行うことで基板に凹凸加工を施す場合に、残存したマスクを除去する方法を提供する。
本発明は、基板の表面または裏面に凹凸加工を施す凹凸加工工程を有した発光素子の製造方法において、凹凸加工工程は、基板上に、ナノインプリント法を用いて、硬化したレジンからなり、表面に凹凸形状を有したマスクを形成するマスク形成工程と、塩素系ガスによるドライエッチングにより、基板に凹凸加工を施し、マスクが残存している段階でドライエッチングを終了するドライエッチング工程と、酸素系ガスを用いたプラズマを照射して、マスク表面の変質層を除去する変質層除去工程と、バッファードフッ酸を用いてマスクを除去するマスク除去工程と、を有することを特徴とする発光素子の製造方法である。
変質層除去工程において、酸素系ガスには、酸素またはオゾンを用いるとよい。効率的に変質層を除去することができる。また、プラズマは誘導結合プラズマとし、アンテナ電力は１００〜６００Ｗ、バイアス電力は１０〜６０Ｗとするのがよい。効率的に変質層を除去することができる。また、プラズマの照射時間は、３〜１０分間とするのがよい。この範囲であれば、効率的かつ十分に変質層を除去することができる。
マスク除去工程において、バッファードフッ酸のフッ酸濃度は１５〜３５％とすることが望ましい。３５％よりも高いと電極等を保護する保護膜が取れてしまう可能性があり望ましくない。また、１５％よりも低いとマスクを除去する速度が遅くなるので望ましくない。バッファードフッ酸の温度は、４０〜８０℃とするのがよい。この範囲であれば、効率的にマスクを除去することができる。バッファードフッ酸による処理時間は１０〜３０分間とするのがよい。この範囲であれば、効率的にマスクを除去することができる。
本発明は任意の基板材料に適用できるが、III族窒化物半導体やサファイア基板を用いた発光素子に特に有効である。
本発明によれば、塩素系ガスによってドライエッチングを途中で終了してナノインプリント法により形成したマスクを残存させる場合であっても、その後にマスクを除去することができる。そのため、基板の凹凸形状の幅を広げることができる。
実施例１の発光素子の構成について示した図。 基板１０裏面の凹凸パターンを示した図。 実施例１の発光素子の製造工程について示した図。 実施例１の発光素子の製造工程について示した図。 マスク２０の除去工程について示した図。 基板１０裏面の凹凸形状を撮影したＳＥＭ画像。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
図１は、実施例１の発光素子の構成について示した図である。図１のように、実施例１の発光素子は、ＧａＮからなる基板１０と、基板１０表面上に順に積層されたｎ層１１、発光層１２、ｐ層１３と、を有している。また、ｐ層１３上には透明電極１４が設けられ、透明電極１４上にはｐ電極１５が設けられている。また、ｐ層１３表面からｎ層１１に達する溝が設けられ、その溝の底面に露出するｎ層１１上にｎ電極１６が設けられている。また、ｐ電極１５上、およびｎ電極１６上を除いて上面は絶縁膜１７に覆われている。実施例１の発光素子はフリップチップ型の素子であり、基板１０裏面側から光を取り出す構造である。
基板１０はＧａＮに限らず、発光波長に対して透光性を有した材料であれば任意の材料を用いることができる。たとえば、ＧａＮ以外のＡｌＧａＮ、ＩｎＧａＮなどのIII 族窒化物半導体、サファイアなどを用いることができる。基板１０の裏面（ｎ層１１が接する側とは反対側の面）には、凹凸加工が施されている。この凹凸により光取り出しの向上を図っている。
基板１０裏面の凹凸形状は、複数の凸部１０ａが周期的に配列されたパターンである。凸部１０ａは円錐台であり、三角格子状に周期的に配列されている（図２参照）。凸部１０ａの形状は、円錐台以外にも角錐台などの平坦な上面を有した形状であれば任意の形状でよい。後述する実施例１の発光素子の製造方法では、ナノインプリント法によって形成したマスク２０が残存した状態でドライエッチングを終了するので、その残存したマスク２０下が平坦となり、その結果凸部は平坦な上面を有した形状となる。また、凸部１０ａの配列パターンは、三角格子以外にも正方格子など任意の周期的なパターンとすることができる。
ｎ層１１、発光層１２およびｐ層１３の構造は、従来知られている任意の構造とすることができる。また、電極構造も従来知られている任意の構造とすることができる。
次に、実施例１の発光素子の製造方法について図２を参照に説明する。
まず、ＧａＮからなる基板１０上に、発光素子の素子構造を形成する。具体的には、まず、基板１０上に、ＭＯＣＶＤ法によってｎ層１１、発光層１２、ｐ層１３を順に積層する。次にｐ層１３上の所定領域にスパッタや蒸着によって透明電極１４を形成し、透明電極１４上にスパッタや蒸着によってｐ電極１５を形成する。そして、ｎ電極１６の形成領域をドライエッチングしてｎ層１１を露出させる。次に、ｎ層１１上にスパッタや蒸着によってｎ電極１６を形成する。その後、ｐ電極１５およびｎ電極１６上を除いて上面全体を覆うようにして絶縁膜１７を形成する（図３（ａ）参照）。
次に、基板１０の裏面を研磨して基板１０の厚さを１４０μｍに薄くする。基板１０の厚さはこの値に限らないが、光取り出しや分割の容易さのため、基板１０は５０〜２５０μｍの厚さに薄くするのがよい。
次に、ナノインプリント法を用いて基板１０裏面にマスク２０を形成する（図３（ｂ）参照）。マスク２０は、その表面に凹凸形状を有し、凹部領域が凸部領域よりも薄くなっている。また、凹凸形状は平面視で円が三角格子状に周期的に配列したパターンである。その具体的な工程は次の通りである。
まず、基板１０裏面に液状のレジン２５を塗布する（図４（ａ）参照）。たとえばスピンコート、インクジェット、スプレーなどによって塗布する。レジン２５は、１液型のエポキシ系樹脂である。レジン２５はこれに限らず、ナノインプリント法で用いられている紫外線硬化樹脂であればよく、たとえば、エポキシ系樹脂、ウレタン系樹脂である。
次に、凹凸パターンが形成された型２６をレジン２５の上から押しつける（図４（ｂ）参照）。レジン２５は液状であるため、型２６の凸部が接触する部分は押し出されて薄くなり、凹部に入り込む。
次に、型２６をレジン２５に押しつけた状態で紫外線を照射し、レジン２５を硬化させる（図４（ｃ）参照）。
次に、型２６を硬化したレジン２５から外す（図４（ｄ）参照）。このようにして、表面に型２６の凹凸パターンが転写された硬化したレジンからなるマスク２０を形成する。マスク２０のうち凹部領域の厚さは５ｎｍ以下とするのがよい。次工程においてこの凹部領域をエッチングして基板１０を露出させるまでの時間を短縮でき、基板１０の凹凸加工がより容易となるためである。
次に、塩素ガスを用いてドライエッチングを行う。ＩＣＰ装置を用い、ガス流量は４０ｓｃｃｍ、アンテナ電力／バイアス電力は１５０（Ｗ）／５０（Ｗ）、圧力は０．７Ｐａとし、エッチングレートは１００ｎｍ／ｍｉｎである。塩素以外にも塩素系ガスを含むのであれば任意であり、たとえば、ＢＣｌ3 、ＳｉＣｌ4 などを用いることができる。塩素系ガスを含む混合ガスであってもよい。マスク２０はドライエッチングによりエッチングされて薄くなっていく。ここで、マスク２０は表面の凹凸によって厚さが異なっているため、マスク２０のうち凹部の領域が先に全てエッチングされて基板１０表面が露出する。そして基板１０に達して基板１０表面が露出すると、その後は基板１０がエッチングされる。また、エッチング側面は傾斜する。この凹部のマスク２０が全てエッチングされて基板１０がエッチングされ、凸部上のマスク２０はまだ残存している段階でドライエッチングは終了させる（図３（ｃ）参照）。このような段階であれば、基板１０のエッチング深さは任意である。このドライエッチングの結果、基板１０裏面は円錐台状の凸部１０ａが三角格子状に周期的に配列したパターンに凹凸加工が施され、凸部１０ａ上面にマスク２０が残存した状態となる。
発明者は、残存したマスク２０について、ＢＨＦ（バッファードフッ酸）によって除去できないか検討したが、除去できないことがわかった。残存したマスク２０について光電子分光法により元素分析したところ、マスク２０の表面からＣｌが検出された。この結果から、残存したマスク２０の表面には、硬化したレジンと塩素が反応して変質層２１が形成されているものと考えられる。つまり、ＢＨＦのみでマスク２０を除去できないのは、塩素系ガスによるドライエッチングによってマスク２０の表面に変質層２１が形成され、その変質層２１がＢＨＦに対して耐性を有しているためであると考えられる。そこで、図５に示す工程によって残存したマスク２０を除去する。
まず、窒素と酸素の混合ガスを用いて発生させたプラズマをマスク２０に照射する（図５のステップＳ１）。プラズマ生成にはＩＣＰ装置を用い、酸素流量は１００ｓｃｃｍ、窒素流量は１０ｓｃｃｍ、アンテナ電力／バイアス電力は３００（Ｗ）／３０（Ｗ）、圧力は５．０Ｐａ、照射時間は３分間とする。これにより、マスク２０の表面に形成された変質層２１を蒸発させて除去する。
なお、プラズマ照射の各種条件は上記に限らず、以下に示す条件であればよい。
プラズマを生成するためのガスは酸素に限らず、オゾンなど酸素系ガスであれば任意でよく、酸素系ガスに窒素、アルゴンなどの不活性ガスを混合した混合ガスであってもよい。
酸素プラズマの照射時間は、３分間以上であればよい。十分に変質層２１を除去することができる。ただし、照射時間が長くなると基板１０表面に何らかの影響を与える可能性があり、１０分間以下が望ましい。より望ましくは３〜８分間、さらに望ましくは３〜６分間である。
また、プラズマの生成は誘導結合プラズマ（ＩＣＰ）、容量結合プラズマ（ＣＣＰ）、電子サイクロトロン共鳴プラズマ（ＥＣＰ）、など各種方式を用いることができる。誘導結合プラズマの場合、アンテナ電力は１００〜６００Ｗとすることが望ましい。この範囲であれば、効率的に変質層２１を除去することができる。より望ましくは２００〜５００Ｗであり、さらに望ましくは２５０〜４５０Ｗである。また、同様の理由から、バイアス電力は１０〜６０Ｗとすることが望ましい。より望ましくは２０〜５０Ｗであり、さらに望ましくは２５〜４５Ｗである。
次に、ＢＨＦ（バッファードフッ酸）を用いてマスク２０を溶かし除去する（図５のステップＳ２）。ＢＨＦの温度は６０℃とし、２０分間行う。マスク２０の表面に変質層２１が形成されている場合、変質層２１はＢＨＦに耐性を有しているためエッチングストッパとして作用し、マスク２０を除去することができない。そこで前工程の酸素プラズマ照射によりマスク２０表面の変質層２１を除去し、ＢＨＦによってマスク２０を溶かして除去することができるようにしている。なお、ＢＨＦに漬ける前に、素子上面全体にレジストからなる保護膜（図示しない）を形成しておき、電極や絶縁膜がエッチングされないようにする。
ＢＨＦの温度は、４０〜８０℃とすることが望ましい。この範囲であれば、効率的にマスク２０を除去することができる。より望ましくは５０〜７０℃、さらに望ましくは５５〜６５℃である。
また、ＢＨＦのフッ酸濃度は、１５〜３５％とすることが望ましい。フッ酸濃度が３５％よりも高いと、素子上面の保護膜が取れて電極を露出させてしまい、電極がエッチングされてしまう可能性があるため望ましくない。また、フッ酸濃度が１５％よりも低いと、マスク２０を除去できない、あるいは、マスク２０の除去速度が遅くなり、マスク２０の除去に時間がかかるため望ましくない。より望ましいフッ酸濃度の範囲は１７〜３３％であり、さらに望ましくは２０〜３０％である。
また、ＢＨＦによるエッチング時間は、マスク２０が全て除去できるのであれば任意であり、たとえば１０〜３０分間とする。１０分間未満では十分にマスク２０を除去できない可能性がある。より望ましくは１５〜２５分間であり、さらに望ましくは１８〜２２分間である。
このように、マスク２０の表面に酸素プラズマを照射した後にＢＨＦに漬けることで、マスク２０を溶かして除去することができる（図３（ｄ）参照）。
その後、素子上面に形成した保護膜をアセトンにより除去し、イソプロピルアルコール（ＩＰＡ）、純水によって順に洗浄する。以上によって実施例１の発光素子が製造される。
図６は、塩素系ガスによるドライエッチング後、ＢＨＦによるマスク２０の除去後のそれぞれの段階で基板１０裏面の凹凸形状を撮影したＳＥＭ画像である。図６のように、ドライエッチング後に残存しているマスク２０が、酸素プラズマ照射後にＢＨＦによるウェットエッチングを行うことで除去されていることがわかる。そして、マスク２０の除去により、円錐台状の凸部が三角格子状に配列された凹凸形状が精度よく形成されていることが確認できる。
以上、実施例１の発光素子の製造方法によれば、ナノインプリント法を用いてマスク２０を形成して塩素系ガスによってドライエッチングして基板１０に凹凸加工を施す工程において、マスク２０を全て除去しきる前にドライエッチングを終了してマスク２０を残存させた場合であっても、マスク２０を除去することができる。従来は塩素系ガスによるドライエッチングで変質したマスク２０を除去できず、マスク２０が全て除去されるまでドライエッチングを続ける必要があったが、実施例１によればその必要がなくなり、任意の段階でドライエッチングを終了させることができるようになる。そのため、基板１０に施す凹凸形状の選択の幅を広げることができる。特に、凹凸形状における凸部の形状として、円錐台状や角錐台状などの平坦な上面を有した凸部を容易に形成することができる。
なお、実施例１の発光素子はフリップチップ型であり、基板１０の裏面に凹凸加工を施しているが、基板１０の表面に凹凸加工を施す場合にも本発明は適用することができる。たとえば、基板１０の表面に凹凸加工が施され、その凹凸加工された基板１０表面上に半導体層が積層された発光素子にも本発明は適用することができる。
また、実施例１は、III 族窒化物半導体からなる発光素子であるが、本発明は、任意の半導体材料からなる発光素子に適用することができる。ただし、本発明はIII 族窒化物半導体からなる発光素子に特に有効である。
本発明により製造される発光素子は、照明装置や表示装置などの光源として利用することができる。
１０：基板
１１：ｎ層
１２：発光層
１３：ｐ層
１４：透明電極
１５：ｐ電極
１６：ｎ電極
１７：絶縁膜
２０：マスク
２１：変質層

Claims (8)

  1. 基板の表面または裏面に凹凸加工を施す凹凸加工工程を有した発光素子の製造方法において、
    前記凹凸加工工程は、
    前記基板上に、ナノインプリント法を用いて、硬化したレジンからなり、表面に凹凸形状を有したマスクを形成するマスク形成工程と、
    塩素系ガスによるドライエッチングにより、前記基板に凹凸加工を施し、前記マスクが残存している段階でドライエッチングを終了するドライエッチング工程と、
    酸素系ガスを用いたプラズマを照射して、前記マスク表面の変質層を除去する変質層除去工程と、
    バッファードフッ酸を用いて前記マスクを除去するマスク除去工程と、
    を有することを特徴とする発光素子の製造方法。
  2. 前記酸素系ガスは、酸素またはオゾンであることを特徴とする請求項１に記載の発光素子の製造方法。
  3. 前記バッファードフッ酸は、フッ酸濃度が１５〜３５％であることを特徴とする請求項１または請求項２に記載の発光素子の製造方法。
  4. 前記バッファードフッ酸の温度は、４０〜８０℃であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の発光素子の製造方法。
  5. バッファードフッ酸による処理時間は１０〜３０分間である、ことを特徴とする請求項１ないし請求項４のいずれか１項に記載の発光素子の製造方法。
  6. 前記プラズマの照射時間は、３〜１０分間である、ことを特徴とする請求項１ないし請求項５のいずれか１項に記載の発光素子の製造方法。
  7. 前記プラズマは誘導結合プラズマであり、アンテナ電力は１００〜６００Ｗ、バイアス電力は１０〜６０Ｗである、ことを特徴とする請求項１ないし請求項６のいずれか１項に記載の発光素子の製造方法。
  8. 前記基板は、III 族窒化物半導体またはサファイアであることを特徴とする請求項１ないし請求項７のいずれか１項に記載の発光素子の製造方法。
JP2017189063A 2017-09-28 2017-09-28 発光素子の製造方法 Active JP6841198B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017189063A JP6841198B2 (ja) 2017-09-28 2017-09-28 発光素子の製造方法
US16/139,533 US10446713B2 (en) 2017-09-28 2018-09-24 Method for producing light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017189063A JP6841198B2 (ja) 2017-09-28 2017-09-28 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2019067832A JP2019067832A (ja) 2019-04-25
JP6841198B2 true JP6841198B2 (ja) 2021-03-10

Family

ID=65808104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017189063A Active JP6841198B2 (ja) 2017-09-28 2017-09-28 発光素子の製造方法

Country Status (2)

Country Link
US (1) US10446713B2 (ja)
JP (1) JP6841198B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11635637B1 (en) 2019-05-16 2023-04-25 Meta Platforms Technologies, Llc Fluid lens with low energy membrane adjustment
US11719960B1 (en) 2019-05-16 2023-08-08 Meta Platforms Technologies, Llc Gravity sag compensation in fluid-filled lenses
US11867927B1 (en) 2019-05-16 2024-01-09 Meta Platforms Technologies, Llc Modified membranes for fluid lenses
US11561415B1 (en) 2019-05-16 2023-01-24 Meta Platforms Technologies, Llc Moving guide actuation of fluid lenses
US11333803B2 (en) 2019-05-16 2022-05-17 Facebook Technologies, Llc Fluid lens with low energy membrane adjustment
US11506825B1 (en) 2019-10-24 2022-11-22 Meta Platforms, Inc. Elastomer based flexures for fluid lenses
US11703616B2 (en) 2019-11-05 2023-07-18 Meta Platforms Technologies, Llc Fluid lens with low gas content fluid
US11740391B1 (en) 2020-12-31 2023-08-29 Meta Platforms Technologies, Llc Fluid lens operational feedback using sensor signal

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282292B2 (ja) * 1993-06-07 2002-05-13 ソニー株式会社 ドライエッチング方法
GB2285141B (en) * 1993-12-23 1998-03-11 Motorola Ltd Method of removing photo resist
JPH08153710A (ja) * 1994-11-30 1996-06-11 Toshiba Corp 半導体装置の製造方法
US7534752B2 (en) * 1996-07-03 2009-05-19 Advanced Technology Materials, Inc. Post plasma ashing wafer cleaning formulation
US6682659B1 (en) * 1999-11-08 2004-01-27 Taiwan Semiconductor Manufacturing Company Method for forming corrosion inhibited conductor layer
JP4702870B2 (ja) * 2001-07-27 2011-06-15 独立行政法人理化学研究所 ３次元フォトニック結晶およびその製造方法ならびにプローブ
JP2003152176A (ja) * 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置の洗浄方法及びその製造方法
US20040216770A1 (en) * 2003-04-29 2004-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Process for rinsing and drying substrates
JP4634045B2 (ja) * 2003-07-31 2011-02-16 富士通株式会社 半導体装置の製造方法、貫通電極の形成方法、半導体装置、複合半導体装置、及び実装構造体
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
JP2006100518A (ja) * 2004-09-29 2006-04-13 Toyoda Gosei Co Ltd 基板表面処理方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法。
US7578943B2 (en) * 2005-05-23 2009-08-25 Canon Kabushiki Kaisha Liquid discharge head and producing method therefor
JP2007036174A (ja) * 2005-06-23 2007-02-08 Mitsubishi Cable Ind Ltd 窒化ガリウム系発光ダイオード
JP2007088008A (ja) 2005-09-20 2007-04-05 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
US7517807B1 (en) * 2006-07-26 2009-04-14 General Electric Company Methods for fabricating semiconductor structures
SG140481A1 (en) * 2006-08-22 2008-03-28 Agency Science Tech & Res A method for fabricating micro and nano structures
JP4983220B2 (ja) * 2006-11-24 2012-07-25 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
JP2008226962A (ja) * 2007-03-09 2008-09-25 Sumitomo Chemical Co Ltd 半導体発光素子およびその製造方法
JP5212605B2 (ja) * 2007-11-05 2013-06-19 住友電気工業株式会社 半導体レーザ素子及びその作製方法
ES2425769T5 (es) * 2007-12-20 2017-07-28 University Of Southern California Aparato para la administración de agentes terapéuticos
KR100994034B1 (ko) * 2008-05-06 2010-11-11 네오세미테크 주식회사 고효율 발광 다이오드용 사파이어 기판의 제조방법
JP2009283762A (ja) 2008-05-23 2009-12-03 Sharp Corp 窒化物系化合物半導体ｌｅｄの製造方法
US8202773B2 (en) * 2008-08-29 2012-06-19 Texas Instruments Incorporated Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices
KR20130071426A (ko) * 2010-03-30 2013-06-28 호야 가부시키가이샤 임프린트용 이형층 부착 몰드 및 임프린트용 이형층 부착 몰드의 제조 방법, 카피 몰드의 제조 방법
JP5573632B2 (ja) * 2010-11-25 2014-08-20 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US20130284701A1 (en) * 2010-12-20 2013-10-31 Ulvac, Inc. Method of manufacturing dielectric device and ashing method
JP5862354B2 (ja) * 2011-04-15 2016-02-16 三菱化学株式会社 窒化物系発光ダイオード素子とその製造方法
JP6123334B2 (ja) * 2012-02-17 2017-05-10 三菱化学株式会社 半導体デバイス用洗浄液及び半導体デバイス用基板の洗浄方法
CN103367561B (zh) * 2012-03-30 2016-08-17 清华大学 发光二极管的制备方法
KR101233062B1 (ko) * 2012-04-18 2013-02-19 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
US9653309B2 (en) * 2012-05-25 2017-05-16 The Regents Of The University Of California Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom
KR20140065105A (ko) * 2012-11-21 2014-05-29 서울바이오시스 주식회사 고효율 발광 다이오드
JP6091909B2 (ja) * 2013-01-25 2017-03-08 旭化成株式会社 半導体発光素子用基材の製造方法、半導体発光素子の製造方法、及び、ＧａＮ系半導体発光素子
WO2014122565A1 (en) * 2013-02-11 2014-08-14 Koninklijke Philips N.V. A light emitting device and method for manufacturing a light emitting device
JP5643920B1 (ja) * 2013-04-16 2014-12-17 エルシード株式会社 Ｌｅｄ素子及びその製造方法
DE112014004318T5 (de) * 2013-09-20 2016-07-07 Namiki Seimitsu Houseki Kabushiki Kaisha Substrat und Verfahren zu dessen Herstellung, Lichtemissionselement und Verfahren zu dessen Herstellung und Vorrichtung mit dem Substrat oder Lichtemissionselement
JP6226681B2 (ja) * 2013-10-09 2017-11-08 エルシード株式会社 Ｌｅｄ素子
JP6306443B2 (ja) * 2014-06-11 2018-04-04 旭化成株式会社 発光ダイオード及び発光ダイオードの製造方法
CN106463577A (zh) * 2014-06-17 2017-02-22 崇高种子公司 发光元件的制造方法及发光元件
JP5828568B1 (ja) * 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
JP6436036B2 (ja) * 2015-09-30 2018-12-12 豊田合成株式会社 半導体装置の製造方法
US20190058084A1 (en) * 2017-08-18 2019-02-21 Jie Piao Laser Diodes, LEDs, and Silicon Integrated sensors on Patterned Substrates

Also Published As

Publication number Publication date
US20190097080A1 (en) 2019-03-28
JP2019067832A (ja) 2019-04-25
US10446713B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
JP6841198B2 (ja) 発光素子の製造方法
EP3072149B1 (fr) Procédé de gravure sélective d'un masque disposé sur un substrat silicié
US9472736B2 (en) Etching method
US8617969B2 (en) Method for producing semiconductor optical device
US20070221927A1 (en) Light-emitting diode and method for manufacturing the same
JP2012080140A5 (ja) 半導体発光素子の製造方法
US20190035976A1 (en) Light extraction using feature size and shape control in LED surface roughening
JP6548024B2 (ja) 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法
CN102412348A (zh) 制造半导体发光器件的方法
WO2015172510A1 (zh) 一种去除光刻胶的方法
JP5032511B2 (ja) 半導体発光装置の製造方法と、それを用いて製造した半導体発光装置
TWI438924B (zh) 半導體發光晶片製造方法
JP5786548B2 (ja) 窒化物半導体発光素子を作製する方法
JP2023135340A (ja) 接合型ウェーハの製造方法
JP6836191B2 (ja) 発光素子の製造方法
CN113130307A (zh) 外延片处理方法、外延片和Micro-LED阵列
JP6403017B2 (ja) インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法
JP6416158B2 (ja) Ｌｅｄデバイスの製造方法
US10615035B2 (en) Method of reducing lift-off related redeposit defects on semiconductor wafers
JP2014225561A5 (ja)
KR101347149B1 (ko) 건 다이오드 제작을 위한 건습식 병행 식각 공정 방법
JP4013664B2 (ja) 半導体発光素子の製造方法
JP2009283806A (ja) 半導体装置の製造方法
KR101335614B1 (ko) 수직형 발광다이오드 소자 및 그 제조방법
KR101445809B1 (ko) 패터닝된 사파이어 기판의 재사용을 위한 선택적 표면 식각 방법 및 이에 따른 패터닝된 사파이어 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210201

R150 Certificate of patent or registration of utility model

Ref document number: 6841198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150