CN103367561B - 发光二极管的制备方法 - Google Patents

发光二极管的制备方法 Download PDF

Info

Publication number
CN103367561B
CN103367561B CN201210089073.3A CN201210089073A CN103367561B CN 103367561 B CN103367561 B CN 103367561B CN 201210089073 A CN201210089073 A CN 201210089073A CN 103367561 B CN103367561 B CN 103367561B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
light emitting
quasiconductor
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210089073.3A
Other languages
English (en)
Other versions
CN103367561A (zh
Inventor
金元浩
李群庆
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201210089073.3A priority Critical patent/CN103367561B/zh
Priority to TW101112524A priority patent/TWI496320B/zh
Priority to US13/728,043 priority patent/US9070823B2/en
Publication of CN103367561A publication Critical patent/CN103367561A/zh
Priority to US14/700,116 priority patent/US9263628B2/en
Application granted granted Critical
Publication of CN103367561B publication Critical patent/CN103367561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

一种发光二极管的制备方法，包括：提供一基底，所述基底具有一外延生长面；在所述外延生长面依次生长一第一半导体层、一活性层及一第二半导体预制层；在所述第二半导体预制层的表面设置一图案化掩膜层；对所述第二半导体预制层进行刻蚀，使每一挡墙对应的第二半导体预制层表面形成一第一三维纳米结构，所述第一三维纳米结构为条形凸起结构，所述条形凸起结构的横截面为弓形；去除所述掩膜层及所述基底，在所述第一半导体层远离活性层的表面设置一第一电极，并使所述第一电极与第一半导体层电连接；以及设置一第二电极与所述第二半导体层电连接。

Description

发光二极管的制备方法
技术领域
本发明涉及一种发光二极管的制备方法，尤其涉及一种具有三维纳米结构阵列的发光二极管的制备方法。
背景技术
由氮化镓半导体材料制成的高效蓝光、绿光和白光发光二极管具有寿命长、节能、绿色环保等显著特点，已被广泛应用于大屏幕彩色显示、汽车照明、交通信号、多媒体显示和光通讯等领域，特别是在照明领域具有广阔的发展潜力。
传统的发光二极管通常包括N型半导体层、P型半导体层、设置在N型半导体层与P型半导体层之间的活性层、设置在P型半导体层上的P型电极(通常为透明电极)以及设置在N型半导体层上的N型电极。发光二极管处于工作状态时，在P型半导体层与N型半导体层上分别施加正、负电压，这样，存在于P型半导体层中的空穴与存在于N型半导体层中的电子在活性层中发生复合而产生光子，且光子从发光二极管中射出。
然而，现有的发光二极管的制备方法制备的发光二极管的发光效率不够高，部分原因是由于来自活性层的大角度光线（角度大于23.58°临界角的光线）在N型或P型半导体与空气的界面处发生全反射，从而大部分大角度光被限制在发光二极管的内部，直至以热等方式耗散，这对发光二极管而言非常不利。
发明内容
有鉴于此，确有必要提供一发光效率较高的发光二极管的制备方法。
一种发光二极管的制备方法，包括：提供一基底，所述基底具有一外延生长面；在所述外延生长面依次生长一第一半导体层、一活性层及一第二半导体预制层；在所述第二半导体预制层的表面设置一图案化掩膜层，所述图案化掩膜层包括多个并排设置的挡墙，相邻的挡墙之间形成一沟槽，所述第二半导体预制层通过该沟槽暴露出来；对所述第二半导体预制层进行刻蚀，使每一挡墙对应的第二半导体预制层表面形成一第一三维纳米结构，所述第一三维纳米结构为条形凸起结构，所述条形凸起结构的横截面为弓形；去除所述掩膜层, 使第二半导体预制体层形成一图案化的第二半导体层；去除所述基底，在所述第一半导体层远离活性层的表面设置一第一电极，并使所述第一电极与第一半导体层电连接；以及设置一第二电极与所述第二半导体层电连接。
与现有技术相比较，本发明的发光二极管的制备方法，通过在所述发光二极管的出光面形成多个弓形的三维纳米结构，当所述活性层中产生的入射角大于临界角的大角度光线并入射至所述三维纳米结构时，该大角度光线通过所述三维纳米结构的弓形表面而转变为小角度光线，若小角度光线小于临界角，那么，该小角度光线可以射出。也就是说，光线入射至形成有多个三维纳米结构的表面时，与光线入射至平面结构相比，入射角大于临界角的某一范围的光线也会从发光二极管的出光面出射，进而可以提高发光二极管的出光效率。此外，该制备方法还可以方便的制备大面积周期性的三维纳米结构，形成一大面积的三维纳米结构阵列，从而提高了所述发光二极管的产率。
附图说明
图1为本发明第一实施例提供的发光二极管的结构示意图。
图2为本发明第一实施例提供的发光二极管中第二半导体层的结构示意图。
图3为本发明第一实施例提供的发光二极管中第二半导体层的扫描电镜照片。
图4为本发明第一实施例提供的发光二极管中第二半导体层的出光原理图。
图5为本发明第一实施例提供的发光二极管与标准发光二极管的发光强度对比曲线。
图6为本发明第一实施例提供的发光二极管的制备方法的工艺流程图。
图7为本发明第一实施例提供的发光二极管的制备方法中在第二半导体层表面形成多个第一三维纳米结构的制备方法的工艺流程图。
图8为本发明第一实施例提供的发光二极管的制备方法中刻蚀第二半导体层表面的制备方法的示意图。
图9为本发明第二实施例提供的发光二极管的结构示意图。
图10为本发明第二实施例提供的发光二极管的制备方法的工艺流程图。
主要元件符号说明
发光二极管 10；20
基底 100
第一半导体层 110；210
活性层 120；220
第二半导体层 130
本体 132；212
第一三维纳米结构 134；
第一电极 140
第二电极 150
第二半导体预制层 160
掩膜层 170
沟槽 172
挡墙 174
刻蚀气体 180
第二三维纳米结构 214
第一半导体预制层 260
临界角 α
入射角 β
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1，本发明第一实施例提供一种发光二极管10，其包括：一第一半导体层110、一活性层120、一第二半导体层130、一第一电极140以及一第二电极150。所述第一电极140、第一半导体层110、活性层120及第二半导体层130依次层叠设置。所述第二半导体层130远离活性层120的表面为所述发光二极管10的出光面，所述第一电极140与所述第一半导体层110电连接。所述第二电极150与所述第二半导体层130电连接。所述发光二极管10的出光面具有一第一三维纳米结构134。
所述第一半导体层110、第二半导体层130分别为N型半导体层和P型半导体层两种类型中的一种。具体地，当该第一半导体层110为N型半导体层时，第二半导体层130为P型半导体层；当该第一半导体层110为P型半导体层时，第二半导体层130为N型半导体层。所述N型半导体层起到提供电子的作用，所述P型半导体层起到提供空穴的作用。N型半导体层的材料包括N型氮化镓、N型砷化镓及N型磷化铜等材料中的一种或几种。P型半导体层的材料包括P型氮化镓、P型砷化镓及P型磷化铜等材料中的一种或几种。所述第一半导体层110的厚度为1微米至5微米。本实施例中，第一半导体层110的材料为N型氮化镓。
所述第一半导体层110具有相对的第一表面（未标示）及第二表面（未标示），所述第一表面与所述第一电极140相接触，所述第二表面为第一半导体层110远离第一电极140的表面。
所述活性层120覆盖于所述第一半导体层110的第二表面。优选地，所述活性层120和第一半导体层110的接触面积与所述第一半导体层110的第二表面的面积相等，即，所述活性层120完全覆盖所述第一半导体层110的第二表面。所述活性层120为包含一层或多层量子阱层的量子阱结构(Quantum Well)。所述活性层120用于提供光子。所述活性层120的材料为氮化镓、氮化铟镓、氮化铟镓铝、砷化稼、砷化铝稼、磷化铟镓、磷化铟砷或砷化铟镓中的一种或几种，其厚度为0.01微米至0.6微米。本实施例中，所述活性层120为两层结构，包括一氮化铟镓层及一氮化镓层，其厚度约为0.03微米。
所述第二半导体层130设置于所述活性层120远离第一半导体层110的表面，具体的，所述第二半导体层130覆盖所述活性层120远离第一半导体层110的整个表面。所述第二半导体层130的厚度为0.1微米～3微米。所述第二半导体层130可为N型半导体层或P型半导体层两种类型，并且所述第二半导体层130与第一半导体层110分属两种不同类型的半导体层。所述第二半导体层130远离活性层120的表面作为发光二极管10的出光面。本实施例中，所述第二半导体层130为镁(Mg)掺杂的P型氮化镓，其厚度为0.3微米。
请一并参阅图2及图3，所述第二半导体层130包括一本体132以及多个第一三维纳米结构134，所述多个第一三维纳米结构134设置于所述本体132远离活性层120的表面。所述多个第一三维纳米结构134可以以阵列的形式分布。所述阵列形式分布指所述多个第一三维纳米结构134可以按照等间距排布、同心圆环排布或同心回形排布，形成所述第二半导体层130图案化的表面。即，所述发光二极管10的出光面为所述多个第一三维纳米结构134形成的图案化表面。所述相邻的两个第一三维纳米结构134之间的距离D1相等，为10纳米~1000纳米，优选为100纳米~200纳米。本实施例中，所述多个第一三维纳米结构134以等间距排列，且相邻两个第一三维纳米结构134之间的距离约为140纳米。
所述第一三维纳米结构134为条形凸起结构，所述条形凸起结构为从所述第二半导体层130的本体132向外延伸出的条形凸起实体。所述第一三维纳米结构134以直线、折线或曲线并排延伸。所述第一三维纳米结构134与所述第二半导体层130的本体132为一体成型结构。所述多个第一三维纳米结构134的延伸方向相同。所述第一三维纳米结构134的横截面为弓形。所述弓形的高度H为100纳米~500纳米，优选为150纳米~200纳米；所述弓形的宽度D2为200纳米~1000纳米，优选为300纳米~400纳米。更优选地，所述第一三维纳米结构134的横截面为半圆形，其半径为150纳米~200纳米。本实施例中，所述第一三维纳米结构134的横截面为半圆形，且该半圆形的半径约为160纳米，即，H=1/2 D2=160纳米。
所述第一电极140覆盖于所述第一半导体层110的第一表面，并与所述第一半导体层110电连接。优选地，所述第一电极140与第一半导体层110的接触面积与第一表面的面积相等，即，所述第一电极140完全覆盖所述第一半导体层110的第一表面。所述第一电极140可以为N型电极或P型电极，其与第一半导体层110的类型相同。所述第一电极140至少为一层的整体结构，其材料为钛、银、铝、镍、金或其任意组合。本实施例中，所述第一电极140为两层结构，一层为厚度15纳米的钛，另一层为厚度200纳米的金。
所述第二电极150设置于所述第二半导体层130远离活性层120的表面，并与所述第二半导体层130电连接。优选地，所述第二电极150和第二半导体层130的接触面积小于所述第二半导体层130远离活性层120表面的面积，即，所述第二电极150部分覆盖所述第二半导体层130远离所述活性层120的表面。所述第二电极150类型可以为N型电极或P型电极，其与第二半导体层130的类型相同。所述第二电极150的形状不限，可根据实际需要进行选择。所述第二电极150至少为一层结构，其材料为钛、银、铝、镍、金或其任意组合，也可为ITO或碳纳米管膜。本实施例中，所述第二电极150为P型电极。所述第二电极150为两层结构，一层为厚度为15纳米的钛，另一层为厚度为100纳米的金，形成一钛/金电极。
进一步的，可在第一电极140远离活性层120的表面设置一反射层（图未示），所述反射层的材料可为钛、银、铝、镍、金或其任意组合。当活性层中产生的光子到达该反射层后，所述反射层可将光子反射，从而使之从所述发光二极管10的出光面射出，进而可进一步提高所述发光二极管10的出光效率。
请一并参阅图4，本发明第一实施例提供的发光二极管10，由于所述发光二极管10的出光面形成有多个第一三维纳米结构134，从而形成一图案化的表面。当所述活性层120中产生的入射角大于临界角α（23.58°）的大角度光线入射至所述第一三维纳米结构134时，该大角度光线通过所述第一三维纳米结构134的弓形表面或半圆形表面而转变为入射角为β的小角度光线，若入射角β小于临界角α，那么，该小角度光线可以射出。也就是说，光线入射至形成有多个第一三维纳米结构134的表面时，与光线入射至平面结构相比，入射角大于临界角α的某一范围的光线也会从发光二极管10的出光面出射，进而可以提高发光二极管的出光效率。请参阅图5，本发明第一实施例提供的发光二极管10的发光强度(曲线I)可达到标准发光二极管的发光强度(曲线II)的4.7倍，从而大大其高了该发光二极管10的发光效率。
请参阅图6，本发明进一步提供所述发光二极管10的制备方法，其具体包括以下步骤：
步骤S11，提供一基底100，所述基底100具有一外延生长面；
步骤S12，在所述外延生长面依次生长一第一半导体层110、一活性层120及一第二半导体预制层160；
步骤S13，刻蚀所述第二半导体预制层160远离活性层120的表面，形成多个第一三维纳米结构134；
步骤S14，移除所述基底100，暴露所述第一半导体层110远离活性层120的表面；
步骤S15，设置一第一电极140，使其覆盖所述第一半导体层110远离活性层140的表面并与所述第一半导体层110电连接；
步骤S16，设置一第二电极150，使其与所述第二半导体层130电连接。
在步骤S11中，所述基底100具有一提供所述第一半导体层110生长的外延生长面。所述基底100的外延生长面是分子平滑的表面，且去除了氧或碳等杂质。所述基底100可以为单层或多层结构。当所述基底100为单层结构时，该基底100可以为一单晶结构体，且具有一晶面作为第一半导体层110的外延生长面。当所述基底100为多层结构时，其需要包括至少一层所述单晶结构体，且该单晶结构体具有一晶面作为第一半导体层110的外延生长面。所述基底100的材料可以根据所要生长的第一半导体层110来选择，优选地，使所述基底100与第一半导体层110具有相近的晶格常数以及热膨胀系数。所述基底100的厚度、大小和形状不限，可以根据实际需要选择。所述基底100不限于所述列举的材料，只要具有支持第一半导体层110生长的外延生长面的基底100均属于本发明的保护范围。本实施例中，所述基底100的厚度为400微米，其材料为蓝宝石。
在步骤S12中，所述第一半导体层110的生长方法可以通过分子束外延法（MBE）、化学束外延法（CBE）、减压外延法、低温外延法、选择外延法、液相沉积外延法（LPE）、金属有机气相外延法（MOVPE）、超真空化学气相沉积法（UHVCVD）、氢化物气相外延法(HVPE)、以及金属有机化学气相沉积法（MOCVD）等中的一种或多种实现。
本实施例中，所述第一半导体层110为Si掺杂的N型氮化镓。本实施例采用MOCVD工艺制备所述第一半导体层110，所述第一半导体层110的生长为异质外延生长。其中，采用高纯氨气(NH3)作为氮的源气，采用氢气(H2)作载气，采用三甲基镓(TMGa)或三乙基镓(TEGa)作为Ga源，采用硅烷(SiH4)作为Si源。所述第一半导体层110的生长具体包括以下步骤：
步骤(a1)，将基底100置入反应室，加热到1100ºC~1200ºC，并通入H2、N2或其混合气体作为载气，高温烘烤200秒~1000秒。
步骤(a2)，继续通入载气，并降温到500ºC~650ºC，通入三甲基镓或三乙基镓，并同时通入氨气，低温生长GaN层，所述低温GaN层作为继续生长第一半导体层110的缓冲层。由于第一半导体层110与蓝宝石基底100之间具有不同的晶格常数，因此，所述缓冲层用于减少第一半导体层110生长过程中的晶格失配，降低生长的第一半导体层110的位错密度。
步骤(a3)，停止通入三甲基镓或三乙基镓，继续通入氨气和载气，同时将温度升高到1100ºC~1200ºC，并恒温保持30秒~300秒。
步骤(a4)，将所述基底100的温度保持在1000ºC~1100ºC，同时重新通入三甲基镓及硅烷，或三乙基镓及硅烷，在高温下生长出高质量的第一半导体层110。
进一步的，在步骤(a4)之后，可将基底100的温度保持在1000ºC~1100ºC，重新通入三甲基镓或三乙基镓一定时间，生长一未掺杂的半导体层，然后再通入硅烷，继续生长第一半导体层110。该未掺杂的半导体层可进一步减小生长所述第一半导体层110的晶格缺陷。
所述活性层120的生长方法与第一半导体层110基本相同。具体的，采用三甲基铟作为铟源，生长所述活性层120，所述活性层120的生长包括以下步骤：
步骤(b1)，向反应室内通入氨气、氢气及Ga源气体，将反应室的温度保持在700ºC~900ºC，使反应室压强保持在50托~500托；
步骤(b2)，向反应室通入三甲基铟，生长InGaN/GaN多量子阱层，在所述第一半导体层110表面形成所述活性层220。
所述第二半导体预制层160的生长方法与第一半导体层110基本相同，具体的，在生长完活性层120之后，采用二茂镁作(Cp2Mg)为镁源，所述第二半导体预制层160的生长包括以下步骤：
步骤(c1)，停止通入三甲基铟，将反应室的温度保持在1000ºC~1100ºC，使反应室压强保持在76托~200托；
步骤(c2)，向反应室通入二茂镁，生长Mg掺杂的P型GaN层，形成所述第二半导体预制层160。
请一并参阅图7，在步骤S13中，在所述第二半导体预制层160表面形成多个第一三维纳米结构134具体包括以下步骤：
步骤S131，在所述第二半导体预制层160的表面设置一掩膜层170；
步骤S132，刻蚀所述掩膜层170，使所述掩膜层170图案化；
步骤S133，刻蚀所述第二半导体预制层160，使所述第二半导体预制层160的表面图案化，形成多个第一三维纳米结构134；
步骤S134，去除所述掩膜层170，从而形成所述第二半导体层130。
在步骤131中，所述掩膜层170的材料可以为ZEP520A、HSQ（hydrogen silsesquioxane）、PMMA（Polymethylmethacrylate）、PS（Polystyrene）、SOG（Silicon on glass）或其他有机硅类低聚物等材料。所述掩膜层170用于保护其覆盖位置处的第二半导体预制层160。本实施例中，所述掩膜层170的材料为ZEP520A。
所述掩膜层170可以利用旋转涂布(Spin Coat)、裂缝涂布(Slit Coat)、裂缝旋转涂布(Slit and Spin Coat)或者干膜涂布法(Dry Film Lamination)的任一种将掩膜层170的材料涂布于第二半导体预制层160的表面。具体的，首先，清洗所述第二半导体预制层160远离基底100的表面；其次，在第二半导体预制层160远离基底100的表面旋涂ZEP520，旋涂转速为500转/分钟~6000转/分钟，时间为0.5分钟~1.5分钟；其次，在140ºC~180ºC温度下烘烤3~5分钟，从而在所述第二半导体预制层160远离基底100的表面形成该掩膜层170。该掩膜层170的厚度为100纳米~500纳米。
在步骤S132中，所述使掩膜层170图案化的方法包括：电子束曝光法（electron beam lithography，EBL）、光刻法以及纳米压印法等。本实施例中，采用电子束曝光法。具体地，通过电子束曝光系统使所述掩膜层170形成多个沟槽172，从而使所述沟槽172对应区域的第二半导体预制层160的表面暴露出来。在所述图案化的掩膜层170中，相邻两个沟槽172之间的掩膜层170形成一挡墙174，且每一挡墙174与每一第一三维纳米结构134一一对应。具体地，所述挡墙174的分布方式与所述第一三维纳米结构134的分布方式一致；所述两个挡墙174的宽度等于所述第一三维纳米结构134的宽度，即D2；且相邻两个挡墙174之间的间距等于相邻两个第一三维纳米结构134之间的间距，即D1。本实施例中，所述挡墙174以等间距排列，每一挡墙174的宽度为320纳米，且相邻两个第一三维纳米结构134之间的距离约为140纳米。
可以理解，本实施例中所述电子束曝光系统刻蚀所述掩膜层170形成多个条形挡墙174及沟槽172的方法仅为一具体实施例，所述掩膜层170的处理并不限于以上制备方法，只要保证所述图案化的掩膜层170包括多个挡墙174，相邻的挡墙174之间形成沟槽172，设置于第二半导体预制层160表面后，所述第二半导体预制层160表面通过该沟槽172暴露出来即可。如也可以通过先在其他介质或基底表面形成所述图案化的掩膜层170，然后再转移到该第二半导体预制层160表面的方法形成。
在步骤S133中，刻蚀所述第二半导体预制层160，使所述第二半导体预制层160的表面图案化，从而形成多个第一三维纳米结构134。
所述刻蚀方法可以在一感应耦合等离子体系统中进行，并利用刻蚀气体180对所述第二半导体预制层160进行刻蚀。所述刻蚀气体180可根据所述第二半导体预制层160以及所述掩膜层170的材料进行选择，以保证所述刻蚀气体180对所述刻蚀对象具有较高的刻蚀速率。
本实施例中，将形成有图案化掩膜层170的第二半导体预制层160放置于微波等离子体系统中，且该微波等离子体系统的一感应功率源产生刻蚀气体180。该刻蚀气体180以较低的离子能量从产生区域扩散并漂移至所述第二半导体预制层160远离活性层120的表面。请参照图8，一方面，所述刻蚀气体180对暴露于沟槽172中的第二半导体预制层160进行纵向刻蚀；另一方面，由于所述纵向刻蚀的逐步进行，所述覆盖于挡墙174下的第二半导体预制层160的两个侧面逐步暴露出来，此时，所述刻蚀气体180可以同时对挡墙174下的第二半导体预制层160的两个侧面进行刻蚀，即横向刻蚀，进而形成所述多个第一三维纳米结构134。可以理解，在远离所述挡墙174方向上，对所述覆盖于挡墙174下的第二半导体预制层160的两个侧面进行刻蚀的时间逐渐减少，故，可以形成横截面为弓形的第一三维纳米结构134。所述纵向刻蚀是指，刻蚀方向垂直于所述第二半导体预制层160暴露于沟槽172中的表面的刻蚀；所述横向刻蚀是指，刻蚀方向垂直于所述纵向刻蚀方向的刻蚀。
所述微波等离子体系统的工作气体包括氯气（Cl2）和氩气（Ar）。其中，所述氯气的通入速率小于所述氩气的通入速率。氯气的通入速率为4标况毫升每分~20标况毫升每分；氩气的通入速率为10标况毫升每分~60标况毫升每分；所述工作气体形成的气压为2帕~10帕；所述等离子体系统的功率为40瓦~70瓦；所述采用刻蚀气体180刻蚀时间为1分钟~2.5分钟。本实施例中，所述氯气的通入速率为10标况毫升每分；氩气的通入速率为25标况毫升每分；所述工作气体形成的气压为2帕；所述等离子体系统的功率为70瓦；所述采用刻蚀气体180刻蚀时间为2分钟。可以理解，通过控制刻蚀气体180的刻蚀时间可以控制第一三维纳米结构134的高度，从而制备出横截面为弓形或半圆柱形的第一三维纳米结构134。
步骤S134，所述掩膜层170可通过有机溶剂如四氢呋喃（THF）、丙酮、丁酮、环己烷、正己烷、甲醇或无水乙醇等无毒或低毒环保容剂作为剥离剂，溶解所述掩膜层等方法去除，从而形成所述多个第一三维纳米结构134。本实施例中，所述有机溶剂为丁酮，所述掩膜层170溶解在所述丁酮中，从而获得所述第二半导体层130。
在步骤S14中，所述基底100的去除方法可为激光照射法、腐蚀法或温差自剥离法（利用基底与半导体层之间的膨胀系数不同进行剥离）。所述去除方法可根据基底100以及第一半导体层110材料的不同进行选择。本实施例中，所述基底100的去除方法为激光照射法。具体的，所述去除方法包括以下步骤：
S141，将所述基底100中未生长第一半导体层110的表面进行抛光并清洗；
S142，将经过表面清洗的基底100放置于一平台（图未示）上，并利用激光对所述基底100与第一半导体层110进行扫描照射；
S143，将经激光照射后的基底100浸入溶液中去除所述基底100。
在步骤S141中，所述抛光方法可为机械抛光法或化学抛光法，使所述基底100的表面平整光滑，以减少后续激光照射中激光的散射。所述清洗可用盐酸、硫酸等冲洗所述基底100的表面，从而去除表面的金属杂质以及油污等。
在步骤S142中，所述激光从基底100抛光后的表面入射，且入射方向基本垂直于所述基底100抛光后的表面，即基本垂直于所述基底100与第一半导体层110的界面。所述激光的波长不限，可根据第一半导体层110以及基底100的材料选择。具体的，所述激光的能量小于基底100的带隙能量，而大于第一半导体层110的带隙能量，从而激光能够穿过基底100到达第一半导体层110，在第一半导体层110与基底100的界面处进行激光剥离。所述界面处第一半导体层110的缓冲层对激光产生强烈的吸收，从而使得界面处的缓冲层温度快速升高而分解。本实施例中所述第一半导体层110为GaN，其带隙能量为3.3ev；基底100为蓝宝石，其带隙能量为9.9ev；所述激光器为KrF激光器，发出的激光波长为248nm，其能量为5ev，脉冲宽度为20~40ns，能量密度为400~600mJ/cm2，光斑形状为方形，其聚焦尺寸为1mm×1mm；扫描位置从所述基底100的边缘位置开始，扫描步长为0.5mm/s。在扫描的过程中，所述GaN开始分解为Ga和N2。可以理解，所述脉冲宽度、能量密度、光斑形状、聚焦尺寸以及扫描步长可根据实际需求进行调整；可根据第一半导体层110对特定波长的激光具有较强的吸收作用选择相应波长的激光。
由于所述第一半导体层110与基底100界面处对上述波长的激光具有很强的吸收作用，因此，所述缓冲层的温度快速升高而分解；而所述第一半导体层110中其他部分对上述波长的激光吸收较弱，因此所述第一半导体层110并不会被所述激光所破坏。可以理解，对于不同的第一半导体层110可以选择不同波长的激光，使缓冲层对激光具有很强的吸收作用。
所述激光照射的过程在一真空环境或保护性气体环境进行以防止在激光照射的过程中碳纳米管被氧化而破坏。所述保护性气体可以为氮气、氦气或氩气等惰性气体。
在步骤S143中，可将激光照射后的基底100浸入一酸性溶液中进行酸化处理，以去除GaN分解后的Ga，从而实现基底100与第一半导体层110的剥离。所述溶液可为盐酸、硫酸、硝酸等可溶解Ga的溶剂。
在步骤S15中，所述第一电极140可通过电子束蒸发法、真空蒸镀法及离子溅射法等方法制备。进一步的，可将一导电基底通过导电胶等方式贴附于所述第一半导体层110远离活性层120的表面形成所述第一电极140。本实施例中，所述第一电极140完全覆盖所述第一半导体层110远离活性层120的表面，并且与所述第一半导体层110电连接。
在步骤S16中，所述第二电极150的制备方法与第一电极140相同。本实施例中，采用电子束蒸发法制备所述第二电极150。所述第二电极150设置于所述第二半导体层130的部分表面，即设置于所述发光二极管20的出光面。所述第二电极150基本不影响所述发光二极管10的出光率。
可以理解，本发明第一实施例中的发光二极管10也不限于上述制备方法，例如：也可以在形成所述第二半导体层130的步骤之后，先去除基底100；然后在第一半导体层110及第二半导体预制层160上分别设置第一电极140及第二电极150；最后刻蚀所述第二半导体预制层160远离活性层120的表面，从而形成所述第二半导体层130。
本发明第一实施例提供的发光二极管10的制备方法具有以下优点：其一，通过控制氯气及氩气的通入速率，可以使刻蚀气体进行纵向刻蚀和横向刻蚀，从而形成所述多个三维纳米结构；其二，通过电子束曝光系统及微波等离子体系统相结合可方便的制备大面积周期性的三维纳米结构，形成一大面积的三维纳米结构阵列，从而提高了所述发光二极管的产率。
请参阅图9，本发明第二实施例提供一种发光二极管20，其包括：一第一半导体层210、一活性层220、一第二半导体层130、一第一电极140以及一第二电极150。所述第一电极140、第一半导体层210、活性层220及第二半导体层130依次层叠设置。所述第二半导体层130远离活性层120的表面为所述发光二极管20的出光面。所述第一电极140与所述第一半导体层110电连接。所述第二电极150与所述第二半导体层130电连接。
本发明第二实施例提供的发光二极管20与第一实施例中所述发光二极管10的结构基本相同，其区别在于，在所述发光二极管20中，所述第一半导体层210靠近所述活性层220的表面具有多个第二三维纳米结构214。所述第二三维纳米结构214为从所述第一半导体层210的本体212向外延伸出的凸起实体。所述第二三维纳米结构214可以为条形凸起结构、点状凸起结构或条形凸起结构与点状凸起结构的组合等等。所述条形凸起结构的横截面可以是三角形、方形、矩形、梯形、弓形、半圆形或其他形状。所述点状凸起结构的形状为球形、椭球形、单层棱台、多层棱台、单层棱柱、多层棱柱、单层圆台、多层圆台或其他不规则形状。本实施例中，所述第二三维纳米结构214与本发明第一实施例中的第一三维纳米结构134相同，即，所述第二三维纳米结构214的横截面也为半圆形，且该半圆形的半径约为160纳米，相邻两个第二三维纳米结构214的间距为140纳米。
可以理解，由于所述第一半导体层210的靠近所述活性层220的表面具有多个第二三维纳米结构214形成的图案化的表面，因此，所述活性层220的表面亦具有一图案化的表面。具体的，所述活性层220与第一半导体层210接触的表面亦具有多个第三三维纳米结构（未标示），所述第三三维纳米结构为向活性层220内部延伸形成的凹进空间，并且该凹进空间与第一半导体层210中所述凸起实体的第二三维纳米结构214相配合，从而使所述活性层220与所述第一半导体层210具有第二三维纳米结构214的表面无间隙的复合。
进一步的，可在所述第一半导体层210靠近第一电极140的表面或所述活性层220靠近第二半导体层130的表面设置一第四三维纳米结构（图未示），所述第四三维纳米结构与所述第三三维纳米结构的结构可相同或不同，即，该第四三维纳米结构可以为条形凸起结构、点状凸起结构或条形凸起结构与点状凸起结构的组合等等。
可以理解，本发明第二实施例提供的发光二极管20，由于所述第一半导体层210的表面具有多个第二三维纳米结构214，且所述活性层220设置于该多个第二三维纳米结构214的表面，从而增加了所述活性层220与所述第一半导体层210的接触面积，进而提高了所述空穴与电子的复合几率，增加了产生光子的数量，从而可以进一步提高了所述发光二极管20的发光效率。
请参照图10，本发明进一步提供所述发光二极管10的制备方法，其具体包括以下步骤：
步骤S21，提供一基底100，所述基底100具有一外延生长面；
步骤S22，在所述外延生长面生长一第一半导体预制层260；
步骤S23，在所述第一半导体预制层260的表面形成多个第二三维纳米结构214，从而形成所述第一半导体层210；
步骤S24，在所述第二三维纳米结构214的表面生长一活性层220，然后在所述活性层220的表面生长一第二半导体预制层160；
步骤S25，刻蚀所述第二半导体层130远离活性层220的表面，形成多个第一三维纳米结构134，从而形成所述第二半导体层130；
步骤S14，移除所述基底100，暴露所述第一半导体层210远离活性层220的表面；
步骤S26，设置一第一电极140，使其覆盖所述第一半导体层210远离活性层220的表面，并使所述第一电极140与第一半导体层210电连接；
步骤S27，设置一第二电极150，使其与所述第二半导体层130电连接。
本发明第二实施例中的发光二极管20的方法制备与本发明第一实施例中的发光二极管10的方法制备基本相同，不同之处在于，在所述基底100的外延生长面形成所述第一半导体预制层260后，进一步在所述第一半导体预制层260远离基底的表面形成多个第二三维纳米结构214，从而形成所述第二半导体层130。
可以理解，当所述第二三维纳米结构214的结构与所述第一三维纳米结构134的结构相同时，所述第二三维纳米结构214的制备方法与本发明第一实施例中的第一三维纳米结构134的制备方法相同；当所述第二三维纳米结构214的结构与所述第一三维纳米结构134的结构不同时，所述第二三维纳米结构214的制备方法与本发明第一实施例中的第一三维纳米结构134的制备方法不同。本实施例中，所述第二三维纳米结构214的结构与所述第一三维纳米结构134的结构相同，故，所述第二三维纳米结构214的制备方法与本发明第一实施例中的第一三维纳米结构134的制备方法相同。
在步骤S24中，所述活性层220的生长方法与活性层120的生长法基本相同。具体的，在所述第一半导体层110表面形成所述多个第二三维纳米结构214之后，采用三甲基铟作为铟源，生长所述活性层220，所述活性层220的生长包括以下步骤：
步骤S241，向反应室内通入氨气、氢气及Ga源气体，将反应室的温度保持在700ºC~900ºC，使反应室压强保持在50托~500托；
步骤S242，向反应室通入三甲基铟，生长InGaN/GaN多量子阱层，在所述第一半导体层210表面形成所述活性层220。
在步骤S242中，由于所述第一半导体层210表面为具有多个第二三维纳米结构214的图案化表面，因此，当所述外延晶粒生长于该第二三维纳米结构214，从而形成所述活性层220时，所述活性层220与所述第一半导体层210接触的表面形成多个第三三维纳米结构，所述第三三维纳米结构为向所述活性层220内部延伸的凹进空间。所述活性层220与第一半导体层210接触的表面形成一纳米图形，所述纳米图形与所述多个第二三维纳米结构214形成的纳米图形相配合，从而使所述活性层220与所述第一半导体层210具有第二三维纳米结构214的表面无间隙的复合。在所述活性层220形成的过程中，将所述第一半导体层210放入一水平生长反应室中，通过控制所述活性层220的厚度以及水平生长、垂直生长的速度等工艺参数，以控制外延晶粒的整体生长方向，而使之沿平行于基底100外延生长面的方向水平生长使所述活性层220远离第一半导体层210的表面形成一平面。
本发明第二实施例提供的发光二极管20的制备方法通过在第一半导体层的表面形成多个三维纳米结构，从而使得所述活性层与该第一半导体层接触的表面形成一图案化的表面，进而增加了所述活性层与所述第一半导体层的接触面积，进而提高了所述空穴与电子的复合几率，增加了产生光子的数量，从而提高了所述发光二极管20的发光效率。
另外，本领域技术人员还可在本发明精神内做其他变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims (13)

1.一种发光二极管的制备方法，包括：
提供一基底，所述基底具有一外延生长面；
在所述外延生长面依次生长一第一半导体层、一活性层及一第二半导体预制层；
在所述第二半导体预制层的表面设置一图案化掩膜层，所述图案化掩膜层包括多个并排设置的挡墙，相邻的挡墙之间形成一沟槽，所述第二半导体预制层通过该沟槽暴露出来；
对所述第二半导体预制层进行刻蚀，使每一挡墙对应的第二半导体预制层表面形成一第一三维纳米结构，所述第一三维纳米结构为条形凸起结构，所述条形凸起结构的横截面为弓形，在对所述第二半导体预制层进行刻蚀的过程中，所述图案化掩膜层的结构保持不变，刻蚀中刻蚀气体包括Cl2及Ar2气体，所述Cl2的流速为4sccm～20sccm；所述Ar2的流速为10sccm～60sccm；所述Cl2和Ar2为工作气体，所述工作气体形成的气压为2帕～10帕；
去除所述掩膜层,使第二半导体预制体层形成一图案化的第二半导体层；
去除所述基底，在所述第一半导体层远离活性层的表面设置一第一电极，并使所述第一电极与第一半导体层电连接；以及
设置一第二电极，使所述第二电极与所述第二半导体层电连接。
2.如权利要求1所述的发光二极管的制备方法，其特征在于，所述挡墙为直线形、折线形或曲线形，且并排延伸。
3.如权利要求1所述的发光二极管的制备方法，其特征在于，所述挡墙按照等间距排布、同心圆环排布或同心回形排布。
4.如权利要求1所述的发光二极管的制备方法，其特征在于，所述相邻的两个挡墙之间的距离为10纳米～1000纳米。
5.如权利要求1所述的发光二极管的制备方法，其特征在于，所述挡墙的宽度为200纳米～1000纳米。
6.如权利要求1所述的发光二极管的制备方法，其特征在于，所述挡墙的宽度为300纳米～400纳米，所述相邻的两个挡墙之间的距离为100纳米～200纳米。
7.如权利要求1所述的发光二极管的制备方法，其特征在于，所述在第二半导体预制层表面设置一图案化掩膜层的步骤包括：
通过旋转涂布、裂缝涂布、裂缝旋转涂布或者干膜涂布法在所述第二半导体预制层远离活性层的表面设置一掩膜层；
通过电子束曝光法、光刻法或者纳米压印法在所述第二半导体预制层上的掩膜层形成多个沟槽，使所述掩膜层图案化。
8.如权利要求1所述的发光二极管的制备方法，其特征在于，所述对第二半导体预制层进行刻蚀的方法为：通过等离子体对暴露于沟槽的第二半导体预制层进行刻蚀。
9.如权利要求1所述的发光二极管的制备方法，其特征在于，所述Cl2流速小于Ar2的流速。
10.如权利要求1所述的发光二极管的制备方法，其特征在于，在所述外延生长面生长一第一半导体层后，进一步在所述第一半导体层远离基底的表面形成多个第二三维纳米结构。
11.如权利要求1所述的发光二极管的制备方法，其特征在于，在所述外延生长面生长一第一半导体层以及活性层后，进一步在所述活性层远离第一半导体层的表面形成一第三三维纳米结构。
12.如权利要求1所述的发光二极管的制备方法，其特征在于，所述在第一半导体层远离活性层的表面设置一第一电极的方法包括：使所述第一电极完全覆盖所述第一半导体层远离活性层的表面。
13.如权利要求12所述的发光二极管的制备方法，其特征在于，进一步在所述第一电极远离第一半导体层的表面设置一反射层，所述反射层完全覆盖所述第一电极远离第一半导体层的表面。
CN201210089073.3A 2012-03-30 2012-03-30 发光二极管的制备方法 Active CN103367561B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210089073.3A CN103367561B (zh) 2012-03-30 2012-03-30 发光二极管的制备方法
TW101112524A TWI496320B (zh) 2012-03-30 2012-04-09 發光二極體的製備方法
US13/728,043 US9070823B2 (en) 2012-03-30 2012-12-27 Method for making a light emitting diode having three dimensional nano-structures
US14/700,116 US9263628B2 (en) 2012-03-30 2015-04-29 Method for making light emitting diodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210089073.3A CN103367561B (zh) 2012-03-30 2012-03-30 发光二极管的制备方法

Publications (2)

Publication Number Publication Date
CN103367561A CN103367561A (zh) 2013-10-23
CN103367561B true CN103367561B (zh) 2016-08-17

Family

ID=49235561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210089073.3A Active CN103367561B (zh) 2012-03-30 2012-03-30 发光二极管的制备方法

Country Status (3)

Country Link
US (2) US9070823B2 (zh)
CN (1) CN103367561B (zh)
TW (1) TWI496320B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6841198B2 (ja) * 2017-09-28 2021-03-10 豊田合成株式会社 発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495862B1 (en) * 1998-12-24 2002-12-17 Kabushiki Kaisha Toshiba Nitride semiconductor LED with embossed lead-out surface
TW201027808A (en) * 2008-11-13 2010-07-16 3M Innovative Properties Co Electrically pixelated luminescent device incorporating optical elements
CN101999178A (zh) * 2008-09-11 2011-03-30 艾普拉斯泰克株式会社 氮化物半导体发光器件及其制造方法
CN102148301A (zh) * 2010-02-09 2011-08-10 晶元光电股份有限公司 光电元件及其制造方法
CN102185068A (zh) * 2011-05-06 2011-09-14 西安神光安瑞光电科技有限公司 发光二极管及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5853960A (en) 1998-03-18 1998-12-29 Trw Inc. Method for producing a micro optical semiconductor lens
JP3782357B2 (ja) 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
US6781160B1 (en) 2003-06-24 2004-08-24 United Epitaxy Company, Ltd. Semiconductor light emitting device and method for manufacturing the same
JP2006154757A (ja) * 2004-10-26 2006-06-15 Seiko Epson Corp マイクロレンズ基板の製造方法、マイクロレンズ基板、透過型スクリーンおよびリア型プロジェクタ
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
KR100639026B1 (ko) * 2005-11-25 2006-10-25 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
EP1821347B1 (en) * 2006-02-16 2018-01-03 LG Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same
TW200830577A (en) * 2007-01-05 2008-07-16 Uni Light Touchtek Corp Method for manufacturing light emitting diode devices
US7977695B2 (en) * 2007-09-21 2011-07-12 Lg Innotek Co., Ltd. Semiconductor light emitting device and method for manufacturing the same
TW200929601A (en) * 2007-12-26 2009-07-01 Epistar Corp Semiconductor device
TWI430467B (zh) 2008-04-21 2014-03-11 Univ Nat Taiwan Normal 具有抗反射表面的太陽電池的製造方法
TWI420694B (zh) 2008-07-29 2013-12-21 Epistar Corp 光電元件
KR101047718B1 (ko) * 2008-11-26 2011-07-08 엘지이노텍 주식회사 발광 소자
JP2010161354A (ja) 2008-12-08 2010-07-22 Showa Denko Kk 半導体発光素子用テンプレート基板、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法及び半導体発光素子
WO2010131680A1 (ja) * 2009-05-13 2010-11-18 株式会社 東芝 パターン形成用樹脂組成物、パターン形成方法、及び発光素子の製造方法
WO2010144591A2 (en) * 2009-06-09 2010-12-16 Sinmat, Inc. High light extraction efficiency solid state light sources
TWI440193B (zh) 2009-10-20 2014-06-01 Ind Tech Res Inst 太陽能電池裝置
US8563853B2 (en) 2009-10-20 2013-10-22 Industrial Technology Research Institute Solar cell device
KR100969100B1 (ko) * 2010-02-12 2010-07-09 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
US8642368B2 (en) * 2010-03-12 2014-02-04 Applied Materials, Inc. Enhancement of LED light extraction with in-situ surface roughening
CN101819219A (zh) * 2010-04-29 2010-09-01 中国科学院上海技术物理研究所 一种高密度超尖硅探针阵列的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495862B1 (en) * 1998-12-24 2002-12-17 Kabushiki Kaisha Toshiba Nitride semiconductor LED with embossed lead-out surface
CN101999178A (zh) * 2008-09-11 2011-03-30 艾普拉斯泰克株式会社 氮化物半导体发光器件及其制造方法
TW201027808A (en) * 2008-11-13 2010-07-16 3M Innovative Properties Co Electrically pixelated luminescent device incorporating optical elements
CN102148301A (zh) * 2010-02-09 2011-08-10 晶元光电股份有限公司 光电元件及其制造方法
CN102185068A (zh) * 2011-05-06 2011-09-14 西安神光安瑞光电科技有限公司 发光二极管及其制备方法

Also Published As

Publication number Publication date
US9070823B2 (en) 2015-06-30
US9263628B2 (en) 2016-02-16
US20130260492A1 (en) 2013-10-03
CN103367561A (zh) 2013-10-23
TW201340392A (zh) 2013-10-01
TWI496320B (zh) 2015-08-11
US20150243836A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
CN102760801B (zh) 发光二极管的制备方法
CN102760802B (zh) 发光二极管
CN103474546B (zh) 半导体结构
CN103474521B (zh) 发光二极管的制备方法
CN103474547B (zh) 发光二极管
CN102760799B (zh) 发光二极管的制备方法
CN103474535A (zh) 发光二极管
CN103474548A (zh) 半导体结构
CN103474519A (zh) 发光二极管的制备方法
CN103474530A (zh) 发光二极管
CN103474525A (zh) 发光二极管的制备方法
CN103035785B (zh) 发光二极管的制备方法
CN103378235B (zh) 发光二极管
CN103378236A (zh) 具有微构造的外延结构体
CN103035786B (zh) 发光二极管的制备方法
CN102214748A (zh) 一种氮化镓基垂直结构led外延结构及制造方法
CN102760804B (zh) 发光二极管
CN103137816B (zh) 发光二极管
CN103035800B (zh) 发光二极管
CN103474522A (zh) 发光二极管的制备方法
CN103035798B (zh) 发光二极管
CN103137796B (zh) 发光二极管的制备方法
CN102760800B (zh) 发光二极管的制备方法
CN103137797B (zh) 发光二极管的制备方法
CN103367561B (zh) 发光二极管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant