JP3896123B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3896123B2
JP3896123B2 JP2004121902A JP2004121902A JP3896123B2 JP 3896123 B2 JP3896123 B2 JP 3896123B2 JP 2004121902 A JP2004121902 A JP 2004121902A JP 2004121902 A JP2004121902 A JP 2004121902A JP 3896123 B2 JP3896123 B2 JP 3896123B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
platinum
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004121902A
Other languages
English (en)
Other versions
JP2005310828A (ja
Inventor
和広 冨岡
ツァング・ハウレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Toshiba Corp
Original Assignee
Infineon Technologies AG
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Toshiba Corp filed Critical Infineon Technologies AG
Priority to JP2004121902A priority Critical patent/JP3896123B2/ja
Publication of JP2005310828A publication Critical patent/JP2005310828A/ja
Application granted granted Critical
Publication of JP3896123B2 publication Critical patent/JP3896123B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、プラチナ層を有する半導体装置の製造方法に係り、特にプラズマを用いて上記半導体装置をクリーニングする方法に関する。
プラチナ(Pt)は近年、DRAM(Dynamic Random Access Memory)やFeRAM(Ferroelectric Random Access Memory)等の電極材料として半導体装置に多く使用されている。DRAMやFeRAM等の高密度化に伴い、プラチナ層を微細にエッチングすることが必要になってきている。
ところで、プラチナのような蒸気圧の低い材料からなる薄膜のエッチングにおいては、物理的なエッチングが主体となる。例えば、処理容器内にプラズマを発生させる。そして、被処理基板を載置した電極にバイアス電力を印加してプラズマ中に電界を発生させ、この電界によってプラズマ中のイオンを被処理基板表面に引き寄せてエッチングする。
しかし前述したように、プラチナのように蒸気圧の低い材料をエッチングする際には物理的なエッチングが主体となるため、エッチング生成物が揮発しない。よって、被処理基板表面に直径数nmの極微小なプラチナ粒子が付着する。このようにプラチナからなるエッチング生成物が被処理基板表面に付着することによって、被処理基板を含む半導体装置の電気的特性が劣化してしまう。
また、この種の関連技術として、プラチナのエッチング生成物を再付着なく行う技術が開示されている(特許文献1参照)。
特表2002−537645号公報
本発明は、上記のような事情に鑑みてなされたもので、プラチナ層のエッチング工程において半導体装置等に付着したプラチナ粒子を除去することができ、これにより半導体装置の電気的特性の劣化を防止することが可能な半導体装置の製造方法を提供することを目的とする。
本発明の一視点に係る半導体記憶の製造方法は、プラチナを主体とする導電層と、この導電層上に設けられかつ絶縁体からなるマスク層とを有する被処理基板を含む半導体装置の製造方法であって、前記マスク層をマスクとして前記導電層をエッチングする工程と、プラズマを発生させ、このプラズマ中のイオンによってエッチング生成物が付着した前記被処理基板をクリーニングする工程とを具備し、前記クリーニングする工程は、前記被処理基板を300℃以上の温度に加熱する工程と、塩素と窒素とを含み且つ前記塩素と窒素との原子比が9対1乃至5対5であるガスを導入する工程と、前記イオンが前記被処理基板に入射するように、前記被処理基板が載置される電極に電力を印加する工程とから成り、前記電力は、前記電極の単位面積あたり0.02W/cm以下である。
本発明によれば、プラチナ層のエッチング工程において半導体装置等に付着したプラチナ粒子を除去することができ、これにより半導体装置の電気的特性の劣化を防止することが可能な半導体装置の製造方法を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
図1は、本発明の一実施形態に係るクリーニング装置の構成を示す概略断面図である。クリーニング装置は、容器1と、電極2と、コイル3と、ヒータ4と、高周波電源5と、バイアス電源6と、排気ポンプ7と、塩素ガス導入部8と、窒素ガス導入部9とを有している。
容器1は、金属製底板1aと、石英製円筒状側板1bと、金属製天板1cとから構成されている。容器1内は、真空に保持される。容器1の外側且つ底面には、底板1aに接するようにヒータ4が配設されている。ヒータ4は、電極2(具体的には、ウエハ10)を所定の温度に加熱する。容器1内の底面には、電極2が配設されている。
電極2には、バイアス電源6が接続されている。バイアス電源6は、例えば周波数13.56MHzのバイアス電力を電極2に供給する。電極2の上には、被処理器体としてのウエハ10が載置されている。なお、ウエハ10が載置される電極2は、プラズマ中のイオンがウエハ10に入射する際のエネルギーを制御する役割を持っている。
容器1の周囲には、コイル3が巻かれている。コイル3の一端は、接地されている。コイル3の他端には、高周波電源5が接続されている。高周波電源5は、例えば周波数1.8MHzの高周波電力をコイル3に供給する。この高周波電力により、容器1内にプラズマが発生する。なお、バイアス電力或いは高周波電力の周波数は一例であり、所定の電力が供給されれば、任意に設定可能である。
容器1の底面には排気孔が設けられており、この排気孔には排気ポンプ7が接続されている。排気ポンプ7は、容器1内のガスを排気する。容器1の上面にはガス導入孔が設けられており、このガス導入孔には塩素ガス導入部8と、窒素ガス導入部9とが接続されている。塩素ガスは、塩素ガス導入部8を介して容器1内に導入される。窒素ガスは、窒素ガス導入部9を介して容器1内に導入される。容器1内の圧力は、排気ポンプ7の排気量と、塩素ガス及び窒素ガスの流量とにより一定圧力に設定される。
ウエハ10は、プラチナ層を有している。また、プラチナ層の上、或いはプラチナ層の上にマスク層(例えば、SiOからなる)が設けられている場合には当該マスク層の上には、プラチナ層をエッチングした際に生成されるエッチング生成物(プラチナ粒子)が付着している。図2は、ウエハ10の一例を示す断面図である。ウエハ10は、例えばFeRAMにより構成されている。
シリコン基板20上には、ゲート絶縁膜22を介してゲート電極23が形成されている。ゲート電極23の両側のシリコン基板20内には、ソース及びドレイン領域21が形成されている。スイッチングトランジスタ(ソース及びドレイン領域21と、ゲート絶縁膜22と、ゲート電極23とからなる)は、層間絶縁膜25により被覆されている。この層間絶縁膜25は、例えばSiOにより構成される。
スイッチングトランジスタの一方の端子、即ち一方のソース/ドレイン領域21上には層間絶縁膜25を貫通してコンタクトプラグ24が形成されている。このコンタクトプラグ24は、例えばタングステンにより構成される。コンタクトプラグ24には、強誘電体キャパシタが接続されている。
強誘電体キャパシタは、下部電極26と、強誘電体膜27と、上部電極28とから構成されている。下部電極26は、イリジウム層26aと、酸化イリジウム層26bと、プラチナ層26cとが順次積層されて構成されている。下部電極26の上には、強誘電体膜27が形成されている。強誘電体膜27は、例えばPZT(PbZrTi1−x)により構成される。強誘電体膜27の上には、上部電極28が形成されている。上部電極28は、プラチナにより構成される。
このように構成されたウエハ10を形成する場合、プラチナにより構成された上部電極28を所望の形状にエッチングする必要がある。このエッチング工程は、例えばRIE(Reactive Ion Etching)法が用いられる。
具体的には、上部電極28の上に、マスク層29を形成する。このマスク層29は、例えばSiOにより構成される。そして、ウエハ10を高周波電力が印加可能な電極の上に載置する。次に、塩素ガスをプラズマ処理容器内に導入する。そして、プラズマ処理容器内にプラズマを発生させる。かかるプラズマの発生により、上記塩素ガスがプラズマ中において解離し、吸着性の中性粒子やエッチング反応を促進するイオン等が形成される。かかる中性粒子やイオンがウエハ10に入射することにより、ウエハ10上において所望のエッチングが実現される。
このような方法でプラチナをエッチングすると、図2に示すように、エッチング生成物としての極微小なプラチナ粒子30がマスク層29の上、強誘電体キャパシタの側面、或いは層間絶縁膜25の上(図示せず)等に付着する。なお、ウエハ10は、もちろんFeRAMに限定されず、プラチナ層を有する被処理基板であればよい。
次に、プラチナ粒子30をクリーニングする方法について説明する。先ず、プラチナ粒子30が付着したウエハ10を電極2の上に載置する。次に、ヒータ4により、電極2を例えば350℃に加熱する。この際、電極2の上に載置されたウエハ10も略350℃になっている。
次に、塩素ガスと窒素ガスとを容器1内に導入する。この際、塩素ガスと窒素ガスとの混合ガスの流量を、例えば200SCCMに設定する。また、容器1内の圧力を例えば2Paに保持する。この圧力の設定は、前述したように排気ポンプ7を用いて行う。
次に、高周波電源5の電力を1000Wに設定する。また、バイアス電源6の単位面積当たりの電力(印加電力を電極2の面積で割り、単位面積当たりの電力に換算した値)を0.02W/cmに設定する。これにより、容器1内にはプラズマが発生し、さらにプラズマ中のイオンがウエハ10に入射する。
図3は、ガスと選択比との関係を示す図である。縦軸は、SiOに対するプラチナのエッチング速度の比(選択比)を表している。横軸は、塩素ガスと窒素ガスとの混合ガスに対する塩素ガスの比、すなわちCl/(Cl+N)を表している。なお、横軸を塩素と窒素との原子比で表しても図3と同様の関係が成り立つ。
塩素ガスと窒素ガスとの比を変化させて、選択比の値を測定した。図3に示すように、塩素ガスと窒素ガスとの比が5対5乃至9対1の範囲で選択比が7以上であることが分かる。この範囲でプラチナ粒子30が付着したウエハ10を1分間クリーニング処理したところ、SiOからなるマスク層29上の極微小なプラチナ粒子30を除去することが可能であった。また、強誘電体キャパシタの側面(具体的には、プラチナ層からなる上部電極28の側面や強誘電体膜27等)に付着したプラチナ粒子30についても除去することが可能であった。さらに、プラチナ層が形成されていない部分の基板表面(図2においては、層間絶縁膜25の上)に付着したプラチナ粒子30についても除去することが可能であった。その際、マスク層29及び上部電極28がエッチングされたり、或いは膜厚が減少することはなかった。
ここで、選択比が7未満の場合、マスク層29としてのSiOがエッチングされてしまう場合があった。また、選択比が7未満の場合、強誘電体キャパシタの形状が変化してしまう場合があった。よって、本実施形態では、選択比が7以上であることが好ましい。
なお、選択比が7以上であるということは、プラチナとSiOとの関係の場合である。マスク層の材料が変われば、当然選択比も変わってくる。マスク層の材料としては、例えば、SiN、アルミナ或いはチタン酸化物等がある。これらのマスク層を使用しても、図3と類似した関係があり、塩素ガスと窒素ガスとの比が5対5乃至9対1の範囲であれば、クリーニング工程としては高い選択比が得られた。一例を挙げると、マスク層としてSiNを用いた場合、SiOよりも高い選択比が得られた。
また、図3に示すように、塩素ガスと窒素ガスとの比が8対2乃至8.5対1.5の範囲であれば、より高い選択比(選択比が9以上)が得られた。この範囲であれば、より精度の高いクリ−ニング処理を行うことができる。また、クリーニング処理時間が長くなっても、マスク層29及び上部電極28がエッチングされたり、或いは膜厚が減少することを防止可能である。
次に、電極2に供給するバイアス電力と、SiOに対するプラチナの選択比との関係について説明する。図4は、塩素ガスと窒素ガスとの比が5対5の場合におけるバイアス電力と選択比との関係を示す図である。なお、バイアス電源6が供給するバイアス電力以外は、前述した条件と同じである。
電極2に供給するバイアス電力は、容器1内に発生したプラズマ中のイオンに対して、イオンが有するエネルギーを制御している。すなわち、バイアス電力を大きくすると、イオンのエネルギーを高めることができる。一方、バイアス電力を小さくすると、イオンのエネルギーを低くすることができる。
バイアス電力を変化させて、上記バイアス電力に対応する選択比の値を測定した。図4に示すように、バイアス電源6が供給するバイアス電力が0.02W/cm以下の場合に、選択比が7以上であった。この範囲でプラチナ粒子30が付着したウエハ10を1分間クリーニング処理したところ、SiOからなるマスク層29上の極微小なプラチナ粒子30を除去することが可能であった。また、強誘電体キャパシタの側面に付着したプラチナ粒子30についても除去することが可能であった。さらに、層間絶縁膜25上に付着したプラチナ粒子30についても除去することが可能であった。その際、マスク層29及び上部電極28がエッチングされたり、或いは膜厚が減少することはなかった。
また、図4に示すように、バイアス電力が0.015W/cm以下であれば、より高い選択比(選択比が9以上)が得られた。この範囲であれば、より精度の高いクリ−ニング処理を行うことができる。また、クリーニング処理時間が長くなっても、マスク層29及び上部電極28がエッチングされたり、或いは膜厚が減少することを防止可能である。
また、本実施形態では、ウエハ10を350℃に加熱している。しかし、300℃以上であれば、上記同様の効果を得ることができる。さらに350℃以上であればより好ましく、塩素ガスと窒素ガスとの比が5対5乃至9対1の範囲であれば、選択比を7以上にすることが可能であった。
ところで、本実施形態で使用するガスは、塩素ガス或いは窒素ガスに限定されるものではない。塩素を含むガス或いは窒素を含むガスであれば、上記同様にプラチナ粒子30のクリーニング処理を行うことが可能である。塩素を含むガスとしては、Cl、HCl、ClF、CCl、BCl等がある。また、窒素を含むガスとしては、N、NH、NO、NO、NF等がある。
塩素を含むガスの上記グループから選ばれた1つのガスと窒素を含むガスの上記グループから選ばれた1つのガスとを使用してプラチナ粒子30のクリーニング処理を行った。なお、導入するガスの種類以外は、図3の測定条件と同じである。
この場合、塩素を含む上記グループから選ばれたガスと窒素を含む上記グループから選ばれたガスとの容量比が5対5乃至9対1の範囲であれば、図3に示した関係と同様の関係が得られた。すなわち、プラチナ粒子30のクリーニング処理としては高い選択比が得られ、SiOからなるマスク層29上の極微小なプラチナ粒子30を除去することが可能であった。また、強誘電体キャパシタの側面に付着したプラチナ粒子30についても除去することが可能であった。その際、マスク層29及び上部電極28がエッチングされたり、或いは膜厚が減少することはなかった。
塩素ガスと窒素ガスとの比が8対2乃至8.5対1.5の範囲であれば、より高い選択比が得られた。この範囲であれば、より精度の高いクリ−ニング処理を行うことができる。また、クリーニング処理時間が長くなっても、マスク層29及び上部電極28がエッチングされたり、或いは膜厚が減少することを防止可能である。
また、塩素を含むガスと窒素を含むガスとの容量比が5対5の場合におけるバイアス電力と選択比との関係についても、バイアス電源6が供給するバイアス電力が0.02W/cm以下の場合に、クリーニング処理としては高い選択比が得られた。さらに、バイアス電力が0.015W/cm以下であれば、より高い選択比が得られた。この範囲であれば、より精度の高いクリーニング処理を行うことができる。
また、ウエハ10を加熱する温度についても上記同様である。すなわち、本実施形態ではウエハ10を350℃に加熱しているが、300℃以上であれば、プラチナ粒子30のクリーニング処理としては高い選択比を得ることができる。さらに350℃以上であればより好ましく、選択比を向上することができる。
以上詳述したように本実施形態では、プラズマを発生させてプラチナ層を有するウエハ10をクリーニングする工程において、導入するガスとして塩素と窒素とを使用し、塩素と窒素との原子比を5対5乃至9対1の範囲にしている。また、ウエハ10を載置する電極2に供給するバイアス電力を0.02W/cm以下にしている。さらに、ウエハ10を加熱する温度を300℃以上にするようにしている。
したがって本実施形態によれば、プラチナ層のエッチング工程において半導体装置等に付着したプラチナ粒子を除去することができる。プラチナ粒子を除去する効果としては、例えば以下のようなものがある。
先ず、プラチナは導電性を有するため、ショートする原因となる。このため、半導体装置にプラチナ粒子30が付着していると、半導体装置の電気的特性が劣化してしまう。しかし、本実施形態では、プラチナ粒子30を除去することができるため、半導体装置の電気的特性が劣化するのを防止することが可能となる。
また、例えば強誘電体キャパシタの上に層間絶縁膜を形成する場合、層間絶縁膜堆積工程で使用するガスから水素が発生する。この水素は、強誘電体キャパシタへダメージを与えてしまう。プラチナは、水素に対して触媒効果があるため、水素が発生するのを促進してしまう。これにより、強誘電体キャパシタへのダメージがより大きくなってしまう。しかし、本実施形態では、プラチナ粒子30を除去することができるため、水素が発生するのを抑制することができる。これにより、強誘電体キャパシタへのダメージを抑制することが可能となる。
また、プラチナは、水分から水素を生成してしまう場合もあるため、この水素により強誘電体キャパシタへのダメージが大きくってしまう。しかし本実施形態では、プラチナ粒子30を除去することができるため、水素が発生するのを抑制することができる。これにより、強誘電体キャパシタへのダメージを抑制することが可能となる。
さらに、プラチナ層の上にマスク層(例えば、SiOからなる)が形成されている場合には、高い選択比が得られるため、マスク層に付着したプラチナ粒子を除去することが可能である。これにより、上記同様の効果を得ることができる。
この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能である。
本発明の一実施形態に係るクリーニング装置の構成を示す概略断面図。 図1に示したウエハ10の一例を示す断面図。 導入ガスと選択比との関係を示す図。 塩素ガスと窒素ガスとの比が5対5の場合におけるバイアス電力と選択比との関係を示す図。
符号の説明
1…容器、1a…底板、1b…側板、1c…天板、2…電極、3…コイル、4…ヒータ、5…高周波電源、6…バイアス電源、7…排気ポンプ、8…塩素ガス導入部、9…窒素ガス導入部、10…ウエハ、20…シリコン基板、21…ソース及びドレイン領域、22…ゲート絶縁膜、23…ゲート電極、24…コンタクトプラグ、25…層間絶縁膜、26…下部電極、26a…イリジウム層、26b…酸化イリジウム層、26c…プラチナ層、27…強誘電体膜、28…上部電極、29…マスク層、30…プラチナ粒子。

Claims (5)

  1. プラチナを主体とする導電層と、この導電層上に設けられかつ絶縁体からなるマスク層とを有する被処理基板を含む半導体装置の製造方法であって、
    前記マスク層をマスクとして前記導電層をエッチングする工程と、
    プラズマを発生させ、このプラズマ中のイオンによってエッチング生成物が付着した前記被処理基板をクリーニングする工程とを具備し、
    前記クリーニングする工程は、
    前記被処理基板を300℃以上の温度に加熱する工程と、
    塩素と窒素とを含み且つ前記塩素と窒素との原子比が9対1乃至5対5であるガスを導入する工程と、
    前記イオンが前記被処理基板に入射するように、前記被処理基板が載置される電極に電力を印加する工程とから成り
    前記電力は、前記電極の単位面積あたり0.02W/cm以下であることを特徴とする半導体装置の製造方法。
  2. 前記マスク層は、SiO或いはSiNからなることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記電力は、前記電極の単位面積あたり0.015W/cm以下であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記温度は、350℃以上であることを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。
  5. 前記被処理基板は、下部電極、誘電体層及び上部電極を有するキャパシタを含み、前記導電層が前記上部電極であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
JP2004121902A 2004-04-16 2004-04-16 半導体装置の製造方法 Expired - Fee Related JP3896123B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004121902A JP3896123B2 (ja) 2004-04-16 2004-04-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004121902A JP3896123B2 (ja) 2004-04-16 2004-04-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005310828A JP2005310828A (ja) 2005-11-04
JP3896123B2 true JP3896123B2 (ja) 2007-03-22

Family

ID=35439281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004121902A Expired - Fee Related JP3896123B2 (ja) 2004-04-16 2004-04-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3896123B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101296950B (zh) 2005-10-26 2011-01-26 旭硝子株式会社 含氟乳化剂的残留量少的氟树脂及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04183879A (ja) * 1990-11-16 1992-06-30 Nisshin Hightech Kk ドライエッチング方法および装置
JPH0562957A (ja) * 1991-09-04 1993-03-12 Seiko Epson Corp プラズマ洗浄法
JP2624103B2 (ja) * 1992-11-19 1997-06-25 日本電気株式会社 マグネトロンrieドライエッチング方法
JPH07307326A (ja) * 1994-05-11 1995-11-21 Sony Corp プラズマエッチング装置およびプラズマエッチング方法
TW409152B (en) * 1996-06-13 2000-10-21 Samsung Electronic Etching gas composition for ferroelectric capacitor electrode film and method for etching a transition metal thin film
US6368517B1 (en) * 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
JP2003282839A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 強誘電体メモリ装置の製造方法

Also Published As

Publication number Publication date
JP2005310828A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
CN110235228B (zh) 用于高深宽比结构的移除方法
US7115522B2 (en) Method for manufacturing semiconductor device
CN101911263B (zh) 蚀刻高纵横比接触的方法
JP3954667B2 (ja) 強誘電性キャパシタの製造方法
US20040007561A1 (en) Method for plasma etching of high-K dielectric materials
US6942813B2 (en) Method of etching magnetic and ferroelectric materials using a pulsed bias source
US20030077843A1 (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
TWI781757B (zh) 用於移除含鋁薄膜之系統及方法
KR20020093049A (ko) 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법
US20200135491A1 (en) Systems and methods for etching metals and metal derivatives
TW444380B (en) Semiconductor integrated circuit device and the manufacturing method thereof
JP2008060258A (ja) プラズマ処理装置およびプラズマ処理方法
US20020076936A1 (en) Method of fabricating semiconductor integrated circuit device and the semiconductor integrated circuit device
JP2008098339A (ja) プラズマ処理装置、プラズマ処理方法、およびプラズマ処理装置のクリーニング方法
TW565886B (en) Method of etching ferroelectric layers
JP2006313833A (ja) 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
US11682560B2 (en) Systems and methods for hafnium-containing film removal
JP3896123B2 (ja) 半導体装置の製造方法
US7078161B2 (en) Plasma ashing process for removing photoresist and residues during ferroelectric device fabrication
KR100338808B1 (ko) 이리듐(Ir) 전극의 건식 식각방법
JP2006060203A (ja) FeRAM用途のためのPt/PGOエッチングプロセス
WO2012086169A1 (ja) 誘電体デバイスの製造方法及びアッシング方法
TW582072B (en) Method for fabrication semiconductor device
JP3946031B2 (ja) 半導体装置の製造方法
KR100560821B1 (ko) 반도체 소자의 캐패시터 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees