KR100560821B1 - 반도체 소자의 캐패시터 형성 방법 - Google Patents

반도체 소자의 캐패시터 형성 방법 Download PDF

Info

Publication number
KR100560821B1
KR100560821B1 KR1020040064650A KR20040064650A KR100560821B1 KR 100560821 B1 KR100560821 B1 KR 100560821B1 KR 1020040064650 A KR1020040064650 A KR 1020040064650A KR 20040064650 A KR20040064650 A KR 20040064650A KR 100560821 B1 KR100560821 B1 KR 100560821B1
Authority
KR
South Korea
Prior art keywords
forming
plasma etching
etching process
film
capacitor
Prior art date
Application number
KR1020040064650A
Other languages
English (en)
Other versions
KR20060016268A (ko
Inventor
조성일
김종규
남병윤
지경구
이철규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040064650A priority Critical patent/KR100560821B1/ko
Priority to US11/154,152 priority patent/US7329574B2/en
Priority to JP2005236153A priority patent/JP5058465B2/ja
Publication of KR20060016268A publication Critical patent/KR20060016268A/ko
Application granted granted Critical
Publication of KR100560821B1 publication Critical patent/KR100560821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 소자의 캐패시터 형성 방법을 제공한다. 이 방법에 따르면, 기판 상에 제1 절연막을 형성하고, 제1 절연막을 패터닝하여 홀을 형성한다. 홀을 포함한 기판 전면에 콘포말한 도전성 금속질화막을 형성하고, 도전성 금속질화막 상에 제2 절연막을 형성한다. 제2 절연막을 도전성 금속질화막이 노출될 때까지 평탄화시킨다. 노출된 도전성 금속질화막을 불화탄소 가스 및 산소 가스를 포함하는 식각 가스를 사용하는 플라즈마 식각 공정으로 식각하여 홀 내에 하부 전극을 형성한다. 이때, 플라즈마 식각 공정에 의한 도전성 금속질화막의 식각율은 플라즈마 식각 공정에 의한 제1 절연막의 식각율의 3배 보다 높다.

Description

반도체 소자의 캐패시터 형성 방법{METHODS OF FORMING A CAPACITOR OF SEMICONDUCTOR DEVICES}
도 1 및 도 2는 캐패시터의 하부 전극을 형성하는 종래 방법을 설명하기 위한 단면도들이다.
도 3 내지 도 5는 본 발명의 실시예에 따른 캐패시터의 형성 방법을 설명하기 위한 단면도들이다.
도 6은 본 발명의 실시예에 따른 하부 전극막을 식각하는 플라즈마 식각 장비를 나타내는 도면이다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 캐패시터의 형성 방법과 파티클성 오염원간의 관계를 설명하기 위하여 촬영한 평면 사진들이다.
도 8은 도 7b에 도시된 하부 전극들의 단면을 촬영한 단면 사진이다.
도 9는 본 발명의 실시예에 따른 캐패시터의 형성 방법에 따른 노출된 하부 전극들을 촬영한 사진이다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히, 반도체 소자의 캐 패시터 형성 방법에 관한 것이다.
반도체 소자의 캐패시터는 전하를 축적하는 특성을 갖는다. 이러한 전하 축적 특성으로 인하여, 디램 소자 또는 강유전체 기억 소자등은 캐패시터를 데이타 저장 요소로서 사용한다. 통상, 캐패시터는 두개의 전극들과, 두개의 전극들 사이에 개재된 유전막을 포함한다. 반도체 소자의 고집적화 경향에 따라, 제한된 면적에서 캐패시터의 정전용량을 증가시키기 위하여 실린더 형태의 하부 전극을 갖는 캐패시터가 공지된 바 있다.
최근에, 캐패시터의 하부 전극을 티타늄질화막으로 형성하는 방안이 제안된 바 있다. 티타늄질화막은 유전막과의 반응성이 매우 낮고, 그것의 비저항이 낮다. 이러한 특성들로 인하여, 반응성이 높은 고유전막 또는 강유전체막을 채택하는 캐피시터의 하부 전극을 티타늄질화막으로 형성할 수 있다.
도 1 및 도 2는 캐패시터의 하부 전극을 형성하는 종래 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체 기판(1) 상에 몰드층(2)을 형성하고, 상기 몰드층(2)을 패터닝하여 홀(3)을 형성한다. 상기 몰드층(2)은 실리콘 산화막으로 형성한다. 상기 반도체 기판(1) 전면에 티타늄질화막(4)을 콘포말하게 형성하고, 상기 티타늄질화막(4) 상에 희생 절연막(5)을 형성한다. 상기 희생 절연막(5)은 실리콘 산화막으로 형성한다.
도 2를 참조하면, 상기 희생 절연막(5)을 상기 몰드층(2)의 상부면 위에 배치된 상기 티타늄질화막(4)이 노출될 때까지 평탄화시키어 상기 홀(3) 내에 희생 절연 패턴(5a)을 형성한다.
이어서, 상기 노출된 티타늄질화막(4)을 상기 몰드층(2)의 상부면이 노출될 때까지 식각하여 상기 홀(3) 내에 실린더 형태의 하부 전극(4a)을 형성한다.
상기 티타늄질화막(4)의 식각 공정에 사용되는 식각 가스로서 염소 계열의 가스가 공지된 바 있다. 한국공개특허공보 제2003-22361호는 "티타늄질화물을 염소 계열의 식각 가스로 식각할 경우, 높은 식각율을 얻을 수 있다." 는 내용을 언급하고 있다. 염소 가스의 염소와 상기 티타늄질화막(4)의 티타늄이 서로 결합하면 강한 휘발성의 염화티타늄(TiCl4)이 생성된다. 이에 따라, 상기 염소 가스를 포함하는 식각 가스로 인해 상기 티타늄 질화막(4)에 대한 높은 식각율을 얻을 수 있다.
실리콘 산화막은 상기 염소 가스에 의한 식각율이 낮다. 이로 인하여, 상기 노출된 티타늄질화막(4)의 표면에 상기 희생 절연막(5)의 일부가 잔존할 경우, 상기 노출된 티타늄 질화막(4)을 식각하지 못할 수 있다. 이를 해결하기 위하여 상기 식각 가스는 아르곤 가스를 더 포함할 수 있다. 즉, 상기 염소 및 아르곤 가스들을 포함하는 식각 가스들에 이온 충돌 에너지를 강화시켜 상기 노출된 티타늄 질화막(4)의 표면에 잔존하는 상기 희생 절연막(5)을 제거하고, 상기 노출된 티타늄 질화막(4)을 식각한다.
하지만, 상술한 종래의 식각 방법으로 상기 티타늄 질화막(4)을 식각하면, 상기 하부 전극(4a)의 윗부분(upper portion)에 뾰족한 부분(6)이 형성될 수 있다. 즉, 상기 강화된 이온 충돌 에너지에 의하여 상기 플라즈마화된 상기 염소 및 아르 곤 가스들의 이방성 식각 특성이 강해진다. 이에 따라, 상기 하부 전극(4a)의 측벽의 윗부분이 스페이서 형태로 식각됨으로써, 상기 뾰족한 부분(6)이 형성될 수 있다. 상기 하부 전극(4a)을 갖는 캐패시터는 상기 뾰족한 부분(6)에 전계가 집중되어 누설전류가 증가될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 하부 전극에 뾰족한 부분의 형성을 방지할 수 있는 캐패시터의 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 파티클성 오염원들을 최소화할 수 있는 캐패시터의 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 반도체 소자의 캐패시터의 형성 방법을 제공한다. 상기 방법은 다음의 단계들을 포함한다. 기판 상에 제1 절연막을 형성하고, 상기 제1 절연막을 패터닝하여 홀을 형성한다. 상기 홀을 포함한 기판 전면에 콘포말한 도전성 금속질화막을 형성하고, 상기 도전성 금속질화막 상에 제2 절연막을 형성한다. 상기 제2 절연막을 상기 도전성 금속질화막이 노출될 때까지 평탄화시킨다. 상기 노출된 도전성 금속질화막을 불화탄소 가스 및 산소 가스를 포함하는 식각 가스를 사용하는 플라즈마 식각 공정으로 식각하여 상기 홀 내에 하부 전극을 형성한다. 이때, 상기 플라즈마 식각 공정에 의한 상기 도전성 금속질화막의 식각율은 상기 플라즈마 식각 공정에 의한 상기 제1 절연막의 식각율의 3배 보다 높다.
구체적으로, 상기 플라즈마 식각 공정의 플라즈마 파워는 100와트 내지 600와트인 것이 바람직하다. 상기 불화탄소 가스 대 산소 가스의 공급 비는 1 : 9 내지 4 : 6인 것이 바람직하다. 상기 플라즈마 식각 공정은 1mTorr 내지 20mTorr의 압력에서 수행할 수 있다. 상기 플라즈마 식각 공정은 200℃ 내지 500℃의 공정 온도에서 수행되는 것이 바람직하다. 상기 플라즈마 식각 공정은 플라즈마 발생 수단이 공정 챔버의 외부에 배치된 유도 결합 플라즈마 식각 장비(Inductively Coupled Plasam etching apparatus)로 수행할 수 있다. 상기 불화탄소 가스는 CF4 및 CHF3 중에 선택된 적어도 하나일 수 있다. 상기 도전성 금속질화막은 질화티타늄, 질화탄탈늄 및 질화텅스텐 중에 선택된 적어도 하나로 형성할 수 있다. 상기 방법은 상기 하부 전극을 형성한 후에, 상기 제1 절연막 및 상기 평탄화된 제2 절연막을 제거하는 단계, 상기 기판에 유전막을 콘포말하게 형성하는 단계, 및 상기 유전막 상에 상부 전극을 형성하는 단계를 더 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층( 또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 3 내지 도 5는 본 발명의 실시예에 따른 캐패시터의 형성 방법을 설명하기 위한 단면도들이고, 도 6은 본 발명의 실시예에 따른 하부 전극막을 식각하는 플라즈마 식각 장비를 나타내는 도면이다.
도 3을 참조하면, 반도체 기판(100, 이하 기판이라고 함) 상에 층간 절연막(102)을 형성하고, 상기 층간 절연막(102)을 관통하여 상기 기판(100)의 소정영역과 접속하는 콘택 플러그(104)를 형성한다. 상기 층간 절연막(102)은 실리콘 산화막으로 형성할 수 있다. 상기 콘택 플러그(104)는 도전막인, 도핑된 폴리실리콘 또는 텅스텐등으로 형성할 수 있다.
상기 콘택 플러그(104)를 갖는 기판(100) 전면에 식각 정지층(106) 및 몰드층(108)을 차례로 형성한다. 상기 몰드층(108)은 절연막으로 형성한다. 특히, 상기 몰드층(108)은 실리콘 산화막으로 형성하는 것이 바람직하다. 예컨대, 상기 몰드층(108)은 PE-TEOS등과 같은 CVD 실리콘 산화막으로 형성할 수 있다. 상기 식각 정지층(106)은 상기 몰드층(108)에 대하여 식각 선택비를 갖는 절연막으로 형성한다. 예컨대, 상기 식각 정지층(106)은 실리콘 질화막으로 형성할 수 있다.
상기 몰드층(108) 및 상기 식각 정지층(106)을 연속적으로 패터닝하여 상기 콘택 플러그(104)의 상부면을 노출시키는 캐패시터 홀(110)을 형성한다. 상기 캐패시터 홀(110)을 갖는 기판(100) 전면에 하부 전극막(112)을 콘포말하게 형성한다. 상기 하부 전극막(112)은 고유전 물질 또는 강유전체 물질과의 반응성이 낮고, 도핑된 폴리실리콘에 비하여 낮은 비저항을 갖는 금속 함유 물질로 형성한다. 상기 하부 전극막(112)은 도전성 금속질화막으로 형성하는 것이 바람직하다. 예컨대, 상기 하부 전극막(112)은 질화티타늄, 질화탄탈늄 또는 질화텅스텐 중에 선택된 적어도 하나로 형성하는 것이 바람직하다.
상기 하부 전극막(112) 상에 희생 절연막(114)을 형성한다. 상기 희생 절연막(114)은 상기 캐패시터 홀(110)을 채울수 있다. 이와는 달리, 상기 희생 절연막(114)은 상기 캐패시터 홀(110) 내에 형성된 상기 하부 전극막(112)을 덮은채로 상기 캐패시터 홀(110)의 일부를 채울 수 있다. 상기 희생 절연막(114)은 상기 몰드층(108)과 동일한 식각율을 갖거나, 상기 몰드층(108)에 비하여 높은 식각율을 갖는 물질로 형성할 수 있다. 예컨대, 상기 희생 절연막(114)은 상기 몰드층(108)과 동일한 물질로 형성되거나, USG막 또는 SOG막으로 형성될 수 있다.
도 4를 참조하면, 상기 희생 절연막(114)을 상기 하부 전극막(112)이 노출될 때까지 평탄화시키어 상기 캐패시터 홀(110) 내에 희생 절연 패턴(114a)을 형성한다. 상기 희생 절연막(114)은 화학적기계적 연마 공정 또는 에치백(etch-back) 공정으로 평탄화될 수 있다.
상기 노출된 하부 전극막(112)을 상기 몰드층(108)이 노출될 때까지 식각하여 상기 캐패시터 홀(110) 내에 하부 전극(112a)을 형성한다. 상기 노출된 하부 전극막(112)은 불화탄소 가스 및 산소 가스를 포함하는 식각 가스를 사용하는 플라즈마 식각 공정으로 식각된다. 이때, 상기 플라즈마 식각 공정에 의한 상기 하부 전 극막(112) 대 상기 몰드층(108)의 식각 선택비는 3 : 1 이상이다. 다시 말해서, 상기 플라즈마 식각 공정에 의한 상기 하부 전극막(112)의 식각율은 상기 플라즈마 식각 공정에 의한 상기 몰드층(108)의 식각율의 3배 보다 높다. 상기 불화탄소 가스는 CF4 및 CHF3 중에 선택된 적어도 하나를 사용할 수 있다.
상기 불화탄소 가스의 불소는 상기 하부 전극막(112)내의 금속, 예컨대, 티타늄, 탄탈늄 또는 텅스텐과 결합하여 휘발성을 갖는 성분으로 변환된다. 또한, 상기 불소는 상기 노출된 하부 전극막(112) 표면에 잔존할 수 있는 상기 희생 절연막(114)의 실리콘과 결합하여 휘발성의 불화실리콘(SixFy)로 변환된다. 즉, 상기 불소는 상기 하부 전극막(112)내의 금속과의 화학적 반응성이 높을 뿐만 아니라, 상기 몰드층(108)에 대한 화학적 반응성이 높다. 이에 따라, 상기 식각 가스를 사용하는 플라즈마 식각 공정은 종래에 비하여 이온 충돌 에너지를 매우 낮출수 있다. 결과적으로, 상기 불화탄소 및 산소 가스들을 갖는 식각 가스는 종래에 비하여 등방성 식각 특성을 향상시킬 수 있어, 종래의 뾰족한 부분이 형성되는 것을 방지할 수 있다.
또한, 상기 플라즈마 식각 공정에 의한 상기 하부 전극막(112) 대 상기 몰드층(108)의 식각선택비를 3 : 1 이상으로 컨트롤 함으로써, 상기 하부 전극(112a)을 형성한 후에, 상기 기판(100) 상부에 잔류할 수 있는 파티클성 오염원들을 최소화할 수 있다.
상기 플라즈마 식각 공정은 플라즈마 식각 장비에 의해 수행된다. 상기 플라 즈마 식각 장비를 도 6에 도시하였다.
도 4 및 도 6을 참조하면, 상기 플라즈마 식각 장비는 공정 챔버(150)와, 상기 공정 챔버(150)내에 플라즈마를 발생시키는 플라즈마 발생 수단(154)을 포함한다. 상기 공정 챔버(150)내에 상기 기판(100)이 로딩되는 정전 척(152)이 배치된다. 적어도 하나의 가스 주입관(156)이 상기 공정 챔버(150)의 측벽을 관통하여 상기 공정 챔버(150) 내로 연장되어 있다. 상기 가스 주입관(156)을 통하여 상기 불화탄소 및 산소 가스들을 포함하는 식각 가스가 상기 공정 챔버(150) 내로 공급된다. 상기 공정 챔버(150)의 일측에는 배기관(158)이 배치된다. 상기 배기관(158)을 통하여 상기 공정 챔버(150)내의 반응후의 가스들을 배출할 수 있다. 상기 가스 주입관(156)을 통하여 상기 식각 가스들이 지속적으로 공급되고, 상기 배기관(158)을 통하여 반응후의 가스들을 지속적으로 배출할 수 있다. 이로 인하여, 상기 공정 챔버(150)내의 압력을 일정하게 유지할 수 있다.
상기 플라즈마 식각 장비는 상기 플라즈마 발생 수단(154)이 상기 공정 챔버(150)의 외부에 배치되어 상기 공정 챔버(150) 내에 플라즈마를 유도하는 유도 결합 플라즈마 식각 장비(Inductively Coupled Plasma etching apparatus)인 것이 바람직하다. 상기 플라즈마 발생 수단(154)은 도시된 바와 같이, 코일 형태일 수 있다.
상기 플라즈마 식각 공정에 의한 상기 하부 전극막(112) 대 상기 몰드층(108)의 식각 선택비를 3 : 1 이상으로 조절하기 위하여, 상기 플라즈마 발생 수단(154)에 플라즈마 파워를 100와트 내지 600와트로 인가하는 것이 바람직하다. 즉, 상기 플라즈마 파워를 600와트 이하로 낮게 컨트롤함으로써, 상기 불화탄소 가스로부터 발생되는 불소 레디칼(radical) 성분 또는 불소 이온들을 감소시킨다. 실리콘 산화막으로 형성된 상기 몰드층(108)은 도전성 금속질화막으로 형성된 상기 하부 전극막(112)에 비하여 상대적으로 낮은 반응성을 갖는다. 따라서, 상기 플라즈마 파워를 600와트 이하로 낮게 컨트롤함으로써, 상기 플라즈마 식각 공정에 의한 상기 몰드층(108)의 식각율이 상기 플라즈마 식각 공정에 의한 상기 하부 전극막(112)의 식각율에 비하여 더 많이 감소된다.
결과적으로, 상기 플라즈마 파워를 100와트 내지 600와트로 인가함으로써, 상기 플라즈마 식각 공정에 의한 상기 하부 전극막(112) 대 몰드층(108)의 식각 선택비를 3 : 1 이상으로 컨트롤 할 수 있다. 상기 플라즈마 파워를 감소시켜 상기 식각 선택비를 3 : 1 이상으로 조절하면, 상기 플라즈마 식각 공정에 의해 발생되는 부산물 가스를 최소화하여 상기 기판(100) 상에 파티클성 오염원들을 최소화할 수 있다.
또한, 상기 가스 주입관(156)으로 주입되는 상기 불화탄소 가스 대 상기 산소 가스의 공급 비를 1 : 9 내지 4 : 6으로 컨트롤하는 것이 바람직하다. 즉, 상기 불화 탄소 가스의 공급되는 량을 감소시킴으로써, 불소 라디칼 성분 또는 불소 이온 성분들을 감소시켜 상기 플라즈마 식각 공정에 의한 상기 하부 전극막(112) 대 몰드층(108)의 식각선택비를 3 : 1 이상으로 조절할 수 있다. 그 결과, 상기 플라즈마 식각 공정에 의한 파티클성 오염원들을 최소화할 수 있다.
상기 공정 챔버(150)내의 압력은 1mTorr 내지 20mTorr로 유지시키는 것이 바 람직하다. 상기 공정 챔버(150)내의 압력을 20mTorr이하로 낮게 컨트롤함으로써, 상기 플라즈마 식각 공정에 의한 식각 부산물 가스를 최소화시키고, 또한, 상기 공정 챔버(150)로 부터 신속하게 식각 부산물 가스들을 배출하여 상기 기판(100) 상의 파티클성 오염원을 최소화할 수 있다.
상기 플라즈마 식각 공정의 공정온도는 200℃ 내지 500℃인 것이 바람직하다. 상기 플라즈마 식각 공정의 공정온도를 높게 함으로써, 상기 플라즈마 파워를 감소시킬지라도, 상기 식각 가스의 반응성을 충분히 높힐 수 있다. 또한, 상기 플라즈마 식각 공정의 등방성 특성을 향상시켜 상기 하부 전극(112a)의 측벽의 상부면을 매우 평탄하게 형성할 수 있다. 그 결과, 종래의 뾰족한 부분이 상기 하부 전극(112a)에 형성되는 것을 방지할 수 있다.
상술한 플라즈마 식각 공정의 조건들을 획득하기 위한 실험을 수행하였다. 상기 실험에 의한 결과물들의 영상들을 도 7a, 도 7b 및 도 8에 도시하였다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 캐패시터의 형성 방법에 의한 식각 부산물의 형성 정도를 설명하기 위하여 촬영한 평면 사진들이고, 도 8은 도 7b에 도시된 하부 전극들의 단면을 촬영한 단면 사진이다.
도 4, 도 7a, 도 7b 및 도 8을 참조하면, 실험에 의해 형성된 제1 및 제2 시료들을 각각 도 7a 및 도 7b에 도시하였다. 상기 제1 및 제2 시료들의 하부 전극막(112)은 티타늄질화막으로 형성하였다. 상기 제1 및 제2 시료들의 몰드층(108)은 PE-TEOS로 형성하였으며, 상기 제1 및 제2 시료들의 희생 절연막(114)은 USG로 형성하였다. 상기 제1 및 제2 시료들의 희생 절연막(114)은 상기 캐패시터 홀(110)의 일부를 채우도록 형성하였다.
상기 제1 및 제2 시료들은 각각 제1 및 제2 플라즈마 식각 공정들로 상기 하부 전극막(112)을 식각하여 상기 하부 전극(112a)을 형성하였다. 상기 제1 플라즈마 식각 공정은 상술한 본 발명의 플라즈마 공정 조건을 벗어나는 조건으로 수행하였다. 상기 제2 플라즈마 식각 공정은 상술한 본 발명의 플라즈마 공정 조건으로 수행하였다.
상기 제1 플라즈마 식각 공정은 상기 하부 전극막(112, 티타늄 질화막) 대 상기 몰드층(108, 실리콘 산화막)의 식각 선택비가 2.25 : 1 이었으며, 상기 제2 플라즈마 식각 공정은 상기 하부 전극막(112, 티타늄 질화막) 대 상기 몰드층(108, 실리콘 산화막)의 식각 선택비가 4.47 : 1 이었다.
상기 제1 플라즈마 식각 공정의 조건은 다음과 같다. CF4 가스 및 산소 가스를 식각 가스로 사용하였으며, 상기 CF4 가스 대 산소 가스의 공급비를 3 : 7로 하여 총 70sccm을 공급하였다. 공정 챔버의 압력은 10mTorr로 설정하였으며, 공정온도는 300℃로 설정하였다. 상기 제1 플라즈마 식각 공정의 플라즈마 파워는 1200와트를 인가하였다. 즉, 상기 제1 플라즈마 식각 공정의 플라즈마 파워는 본 발명에 따른 플라즈마 파워에 비하여 높게 설정하였다.
상기 제2 플라즈마 식각 공정의 조건은 상기 CF4 가스 대 산소 가스의 공급비를 3 : 7로 하여 총 70sccm을 공급하였다. 공정 챔버의 압력은 10mTorr로 설정하였으며, 공정 온드는 300℃로 설정하였다. 상기 제2 플라즈마 식각 공정의 플라즈 마 파워는 300와트를 인가하였다.
실험 결과, 도 7a에 도시된 바와 같이, 상기 제1 시료에서는 많은 파티클성 오염원들(225)이 발생하였다. 미 설명된 도 7a의 참조부호 220 및 222는 각각 상기 제1 플라즈마 식각 공정에 의해 형성된 하부 전극(220) 및 희생 절연 패턴(222)을 나타낸다.
이와는 다르게, 도 7b에 도시된 바와 같이, 상기 제2 시료에서는 파티클성 오염원들이 전혀 발생하지 않았다. 또한, 상기 제2 시료의 단면을 확인한 결과, 도 8에 도시된 바와 같이, 하부 전극(112a)의 측벽의 상부면이 평탄하게 형성되어 종래의 뾰족한 부분이 제거되었다. 도 8에 따르면, 희생 절연 패턴(114a)은 상기 하부 전극(112a)의 측벽과 유사한 높이를 갖는다. 이는, 상기 제2 플라즈마 식각 공정이 수행되기 전에, 희생 절연막을 평탄화하는 단계에서, 오버 식각에 의하여 상기 희생 절연 패턴(114a)의 상부면 높이가 상기 몰드층(108)의 상부면 높이에 비하여 낮게 형성되었기 때문이다.
추가적인 실험들을 수행한 결과, 상기 제2 플라즈마 식각 공정의 공정 조건에서, 플라즈마 파워를 600와트로 변경한 결과, 기판 상에는 파티클성 오염원들이 발생하지 않았다. 이와는 다르게, 상기 플라즈마 파워를 600와트 보다 높게 인가했을 경우에는, 파티클성 오염원들이 발생되었다.
또한, 상기 제2 플라즈마 식각 공정에서, 상기 CF4 가스 대 산소 가스의 공급비를 변화시킨 결과, 상기 CF4 가스 대 산소 가스의 공급비가 4 : 6 보다 높아진 경우에, 파티클성 오염원들이 발생되었다. 이와는 반대로, 상기 CF4 가스 대 산소 가스의 공급비가 1 : 9 보다 낮아진 경우에는 상기 하부 전극막(112)의 식각율이 매우 낮아 스루풋 특성이 매우 열화되었다.
이에 더하여, 상기 제2 플라즈마 식각 공정의 공정 조건에서, 공정 온도를 점진적으로 상승시킨 결과, 500℃ 보다 높게 설정한 경우에, 하부 전극막(112)을 식각하는 도중에 하부 전극막(112)이 산화되어 캐패시터의 특성이 열화되었다. 이와는 반대로, 공정 온도를 200℃ 보다 낮게 설정한 경우에는, 상기 하부 전극(112)이 거의 식각되지 않았다.
결과적으로, 본 발명에 따른 상기 플라즈마 식각 공정으로 인하여, 종래의 뾰족한 부분이 형성되는 것을 방지함과 동시에, 파티클성 오염원을 방지할 수 있음을 확인하였다.
계속해서, 도 5를 참조하면, 상기 하부 전극(112a)을 갖는 기판(100)으로 부터 상기 희생 절연 패턴(114a) 및 몰드층(108)을 제거하여 상기 하부 전극(112a)의 내외측벽들을 포함한 표면을 노출시킨다. 이때, 상기 식각 정지층(106)에 의하여 상기 층간절연막(102)은 보호된다. 실험을 통하여 형성된 상기 노출된 하부 전극(112a)을 전자현미경으로 촬영한 사진을 도 9에 도시하였다. 도 9에 도시된 하부 전극(112a)은 도 7b의 제2 시료와 동일한 조건의 플라즈마 식각 공정으로 형성되었다. 도 9에 따르면, 상기 하부 전극(112a)에 종래 뾰족한 부분의 형성이 방지되었음을 알 수 있다.
이어서, 상기 기판(100) 전면에 유전막(116)을 콘포말하게 형성한다. 상기 유전막(116)은 실리콘 질화막에 비하여 높은 유전상수를 갖는 고유전막(ex, 알루미늄산화막등과 같은 금속산화막), 또는 강유전체막(ex, PZT등)으로 형성할 수 있다. 물론, 상기 유전막(116)은 ONO막으로 형성할 수도 있다. 상기 유전막(116) 상에 상기 하부 전극(112a)의 표면을 덮는 상부 전극(118)을 형성한다. 상기 상부 전극(118)은 도전막으로 형성한다. 예컨대, 상기 상부 전극(118)은 도핑된 폴리실리콘 또는 도전성 금속 함유 물질로 형성할 수 있다. 상기 도전성 금속 함유 물질은 백금등의 귀금속 또는 질화티타늄등의 도전성 금속질화물등으로 형성할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 노출된 하부 전극막을 불화탄소 및 산소 가스들을 포함하는 식각 가스를 사용하는 플라즈마 식각 공정으로 식각한다. 이때, 상기 플라즈마 식각 공정에 의한 상기 하부 전극막의 식각율은 상기 플라즈마 식각 공정에 의한 몰드층의 식각율의 3배 보다 높다. 이에 따라, 종래 뾰족한 부분의 생성을 방지할 수 있으며, 기판 상의 파티클성 오염원들을 방지할 수 있다.

Claims (13)

  1. 기판 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막을 패터닝하여 홀을 형성하는 단계;
    상기 홀을 갖는 기판 전면에 콘포말한 도전성 금속질화막을 형성하는 단계;
    상기 도전성 금속질화막 상에 제2 절연막을 형성하는 단계;
    상기 제2 절연막을 상기 도전성 금속질화막이 노출될 때까지 평탄화시키는 단계; 및
    상기 노출된 도전성 금속 질화막을 불화탄소 가스 및 산소 가스를 포함하는 식각 가스를 사용하는 플라즈마 식각 공정으로 식각하여 상기 홀 내에 하부 전극을 형성하는 단계를 포함하되, 상기 플라즈마 식각 공정에 의한 상기 도전성 금속질화막의 식각율은 상기 플라즈마 식각 공정에 의한 상기 제1 절연막의 식각율의 3배 보다 높은 것을 특징으로 하는 캐패시터의 형성 방법.
  2. 제 1 항에 있어서,
    상기 플라즈마 식각 공정의 플라즈마 파워는 100와트 내지 600와트인 것을 특징으로 하는 캐패시터의 형성 방법.
  3. 제 2 항에 있어서,
    상기 불화탄소 가스 대 산소 가스의 공급 비는 1 : 9 내지 4 : 6인 것을 특 징으로 하는 캐패시터의 형성 방법.
  4. 제 2 항에 있어서,
    상기 플라즈마 식각 공정은 1mTorr 내지 20mTorr의 압력에서 수행되는 것을 특징으로 하는 캐패시터의 형성 방법.
  5. 제 2 항에 있어서,
    상기 플라즈마 식각 공정은 200℃ 내지 500℃의 공정온도에서 수행되는 것을 특징으로 하는 캐패시터의 형성 방법.
  6. 제 1 항에 있어서,
    상기 플라즈마 식각 공정은 플라즈마 발생 수단이 공정 챔버의 외부에 배치된 유도 결합 플라즈마(Inductively Coupled Plasma) 식각 장비로 수행되는 것을 특징으로 하는 캐패시터의 형성 방법.
  7. 제 6 항에 있어서,
    상기 플라즈마 식각 공정의 플라즈마 파워는 100와트 내지 600와트인 것을 특징으로 하는 캐패시터의 형성 방법.
  8. 제 7 항에 있어서,
    상기 불화탄소 가스 대 산소 가스의 공급 비는 1 : 9 내지 4 : 6인 것을 특징으로 하는 캐패시터의 형성 방법.
  9. 제 7 항에 있어서,
    상기 플라즈마 식각 공정은 1mTorr 내지 20mTorr의 압력에서 수행되는 것을 특징으로 하는 캐패시터의 형성 방법.
  10. 제 7 항에 있어서,
    상기 식각 공정은 200℃ 내지 500℃의 공정온도에서 수행되는 것을 특징으로 하는 캐패시터의 형성 방법.
  11. 제 1 항 내지 제 10 항 중에 어느 한 항에 있어서,
    상기 불화탄소 가스는 CF4 및 CHF3 중에 선택된 적어도 하나인 것을 특징으로 하는 캐패시터의 형성 방법.
  12. 제 1 항 내지 제 10 항 중에 어느 한 항에 있어서,
    상기 도전성 금속질화막은 질화티타늄, 질화탄탈늄 및 질화텅스텐 중에 선택된 적어도 하나로 형성하는 것을 특징으로 하는 캐패시터의 형성 방법.
  13. 제 1 항 내지 제 10 항 중에 어느 한 항에 있어서,
    상기 하부 전극을 형성한 후에,
    상기 제1 절연막 및 상기 평탄화된 제2 절연막을 제거하는 단계;
    상기 기판에 유전막을 콘포말하게 형성하는 단계; 및
    상기 유전막 상에 상부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 형성 방법.
KR1020040064650A 2004-08-17 2004-08-17 반도체 소자의 캐패시터 형성 방법 KR100560821B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040064650A KR100560821B1 (ko) 2004-08-17 2004-08-17 반도체 소자의 캐패시터 형성 방법
US11/154,152 US7329574B2 (en) 2004-08-17 2005-06-16 Methods of forming capacitor electrodes using fluorine and oxygen
JP2005236153A JP5058465B2 (ja) 2004-08-17 2005-08-16 半導体素子のキャパシタ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040064650A KR100560821B1 (ko) 2004-08-17 2004-08-17 반도체 소자의 캐패시터 형성 방법

Publications (2)

Publication Number Publication Date
KR20060016268A KR20060016268A (ko) 2006-02-22
KR100560821B1 true KR100560821B1 (ko) 2006-03-13

Family

ID=36107386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064650A KR100560821B1 (ko) 2004-08-17 2004-08-17 반도체 소자의 캐패시터 형성 방법

Country Status (3)

Country Link
US (1) US7329574B2 (ko)
JP (1) JP5058465B2 (ko)
KR (1) KR100560821B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094960B1 (ko) 2006-09-26 2011-12-15 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11062897B2 (en) * 2017-06-09 2021-07-13 Lam Research Corporation Metal doped carbon based hard mask removal in semiconductor fabrication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870043A (ja) * 1994-08-30 1996-03-12 Nkk Corp 半導体装置の製造方法
KR19990020401A (ko) * 1997-08-30 1999-03-25 김주용 반도체 소자의 전하저장전극 형성 방법
KR20010008672A (ko) * 1999-07-02 2001-02-05 김영환 커패시터 제조방법
KR20040001951A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 장치의 형성방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466851B2 (ja) * 1997-01-20 2003-11-17 株式会社東芝 半導体装置及びその製造方法
JPH11214354A (ja) * 1998-01-20 1999-08-06 Toshiba Corp 半導体装置の製造方法
US5893734A (en) * 1998-09-14 1999-04-13 Vanguard International Semiconductor Corporation Method for fabricating capacitor-under-bit line (CUB) dynamic random access memory (DRAM) using tungsten landing plug contacts
US6492222B1 (en) * 1999-12-22 2002-12-10 Texas Instruments Incorporated Method of dry etching PZT capacitor stack to form high-density ferroelectric memory devices
JP2001267561A (ja) * 2000-03-21 2001-09-28 Sony Corp 半導体装置の製造方法及び半導体装置
JP4011304B2 (ja) * 2000-05-12 2007-11-21 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP3746979B2 (ja) * 2001-10-03 2006-02-22 富士通株式会社 半導体装置及びその製造方法
US6653199B2 (en) 2001-10-09 2003-11-25 Micron Technology, Inc. Method of forming inside rough and outside smooth HSG electrodes and capacitor structure
US6784479B2 (en) * 2002-06-05 2004-08-31 Samsung Electronics Co., Ltd. Multi-layer integrated circuit capacitor electrodes
KR20040001221A (ko) 2002-06-27 2004-01-07 주식회사 하이닉스반도체 캐패시터 형성 방법
KR20040001226A (ko) 2002-06-27 2004-01-07 주식회사 하이닉스반도체 캐패시터 형성 방법
KR100546381B1 (ko) * 2003-09-22 2006-01-26 삼성전자주식회사 습식식각 공정을 포함하는 반도체 소자의 제조방법
KR100546363B1 (ko) * 2003-08-13 2006-01-26 삼성전자주식회사 콘케이브 형태의 스토리지 노드 전극을 갖는 반도체메모리 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870043A (ja) * 1994-08-30 1996-03-12 Nkk Corp 半導体装置の製造方法
KR19990020401A (ko) * 1997-08-30 1999-03-25 김주용 반도체 소자의 전하저장전극 형성 방법
KR20010008672A (ko) * 1999-07-02 2001-02-05 김영환 커패시터 제조방법
KR20040001951A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 장치의 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094960B1 (ko) 2006-09-26 2011-12-15 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성방법

Also Published As

Publication number Publication date
JP2006060220A (ja) 2006-03-02
KR20060016268A (ko) 2006-02-22
US7329574B2 (en) 2008-02-12
US20060040443A1 (en) 2006-02-23
JP5058465B2 (ja) 2012-10-24

Similar Documents

Publication Publication Date Title
US10692880B2 (en) 3D NAND high aspect ratio structure etch
TWI414040B (zh) 氮化硼與硼－氮化物衍生材料的沉積方法
KR100648632B1 (ko) 높은 유전율을 갖는 유전체 구조물의 제조 방법 및 이를 포함하는 반도체 소자의 제조 방법
JP2009021584A (ja) 高ｋ材料ゲート構造の高温エッチング方法
US7115522B2 (en) Method for manufacturing semiconductor device
EP1455385B1 (en) Method for forming ferroelectric memory capacitor
TWI466161B (zh) 用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法
KR100763506B1 (ko) 커패시터 제조 방법
KR100560821B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR20060136191A (ko) 커패시터 제조 방법
JP2023522165A (ja) 抵抗変化型メモリ（ｒｅｒａｍ）セルの金属－絶縁体－金属（ｍｉｍ）スタックのその場封止
US7298019B2 (en) Capacitor of semiconductor device and method of manufacturing the same
JP2023530554A (ja) 等方性窒化ケイ素の除去
TWI278035B (en) Method for fabricating semiconductor device
TWI233160B (en) Semiconductor device manufacturing method
JP2008053264A (ja) 半導体装置及びその製造方法
JP2007214353A (ja) 強誘電体キャパシタの製造方法及び半導体記憶装置の製造方法
JP4051546B2 (ja) キャパシタの形成方法
KR101094960B1 (ko) 반도체 소자의 커패시터 형성방법
KR100607650B1 (ko) 반도체소자의 제조 방법
US20230386830A1 (en) Highly conformal metal etch in high aspect ratio semiconductor features
KR100546151B1 (ko) 반도체소자의 캐패시터 제조방법
KR100504554B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100447109B1 (ko) 반도체 메모리장치의 스토리지노드 전극용 콘택 식각방법
JP3896123B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee