JPH11214354A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11214354A
JPH11214354A JP860398A JP860398A JPH11214354A JP H11214354 A JPH11214354 A JP H11214354A JP 860398 A JP860398 A JP 860398A JP 860398 A JP860398 A JP 860398A JP H11214354 A JPH11214354 A JP H11214354A
Authority
JP
Japan
Prior art keywords
film
etching
gas
tin
rie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP860398A
Other languages
English (en)
Inventor
Hideo Ichinose
秀夫 市之瀬
Norihisa Oiwa
徳久 大岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP860398A priority Critical patent/JPH11214354A/ja
Publication of JPH11214354A publication Critical patent/JPH11214354A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】W膜およびTiN膜をRIE法を用いて同一の
エッチング工程でエッチングすること。 【解決手段】Cl2 とO2 の混合ガスにCF4 ガスを添
加したエッチングガスを用いたRIE法によりW膜およ
びTiN膜をエッチングする際に、エッチングガス中の
フッ素比率を略0.05に設定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、反応性イオンエッ
チング(RIE:Reactive Ion Etching)によるエッチ
ング工程を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、シリコンULSIの高性能化に伴
い、DRAM等の半導体メモリにおいては、タングステ
ン(W)からなるビット線(Wビット線)が用いられる
ようになっている。その理由は、Wは高融点・低抵抗の
金属材料であるからである。
【0003】従来、COB(Capasitor Over Bitline)
方式のスタック型DRAMにおいては、次に示す手順で
Wビット線およびコンタクトホールを形成していた。ま
ず始めにW膜をCVD法を用いて堆積し、次いでこのW
膜をRIE法を用いてエッチング加工することにより、
Wビット線を形成する。次にこのWビット線を覆うよう
に層間絶縁膜をプラズマCVD法を用いて堆積した後、
その表面を平坦化する。
【0004】次に層間絶縁膜上にレジストパターンをフ
ォトリソグラフィ法を用いて形成した後、このレジスト
パターンをマスクにして層間絶縁膜をエッチングし、W
ビット線間の層間絶縁膜にコンタクトホールを形成す
る。
【0005】ところで、近年のデバイスの配線間の寸法
縮小化に伴い、この種の形成方法では以下のような問題
が顕在化している。すなわち、レジストパターンを形成
する際のフォトリソグラフィの露光精度が不十分とな
り、ビット線間にコンタクトホールを正確に形成するこ
とが困難になってきている。また、層間絶縁膜のステッ
プカバレッジが低下し、ビット線間を層間絶縁膜で埋め
込むことが困難になってきている。
【0006】この問題に対して、埋込み型配線(ダマシ
ン配線)と呼ばれている方法が注目されている。この方
法では、まず、層間絶縁膜としての酸化シリコン膜の表
面に配線溝を形成し、次いでWビット線となるW膜を全
面に形成する。
【0007】次に配線溝外の不要なW膜をCMP(Chemi
cal Mechanical Polishing) 法を用いて除去した後、配
線溝内のW膜の上半分をRIE法を用いて除去すること
により、Wビット線を形成する。
【0008】次に全面に窒化シリコン膜を形成した後、
配線溝外の不要な窒化シリコン膜をCMP法を用いて除
去する。この結果、配線溝の上半分は、窒化シリコン膜
で埋め込まれることになる。
【0009】次に窒化シリコン膜をマスクにして、酸化
シリコン膜を選択的にエッチングすることにより、Wビ
ット線間の酸化シリコン膜にコンタクトホールを自己整
合的に形成する。
【0010】この方法において、Wビット線としてのW
膜を形成する前に、バリアメタル膜としてのTiN膜を
形成する場合には、配線溝外のTiN膜を除去する工程
が必要となる。
【0011】ここで、W膜とTiN膜をRIE法を用い
て同時にエッチングすることは不可能なので、従来はW
膜とTiN膜を別々にエッチングしていた。具体的に
は、最初にW膜をRIE法を用いてエッチングし、次に
TiN膜をダウンストリーム法を用いてエッチングして
いた。
【0012】しかしながら、このようにW膜とTiN膜
を別々にエッチングすると、工程数が増加するうえに、
ダウンストリーム方式のエッチング装置が必要となるた
め、処理時間や生産コストが大幅に増大する。
【0013】なお、ダウンストリームエッチング法によ
り、W膜とTiN膜を同時にエッチングすることが可能
であることが知られているが、ダウンストリームエッチ
ング法を用いてW膜をエッチングしてビット線を形成す
ると、ビット線の抵抗のばらつきが大きくなるという問
題がある。
【0014】その理由は以下の通りである。全面に形成
したW膜のうち、配線溝上のW膜の表面にはシームと呼
ばれる溝が存在する。このシームの大さは配線溝間でば
らついている。
【0015】このようなシームが存在するW膜をダウン
ストリームエッチング法によりエッチングすると、その
シームは広がる。シームの広がりは、初期のシームの広
がりに依存する。また、初期のシームの広がりにはばら
つきがある。
【0016】したがって、ダウンストリームエッチング
法を用いてW膜をエッチングすると、シームの広がりの
ばらつきがさらに大きくなり、抵抗のばらつきが大きい
ビット線が形成されることになる。
【0017】
【発明が解決しようとする課題】上述の如く、従来、T
i膜/W膜の積層膜をRIE法を用いて同時にエッチン
グすることが不可能であったので、W膜をRIE法を用
いてエッチングした後、Ti膜をダウンストリーム法を
用いてエッチングしていた。
【0018】しかしながら、このようにW膜とTiN膜
を別々にエッチングすると、工程数が増加するうえに、
ダウンストリーム方式のエッチング装置が必要となるた
め、処理時間や生産コストが大幅に増大するという問題
があった。
【0019】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、チタンを含む第1の導
電膜およびタングステンを含む第2の導電膜をRIE法
を用いて同一のエッチング工程でエッチングできる半導
体装置の製造方法を提供することにある。
【0020】
【課題を解決するための手段】[構成]上記目的を達成
するために、本発明に係る(請求項1)は、エッチング
ガスとして、塩素ガスと酸素ガスの混合ガスに、炭素、
弗素および窒素の少なくとも1種類の原子を含むガスを
所定量添加したガスを用いた反応性イオンエッチングに
より、チタンを含む第1の導電膜およびタングステンを
含む第2の導電膜を同一のエッチング工程でエッチング
することを特徴とする。
【0021】ここで、前記所定量は、例えばエッチング
ガス中の総原子数に対する弗素原子数の比が0.05以
上となる量である(請求項2)。または前記所定量は、
例えばエッチングガス中の酸素原子数に対する窒素原子
数の比が10以上となる量である(請求項3)。
【0022】本発明において、第1の導電膜は、例えば
絶縁膜の表面に形成された溝の底面および側面を被覆す
るように形成され、第2の導電膜は、第1の導電膜を介
して前記溝の内部を充填するように形成されたものであ
る(請求項4)。
【0023】ここで、第1および第2の導電膜のエッチ
ング工程を真空雰囲気で行ない、かつ前記エッチング工
程の後に、上記絶縁膜、ならびに上記第1および第2の
導電膜を大気に晒さずにこれらの膜の表面に酸素を含ま
ないパージガスを流すことが好ましい(請求項5)。
【0024】また、上記第1および第2の導電膜のエッ
チング工程の後に、上記絶縁膜、ならびに上記第1およ
び第2の導電膜に水洗処理または硫酸処理を施すことが
好ましい(請求項6)。
【0025】[作用]本発明者らの研究によれば、反応
性イオンエッチングにおいて、エッチングガスとして、
塩素ガスと酸素ガスの混合ガスに、炭素、弗素および窒
素の少なくとも1種類の原子を含むガスを所定量添加し
たガスを用いた場合には、チタンを含む第1の導電膜お
よびタングステンを含む第2の導電膜を略同一のエッチ
ング速度でエッチングできることが分かった。
【0026】したがって、このようなエッチングガスを
用いた本発明によれば、チタンを含む第1の導電膜およ
びタングステンを含む第2の導電膜を同一のエッチング
工程でエッチングできるようになる。
【0027】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(以下、実施形態という)を説明する。 (第1の実施形態)図1、図2は、本発明の第1の実施
形態に係る金属配線の形成方法を示す工程断面図であ
る。
【0028】まず、図1(a)に示すように、図示しな
いシリコン基板上に形成された酸化シリコン膜1の表面
に、周知のリソグラフィー法およびRIE法を用いて配
線溝2を形成する。この配線溝2の深さは400nm、
幅は0.22μmである。
【0029】次に図1(b)に示すように、スパッタリ
ング法を用いてバリアメタル膜としての厚さ25nmの
TiN膜3を全面に堆積する。この結果、配線溝2の表
面(側面および底面)は、TiN膜3により被覆される
ことになる。
【0030】次に図1(c)に示すように、配線溝2の
内部を完全に充填するように、全面に金属配線としての
厚さ800nmのW膜4をCVD法を用いて堆積する。
このとき、W膜4にはシーム5が形成される。
【0031】次に図1(d)に示すように、酸化シリコ
ン膜1の表面が露出するまで、W膜4およびTiN膜3
をCMP法を用いて研磨することによって、配線溝2外
の不要なW膜4およびTiN膜3を除去する。
【0032】次に図2(e)に示すように、Cl2 とO
2 の混合ガスに、C、NおよびFの少なくとも1種類の
原子を含むガスを所定量添加したガスを用いたRIE法
により、W膜4およびTiN膜3を略同じエッチング速
度でもってエッチングすることによって、酸化シリコン
膜1の表面から200nmまでの深さのW膜4およびT
iN膜3を同一のエッチング工程で除去する。なお、所
定量については後述する。
【0033】このようにして配線溝2内の下半分は、T
iN膜3を介してW膜4からなる金属配線により埋め込
まれることになる。次に図2(f)に示すように、配線
溝2の内部を完全に充填するように、全面に厚さ300
nmの窒化シリコン膜6をCVD法を用いて堆積する。
【0034】次に図2(g)に示すように、酸化シリコ
ン膜1の表面が露出するまで、窒化シリコン膜6をCM
P法を用いて研磨することによって、配線溝2外の不要
な窒化シリコン膜6を除去する。
【0035】以上の工程により、半導体基板上に形成さ
れた酸化シリコン膜1には配線溝2が形成され、この配
線溝2内の下半分はTiN膜3を介してW膜4からなる
金属配線により埋め込まれ、その上半分は窒化シリコン
膜6により埋め込まれた配線構造が得られる。
【0036】なお、実際のLSIのプロセスでは、この
ような配線構造を複数形成し、図2(h)に示すよう
に、窒化シリコン膜6をマスクにして、上記配線構造間
の酸化シリコン膜1を選択的にエッチングすることによ
り、接続孔(コンタクトホール、ヴィアホール)7を自
己整合的に形成する。
【0037】また、実際のLSIのプロセスにおいて、
W膜4からなる金属配線は、例えば図3に示すようなD
RAMのWビット線24である。図3(a)はワード線
に平行なワード線間の断面図、図3(b)はビット線に
平行なビット線間の断面図である。
【0038】また、図において、10はシリコン基板、
11はTEOS膜(素子分離絶縁膜)、12は多結晶シ
リコン膜(第1のビット線プラグ)、13はW膜(ゲー
ト電極)、14は多結晶シリコン膜(ゲート電極)、1
5は窒化シリコン膜(ゲート上部絶縁膜)、16は窒化
シリコン膜(ゲート側壁絶縁膜)、17はTEOS膜
(層間絶縁膜)、18は窒化シリコン膜、19は多結晶
シリコン膜(第2のビット線プラグ)、20はRu膜
(下部キャパシタ電極)、21はBST膜(キャパシタ
絶縁膜)、22はRu膜(上部キャパシタ電極)、23
はTiN膜、25は窒化シリコン膜を示している。な
お、ゲート絶縁膜は省略してある。
【0039】図2(e)の配線溝2内の上半分のW膜4
およびTiN膜3を除去工程は、従来は、図4に示すよ
うに、RIEによるW膜4の第1のエッチング工程と、
ダウンストリームエッチングによるTiN膜3の第2の
エッチング工程との2つのエッチング工程が必要であっ
た。
【0040】第1のエッチング工程は、Cl2 とO2
混合ガスを用いたRIE法により、W膜4を酸化シリコ
ン膜1に対して選択的にエッチングする工程である。こ
のエッチング工程で用いるRIEは選択的な異方性エッ
チングであるため、W膜4のシーム5は拡大しないが、
図4(b)に示すように、TiN膜3はエッチングされ
ずに残ってしまう。
【0041】しかし、第2のエッチング工程で用いるダ
ウンストリームエッチングは等方性エッチングであるた
め、図4(c)に示すように、W膜4のシーム5は広が
ってしまう。
【0042】図5に、Cl2 とO2 の混合ガスを用いた
RIEにおいて、酸素濃度(%)を変えたときのW膜、
TiN膜およびTEOS膜のそれぞれのエッチング速度
を示す。
【0043】ここでは、エッチング装置としてマグネト
ロンエッチング装置を用い、パワーを200W、ガス圧
を75mTorr、総流量を50ccm、基板温度を8
0℃に設定してエッチングを行なった。
【0044】図から、酸素濃度が20%程度の場合に、
TEOS膜に対してW膜のエッチング選択比が最大にな
るが、この条件ではTiN膜はエッチングされないこと
が分かる。
【0045】これは、Ti−Clの結合力(26kca
l/mole)よりもTi−Oの結合力(157kca
l/mole)のほうが大きいため、酸素添加によりT
iN膜3のRIEにおける反応生成物であるTiCl4
の形成が抑制されるからである。
【0046】このため、従来法では、Cl2 とO2 の混
合ガスを用いたRIE後(第1のエッチング工程後)に
は、TiN膜3がエッチングされずに残り、例えばCF
4 /O2 ガス系を用いたダウンストリームエッチング法
によりTiN膜3をエッチングする工程(第2のエッチ
ング工程)が必要となる。
【0047】したがって、従来法は、本実施形態の方法
に比べて、ダウンストリームエッチング法によるエッチ
ング工程の分だけ工程数が増加するうえ、ダウンストリ
ームエッチング装置が必要となるため、処理時間、コス
トが大幅に増大するという問題があった。
【0048】一方、CF4 /O2 ガス系を用いたダウン
ストリームエッチング法によれば、W膜4およびTiN
膜3の一括エッチングは可能であるが、ダウンストリー
ムエッチング法はラジカルによる等方エッチングである
ため、図6に示すように、ダウンストリームエッチング
法を用いた加工後に、シーム5´が大きく拡大してしま
うという問題がある。
【0049】シーム5´の広がりは初期のシーム5の広
がりに大きく依存し、また初期のシーム5の広がりには
ばらつきがある。そのため、CF4 /O2 ガス系を用い
たダウンストリームエッチングによる一括エッチングを
行なうと、エッチング後の配線抵抗の不均一性が大きく
なる。したがって、ダウンストリームエッチングを用い
た方法の実用化は困難である。
【0050】ここで、本発明者らの研究によれば、Cl
2 とO2 の混合ガスに、C、NおよびFの少なくとも1
種類の原子を含むガスを所定量添加したガスを用いたR
IEにより、W膜4およびTiN膜3を略同じエッチン
グ速度でもって同時にエッチングできることが分かっ
た。また、RIEによる異方性エッチングであるため、
加工後のシームの拡大は極めて小さい。
【0051】図7に、Cl2 とO2 の混合ガスにCF4
ガスを添加したガスを用いたRIEにおいて、フッ素比
率(=エッチングガス中のF原子数/エッチングガス中
の全原子数)を変えたときのW膜、TiN膜およびTE
OS膜のそれぞれのエッチング速度を示す。
【0052】ここでは、エッチング装置としてマグネト
ロンエッチング装置を用い、パワーを200W、ガス圧
を75mTorr、総流量を50ccm、基板温度を8
0℃に設定してエッチングを行なった。
【0053】図から、TiN膜はCF4 ガスを添加しな
いとエッチングされないが、CFガスの添加量(フッ
素比率)の増加とともに、エッチング速度が速くなるこ
とが分かる。そして、フッ素比率が0.05を越える
と、TiN膜のエッチング速度を他の膜(W膜、TEO
S膜)よりも速くなることが分かる。また、そのときの
TiN膜のエッチング速度の値自身も大きい。
【0054】したがって、フッ素比率を略0.05に設
定することにより、W膜のエッチング速度とTiN膜の
それとを略同じにすることが可能となり、W膜とTiN
膜を同一のエッチング工程でエッチングすることができ
るようになる。
【0055】ここでは、フッ素比率を略0.05に設定
したが、エッチングの条件によっては、0.05よりも
さらに高いフッ素比率でW膜のエッチング速度とTiN
膜のそれとが略等しくなる。
【0056】すなわち、本発明者らの研究によれば、一
般的には、フッ素比率を0.05以上に設定することに
より、W膜のエッチング速度とTiN膜のそれとを略等
しくできることが分かった。
【0057】図7に、Cl とO2 の混合ガスにCF
4 ガスを添加したガスを用いたRIE後のチャンバ内の
堆積膜厚とフッ素比率との関係を示す。ここでは、エッ
チング装置としてマグネトロンエッチング装置を用い、
パワーを200W、ガス圧を75mTorr、総流量を
50ccm、基板温度を80℃、エッチング時間を60
分に設定してエッチングを行なった。
【0058】また、堆積膜厚は、カプトンテープを貼っ
たSiウェハをチェンバ側壁に設置し、プロセス終了後
にカプトンテープを剥がし、それに形成された段差を段
差計で測定することにより求めた。
【0059】図から、フッ素比率(CF4 ガスの添加
量)の増加に伴い堆積膜厚が薄くなることが分かる。こ
の効果は、フッ素比率を0.05以上とすると、特に顕
著になる。
【0060】したがって、フッ素比率を0.05以上に
することにより、チャンバのクリーニングを行なう頻度
を低くできるので、メンテナンスの時間およびコストを
大幅に低減できるようになる。しかも、W膜とTiN膜
を同一のエッチング工程でエッチングすることも可能と
なる。
【0061】ところで、図2(e)の工程(W膜4およ
びTiN膜3のRIE工程)の後に大気に晒すと、図9
に示すように、配線溝の内外にタンダステン酸化膜から
なる残査8が形成される。このような残渣8が形成され
ると、図2(f)の工程で形成する窒化シリコン膜6の
段差被覆性が劣化し、配線溝2の内部を完全に充填でき
なくなる。
【0062】ここで、図2(e)の工程後に残渣8が形
成されない場合の配線溝2の未充填部分の断面積をA、
残渣8が形成された場合のそれをBとし、B/Aを残査
堆積率と定義する(図9)。
【0063】図10に、図2(e)のRIE工程後に大
気に直接晒した場合の残査堆積率と、チェンバ内でO2
またはN2 によるガスフロー(パージ)を行なった場合
の残査堆積率を示す。
【0064】図から、残査8はO2 との反応で形成さ
れ、N2 ガスフローを行なうことによって残査堆積率を
小さくできることが分かる。このよう残査抑制効果は、
ヘリウム等の酸素原子を含まない他の不活性ガスを用い
ても得られることを確認した。
【0065】したがって、以上の結果から、図2(e)
のW膜4およびTiN膜3のRIEの後に、試料(酸化
シリコン膜1、W膜4、TiN膜3)を大気に晒さず、
その表面をヘリウム等やN2 等の不活性ガスによりパー
ジすることが好ましい。
【0066】図11に、図2(e)のRIE工程後に水
洗処理または希硫酸処理を行なった場合の残査堆積率
と、このような処理を行なわなかった場合の残査堆積率
を示す。
【0067】図から、水洗処理または希硫酸処理を行な
った場合は、残査堆積率が0となることが分かる。ま
た、このような処理でRIEにより生じた残渣8を除去
した後に、窒化シリコン膜6の成膜を行なったところ、
配線溝2内を完全に充填できることを確認した。
【0068】したがって、以上の結果から、図2(e)
のRIE工程後に水洗処理または希硫酸処理を行なうこ
とが好ましい。 (第2の実施形態)本実施形態が第1の実施形態と異な
る点は、図2(e)のRIE工程において、エッチング
ガスとして、Cl2 とO2 の混合ガスにN2 ガスを添加
したガスを用いたことにある。
【0069】図12に、Cl2 とO2 の混合ガスにN2
ガスを添加したガスを用いたRIEにおいて、窒素比率
(=エッチングガス中のN原子数/エッチングガス中の
O原子数)を変えたときのW膜、TiN膜およびTEO
S膜のそれぞれのエッチング速度を示す。
【0070】図から、TiN膜はN2 ガスを添加しない
とエッチングされないが、N2 ガスの添加量(窒素比
率)の増加とともに、エッチング速度が速くなることが
分かる。そして、窒素比率が10を越えると、TiN膜
のエッチング速度を他の膜(W膜、TEOS膜)よりも
速くなることが分かる。また、そのときのTiN膜のエ
ッチング速度の値自身も大きい。
【0071】したがって、窒素比率を略10に設定する
ことにより、CF4 ガス添加の場合と同様に、W膜のエ
ッチング速度とTiN膜のそれとを略同じにでき、これ
によりW膜とTiN膜を同一のエッチング工程でエッチ
ングできるようになる。
【0072】ここでは、窒素比率を略10に設定した
が、エッチングの条件によっては、10よりもさらに高
い窒素比率でW膜のエッチング速度とTiN膜のそれと
が略等しくなる。
【0073】すなわち、本発明者らの研究によれば、一
般的には、窒素比率を10以上に設定することにより、
W膜のエッチング速度とTiN膜のそれとを略等しくで
きることが分かった。
【0074】また、窒素比率を高くすると、N2 ガスの
パージガスとしての機能を高くなり、チャンバ内のエッ
チング生成物を効果的に排気でき、エッチング残渣を数
分の1に抑制できることを見出だした。
【0075】なお、本発明は上記実施形態に限定される
ものではない。例えば、上記実施形態では、塩素ガスと
酸素ガスの混合ガスに、弗素原子を含むガスまたは窒素
ガスを添加した場合について説明したが、炭素原子を含
むガスを添加してもW膜のエッチング速度とTiN膜の
それとを略等しくできる。この場合、炭素原子は、エッ
チングを阻害するTiN膜表面のTi−O結合から、C
Oの形でO原子を引き抜く役割がある。しかし、C原子
が大量に存在すると堆積してしまうため、全エッチング
ガス原子中のC原子数の比は50%以下であることが望
ましい。
【0076】さらに弗素系ガス、窒素ガス、炭素系ガス
のうちの2つ、または全てのガスを添加してもW膜のエ
ッチング速度とTiN膜のそれとを略等しくできる。ま
た、塩素ガスと酸素ガスの混合ガスもCl2 とO2 の混
合ガスに限定されるものではない。
【0077】また、被エッチング膜もW膜およびTiN
膜に限定されるものではなく、例えばW膜の代わりにW
化合物膜、TiN膜の代わりにTi膜であっても良い。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施できる。
【0078】
【発明の効果】以上詳述したように本発明によれば、エ
ッチングガスとして所定のガスを用いることにより、チ
タンを含む第1の導電膜およびタングステンを含む第2
の導電膜を反応性イオンエッチング法を用いて同一のエ
ッチング工程でエッチングできるようになる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る金属配線の前半
の形成方法を示す工程断面図
【図2】本発明の第2の実施形態に係る金属配線の前半
の形成方法を示す工程断面図
【図3】第1の実施形態の金属配線の形成方法を適用で
きるDRAMの断面図
【図4】従来の配線溝内のW膜およびTiN膜の除去方
法を示す工程断面図
【図5】Cl2 とO2 の混合ガスを用いたRIEにおい
て、酸素濃度を変えたときのW膜、TiN膜、TEOS
膜のエッチング速度を示す図
【図6】CF4 /O2 ガス系を用いたダウンストリーム
エッチングにより、W膜およびTiN膜を一括エッチン
グする方法の問題点を説明するための断面図
【図7】Cl2 とO2 の混合ガスにCF4 ガスを添加し
たガスを用いたRIEにおけるW膜、TiN膜、TEO
S膜のエッチング速度のフッ素比率依存性を示す図
【図8】Cl2 とO2 の混合ガスにCF4 ガスを添加し
たガスを用いたRIE後のチャンバ内の堆積膜厚のフッ
素比率依存性を示す図
【図9】配線溝の内外の残渣および残査堆積率の定義を
説明するための図
【図10】図2(e)のRIE工程後に大気に直接晒し
た場合の残査堆積率と、チェンバ内でO2 またはN2
よるガスフロー(パージ)を行なった場合の残査堆積率
を示す図
【図11】図2(e)のRIE工程後に水洗処理または
希硫酸処理を行なった場合の残査堆積率と、同処理を行
なわなかった場合の残査堆積率を示す図
【図12】Cl2 とO2 の混合ガスにN2 ガスを添加し
たガスを用いたRIEにおけるW膜、TiN膜、TEO
S膜のエッチング速度の窒素比率依存性を示す図
【符号の説明】
1…酸化シリコン膜 2…配線溝 3…TiN膜(第1の導電膜) 4…W膜(第2の導電膜) 5,5´…シーム 6…窒化シリコン膜 7…接続孔 8…残渣 10…シリコン基板 11…TEOS膜(素子分離絶縁膜) 12…多結晶シリコン膜(第1のビット線プラグ) 13…W膜(ゲート電極) 14…多結晶シリコン膜(ゲート電極) 15…窒化シリコン膜(ゲート上部絶縁膜) 16…窒化シリコン膜(ゲート側壁絶縁膜) 17…TEOS膜(層間絶縁膜) 18…窒化シリコン膜 19…多結晶シリコン膜(第2のビット線プラグ) 20…Ru膜(下部キャパシタ電極) 21…BST膜(キャパシタ絶縁膜) 22…Ru膜(上部キャパシタ電極) 23…TiN膜(第1の導電膜) 24…Wビット線(第2の導電膜) 25…窒化シリコン膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】エッチングガスとして、塩素ガスと酸素ガ
    スの混合ガスに、炭素、弗素および窒素の少なくとも1
    種類の原子を含むガスを所定量添加したガスを用いた反
    応性イオンエッチングにより、チタンを含む第1の導電
    膜およびタングステンを含む第2の導電膜を同一のエッ
    チング工程でエッチングすることを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】前記所定量は、前記エッチングガス中の総
    原子数に対する弗素原子数の比が0.05以上となる量
    であることを特徴とする請求項1に記載の半導体装置の
    製造方法。
  3. 【請求項3】前記所定量は、前記エッチングガス中の酸
    素原子数に対する窒素原子数の比が10以上となる量で
    あることを特徴とする請求項1に記載の半導体装置の製
    造方法。
  4. 【請求項4】前記第1の導電膜は、絶縁膜の表面に形成
    された溝の底面および側面を被覆するように形成され、
    前記第2の導電膜は、前記第1の導電膜を介して前記溝
    の内部を充填するように形成されたものであることを特
    徴とする請求項1ないし請求項3のいずれかに記載の半
    導体装置の製造方法。
  5. 【請求項5】前記第1および第2の導電膜のエッチング
    工程を真空雰囲気で行ない、かつ前記エッチング工程の
    後に、前記絶縁膜、ならびに前記第1および第2の導電
    膜を大気に晒さずにこれらの膜の表面に酸素を含まない
    パージガスを流すことを特徴とする請求項4に記載の半
    導体装置の製造方法。
  6. 【請求項6】前記第1および第2の導電膜のエッチング
    工程の後に、前記絶縁膜、ならびに前記第1および第2
    の導電膜に水洗処理または硫酸処理を施すことを特徴と
    する請求項4に記載の半導体装置の製造方法。
JP860398A 1998-01-20 1998-01-20 半導体装置の製造方法 Pending JPH11214354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP860398A JPH11214354A (ja) 1998-01-20 1998-01-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP860398A JPH11214354A (ja) 1998-01-20 1998-01-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11214354A true JPH11214354A (ja) 1999-08-06

Family

ID=11697549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP860398A Pending JPH11214354A (ja) 1998-01-20 1998-01-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11214354A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273076A (ja) * 2002-03-18 2003-09-26 Casio Comput Co Ltd エッチング装置およびエッチング方法
JP2006060220A (ja) * 2004-08-17 2006-03-02 Samsung Electronics Co Ltd 半導体素子のキャパシタ形成方法
JP2022544904A (ja) * 2019-08-23 2022-10-24 東京エレクトロン株式会社 別の金属及び誘電体に対してチューニング可能な選択性を有するチタン含有材料層の非プラズマエッチング

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273076A (ja) * 2002-03-18 2003-09-26 Casio Comput Co Ltd エッチング装置およびエッチング方法
JP2006060220A (ja) * 2004-08-17 2006-03-02 Samsung Electronics Co Ltd 半導体素子のキャパシタ形成方法
JP2022544904A (ja) * 2019-08-23 2022-10-24 東京エレクトロン株式会社 別の金属及び誘電体に対してチューニング可能な選択性を有するチタン含有材料層の非プラズマエッチング

Similar Documents

Publication Publication Date Title
TWI672740B (zh) 用於圖案化的遮罩蝕刻
US6232209B1 (en) Semiconductor device and manufacturing method thereof
US8158509B2 (en) Method of manufacturing semiconductor device
JP3976703B2 (ja) 半導体装置の製造方法
US7256137B2 (en) Method of forming contact plug on silicide structure
KR100892797B1 (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
US5164330A (en) Etchback process for tungsten utilizing a NF3/AR chemistry
JP4282616B2 (ja) 半導体装置の製造方法
US6207570B1 (en) Method of manufacturing integrated circuit devices
TW201539652A (zh) 整合式金屬間隔墊及氣隙互連
JP2007110112A (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
US20050059234A1 (en) Method of fabricating a dual damascene interconnect structure
JP2994374B2 (ja) トレンチ内のカラ―酸化物の形成方法
US5776832A (en) Anti-corrosion etch process for etching metal interconnections extending over and within contact openings
JP2891952B2 (ja) 半導体装置の製造方法
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
US20030235995A1 (en) Method of increasing selectivity to mask when etching tungsten or tungsten nitride
JP3891087B2 (ja) ポリシリコンエッチング方法
JPH11214354A (ja) 半導体装置の製造方法
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
JP2007116167A (ja) 特徴画成部を形成する方法
US6399497B2 (en) Semiconductor manufacturing process and semiconductor device
JP2005136097A (ja) 半導体装置の製造方法
JPH09321024A (ja) 半導体装置の製造方法
JPH06267907A (ja) ドライエッチング方法