JP5058465B2 - 半導体素子のキャパシタ形成方法 - Google Patents
半導体素子のキャパシタ形成方法 Download PDFInfo
- Publication number
- JP5058465B2 JP5058465B2 JP2005236153A JP2005236153A JP5058465B2 JP 5058465 B2 JP5058465 B2 JP 5058465B2 JP 2005236153 A JP2005236153 A JP 2005236153A JP 2005236153 A JP2005236153 A JP 2005236153A JP 5058465 B2 JP5058465 B2 JP 5058465B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- etching
- capacitor
- metal nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 108
- 239000003990 capacitor Substances 0.000 title claims description 68
- 239000004065 semiconductor Substances 0.000 title description 8
- 238000005530 etching Methods 0.000 claims description 66
- 238000001020 plasma etching Methods 0.000 claims description 57
- 239000007789 gas Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 150000004767 nitrides Chemical class 0.000 claims description 41
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 16
- 229910052731 fluorine Inorganic materials 0.000 claims description 15
- 239000011737 fluorine Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 13
- 229910001882 dioxygen Inorganic materials 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- -1 tungsten nitride Chemical class 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 53
- 238000011109 contamination Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 8
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000009257 reactivity Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000005596 ionic collisions Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 150000001804 chlorine Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical class 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は半導体素子の形成方法に係わり、特に、半導体素子のキャパシタ形成方法に関する。
半導体素子のキャパシタは電荷を蓄積する特性を有する。このような電荷蓄積特性によって、ＤＲＡＭ素子または強誘電体記憶素子などはキャパシタをデータ貯蔵要素として使用する。通常、キャパシタは二つの電極と、二つの電極の間に介在された誘電膜を含む。半導体素子の高集積化傾向によって、制限された面積でキャパシタの静電容量を増加させるためにシリンダ形態の下部電極を有するキャパシタが公知である。
最近、キャパシタの下部電極をチタン窒化膜で形成する方法が提案されている。チタン窒化膜は誘電膜との反応性が非常に低く、それとの比抵抗が低い。このような特性によって、反応性が高い高誘電膜または強誘電体膜を採択するキャパシタの下部電極をチタン窒化膜で形成することができる。
図１及び図２はキャパシタの下部電極を形成する従来方法を説明するための断面図である。
図１を参照すると、半導体基板１上にモールド層２を形成し、前記モールド層２をパターニングしてホール３を形成する。前記モールド層２はシリコン酸化膜で形成する。前記半導体基板１の全面にチタン窒化膜４をコンフォーマルに形成し、前記チタン窒化膜４上に犠牲絶縁膜５を形成する。前記犠牲絶縁膜５はシリコン酸化膜で形成する。
図２を参照すると、前記犠牲絶縁膜５を前記モールド層２の上部面上に配置された前記チタン窒化膜４が露出されるまで平坦化させて前記ホール３内に犠牲絶縁パターン５ａを形成する。
続いて、前記露出されたチタン窒化膜４を前記モールド層２の上部面が露出されるまでエッチングして前記ホール３内にシリンダ形態の下部電極４ａを形成する。
前記チタン窒化膜４のエッチング工程に使用されるエッチングガスとして塩素系列のガスが公知である。特許文献１は“チタン窒化物を塩素系列のエッチングガスでエッチングする場合、高いエッチング率を得ることができる”という内容を示している。塩素ガスの塩素と前記チタン窒化膜４のチタンが互いに結合すれば、強い揮発性の塩化チタンＴｉＣｌ４が生成される。これによって、前記塩素ガスを含むエッチングガスによって前記チタン窒化膜４に対する高いエッチング率を得ることができる。
シリコン酸化膜は前記塩素ガスによるエッチング率が低い。これによって、前記露出されたチタン窒化膜４の表面に前記犠牲絶縁膜５の一部が残存する場合、前記露出されたチタン窒化膜４がエッチングされないこともある。これを解決するために前記エッチングガスはアルゴンガスをさらに含むことができる。すなわち、前記塩素及びアルゴンガスを含むエッチングガスにイオン衝突エネルギーを強化させて前記露出されたチタン窒化膜４の表面に残存する前記犠牲絶縁膜５を除去し、前記露出されたチタン窒化膜４をエッチングする。
しかし、上述の従来のエッチング方法で前記チタン窒化膜４をエッチングすれば、前記下部電極４ａの上部（ｕｐｐｅｒ ｐｏｒｔｉｏｎ）に尖った部分６が形成されるおそれがある。すなわち、前記強化されたイオン衝突エネルギーによって前記プラズマ化された前記塩素及びアルゴンガスの異方性エッチング特性が強くなる。これによって、前記下部電極４ａの側壁の上部がスペーサ形態でエッチングされることで、前記尖った部分６が形成されるおそれがある。前記下部電極４ａを有するキャパシタは前記尖った部分６に電界が集中して漏洩電流が増加するおそれがある。
韓国特許出願公開第２００３−２２３６１号明細書
本発明の第１の課題は下部電極に尖った部分の形成を防止することができるキャパシタの形成方法を提供することにある。
本発明の第２の課題はパーティクル性汚染源を最小化することができるキャパシタの形成方法を提供することにある。
上述の課題を解決するためのキャパシタの形成方法を提供する。この方法は、フッ素及び酸素を含む環境で金属窒化膜をエッチングしてキャパシタ電極を形成する段階を含む。
具体的に、前記金属窒化膜はフッ素プラズマを含む環境でプラズマエッチングされるようにしてもよい。前記フッ素はＣＦ４及びＣＨＦ３のうちで少なくとも一つであるようにしてもよい。前記金属窒化膜はチタン、タンタル及びタングステンのうちで少なくとも一つを含むようにしてもよい。前記金属窒化膜は６００Ｗ以下のパワーが供給された環境でプラズマエッチングされるようにしてもよい。前記金属窒化膜は１００Ｗ乃至６００Ｗのパワーが供給された環境でプラズマエッチングされるようにしてもよい。前記金属窒化膜は１ｍＴｏｒｒ乃至２ｍＴｏｒｒの工程圧力の環境でプラズマエッチングされるようにしてもよい。前記金属窒化膜は２００℃乃至５００℃の工程温度の環境でプラズマエッチングされるようにしてもよい。前記金属窒化膜は前記フッ素が前記酸素に比べて少ない量を供給する環境でエッチングされるようにしてもよい。さらに具体的に、前記フッ素対前記酸素の供給比は１:９乃至４:６であるようにしてもよい。
本発明の一実施形態によるキャパシタの形成方法は次の段階を含むようにしてもよい。基板上に絶縁膜を形成し、前記絶縁膜をパターニングしてリセス領域を形成する。前記絶縁膜上及び前記リセス領域内に金属窒化膜をコンフォーマルに形成し、前記金属窒化膜上に犠牲膜を形成する。前記金属窒化膜が露出されるまで前記犠牲膜を平坦化する。前記露出された金属窒化膜をフッ化炭素及び酸素を含むエッチングガスを使用するプラズマエッチングしてキャパシタ電極を形成する。
さらに具体的に、前記絶縁膜はシリコン酸化膜、ＵＳＧ及びＳＯＧのうちで少なくとも一つで形成するようにしてもよい。前記プラズマエッチングによる前記金属窒化膜のエッチング率は前記プラズマエッチングによる前記絶縁膜のエッチング率の３倍より高いことが望ましい。
本発明の他の実施形態によるキャパシタの形成方法は、次の段階を含むようにしてもよい。基板上に絶縁膜を形成し、前記絶縁膜をパターニングしてリセス領域を形成する。前記絶縁膜上及び前記リセス領域内に金属窒化膜をコンフォーマルに形成し、前記金属窒化膜上に犠牲膜を形成する。前記金属窒化膜が露出されるまで前記犠牲膜を平坦化する。前記露出された金属窒化膜をフッ化炭素及び酸素を含むエッチングガスを使用するプラズマエッチングしてキャパシタ電極を形成し、前記キャパシタ電極の上部面を前記平坦化された絶縁膜の上部面より低く形成する。
本発明によると、露出された下部電極膜をフッ化炭素及び酸素ガスを含むエッチングガスを使用するプラズマエッチング工程でエッチングする。この際、前記プラズマエッチング工程による前記下部電極膜のエッチング率は前記プラズマエッチング工程によるモールド層のエッチング率の３倍より高い。これによって、従来尖った部分の生成を防止することができ、基板上のパーティクル性汚染源を防止することができる。
以下、添付の図を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底して完全になれるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図において、層（または膜）及び領域の厚さは明確性のために誇張されたものである。また、層（または膜）が他の層（または膜）または基板“上”にあると言及される場合に、それは他の層（または膜）または基板上に直接形成されることができるもの、またはそられの間に第３の層（または膜）が介在されることもできるものである。明細書の全体にわたって同一の参照番号として表示された部分は同一の構成要素を示す。
図３乃至図５は本発明の実施形態によるキャパシタの形成方法を説明するための断面図であり、図６は本発明の実施形態による下部電極膜をエッチングするプラズマエッチング装備を示す図である。
図３を参照すると、半導体基板１００（以下基板という）上に層間絶縁膜１０２を形成し、前記層間絶縁膜１０２を貫通して前記基板１００の所定領域と接続するコンタクトプラグ１０４を形成する。前記層間絶縁膜１０２はシリコン酸化膜で形成することができる。 前記コンタクトプラグ１０４は導電膜であるドーピングされたポリシリコンまたはタングステンなどで形成することができる。
前記コンタクトプラグ１０４を有する基板１００の全面にエッチング停止層１０６及びモールド層１０８を順次に形成する。前記モールド層１０８は絶縁膜で形成する。特に、 前記モールド層１０８はシリコン酸化膜で形成することが望ましい。例えば、前記モールド層１０８はＰＥ−ＴＥＯＳなどのようなＣＶＤシリコン酸化膜で形成することができる。前記エッチング停止層１０６は前記モールド層１０８に対してエッチング選択比を有する絶縁膜で形成する。例えば、前記エッチング停止層１０６はシリコン窒化膜で形成することができる。
前記モールド層１０８ 及び前記エッチング停止層１０６を連続的にパターニングして前記コンタクトプラグ１０４の上部面を露出させるキャパシタホール１１０を形成する。前記キャパシタホール１１０を有する基板１００の全面に下部電極膜１１２をコンフォーマルに形成する。前記下部電極膜１１２は高誘電物質または強誘電体物質との反応性が低く、ドーピングされたポリシリコンに比べて低い比抵抗を有する金属含有物質で形成する。前記下部電極膜１１２は導電性金属窒化膜で形成することが望ましい。例えば、前記下部電極膜１１２は窒化チタン、窒化タンタルまたは窒化タングステンのうちで選択された少なくとも一つで形成することが望ましい。
前記下部電極膜１１２上に犠牲絶縁膜１１４を形成する。前記犠牲絶縁膜１１４は前記キャパシタホール１１０を満たすようにしてもよい。これとは異なって、前記犠牲絶縁膜１１４は前記キャパシタホール１１０内に形成された前記下部電極膜１１２を覆ったまま前記キャパシタホール１１０の一部を満たすようにしてもよい。前記犠牲絶縁膜１１４は前記モールド層１０８と同一のエッチング率を有するか、前記モールド層１０８に比べて高いエッチング率を有する物質で形成するようにしてもよい。例えば、前記犠牲絶縁膜１１４は前記モールド層１０８と同一の物質で形成されるか、ＵＳＧ膜またはＳＯＧ膜で形成されるようにしてもよい。
図４を参照すれば、前記犠牲絶縁膜１１４を前記下部電極膜１１２が露出されるまで平坦化させて前記キャパシタホール１１０内に犠牲絶縁パターン１１４ａを形成する。前記犠牲絶縁膜１１４は化学機械的研磨工程またはエッチバック（ｅｔｃｈ−ｂａｃｋ）工程で平坦化されるようにしてもよい。
前記露出された下部電極膜１１２を前記モールド層１０８が露出するまでエッチングして前記キャパシタホール１１０内に下部電極１１２ａを形成する。前記露出された下部電極膜１１２はフッ化炭素ガス及び酸素ガスを含むエッチングガスを使用するプラズマエッチング工程でエッチングされる。この際、前記プラズマエッチング工程による前記下部電極膜１１２対前記モールド層１０８のエッチング選択比は３:１以上である。すなわち、前記プラズマエッチング工程による前記下部電極膜１１２のエッチング率は前記プラズマエッチング工程による前記モールド層１０８のエッチング率の３倍より高い。前記フッ化炭素ガスはＣＦ４及びＣＨＦ３のうちで選択された少なくとも一つを使用することができる。
前記フッ化炭素ガスのフッ素は前記下部電極膜１１２内の金属、例えば、チタン、タンタルまたはタングステンと結合して揮発性を有する成分に変換される。また、前記フッ素は前記露出された下部電極膜１１２の表面に残存することができる前記犠牲絶縁膜１１４のシリコンと結合して揮発性のフッ化シリコンＳｉｘＦｙに変換される。すなわち、前記フッ素は前記下部電極膜１１２内の金属との化学的反応性が高いだけでなく、前記モールド層１０８に対する化学的反応性が高い。これによって、前記エッチングガスを使用するプラズマエッチング工程は従来に比べてイオン衝突エネルギーを非常に低めることができる。結果的に、前記フッ化炭素及び酸素ガスを有するエッチングガスは従来に比べて等方性エッチング特性を向上させることができるので、従来の尖った部分が形成されることを防止することができる。
また、前記プラズマエッチング工程による前記下部電極膜１１２対前記モールド層１０８のエッチング選択比を３:１以上でコントロールすることで、前記下部電極１１２ａを形成した後、前記基板１００の上部に残留するおそれのあるパーティクル性汚染源を最小化することができる。
前記プラズマエッチング工程はプラズマエッチング装備によって実行される。前記プラズマエッチング装備を図６に示した。
図４及び図６を参照すると、前記プラズマエッチング装備は工程チャンバ１５０と、前記工程チャンバ１５０内にプラズマを発生させるプラズマ発生手段１５４とを含む。前記工程チャンバ１５０内に前記基板１００がローディングされる静電チャック１５２が配置される。少なくとも一つのガス注入管１５６が前記工程チャンバ１５０の側壁を貫通して前記工程チャンバ１５０内へ延長されている。前記ガス注入管１５６を通じて前記フッ化炭素及び酸素ガスを含むエッチングガスが前記工程チャンバ１５０内へ供給される。前記工程チャンバ１５０の一側には排気管１５８が配置される。前記排気管１５８を通じて前記工程チャンバ１５０内の反応の後のガスを排出することができる。前記ガス注入管１５６を通じて前記エッチングガスが持続的に供給され、前記排気管１５８を通じて反応の後のガスを持続的に排出することができる。これによって、前記工程チャンバ１５０内の圧力を一定に維持することができる。
前記プラズマエッチング装備は前記プラズマ発生手段１５４が前記工程チャンバ１５０の外部に配置されて前記工程チャンバ１５０内にプラズマを誘導する誘導結合プラズマエッチング装備（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａａｓｍａ ｅｔｃｈｉｎｇ ａｐｐａｒａｔｕｓ）であることが望ましい。前記プラズマ発生手段１５４は図示したように、コイル形態であってもよい。
前記プラズマエッチング工程による前記下部電極膜１１２対前記モールド層１０８のエッチング選択比を３:１以上に調節するために、前記プラズマ発生手段１５４にプラズマパワーを１００Ｗ乃至６００Ｗで印加することが望ましい。すなわち、前記プラズマパワーを６００Ｗ以下に低くコントロールすることで、前記フッ化炭素ガスから発生されるフッ素ラジカル（ｒａｄｉｃａｌ）成分またはフッ素イオンを減少させる。シリコン酸化膜で形成された前記モールド層１０８は導電性金属窒化膜で形成された前記下部電極膜１１２に比べて相対的に低い反応性を有する。したがって、前記プラズマパワーを６００Ｗ以下に低くコントロールすることで、前記プラズマエッチング工程による前記モールド層１０８のエッチング率が前記プラズマエッチング工程による前記下部電極膜１１２のエッチング率に比べてより多く減少する。
結果的に、前記プラズマパワーを１００Ｗ乃至６００Ｗで印加することで、前記プラズマエッチング工程による前記下部電極膜１１２対モールド層１０８のエッチング選択比を３:１以上にコントロールすることができる。前記プラズマパワーを減少させて前記エッチング選択比を３:１以上に調節すると、前記プラズマエッチング工程によって発生される副産物ガスを最小化して前記基板１００上にパーティクル性汚染源を最小化することができる。
また、前記ガス注入管１５６へ注入される前記フッ化炭素ガス対前記酸素ガスの供給比を１:９乃至４:６にコントロールすることが望ましい。すなわち、前記フッ化炭素ガスの供給される量を減少させることで、フッ素ラジカル成分またはフッ素イオン成分を減少させて前記プラズマエッチング工程による前記下部電極膜１１２対モールド層１０８のエッチング選択比を３:１以上に調節することができる。その結果、前記プラズマエッチング工程によるパーティクル性汚染源を最小化することができる。
前記工程チャンバ１５０内の圧力は１ｍＴｏｒｒ乃至２０ｍＴｏｒｒに維持させることが望ましい。前記工程チャンバ１５０内の圧力を２０ｍＴｏｒｒ以下に低くコントロールすることで、前記プラズマエッチング工程によるエッチング副産物ガスを最小化させ、また前記工程チャンバ１５０から迅速にエッチング副産物ガスを排出して前記基板１００上のパーティクル性汚染源を最小化することができる。
前記プラズマエッチング工程の工程温度は２００℃乃至５００℃であることが望ましい。前記プラズマエッチング工程の工程温度を高くすることで、前記プラズマパワーを減少させても、前記エッチングガスの反応性を十分に高くすることができる。また、前記プラズマエッチング工程の等方性特性を向上させて前記下部電極１１２ａの側壁の上部面を非常に平坦に形成することができる。その結果、従来の尖った部分が前記下部電極１１２ａに形成されることを防止することができる。
上述したプラズマエッチング工程の条件を獲得するための実験を実行した。前記実験による結果物の映像を図７Ａ、図７Ｂ及び図８に示した。
図７Ａ及び図７Ｂは本発明の実施形態によるキャパシタの形成方法によるエッチング副産物の形成程度を説明するために撮影した平面写真であり、図８は図７Ｂに示した下部電極の断面を撮影した断面写真である。
図４、図７Ａ、図７Ｂ及び図８を参照すると、実験によって形成された第１及び第２試料を各々図７Ａ及び図７Ｂに示した。前記第１及び第２試料の下部電極膜１１２はチタン窒化膜で形成した。前記第１及び第２試料のモールド層１０８はＰＥ−ＴＥＯＳで形成し、前記第１及び第２試料の犠牲絶縁膜１１４はＵＳＧで形成した。前記第１及び第２試料の犠牲絶縁膜１１４は前記キャパシタホール１１０の一部を満たすように形成した。
前記第１及び第２試料は各々第１及び第２プラズマエッチング工程で前記下部電極膜１１２をエッチングして前記下部電極１１２ａを形成した。前記第１プラズマエッチング工程は上述した本発明のプラズマ工程条件を脱する条件で実行した。前記第２プラズマエッチング工程は上述した本発明のプラズマ工程条件で実行した。
前記第１プラズマエッチング工程は前記下部電極膜（１１２、チタン窒化膜）対前記モールド層（１０８、シリコン酸化膜）のエッチング選択比が２.２５:１であり、前記第２ プラズマエッチング工程は前記下部電極膜（１１２、チタン窒化膜）対前記モールド層（１０８、シリコン酸化膜）のエッチング選択比が４.４７:１であった。
前記第１プラズマエッチング工程の条件は次のとおりである。ＣＦ４ガス及び酸素ガスをエッチングガスとして使用し、前記ＣＦ４ガス対酸素ガスの供給比を３:７にして総７０ｓｃｃｍを供給した。工程チャンバの圧力は１０ｍＴｏｒｒに設定し、工程温度は３００℃に設定した。前記第１プラズマエッチング工程のプラズマパワーは１２００Ｗを印加した。すなわち、前記第１プラズマエッチング工程のプラズマパワーは本発明によるプラズマパワーに比べて高く設定した。
前記第２プラズマエッチング工程の条件は前記ＣＦ４ガス対酸素ガスの供給比を３:７にして総７０ｓｃｃｍを供給した。工程チャンバの圧力は１０ｍＴｏｒｒに設定し、工程温度は３００℃に設定した。前記第２プラズマエッチング工程のプラズマパワーは３００Ｗを印加した。
実験結果として、図７Ａに示したように、前記第１試料では多くのパーティクル性汚染源２２５が発生した。説明されていなかった図７Ａの参照符号２２０及び２２２は各々前記第１プラズマエッチング工程によって形成された下部電極２２０及び犠牲絶縁パターン２２２を示す。
これとは異なって、図７Ｂに示したように、前記第２試料ではパーティクル性汚染源が全然発生しなかった。また、前記第２試料の断面を確認した結果、図８に示したように、下部電極１１２ａの側壁の上部面が平坦に形成されて従来の尖った部分が除去された。図８によると、犠牲絶縁パターン１１４ａは前記下部電極１１２ａの側壁と類似の高さを有する。これは、前記第２プラズマエッチング工程が実行される前に、犠牲絶縁膜を平坦化する段階で、オーバーエッチングによって前記犠牲絶縁パターン１１４ａの上部面の高さが前記モールド層１０８の上部面の高さより低く形成されたためである。
追加的な実験を実行した結果、前記第２プラズマエッチング工程の工程条件で、プラズマパワーを６００Ｗに変更した結果、基板上にはパーティクル性汚染源が発生しなかった。これとは異なって、前記プラズマパワーを６００Ｗより高く印加した場合には、パーティクル性汚染源が発生された。
また、前記第２プラズマエッチング工程で、前記ＣＦ４ガス対酸素ガスの供給比を変化させた結果、前記ＣＦ４ガス対酸素ガスの供給比が４:６より高くなった場合に、パーティクル性汚染源が発生された。これとは反対に、前記ＣＦ４ガス対酸素ガスの供給比が１:９より低くなった場合には前記下部電極膜１１２のエッチング率が非常に低くてスループット特性が非常に劣化された。
これに加えて、前記第２プラズマエッチング工程の工程条件で、工程温度を漸進的に上昇させた結果、５００℃より高く設定した場合に、下部電極膜１１２をエッチングする途中に下部電極膜１１２が酸化されてキャパシタの特性が劣化された。これとは反対に、工程温度を２００℃より低く設定した場合には、前記下部電極１１２がほとんどエッチングされなかった。
結果的に、本発明による前記プラズマエッチング工程によって、従来の尖った部分が形成されることを防止すると同時に、パーティクル性汚染源を防止することができることを確認した。
続いて、図５を参照すると、前記下部電極１１２ａを有する基板１００から前記犠牲絶縁パターン１１４ａ及びモールド層１０８を除去して前記下部電極１１２ａの内外側壁を含んだ表面を露出させる。この際、前記エッチング停止層１０６によって前記層間絶縁膜１０２は保護される。実験を通じて形成された前記露出された下部電極１１２ａを電子顕微鏡で撮影した写真を図９に示した。図９に示した下部電極１１２ａは図７Ｂの第２試料と同一の条件のプラズマエッチング工程で形成された。図９によると、前記下部電極１１２ａに従来の尖った部分の形成が防止されたことが分かる。
続いて、前記基板１００の全面に誘電膜１１６をコンフォーマルに形成する。前記誘電膜１１６はシリコン窒化膜に比べて高い誘電常数を有する高誘電膜（ｅｘ、アルミニウム酸化膜などのような金属酸化膜）、または強誘電体膜（ｅｘ、ＰＺＴ）で形成することができる。もちろん、前記誘電膜１１６はＯＮＯ膜で形成することもできる。前記誘電膜１１６上に前記下部電極１１２ａの表面を覆う上部電極１１８を形成する。前記上部電極１１８は導電膜で形成する。例えば、前記上部電極１１８はドーピングされたポリシリコンまたは導電性金属含有物質で形成することができる。前記導電性金属含有物質は白金などの貴金属または窒化チタンなどの導電性金属窒化物などで形成することができる。
１００ 基板
１０２ 層間絶縁膜
１０４ コンタクトプラグ
１０６ エッチング停止層
１０８ モールド層
１１０ キャパシタホール
１１２ 下部電極膜
１１２ａ 下部電極
１１４ 犠牲絶縁膜
１１４ａ 犠牲絶縁パターン
１５０ 工程チャンバ
１５２ 静電チャック
１５４ プラズマ発生手段
１５６ ガス注入管
１５８ 排気管
１０２ 層間絶縁膜
１０４ コンタクトプラグ
１０６ エッチング停止層
１０８ モールド層
１１０ キャパシタホール
１１２ 下部電極膜
１１２ａ 下部電極
１１４ 犠牲絶縁膜
１１４ａ 犠牲絶縁パターン
１５０ 工程チャンバ
１５２ 静電チャック
１５４ プラズマ発生手段
１５６ ガス注入管
１５８ 排気管
Claims (16)
- フッ素及び酸素を含む環境でシリンダ形態の金属窒化膜をエッチングしてキャパシタ電極を形成する段階を含み、
前記エッチングは、キャパシタホールに充填された前記金属窒化膜対前記キャパシタホールが形成されたモールド層のエッチング選択比が３：１以上であり、
前記エッチングは、６００Ｗ以下のパワーが供給されるプラズマエッチングであり、
前記金属窒化膜は、窒化チタン、窒化タンタル、または窒化タングステンのうちで選択された少なくとも一つであり、前記モールド層は、シリコン酸化膜である
ことを特徴とするキャパシタの形成方法。 - 前記金属窒化膜はフッ素プラズマを含む環境でプラズマエッチングされる
ことを特徴とする請求項１に記載のキャパシタの形成方法。 - 前記フッ素はＣＦ４及びＣＨＦ３のうちで少なくとも一つである
ことを特徴とする請求項１に記載のキャパシタの形成方法。 - 前記金属窒化膜は１００Ｗ乃至６００Ｗのパワーが供給された環境でプラズマエッチングされる
ことを特徴とする請求項１に記載のキャパシタの形成方法。 - 前記金属窒化膜は１ｍＴｏｒｒ乃至２ｍＴｏｒｒの工程圧力の環境でプラズマエッチングされる
ことを特徴とする請求項１に記載のキャパシタの形成方法。 - 前記金属窒化膜は２００℃乃至５００℃の工程温度の環境でプラズマエッチングされる
ことを特徴とする請求項１に記載のキャパシタの形成方法。 - 前記金属窒化膜は前記フッ素が前記酸素に比べて少ない量を供給する環境でエッチングされる
ことを特徴とする請求項１に記載のキャパシタの形成方法。 - 前記フッ素対前記酸素の供給比は１：９乃至４：６である
ことを特徴とする請求項７に記載のキャパシタの形成方法。 - 基板上に絶縁膜を形成する段階と、
前記絶縁膜をパターニングしてリセス領域を形成する段階と、
前記絶縁膜上及び前記リセス領域内に金属窒化膜をコンフォーマルに形成する段階と、
前記金属窒化膜上に犠牲膜を形成する段階と、
前記金属窒化膜が露出されるまで前記犠牲膜を平坦化する段階と、
前記露出された金属窒化膜をフッ化炭素及び酸素を含むエッチングガスを使用するプラズマエッチングしてキャパシタ電極を形成する段階とを含み、
前記プラズマエッチングは、キャパシタホールに充填された前記金属窒化膜対前記キャパシタホールが形成された前記絶縁膜のエッチング選択比が３：１以上であり、
前記エッチングは、６００Ｗ以下のパワーが供給されるプラズマエッチングであり、
前記金属窒化膜は、窒化チタン、窒化タンタル、または窒化タングステンのうちで選択された少なくとも一つであり、前記絶縁膜は、シリコン酸化膜である
ことを特徴とするキャパシタの形成方法。 - 前記プラズマエッチングはＣＦ４ガス及び酸素ガスを含むエッチングガスを７０ｓｃｃｍで流入し、１０ｍＴｏｒｒの工程圧力、３００℃の工程温度、３００Ｗのパワー、及びＣＦ４ガス対酸素ガスの供給比が３：７である工程条件で実行する
ことを特徴とする請求項９に記載のキャパシタの形成方法。 - 前記絶縁膜はシリコン酸化膜、ＵＳＧ及びＳＯＧのうちで少なくとも一つで形成し、前記プラズマエッチングによる前記金属窒化膜のエッチング率は前記プラズマエッチングによる前記絶縁膜のエッチング率の３倍より高い
ことを特徴とする請求項９に記載のキャパシタの形成方法。 - 前記フッ素ガスはＣＦ４及びＣＨＦ３のうちで少なくとも一つである
ことを特徴とする請求項９に記載のキャパシタの形成方法。 - 前記プラズマエッチングは１ｍＴｏｒｒ乃至２０ｍＴｏｒｒの工程圧力の環境で実行される
ことを特徴とする請求項９に記載のキャパシタの形成方法。 - 前記プラズマエッチングは２００℃乃至５００℃の工程温度の環境で実行される
ことを特徴とする請求項９に記載のキャパシタの形成方法。 - 基板上に絶縁膜を形成する段階と、
前記絶縁膜をパターニングしてリセス領域を形成する段階と、
前記絶縁膜上及び前記リセス領域内に金属窒化膜をコンフォーマルに形成する段階と、
前記金属窒化膜上に犠牲膜を形成する段階と、
前記金属窒化膜が露出されるまで前記犠牲膜を平坦化する段階と、
前記露出された金属窒化膜をフッ化炭素及び酸素を含むエッチングガスを使用するプラズマエッチングしてキャパシタ電極を形成し、前記キャパシタ電極の上部面を前記平坦化された絶縁膜の上部面より低く形成する段階とを含み、
前記プラズマエッチングは、キャパシタホールに充填された前記金属窒化膜対前記キャパシタホールが形成された前記絶縁膜のエッチング選択比が３：１以上であり、
前記エッチングは、６００Ｗ以下のパワーが供給されるプラズマエッチングであり、
前記金属窒化膜は、窒化チタン、窒化タンタル、または窒化タングステンのうちで選択された少なくとも一つであり、前記絶縁膜は、シリコン酸化膜である
ことを特徴とするキャパシタの形成方法。 - 前記キャパシタ電極の上部面は前記電極内の平坦化された犠牲膜の側壁から前記電極の外の前記絶縁膜の側壁まで平坦である
ことを特徴とする請求項１５に記載のキャパシタの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040064650A KR100560821B1 (ko) | 2004-08-17 | 2004-08-17 | 반도체 소자의 캐패시터 형성 방법 |
| KR10-2004-0064650 | 2004-08-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006060220A JP2006060220A (ja) | 2006-03-02 |
| JP5058465B2 true JP5058465B2 (ja) | 2012-10-24 |
Family
ID=36107386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005236153A Expired - Fee Related JP5058465B2 (ja) | 2004-08-17 | 2005-08-16 | 半導体素子のキャパシタ形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7329574B2 (ja) |
| JP (1) | JP5058465B2 (ja) |
| KR (1) | KR100560821B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101094960B1 (ko) | 2006-09-26 | 2011-12-15 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 형성방법 |
| US11062897B2 (en) * | 2017-06-09 | 2021-07-13 | Lam Research Corporation | Metal doped carbon based hard mask removal in semiconductor fabrication |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870043A (ja) * | 1994-08-30 | 1996-03-12 | Nkk Corp | 半導体装置の製造方法 |
| JP3466851B2 (ja) * | 1997-01-20 | 2003-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100483575B1 (ko) * | 1997-08-30 | 2006-05-16 | 주식회사 하이닉스반도체 | 반도체소자의전하저장전극형성방법 |
| JPH11214354A (ja) * | 1998-01-20 | 1999-08-06 | Toshiba Corp | 半導体装置の製造方法 |
| US5893734A (en) * | 1998-09-14 | 1999-04-13 | Vanguard International Semiconductor Corporation | Method for fabricating capacitor-under-bit line (CUB) dynamic random access memory (DRAM) using tungsten landing plug contacts |
| KR20010008672A (ko) * | 1999-07-02 | 2001-02-05 | 김영환 | 커패시터 제조방법 |
| US6492222B1 (en) * | 1999-12-22 | 2002-12-10 | Texas Instruments Incorporated | Method of dry etching PZT capacitor stack to form high-density ferroelectric memory devices |
| JP2001267561A (ja) * | 2000-03-21 | 2001-09-28 | Sony Corp | 半導体装置の製造方法及び半導体装置 |
| JP4011304B2 (ja) * | 2000-05-12 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
| JP3746979B2 (ja) * | 2001-10-03 | 2006-02-22 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6653199B2 (en) | 2001-10-09 | 2003-11-25 | Micron Technology, Inc. | Method of forming inside rough and outside smooth HSG electrodes and capacitor structure |
| US6784479B2 (en) * | 2002-06-05 | 2004-08-31 | Samsung Electronics Co., Ltd. | Multi-layer integrated circuit capacitor electrodes |
| KR20040001221A (ko) | 2002-06-27 | 2004-01-07 | 주식회사 하이닉스반도체 | 캐패시터 형성 방법 |
| KR20040001226A (ko) | 2002-06-27 | 2004-01-07 | 주식회사 하이닉스반도체 | 캐패시터 형성 방법 |
| KR20040001951A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 장치의 형성방법 |
| KR100546381B1 (ko) * | 2003-09-22 | 2006-01-26 | 삼성전자주식회사 | 습식식각 공정을 포함하는 반도체 소자의 제조방법 |
| KR100546363B1 (ko) * | 2003-08-13 | 2006-01-26 | 삼성전자주식회사 | 콘케이브 형태의 스토리지 노드 전극을 갖는 반도체메모리 소자 및 그 제조방법 |
-
2004
- 2004-08-17 KR KR1020040064650A patent/KR100560821B1/ko not_active IP Right Cessation
-
2005
- 2005-06-16 US US11/154,152 patent/US7329574B2/en not_active Expired - Fee Related
- 2005-08-16 JP JP2005236153A patent/JP5058465B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006060220A (ja) | 2006-03-02 |
| US7329574B2 (en) | 2008-02-12 |
| KR100560821B1 (ko) | 2006-03-13 |
| KR20060016268A (ko) | 2006-02-22 |
| US20060040443A1 (en) | 2006-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10692880B2 (en) | 3D NAND high aspect ratio structure etch | |
| KR100673015B1 (ko) | 캐패시터를 갖는 반도체 소자 및 그 형성 방법 | |
| US8497142B2 (en) | Methods of forming conductive layer patterns using gas phase cleaning process and methods of manufacturing semiconductor devices | |
| JP5062969B2 (ja) | 半導体素子のランディングプラグコンタクト形成方法 | |
| JP2009021584A (ja) | 高ｋ材料ゲート構造の高温エッチング方法 | |
| JP2006140488A (ja) | ストレージキャパシタの製造方法及びストレージキャパシタ | |
| KR102171265B1 (ko) | 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법 | |
| KR20060085734A (ko) | 높은 유전율을 갖는 유전체 구조물의 제조 방법 및 이를 포함하는 반도체 소자의 제조 방법 | |
| EP1455385B1 (en) | Method for forming ferroelectric memory capacitor | |
| US20080038895A1 (en) | Capacitor of semiconductor device and method of manufacturing the same | |
| JP5058465B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| JP2009218364A (ja) | 半導体装置及びその製造方法 | |
| JP2004179226A (ja) | 半導体装置の製造方法 | |
| KR20060136191A (ko) | 커패시터 제조 방법 | |
| JP2023522165A (ja) | 抵抗変化型メモリ（ｒｅｒａｍ）セルの金属－絶縁体－金属（ｍｉｍ）スタックのその場封止 | |
| KR100454255B1 (ko) | 하드마스크를 이용한 캐패시터의 제조 방법 | |
| JP2008135670A (ja) | 半導体装置およびその製造方法 | |
| TWI278035B (en) | Method for fabricating semiconductor device | |
| TWI233160B (en) | Semiconductor device manufacturing method | |
| JP2007214353A (ja) | 強誘電体キャパシタの製造方法及び半導体記憶装置の製造方法 | |
| KR100677773B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP2006093451A (ja) | 半導体装置 | |
| KR100739530B1 (ko) | 큰 종횡비의 콘택홀을 갖는 반도체장치의 제조 방법 | |
| KR100875674B1 (ko) | 캐패시터 누설을 방지하는 반도체소자 제조 방법 | |
| JP2006135231A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120801 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |