JP2004179226A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004179226A
JP2004179226A JP2002340733A JP2002340733A JP2004179226A JP 2004179226 A JP2004179226 A JP 2004179226A JP 2002340733 A JP2002340733 A JP 2002340733A JP 2002340733 A JP2002340733 A JP 2002340733A JP 2004179226 A JP2004179226 A JP 2004179226A
Authority
JP
Japan
Prior art keywords
film
metal
mask
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002340733A
Other languages
English (en)
Inventor
Tomohito Okudaira
智仁 奥平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002340733A priority Critical patent/JP2004179226A/ja
Priority to US10/690,745 priority patent/US20040102041A1/en
Priority to TW092130204A priority patent/TW200414512A/zh
Priority to KR1020030077231A priority patent/KR20040045297A/ko
Priority to CNA2003101183707A priority patent/CN1503329A/zh
Publication of JP2004179226A publication Critical patent/JP2004179226A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

【課題】白金やイリジウムをキャパシタの電極材料として備え、高温エッチング技術を用いて製造するのに適した半導体装置およびその製造方法を提供する。
【解決手段】白金やイリジウムを主成分とするキャパシタ電極６のパターニング時のマスク膜８の主成分として、ルテニウム又はオスミウムを採用する。白金やイリジウムのエッチングマスクにシリコン酸化膜を採用する場合に比べて、ルテニウム膜やオスミウム膜の膜厚はその１０分の１程度で済み、白金上のパターニングマスクのアスペクト比が１〜２程度の低い値となる。その結果、マスク倒れ等の問題が発生しにくい。
【選択図】 図６

Description

【０００１】
【発明の属する技術分野】
この発明は、キャパシタを含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの半導体装置内においては、多数のキャパシタが形成される。従来のキャパシタでは、その電極材料としてドープトポリシリコンが、その誘電体材料としてシリコン酸化膜やシリコン窒化膜が、それぞれ用いられていた。
【０００３】
さて、半導体装置の集積化が進むにつれて、キャパシタの電極面積のさらなる縮小化が求められている。電極面積を縮小化させつつキャパシタの静電容量を低下させないためには、誘電体材料の誘電率を高める必要がある。
【０００４】
そこで、従来の材料に代わってＢＳＴ（チタン酸バリウムストロンチウム）等の高誘電率材料が、キャパシタの誘電体材料として採用されるようになった。そして、これに伴ってキャパシタの電極材料も、高誘電率材料とは化学反応を起こしにくい白金やイリジウム等の金属材料が採用されるようになった。
【０００５】
しかし、白金やイリジウムはその加工が難しく、パターニングの方法に工夫を要する。例えば、金属材料をスパッタエッチによりパターニングする加工方法がある。この加工方法では、比較的容易に金属材料を加工できるものの、パターニングマスクの形状どおりにパターニングすることは困難である。スパッタエッチでは金属材料がテーパ形状となってしまい、頂部よりも底部が広がった形状となりやすいからである。
【０００６】
そこで、金属材料を化学的に加工する方法として高温エッチング技術が開発された。例えば白金を加工する場合、シリコン酸化膜をパターニングマスクに採用して白金上に形成し、パターニングマスク開口部を塩素ガスに晒してその部分に白金の塩化物を生成する。このとき、白金を形成した半導体基板を加熱して高温にしておけば、白金の塩化部分が揮発してパターニングが行える。
【０００７】
この方法によれば、膜厚数百ｎｍの白金をテーパの角度が８５°以上となる形状に形成でき、ほとんどテーパが生じないようにすることができる。そのため、高温エッチング技術は、キャパシタ電極の微細加工に適した加工方法であるといえる。
【０００８】
なお、この出願の発明に関連する先行技術文献情報としては次のものがある。
【０００９】
【特許文献１】
特開２０００−１８３３０３号公報
【特許文献２】
特開２０００−２２３６７１号公報
【特許文献３】
特開平８−３３０５３８号公報
【特許文献４】
特開平９−１９９６８７号公報
【００１０】
【発明が解決しようとする課題】
上述の高温エッチング技術においては、加熱時の温度を高く設定するほど白金のエッチングレートは向上する。一方、シリコン酸化膜のエッチングレートは温度に依存しない。よって、加熱時の温度を高くするほど、白金のシリコン酸化膜に対するエッチング選択比が向上する。そのため、エッチング選択性の向上のためには可能な限りの高温化が望ましい。
【００１１】
ところが、高温化を妨げる要因が存在する。白金は、その融点が約１８００℃と他の金属に比べて比較的高いが、実際には約５００℃程度で相変化を起こし、凝集する。さらに、この凝集現象は、白金を微細に形成しようとするほど、より低い温度で生じる傾向がある。よって、０．１０μｍ程度の電極幅の白金を形成するには、白金を形成する半導体基板の温度を３３０〜３７０℃程度にしておく必要がある。
【００１２】
このような加工温度範囲では、シリコン酸化膜：白金のエッチング比は、１：０．２５〜１：０．５程度である。すなわち、例えば膜厚３００ｎｍの白金を電極幅０．１０μｍに加工するには、膜厚８００ｎｍ程度のシリコン酸化膜マスクが必要となり、パターニングマスクのアスペクト比が１０近くもの高い値になってしまう。
【００１３】
キャパシタ電極形成時のように、幅狭のアイランド形状に白金を形成する必要がある場合、アスペクト比の高いパターニングマスクではパターン倒れが生じてしまう。なお、白金だけでなくイリジウムについても同様である。
【００１４】
このような問題があるため、高温エッチング技術を用いても、０．１〜０．２μｍ程度の電極幅のキャパシタ電極を形成することは困難であった。
【００１５】
そこで、この発明の課題は、白金やイリジウムをキャパシタの電極材料として備え、高温エッチング技術を用いて製造するのに適した半導体装置の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１に記載の発明は、（ａ）下地層上に、白金又はイリジウムを主成分とするキャパシタ電極用金属膜を形成する工程と、（ｂ）前記キャパシタ電極用金属膜上にルテニウム又はオスミウムを主成分とする第１マスク膜を形成する工程と、（ｃ）前記第１マスク膜を選択的に開口する工程と、（ｄ）前記キャパシタ電極用金属膜を加熱しつつ、前記第１マスク膜の開口部に露出する前記キャパシタ電極用金属膜を所定のガス雰囲気に晒すことにより揮発させて、前記キャパシタ電極用金属膜に選択的にエッチングを行う工程と、（ｅ）前記第１マスク膜を除去する工程とを備える半導体装置の製造方法である。
【００１７】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、キャパシタの電極材料たる白金やイリジウムのパターニング時のマスク膜として、ルテニウム又はオスミウムを採用した半導体装置の製造方法である。
【００１８】
図１〜図１０は、本実施の形態に係る半導体装置の製造方法の各工程を示した図である。
【００１９】
図１に示すように、まず、シリコン基板等の半導体基板１上にシリコン酸化膜等で層間絶縁膜２を形成する。そして、フォトリソグラフィ技術およびエッチング技術を用いて層間絶縁膜２内にこれを貫通するコンタクトホールを形成する。その後、コンタクトホール内に窒化チタンを埋め込み、表面をＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等で平坦化処理して導電性プラグ３を形成する。なお、半導体基板１、層間絶縁膜２および導電性プラグ３で構成される構造は、キャパシタ電極形成の下地と捉えることができるので、本願では上記構造を下地層と称する。
【００２０】
続いて、下地層上にチタン膜４、窒化チタン膜５および下部電極用白金膜６をそれぞれ、この順に例えばスパッタ法で形成する。なお、膜厚については、例えばチタン膜４および窒化チタン膜５をそれぞれ１０ｎｍ、下部電極用白金膜６を３００ｎｍとすればよい。
【００２１】
チタン膜４は導電性プラグ３に接しており、下部電極用白金膜６と導電性プラグ３との間に介在して両者を接続する。この膜は、導電性プラグ３と下部電極用白金膜６との密着性を高める密着層として機能する。なお、これ以外の材料を適切に選択して、チタン膜４と同様の機能を持たせても良い。また、密着性を高める必要がない場合には、この密着層を省略しても良い。
【００２２】
また、窒化チタン膜５は、下部電極用白金膜６とチタン膜４との間に介在して両者を接続する。この膜は拡散防止層として機能する。拡散防止層がなければ、キャパシタ誘電体膜の形成時の加熱処理等が原因となって、下部電極用白金膜６と導電性プラグ３との間で原子の相互拡散が発生する可能性がある。相互拡散が発生すると、例えば導電性プラグ３内に空隙が発生する可能性がある。窒化チタン膜５はそのような相互拡散を抑制する役割を担っている。しかし、そのような可能性が少ない場合や、相互拡散が生じても問題がない場合には、この拡散防止層を省略しても良い。
【００２３】
なお、窒化チタン以外の材料として金属酸化物、金属窒化物、金属珪化物、金属酸窒化物、金属珪酸化物、金属珪酸窒化物または金属珪窒化物のうち少なくとも一つを適切に選択して、窒化チタン膜５と同様の機能を持たせても良い。
【００２４】
また、下部電極用白金膜６の構成材料には、白金に代えてイリジウムを採用しても良い。
【００２５】
次に、図２に示すように、下部電極用白金膜６上にルテニウム又はオスミウムを主成分とする第１マスク膜８を形成する。なお、本実施の形態では、第１マスク膜８と下部電極用白金膜６との間の拡散防止層として、窒化チタン膜５と同様の窒化チタン膜７を形成する。第１マスク膜８および窒化チタン膜７はいずれもそれぞれ、例えばスパッタ法で形成する。
【００２６】
なお、窒化チタン以外の材料として金属酸化物、金属窒化物、金属珪化物、金属酸窒化物、金属珪酸化物、金属珪酸窒化物または金属珪窒化物のうち少なくとも一つを適切に選択して、窒化チタン膜７と同様の機能を持たせても良い。また、膜厚については、例えば窒化チタン膜７を１０ｎｍ、第１マスク膜８を１５０ｎｍとすればよい。
【００２７】
窒化チタン膜７は拡散防止層として機能する。この拡散防止層がなければ、下部電極用白金膜６への高温エッチング時の加熱処理等が原因となって、第１マスク膜８と下部電極用白金膜６との間で原子の相互拡散が発生する可能性がある。相互拡散が発生すると、例えば下部電極用白金膜６のテーパー角度が小さくなる可能性がある。窒化チタン膜７はそのような相互拡散を抑制する役割を担っている。しかし、そのような可能性が少ない場合や、相互拡散が生じても問題がない場合には、この拡散防止層を省略しても良い。
【００２８】
また、第１マスク膜８上には、第１マスク膜８をパターニングするための、シリコン酸化膜又はシリコン窒化膜を主成分とする第２マスク膜１０を形成する。第２マスク膜１０の主成分たるシリコン酸化物又はシリコン窒化物は、第１マスク膜８の主成分たるルテニウム又はオスミウムに対して高いエッチング選択性を有する。よって、第１マスク膜８の選択的開口を高精度に行うことが可能である。
【００２９】
なお、本実施の形態では、第２マスク膜１０と第１マスク膜８との間に、両者の密着性を高める密着層として窒化チタン膜９を形成する。窒化チタン膜９は例えばスパッタ法で、第２マスク膜１０は例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で、それぞれ形成する。
【００３０】
なお、窒化チタン以外の材料として金属酸化物、金属窒化物、金属珪化物、金属酸窒化物、金属珪酸化物、金属珪酸窒化物または金属珪窒化物のうち少なくとも一つを適切に選択して、窒化チタン膜９と同様の機能を持たせても良い。また、膜厚については、例えば窒化チタン膜９を１０ｎｍ、第２マスク膜１０を２０ｎｍとすればよい。
【００３１】
次に、図３に示すように、第２マスク膜１０上にフォトレジスト１１を形成し、フォトリソグラフィ技術を用いてフォトレジスト１１をパターニングする。そして、フォトレジスト１１をエッチングマスクとして用いて例えばＣＦ４とＯ２の混合ガスによるドライエッチングを第２マスク膜１０に対して行い、フォトレジスト１１を除去する。これにより、図４に示すように第２マスク膜１０がパターニングされる。
【００３２】
次に、図５に示すように、第２マスク膜１０をエッチングマスクとして用いて窒化チタン膜９および第１マスク膜８をエッチングする。窒化チタン膜９のエッチングは、例えばヘリコン波を利用したプラズマエッチング装置を用いて、基板温度３０〜６０℃、Ｃｌ２とＡｒとの混合ガス（ガス流量比はＣｌ２：Ａｒ＝５：１〜９：１）、装置内圧力３〜１０ｍＴｏｒｒ、ソースパワー１ｋＷ、バイアスパワー１００Ｗ、の各条件で行えばよい。また、第１マスク膜８のエッチングは、例えばヘリコン波を利用したプラズマエッチング装置を用いて、基板温度３０〜６０℃、Ｏ２とＣｌ２との混合ガス（ガス流量比はＯ２：Ｃｌ２＝５：１〜１０：１）、装置内圧力３〜１０ｍＴｏｒｒ、ソースパワー１ｋＷ、バイアスパワー１００Ｗ、の各条件で行えばよい。
【００３３】
なお、これらの条件は一例であって、他のプラズマ発生方式のエッチング装置や他のエッチング条件を採用しても構わない。
【００３４】
シリコン酸化膜およびシリコン窒化膜は、上記のエッチング条件ではほとんどエッチングされないため、それらのいずれかを主成分とする第２マスク膜１０は第１マスク膜８のエッチングマスクとして機能する。また、パターニング後の第１マスク膜８にはほとんどテーパが生じない。
【００３５】
次に、図６に示すように、第１マスク膜８および第２マスク膜１０をエッチングマスクとして用いて、窒化チタン膜７、下部電極用白金膜６、窒化チタン膜５およびチタン膜４をエッチングする。これらの膜のエッチングは、例えば誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマエッチング装置を用いて、基板温度３３０〜３７０℃、Ｃｌ２とＡｒとの混合ガス（ガス流量比はＣｌ２：Ａｒ＝８：１〜２０：１）、装置内圧力１０〜３０ｍＴｏｒｒ、ソースパワー７５０Ｗ〜１．６ｋＷ、バイアスパワー１５０〜３５０Ｗ、の各条件で行えばよい。なお、エッチング終了時には、第２マスク膜１０や窒化チタン膜９はエッチングにより除去され、第１マスク膜８も若干エッチングされているため、図６に示すように第１マスク膜８の膜厚が減少した状態となっている。
【００３６】
下部電極用白金膜６のエッチングマスクとして例えばルテニウムを第１マスク膜８の主成分に採用した場合の数値例は、以下のとおりである。ＩＣＰ型プラズマエッチング装置において、基板温度３５０℃、Ｃｌ２とＡｒとの混合ガス（ガス流量比はＣｌ２：Ａｒ＝１０：１〜２０：１）、装置内圧力１０〜３０ｍＴｏｒｒ、ソースパワー８００Ｗ〜１．６ｋＷ、バイアスパワー２００〜３００Ｗ、の各条件下では、シリコン酸化膜：白金のエッチング比が１：０．２〜１：０．３程度であるのに対して、ルテニウム：白金のエッチング比は１：１．８〜１：３．０程度となる。
【００３７】
よって、膜厚３００ｎｍの白金を電極幅０．１０μｍに加工するには、シリコン酸化膜ならば膜厚１．０〜１．５μｍ程度必要であるのに対し、ルテニウム膜ならば膜厚１００〜１７０ｎｍ程度で済む。すなわち、シリコン酸化膜に比べて、ルテニウム膜の膜厚はその１０分の１程度で済み、白金上のパターニングマスクのアスペクト比が１〜２程度の低い値となる。その結果、マスク倒れ等の問題が発生しにくい。なお、オスミウムを第１マスク膜８の主成分に採用した場合も、ルテニウムと同様の値となる。
【００３８】
窒化チタン膜７、下部電極用白金膜６、窒化チタン膜５およびチタン膜４のエッチングが終了すれば、次に、図７に示すように、残置した第１マスク膜８およびその下の窒化チタン膜７を除去する。両膜の除去については、図５の説明において窒化チタン膜９および第１マスク膜８について述べたのと同様の条件で、エッチングを行えばよい。
【００３９】
なお、第１マスク膜８を除去する利点について、以下に説明する。ルテニウムを主成分とする場合、この第１マスク膜８を除去せずに残したまま下部電極用白金膜６と合わせてキャパシタの下部電極とすると、後に形成する誘電体膜との関係で問題が生じる可能性がある。
【００４０】
具体的には以下の二つの問題が考えられる。一つは、ルテニウムが白金に比べてその仕事関数の値が小さいので、後に形成するＢＳＴ膜等の誘電体膜との接触によりリーク電流を増大させてしまう可能性があることである。
【００４１】
他の一つは、ＢＳＴ膜等の誘電体膜が酸化性雰囲気で形成されることによるルテニウムの酸化である。酸化ルテニウムは不安定な物質であり、第１マスク膜８を除去せずに残したまま下部電極用白金膜６と合わせてキャパシタの下部電極とすると、その後のプロセスにおける高温アニール処理時等に酸素を放出して下部電極の体積収縮を起こしたり、誘電体膜との間に空隙を生じる可能性がある。
【００４２】
しかし、本発明では第１マスク膜８を除去するので、そのような問題は生じない。
【００４３】
続いて、図８に示すように、半導体基板上の全面に接触防止用白金膜１２を堆積させる。そして、図９に示すように、エッチバックを行い、下部電極用白金膜６、窒化チタン膜５、チタン膜４の側面を覆うように接触防止用白金膜１２を形成する。この接触防止用白金膜１２は、後に形成する誘電体膜と、窒化チタン膜５およびチタン膜４との接触を防止するために設けられる。
【００４４】
誘電体膜にＢＳＴ膜を採用する場合、ＢＳＴ膜が窒化チタン膜５およびチタン膜４に接触すると、耐圧低下を生じる可能性がある。ＢＳＴ膜は酸素供給源となり、両膜に対して酸化還元反応を引き起こしやすい。ＢＳＴが還元されると、欠損が生じてリーク電流を増大させ、耐圧低下を生じやすい。
【００４５】
よって、窒化チタン膜５およびチタン膜４の露出部を接触防止用白金膜１２により覆い、誘電体膜に接触させないようにするのである。これにより、密着層や拡散防止層が、誘電体膜と接触したときに耐圧低下等の不具合を招来する材料である場合であっても、そのような不具合を防止することができる。
【００４６】
なお、ＢＳＴ膜と窒化チタン膜５およびチタン膜４とが接触しても耐圧低下を招来しないＢＳＴ膜形成方法があれば、その方法を採用して、接触防止用白金膜１２を省略してもよい。
【００４７】
そして、図１０に示すように、半導体基板上の全面に、ＢＳＴ膜等の誘電体膜１３および上部電極用白金膜１４を形成する。キャパシタ構造であるので、上部電極用白金膜１４は、誘電体膜１３により下部電極用白金膜６とは絶縁されている。
【００４８】
なお、誘電体膜１３および上部電極用白金膜１４をパターニングする場合には、図１０に示すように、上部電極用白金膜１４上にルテニウム又はオスミウムを主成分とする第３マスク膜１５を形成し、第１マスク膜８を用いて下部電極用白金膜６のパターニングを行ったのと同様の処理を行えばよい。
【００４９】
すなわち、シリコン酸化膜又はシリコン窒化膜を主成分とする第４マスク膜（図示せず）を第３マスク膜１５上に形成し、フォトリソグラフィ技術およびエッチング技術を用いて第４マスク膜にパターニングを行う。そして、第４マスク膜をエッチングマスクとして用いて第３マスク膜１５をエッチングし、パターニングされた第３マスク膜１５をエッチングマスクとして用いて、上部電極用白金膜１４を高温エッチング技術によりパターニングするのである。そして、誘電体膜１３についても第３マスク膜１５をエッチングマスクとして用いてパターニングすればよい。
【００５０】
なお、第１マスク膜８の場合は、上述のように誘電体膜１３との接触による不具合を避けるために除去したが、第３マスク膜１５の場合はＢＳＴ膜等の誘電体膜と接触するわけではないので、必ずしも除去する必要はない。
【００５１】
また、ルテニウム又はオスミウムを主成分とする第３マスク膜１５は、酸素原子の浸透を防止する機能がある。よって、半導体装置内の他の部分の構造の形成時に酸化雰囲気が伴う場合は、この第３マスク膜１５が存在することにより上部電極用白金膜１４への酸素の浸透が防止できる。
【００５２】
なお、上記においては白金を各電極に採用する場合を例に採ったが、イリジウムを各電極に採用する場合であっても同様のことが当てはまる。
【００５３】
本実施の形態に係る半導体装置の製造方法によれば、ルテニウム又はオスミウムを主成分とする第１マスク膜８および第３マスク膜１５をパターニングマスクとして用いて、白金又はイリジウムを主成分とする上部および下部電極用金属膜に選択的にエッチングを行う。
【００５４】
ルテニウム又はオスミウムをマスク材料に採用すると、マスクのアスペクト比を低く抑えることができる。よって、シリコン酸化膜をマスク材料に採用した場合と異なり、パターン倒れが生じにくい。その結果、白金又はイリジウムをキャパシタの電極材料として備えた半導体装置を、高温エッチング技術を用いて製造するのに適した半導体装置の製造方法が実現できる。
【００５５】
また、本実施の形態に係る半導体装置の製造方法によれば、第１マスク膜８を除去した後、誘電体膜および上部電極用金属膜を形成する。第１マスク膜８の主成分にルテニウムを採用する場合、この第１マスク膜８を残したまま下部電極用金属膜と合わせてキャパシタの下部電極とすると、上述のように、リーク電流増大の問題やルテニウムの酸化による下部電極体積変化の問題が生じる可能性がある。しかし、本発明では第１マスク膜を除去するので、そのような問題は生じない。
【００５６】
また、第２マスク膜１０をエッチングマスクとして用いて第１マスク膜８を選択的にエッチングし、第１マスク膜８の選択的開口を行う。第２マスク膜１０の主成分たるシリコン酸化物又はシリコン窒化物は、第１マスク膜８の主成分たるルテニウム又はオスミウムに対して高いエッチング選択性を有する。よって、第１マスク膜８の選択的開口を高精度に行うことが可能である。
【００５７】
＜実施の形態２＞
本実施の形態は、実施の形態１に係る半導体装置の製造方法の変形例であり、より微細なキャパシタ下部電極を形成する方法を示すものである。
【００５８】
図１１は、下部電極のテーパを示す図である。この図において、下部電極用白金膜６のテーパによる電極幅増加量Ｌ１は、下部電極用白金膜６の膜厚Ｌ２とテーパ角度αとを用いて、Ｌ１＝Ｌ２×１／ｔａｎαと表せる。電極幅増加量Ｌ１は左右に二つ分考えられるので、上記Ｌｌの値を二倍したものがこの電極における電極幅増加量となるが、α＝８５°の場合、１／ｔａｎαの二倍の値はおよそ０．１７５となる。
【００５９】
これはすなわち、下部電極用白金膜６の膜厚Ｌ２の１７％もの値で電極幅が増加することを意味する。Ｌ２の値が２００〜３００ｎｍとなる厚膜の下部電極の場合には、この電極幅増加量は形成可能な素子数に大きな影響を及ぼす。
【００６０】
そこで、本実施の形態においては、パターニング後の第２マスク膜１０に等方性エッチングも行う。
【００６１】
図１２〜図１７は、本実施の形態に係る半導体装置の製造方法の各工程を示した図である。
【００６２】
まず、図１２に示すように、半導体基板１上に層間絶縁膜２、導電性プラグ３、チタン膜４、窒化チタン膜５、下部電極用白金膜６、窒化チタン膜７、第１マスク膜８、窒化チタン膜９および第２マスク膜１０ａを形成した、図２と同様の構造を用意する。
【００６３】
ただし、ここでは第２マスク膜１０ａとして、図２における第２マスク膜１０よりも膜厚が大きなものが形成されている。例えば第２マスク膜１０ａの膜厚は１５０ｎｍである。
【００６４】
次に、図３および図４の場合と同様に、フォトリソグラフィ技術およびエッチング技術を用いて、図１３に示すように第２マスク膜１０ａにパターニングを行う。
【００６５】
続いて、パターニング後の第２マスク膜１０ａに、図１４に示すように等方性エッチングを行って、幅狭の第２マスク膜１０ｂを形成する。この等方性エッチングは、例えば第２マスク膜１０ａがシリコン酸化膜である場合、純水で希釈化したフッ酸水溶液を用いるウェットエッチングで実現すればよい。この場合、例えば市販の５０％濃度フッ酸水溶液と純水とを用いて、純水：５０％濃度フッ酸水溶液＝５０：１〜２００：１となる程度に希釈化すればよい。なお、等方性エッチング後の第２マスク膜１０ｂの電極幅は、例えば０．０６〜０．０８μｍ程度となるようにする。また、この等方性エッチングにより、第２マスク膜１０ｂの膜厚が１００ｎｍ程度残るように、第２マスク膜１０ａの膜厚を決めておけばよい。
【００６６】
これにより、第２マスク膜１０ａのパターニング幅をより狭めることができ、微細なキャパシタ下部電極を形成することができる。
【００６７】
そして、図５の場合と同様にして、図１５に示すように第２マスク膜１０ｂをエッチングマスクとして用いて窒化チタン膜９および第１マスク膜８をエッチングする。
【００６８】
次に、図６の場合と同様にして、図１６に示すように第１マスク膜８および第２マスク膜１０ｂをエッチングマスクとして用いて、窒化チタン膜７、下部電極用白金膜６、窒化チタン膜５およびチタン膜４をエッチングする。
【００６９】
このときの白金上のパターニングマスクのアスペクト比も３〜４程度の低い値となり、マスク倒れ等の問題が発生しにくい。
【００７０】
なお、マスク倒れが発生する場合には、等方性エッチングで１００ｎｍ程度の膜厚にした第２マスク膜１０ｂにさらに異方性エッチングを行い、その膜厚を１５〜２０ｎｍ程度にまで減少させても良い。
【００７１】
次に、図７と同様にして、図１７に示すように、残置した第１マスク膜８およびその下の窒化チタン膜７を除去する。そして、図８〜図１０と同様に、接触防止用白金膜１２、誘電体膜１３および上部電極用白金膜１４を形成する。
【００７２】
なお、上記においては、第２マスク膜１０ａに等方性エッチングを行って電極幅を縮小させたが、第１マスク膜８に直接に等方性エッチングを行っても良い。
【００７３】
一般にフォトレジスト除去時に採用されている酸素雰囲気でのプラズマ処理を行えば、ルテニウム又はオスミウムに対しても等方性エッチングを行うことが可能である。よって、第２マスク膜１０ａへの等方性エッチングの有無に拘わらず、第１マスク膜８に酸素雰囲気でのプラズマ処理を行うことで、第１マスク膜８のパターニング幅をより狭めることができる。その結果、微細なキャパシタ下部電極を形成することができる。
【００７４】
この場合、実施の形態１において説明した図１〜図５の各工程を経た後、第１マスク膜８に等方性エッチングを行い、図１５の状態にすればよい。そして、図１６以降の工程を行えばよい。
【００７５】
＜実施の形態３＞
本実施の形態は、実施の形態２に係る半導体装置の製造方法の変形例であり、下部電極用白金膜６のエッチング時のエッチングストッパとして、ルテニウム又はオスミウムを主成分とする膜を形成しておくものである。
【００７６】
図１８〜図２４は、本実施の形態に係る半導体装置の製造方法の各工程を示した図である。
【００７７】
まず、図１８に示すように、半導体基板１上に層間絶縁膜２、導電性プラグ３、チタン膜４、エッチングストッパ膜１６、窒化チタン膜５、下部電極用白金膜６を形成した、図１と同様の構造を用意する。ただし、図１の場合と異なり、本実施の形態においては、チタン膜４と窒化チタン膜５との間に、エッチングストッパ膜１６が形成されている。このエッチングストッパ膜１６は、ルテニウム又はオスミウムを主成分とする膜である。
【００７８】
そして、図１９に示すように、図１２の場合と同様に、下部電極用白金膜６上に、窒化チタン膜７、第１マスク膜８、窒化チタン膜９および第２マスク膜１０ａを形成する。
【００７９】
次に、図２０に示すように、図１３の場合と同様に、第２マスク膜１０ａにパターニングを行う。
【００８０】
続いて、図１４の場合と同様に、パターニング後の第２マスク膜１０ａに、図２１に示すように等方性エッチングを行って、幅狭の第２マスク膜１０ｂを形成する。
【００８１】
そして、図１５の場合と同様にして、図２２に示すように第２マスク膜１０ｂをエッチングマスクとして用いて窒化チタン膜９および第１マスク膜８をエッチングする。
【００８２】
次に、図１６の場合と同様にして、図２３に示すように第１マスク膜８および第２マスク膜１０ｂをエッチングマスクとして用いて、窒化チタン膜７、下部電極用白金膜６、窒化チタン膜５をエッチングする。
【００８３】
このとき、第１マスク膜８と同様の主成分のエッチングストッパ膜１６を下部電極用白金膜６のエッチングストッパに用いる。よって、下部電極用金属膜のエッチング時に下地層表面にダメージを与えることはない。
【００８４】
また、ルテニウム又はオスミウムを主成分とするエッチングストッパ膜１６は、酸素原子の浸透を防止する機能がある。よって、このエッチングストッパ膜１６が存在することにより、誘電体膜１３の形成時の酸化雰囲気において、下部電極用白金膜６から下地層内の導電性プラグ３への酸素の浸透が防止できる。
【００８５】
なお、エッチングストッパ膜１６と下部電極用白金膜６との間に窒化チタン膜５を介在させていることから、窒化チタン膜５は、エッチングストッパ膜１６と下部電極用白金膜６との間での原子の相互拡散を防止する拡散防止層として機能する。
【００８６】
また、窒化チタン以外の材料としては、実施の形態１においても述べたように、金属酸化物、金属窒化物、金属珪化物、金属酸窒化物、金属珪酸化物、金属珪酸窒化物または金属珪窒化物のうち少なくとも一つを適切に選択して、窒化チタン膜５と同様の機能を持たせてもよい。
【００８７】
次に、図１７と同様にして、図２４に示すように、残置した第１マスク膜８およびその下の窒化チタン膜７、エッチングストッパ膜１６およびその下のチタン膜４を除去する。そして、図８〜図１０と同様に、接触防止用白金膜１２、誘電体膜１３および上部電極用白金膜１４を形成する。
【００８８】
接触防止用白金膜１２が設けられておれば、誘電体膜１３とエッチングストッパ膜１６との接触が防止できる。誘電体膜にＢＳＴ膜を採用する場合、ＢＳＴ膜がルテニウム又はオスミウムを主成分とするエッチングストッパ膜１６に接触すると、リーク電流増大を生じる可能性がある。しかし、接触防止用白金膜１２が設けられておれば、そのような不具合を防止することができる。
【００８９】
【発明の効果】
請求項１に記載の発明によれば、ルテニウム又はオスミウムを主成分とする第１マスク膜をパターニングマスクとして用いて、白金又はイリジウムを主成分とするキャパシタ電極用金属膜に選択的にエッチングを行う。ルテニウム又はオスミウムをマスク材料に採用すると、マスクのアスペクト比を低く抑えることができる。よって、シリコン酸化膜をマスク材料に採用した場合と異なり、パターン倒れが生じにくい。その結果、白金又はイリジウムをキャパシタの電極材料として備えた半導体装置を、高温エッチング技術を用いて製造するのに適した半導体装置の製造方法が実現できる。また、本発明によれば、第１マスク膜を除去する。第１マスク膜の主成分にルテニウムを採用する場合、この第１マスク膜を除去せずに残したままキャパシタ電極用金属膜と合わせてキャパシタの下部電極とすると、誘電体膜との接触によるリーク電流増大の問題や、ルテニウムの酸化によるキャパシタ電極の体積変化の問題が生じる可能性がある。しかし、本発明では第１マスク膜を除去するので、そのような問題は生じない。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置の製造方法を示す図である。
【図２】実施の形態１に係る半導体装置の製造方法を示す図である。
【図３】実施の形態１に係る半導体装置の製造方法を示す図である。
【図４】実施の形態１に係る半導体装置の製造方法を示す図である。
【図５】実施の形態１に係る半導体装置の製造方法を示す図である。
【図６】実施の形態１に係る半導体装置の製造方法を示す図である。
【図７】実施の形態１に係る半導体装置の製造方法を示す図である。
【図８】実施の形態１に係る半導体装置の製造方法を示す図である。
【図９】実施の形態１に係る半導体装置の製造方法を示す図である。
【図１０】実施の形態１に係る半導体装置の製造方法を示す図である。
【図１１】下部電極のテーパを示す図である。
【図１２】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１３】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１４】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１５】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１６】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１７】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１８】実施の形態３に係る半導体装置の製造方法を示す図である。
【図１９】実施の形態３に係る半導体装置の製造方法を示す図である。
【図２０】実施の形態３に係る半導体装置の製造方法を示す図である。
【図２１】実施の形態３に係る半導体装置の製造方法を示す図である。
【図２２】実施の形態３に係る半導体装置の製造方法を示す図である。
【図２３】実施の形態３に係る半導体装置の製造方法を示す図である。
【図２４】実施の形態３に係る半導体装置の製造方法を示す図である。
【符号の説明】
１ 半導体基板、２ 層間絶縁膜、３ 導電性プラグ、４ チタン膜、５，７，９ 窒化チタン膜、６ 下部電極用白金膜、８ 第１マスク膜、１０，１０ａ，１０ｂ 第２マスク膜、１１ フォトレジスト、１２ 接触防止用白金膜、１３ 誘電体膜、１４ 上部電極用白金膜、１５ 第３マスク膜。

Claims (11)

  1. （ａ）下地層上に、白金又はイリジウムを主成分とするキャパシタ電極用金属膜を形成する工程と、
    （ｂ）前記キャパシタ電極用金属膜上にルテニウム又はオスミウムを主成分とする第１マスク膜を形成する工程と、
    （ｃ）前記第１マスク膜を選択的に開口する工程と、
    （ｄ）前記キャパシタ電極用金属膜を加熱しつつ、前記第１マスク膜の開口部に露出する前記キャパシタ電極用金属膜を所定のガス雰囲気に晒すことにより揮発させて、前記キャパシタ電極用金属膜に選択的にエッチングを行う工程と、
    （ｅ）前記第１マスク膜を除去する工程と
    を備える半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記キャパシタ電極用金属膜は、キャパシタの下部電極用金属膜であり、
    （ｆ）前記工程（ｅ）の後に前記下部電極用金属膜を覆う誘電体膜を形成する工程と、
    （ｇ）前記誘電体膜により前記下部電極用金属膜とは絶縁された上部電極を前記誘電体膜上に形成する工程と
    をさらに備える半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法であって、
    （ｈ）前記工程（ｂ）に先立って、前記キャパシタ電極用金属膜上に金属酸化物、金属窒化物、金属珪化物、金属酸窒化物、金属珪酸化物、金属珪酸窒化物または金属珪窒化物のうち少なくとも一つを含む第１金属膜を形成する工程
    をさらに備え、
    前記工程（ｂ）において、前記キャパシタ電極用金属膜に代わって前記第１金属膜上に前記第１マスク膜を形成する
    半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法であって、
    前記工程（ｃ）は、
    （ｃ１）前記第１マスク膜上にシリコン酸化物又はシリコン窒化物の少なくとも一方を含む第２マスク膜を形成する工程と、
    （ｃ２）前記第２マスク膜をフォトリソグラフィ技術およびエッチング技術によりパターニングする工程と、
    （ｃ３）前記第２マスク膜をエッチングマスクとして用いて前記第１マスク膜を選択的にエッチングし、前記第１マスク膜の選択的開口を行う工程と
    を含む
    半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法であって、
    （ｃ４）前記工程（ｃ１）に先立って、前記第１マスク膜上に金属酸化物、金属窒化物、金属珪化物、金属酸窒化物、金属珪酸化物、金属珪酸窒化物または金属珪窒化物のうち少なくとも一つを含む第２金属膜を形成する工程
    をさらに備え、
    前記工程（ｃ１）において、前記第１マスク膜に代わって前記第２金属膜の上に前記第２マスク膜を形成する
    半導体装置の製造方法。
  6. 請求項４に記載の半導体装置の製造方法であって、
    前記工程（ｃ２）において、パターニング後の前記第２マスク膜に等方性エッチングも行う
    半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法であって、
    （ｉ）前記工程（ｃ）の後、前記第１マスク膜に等方性エッチングを行う工程をさらに備える半導体装置の製造方法。
  8. 請求項１に記載の半導体装置の製造方法であって、
    前記下地層上には、ルテニウム又はオスミウムを主成分とするエッチングストッパ膜が形成されており、
    前記工程（ａ）において、前記キャパシタ電極用金属膜は、前記エッチングストッパ膜上に形成され、
    前記工程（ｄ）において、前記エッチングストッパ膜を前記キャパシタ電極用金属膜のエッチング時のエッチングストッパに用いる
    半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法であって、
    前記エッチングストッパ膜上には、金属酸化物、金属窒化物、金属珪化物、金属酸窒化物、金属珪酸化物、金属珪酸窒化物または金属珪窒化物のうち少なくとも一つを含む第３金属膜が形成されており、
    前記工程（ａ）において、前記キャパシタ電極用金属膜は、前記エッチングストッパ膜上に代わって前記第３金属膜上に形成される
    半導体装置の製造方法。
  10. 請求項８に記載の半導体装置の製造方法であって、
    前記キャパシタ電極用金属膜は、キャパシタの下部電極用金属膜であり、
    （ｆ）前記工程（ｅ）の後に前記下部電極用金属膜を覆う誘電体膜を形成する工程と、
    （ｇ）前記誘電体膜により前記下部電極用金属膜とは絶縁された上部電極を前記誘電体膜上に形成する工程と、
    （ｊ）前記工程（ｆ）に先だって、前記誘電体膜と前記エッチングストッパ膜との接触を防止する接触防止用金属膜を形成する工程と
    をさらに備える半導体装置の製造方法。
  11. 請求項２に記載の半導体装置の製造方法であって、
    前記工程（ｇ）は、
    （ｇ１）前記誘電体膜により前記下部電極用金属膜とは絶縁された上部電極用金属膜を前記誘電体膜上に形成する工程と、
    （ｇ２）前記上部電極用金属膜上にルテニウム又はオスミウムを主成分とする第３マスク膜を形成する工程と、
    （ｇ３）前記第３マスク膜を選択的に開口する工程と、
    （ｇ４）前記上部電極用金属膜を加熱しつつ、前記第３マスク膜の開口部に露出する前記上部電極用金属膜を所定のガス雰囲気に晒すことにより揮発させて、前記上部電極用金属膜に選択的にエッチングを行う工程と
    を含む
    半導体装置の製造方法。
JP2002340733A 2002-11-25 2002-11-25 半導体装置の製造方法 Pending JP2004179226A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002340733A JP2004179226A (ja) 2002-11-25 2002-11-25 半導体装置の製造方法
US10/690,745 US20040102041A1 (en) 2002-11-25 2003-10-23 Method of manufacturing semiconductor device with capacitor electrode
TW092130204A TW200414512A (en) 2002-11-25 2003-10-30 Method of manufacturing semiconductor device
KR1020030077231A KR20040045297A (ko) 2002-11-25 2003-11-03 반도체 장치의 제조 방법
CNA2003101183707A CN1503329A (zh) 2002-11-25 2003-11-25 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002340733A JP2004179226A (ja) 2002-11-25 2002-11-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004179226A true JP2004179226A (ja) 2004-06-24

Family

ID=32321954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002340733A Pending JP2004179226A (ja) 2002-11-25 2002-11-25 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20040102041A1 (ja)
JP (1) JP2004179226A (ja)
KR (1) KR20040045297A (ja)
CN (1) CN1503329A (ja)
TW (1) TW200414512A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8083962B2 (en) 2006-04-06 2011-12-27 Samsung Electronics Co., Ltd. Method for forming minute pattern and method for forming semiconductor memory device using the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706780B1 (ko) * 2004-06-25 2007-04-11 주식회사 하이닉스반도체 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
JP2010225735A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp フォトセンサー及びその製造方法
KR101110400B1 (ko) * 2011-09-30 2012-02-24 주식회사 우정메카트로닉스 배관연결구 어셈블리 및 이를 이용한 배관연결방법
KR102462439B1 (ko) * 2016-10-18 2022-11-01 삼성전자주식회사 반도체 소자의 제조 방법
US10504733B2 (en) * 2017-01-19 2019-12-10 Texas Instruments Incorporated Etching platinum-containing thin film using protective cap layer
US10950444B2 (en) * 2018-01-30 2021-03-16 Tokyo Electron Limited Metal hard mask layers for processing of microelectronic workpieces
US11183398B2 (en) * 2018-08-10 2021-11-23 Tokyo Electron Limited Ruthenium hard mask process
US11688604B2 (en) * 2019-07-26 2023-06-27 Tokyo Electron Limited Method for using ultra thin ruthenium metal hard mask for etching profile control
US11615960B2 (en) * 2019-12-18 2023-03-28 Cornell University Method for removing re-sputtered material from patterned sidewalls

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277760B1 (en) * 1998-06-26 2001-08-21 Lg Electronics Inc. Method for fabricating ferroelectric capacitor
SG79292A1 (en) * 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
KR100323711B1 (ko) * 1999-06-10 2002-02-07 구자홍 강유전체 메모리 제조방법
US6495413B2 (en) * 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8083962B2 (en) 2006-04-06 2011-12-27 Samsung Electronics Co., Ltd. Method for forming minute pattern and method for forming semiconductor memory device using the same

Also Published As

Publication number Publication date
KR20040045297A (ko) 2004-06-01
TW200414512A (en) 2004-08-01
CN1503329A (zh) 2004-06-09
US20040102041A1 (en) 2004-05-27

Similar Documents

Publication Publication Date Title
KR100287187B1 (ko) 반도체소자의 커패시터 및 그 제조방법
JP3729632B2 (ja) 半導体装置の白金膜蝕刻方法
JP2809087B2 (ja) 配線形成方法
US7670899B2 (en) Capacitor of semiconductor device and method of manufacturing the same
JP2004179226A (ja) 半導体装置の製造方法
KR100741991B1 (ko) 실리콘 산화물 식각액 및 이를 이용한 콘택홀 형성 방법
JP2004214663A (ja) 金属電極を有するキャパシター製造方法
JPH10144888A (ja) 半導体装置のキャパシタ及びその製造方法
KR20020002974A (ko) 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
JP2003234325A (ja) 半導体装置の製造方法
JP2001210803A (ja) スタックトキャパシタおよびその製造方法
JPH10303200A (ja) リフトオフ法による白金金属パターンの製造方法
JP2002026135A (ja) 半導体素子のキャパシタ製造方法
JP2007173470A (ja) 半導体記憶装置の製造方法
KR100464938B1 (ko) 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
KR100359785B1 (ko) 반도체 소자 및 그 제조방법
KR100323723B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100875647B1 (ko) 반도체소자의 캐패시터 형성방법
JPH09135007A (ja) 半導体装置及びその製造方法
JP2005142453A (ja) 半導体装置の製造方法及び半導体装置
US6667208B2 (en) Method for manufacturing a capacitor lower electrode over a transistor and a bit line corresponding to a cell area of a semiconductor device
KR19990086156A (ko) 반도체소자의 제조방법
KR100235955B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2003298015A (ja) 強誘電体メモリ装置およびその製造方法