JPH09135007A

JPH09135007A - 半導体装置及びその製造方法

Info

Publication number: JPH09135007A
Application number: JP8252298A
Authority: JP
Inventors: Kohei Eguchi; 公平江口
Original assignee: Nippon Steel Corp
Current assignee: Nippon Steel Corp
Priority date: 1995-09-05
Filing date: 1996-09-03
Publication date: 1997-05-20

Abstract

(57)【要約】【課題】ＳｒＴｉＯ₃，ＢａＴｉＯ₃および（Ｂａ，
Ｓｒ）ＴｉＯ₃などの誘電体材料からなる強誘電体を誘
電体として用いた容量素子を有する、微細加工された半
導体装置を提供する。【解決手段】半導体基板１上にキャパシタを形成する
際に、まず、キャパシタの下部電極１２が形成される。
前記下部電極１２が形成された後、前記下部電極１２が
露出するまで絶縁膜１３が選択的にエッチングされるこ
とにより、前記絶縁膜１３に開孔部１３ａが形成され
る。次に、強誘電体膜１４が開孔部１３ａ内及び絶縁膜
１３上に形成された後、強誘電体膜１４が開孔部１３ａ
内に残存するように、強誘電体膜１４が化学的機械的研
磨法により研磨除去される。その後、キャパシタの上部
電極１５が強誘電体膜１４上に形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、強誘電体膜を誘電体膜として
用いた容量素子（キャパシタ）を有する半導体装置及び
その製造方法に関する。

【０００２】

【従来の技術】ＤＲＡＭ（Dynamic Random Access Memo
ry）の高速動作および高集積化を目的として、強誘電体
膜を誘電体膜として用いて容量素子を形成することが考
えられている。このような容量素子を半導体基板上に形
成する方法としては、以下に示す方法が知られている。

【０００３】（１）半導体基板上に下部電極および絶縁
体を順次形成する。そして、前記絶縁体にホールを形成
したのち、前記絶縁体内にペースト状の強誘電体をその
一端が下部電極に接するように埋め込む。その後、強誘
電体の他端と接するように上部電極を絶縁体上に形成す
る（特開平２−１１６１９５号参照）。

【０００４】（２）半導体基板上に層間絶縁膜および拡
散バリア層を順次形成する。そして、前記拡散バリア層
に井戸状の溝を形成し、この溝に下部電極を埋め込む。
その後、拡散バリア層と下部電極とが平坦化されるま
で、拡散バリア層および下部電極をエッチングまたは研
磨する。その後、平坦化された拡散バリア層および下部
電極上に強誘電体薄膜を形成する。その後、強誘電体薄
膜上に上部電極を形成する（特開平７−１６９８５４号
参照）。

【０００５】しかしながら、容量値を下げないで容量素
子の面積を縮小する目的でＳｒＴｉＯ₃，ＢａＴｉＯ₃
および（Ｂａ，Ｓｒ）ＴｉＯ₃などの誘電体材料からな
る強誘電体を用いた場合、ＢａやＳｒが気化しやすい反
応生成物をつくるプラズマ・ガスをつくることはできな
いため、このような強誘電体にドライエッチングを施す
ことは非常に困難である。

【０００６】その結果、前記（１）の方法では、ＳｒＴ
ｉＯ₃，ＢａＴｉＯ₃および（Ｂａ，Ｓｒ）ＴｉＯ₃な
どの誘電体材料からなる強誘電体を絶縁体内に埋め込む
ように微細加工することは、非常に困難である。また、
ＳｒＴｉＯ₃，ＢａＴｉＯ₃および（Ｂａ，Ｓｒ）Ｔｉ
Ｏ₃（ＢａとＳｒとを含むチタン酸化膜）などの誘電体
材料からなる強誘電体をウェット・エッチングすること
は可能であるが、ウェット・エッチングは等方性エッチ
ングとなるため、微細加工が困難である。

【０００７】前記（２）の方法では、強誘電体薄膜とし
てＰＺＴ薄膜などのペロブスカイト型酸化物強誘電体薄
膜を用いるとともに、層間絶縁膜としてＳｉＯ₂を用い
るために、強誘電体薄膜と層間絶縁膜との間でＰｂとＳ
ｉとの相互拡散が起きることを防止する拡散バリア層が
必要である結果、微細加工が困難である。

【０００８】ＢａＴｉＯ₃などの誘電体材料からなる強
誘電体を基板の溝に埋め込む方法として、半導体装置の
製造方法とは異なる技術分野である、静電気力を利用し
た動力発生装置における誘電体可動子の製造方法が特開
平３−１０３０８５号に開示されている。

【０００９】

【発明が解決しようとする課題】前記の製造方法では、
溝が形成された基板上にＢａＴｉＯ₃などの強誘電体膜
を溝を埋め込むように形成したのち、強誘電体膜の表面
をラッピングやポリシング、エッチングなどにより研磨
して、強誘電体膜が溝の中にのみ残るようにする。しか
しながら、ＢａＴｉＯ₃などの誘電体材料からなる強誘
電体の研磨方法として、化学的機械的研磨法（chemical
-mechanical polisshing）を用いることには言及されて
いない。

【００１０】半導体装置の製造方法において、化学的機
械的研磨法を用いた例としては、溝を有する絶縁層を半
導体基板上に形成するとともに、溝を埋め込むように金
属層を形成したのち、金属層および絶縁層の表面を化学
的機械的研磨法により研磨することにより、絶縁層の溝
の内部にのみ金属層を残す方法が、米国特許４，９４
４，８３６号に開示されている。

【００１１】しかしながら、半導体記憶装置においては
半導体基板上にトランジスタ素子なども形成されるた
め、強誘電体膜を化学的機械的研磨法により研磨する際
に下地段差があると強誘電体膜を溝内に正確に埋め込む
ことができないが、かかる問題の解決方法は前記特開平
３−１０３０８５号および米国特許４，９４４，８３６
号のいずれにも開示されていない。

【００１２】本発明は前述の問題点に鑑み、ＳｒＴｉＯ
₃，ＢａＴｉＯ₃および（Ｂａ，Ｓｒ）ＴｉＯ₃などの
誘電体材料からなる強誘電体を誘電体として用いた容量
素子を有する、微細加工された半導体装置を提供するこ
とを目的とする。また、本発明の他の目的は、微細加工
が容易なＳｒＴｉＯ₃，ＢａＴｉＯ₃および（Ｂａ，Ｓ
ｒ）ＴｉＯ₃などの誘電体材料からなる強誘電体を誘電
体として用いた容量素子を有する半導体装置の製造方法
を提供することにある。

【００１３】

【課題を解決するための手段】本発明の第１の半導体装
置の製造方法は、半導体基板上に形成されたキャパシタ
を有する半導体装置の製造方法であって、前記キャパシ
タの下部電極を形成する第１の工程と、前記下部電極上
に絶縁膜を形成する第２の工程と、前記絶縁膜を前記下
部電極が露出するまで選択的にエッチングすることによ
り、前記下部電極に開孔部を形成する第３の工程と、前
記開孔部内及び前記絶縁膜上に強誘電体膜を形成する第
４の工程と、前記開孔部内に前記強誘電体膜が残存する
ように、化学的機械的研磨法により前記強誘電体膜を研
磨除去する第５の工程と、前記強誘電体膜上に前記キャ
パシタの上部電極を形成する第６の工程とを具備するこ
とを特徴としている。

【００１４】また、本発明の第２の半導体装置の製造方
法は、半導体基板上に形成されたキャパシタを有する半
導体装置の製造方法であって、前記半導体基板上に層間
絶縁膜を形成する第１の工程と、前記層間絶縁膜の表面
を化学的機械的研磨法により研磨して、前記層間絶縁膜
の表面を平坦化する第２の工程と、前記表面が平坦化さ
れた層間絶縁膜上に前記キャパシタの下部電極を形成す
る第３の工程と、前記下部電極上に絶縁膜を形成する第
４の工程と、前記絶縁膜を前記下部電極が露出するまで
選択的にエッチングすることにより、前記絶縁膜に開孔
部を形成する第５の工程と、前記開孔部内及び前記絶縁
膜上に強誘電体膜を形成する第６の工程と、前記開孔部
内に前記強誘電体膜が残存するように、化学的機械的研
磨法により前記強誘電体膜を研磨除去する第７の工程
と、前記強誘電体膜上に前記キャパシタの上部電極を形
成する第８の工程とを具備することを特徴としている。

【００１５】また、本発明の第３の半導体装置の製造方
法は、半導体基板上に形成されたキャパシタを有する半
導体装置の製造方法であって、前記半導体基板上に層間
絶縁膜を形成する第１の工程と、前記層間絶縁膜にコン
タクト孔を形成する第２の工程と、前記コンタクト孔内
及び前記コンタクト孔周辺の前記層間絶縁膜上に前記キ
ャパシタの下部電極を形成する第３の工程と、前記下部
電極上及び層間絶縁膜上に第１の絶縁膜を形成する第４
の工程と、前記下部電極が露出するまで化学的機械的研
磨法により前記第１の絶縁膜を研磨除去する第５の工程
と、前記第１の絶縁膜及び前記露出された下部電極上に
第２の絶縁膜を形成する第６の工程と、前記露出された
下部電極の表面が露出するまで前記第２の絶縁膜を選択
的にエッチングすることにより、前記露出された下部電
極の表面に達する開孔部を前記第２の絶縁膜に形成する
第７の工程と、前記開孔部内及び前記第２の絶縁膜上に
強誘電体膜を形成する第８の工程と、前記開孔部内に前
記強誘電体膜が残存するように、化学的機械的研磨法に
より前記強誘電体膜を除去する第９の工程と、前記強誘
電体膜上に前記キャパシタの上部電極を形成する第１０
の工程とを具備することを特徴としている。

【００１６】また、本発明の第１の半導体装置は、半導
体基板上に形成されたキャパシタを有する半導体装置で
あって、前記半導体基板上に形成された、表面が平坦化
された層間絶縁膜と、前記表面が平坦化された層間絶縁
膜上に形成された前記キャパシタの下部電極と、前記下
部電極上に形成された、前記下部電極に達する開孔部を
有する絶縁膜と、前記開孔部内に形成された強誘電体膜
と、前記強誘電体膜上に形成された前記キャパシタの上
部電極とを具備することを特徴としている。

【００１７】また、本発明の第２の半導体装置は、半導
体基板上に形成されたキャパシタを有する半導体装置で
あって、前記半導体基板上に形成された、第１の開孔部
を有する層間絶縁膜と、前記第１の開孔部内及び前記第
１の開孔部の周辺の前記層間絶縁膜上に形成された前記
キャパシタの下部電極と、表面が前記下部電極の表面と
同一平面上にあるように前記層間絶縁膜上に形成された
第１の絶縁膜と、前記第１の絶縁膜及び前記下部電極上
に形成された、前記下部電極の表面に達する第２の開孔
部を有する第２の絶縁膜と、表面が前記第２の絶縁膜の
表面と同一平面上にあるように前記下部電極上に形成さ
れた強誘電体膜と、前記強誘電体膜上に形成された前記
キャパシタの上部電極とを具備することを特徴としてい
る。

【００１８】なお、本発明の一態様においては、前記強
誘電体膜は、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び（Ｂａ，
Ｓｒ）ＴｉＯ₃ からなる群より選択された少なくとも１
種の材料を含むことを特徴としている。

【００１９】また、本発明の半導体装置の製造方法で
は、前記強誘電体膜を化学的機械的研磨法で研磨除去す
ることにより絶縁膜内にのみ強誘電体膜を残すことによ
って、強誘電体膜のパターニングが可能となる。すなわ
ち、ドライエッチングが困難なＳｒＴｉＯ₃ 、ＢａＴｉ
Ｏ₃ 及び（Ｂａ，Ｓｒ）ＴｉＯ₃ などの材料からなる強
誘電体膜のパターニングが可能となって、微細加工が困
難なウエット・エッチングを用いる必要がなくなる。

【００２０】

【発明の実施の形態】以下、本発明の半導体装置及びそ
の製造方法の実施形態を図面を参照して説明する。本発
明の半導体装置の製造方法の第１の実施形態によれば、
図１（ａ）に示すように、活性領域を規定するフィール
ド酸化膜２がシリコン基板１上に形成されたのち、ゲー
ト酸化膜３とサイドウォール酸化膜５とキャップ酸化膜
６とで周囲が被覆された多結晶シリコン膜からなるゲー
ト電極４が形成される。

【００２１】ゲート電極４の両側のシリコン基板１内
に、接合の浅い低濃度不純物拡散層７ａ，７ｂと接合の
深い高濃度不純物拡散層８ａ，８ｂとが形成される。こ
こまでの工程により、ＭＯＳトランジスタ９が形成され
る。その後、ＢＰＳＧ膜などの層間絶縁膜１０がシリコ
ン基板１の全面に形成される。

【００２２】続いて、図１（ｂ）に示すように、図示左
側の高濃度不純物拡散層８ａに達するコンタクト孔１１
が層間絶縁膜１０に形成される。さらに、コンタクト孔
１１の底部において、孔濃度不純物拡散層８ａと接触す
る膜厚５０ｎｍ程度のＴｉ膜１６を介して膜厚１００ｎ
ｍ程度のＰｔ膜１２が、層間絶縁膜１０上に形成され
る。膜厚１００ｎｍ程度のシリコン酸化膜（ＳｉＯ
₂膜）１３がＰｔ膜１２上に形成される。

【００２３】続いて、フォトレジスト膜（不図示）がシ
リコン酸化膜１３上に塗布されたのち、このフォトレジ
スト膜が選択的にパターニングされる。次いで、パター
ニングされたフォトレジスト膜をマスクとしてＰｔ膜１
２が露出するまでシリコン酸化膜１３が選択的にエッチ
ングされることにより、図１（ｃ）に示すように、開孔
部１３ａがシリコン酸化膜１３に形成される。その後、
フォトレジスト膜が除去される。

【００２４】続いて、図２（ａ）に示すように、膜厚２
００ｎｍ程度の（Ｂａ，Ｓｒ）ＴｉＯ₃膜１４が、開孔
部１３ａを埋め込むように、シリコン酸化膜１３上にス
パッタ法を用いて形成される。

【００２５】続いて、図２（ｂ）に示すように、（Ｂ
ａ，Ｓｒ）ＴｉＯ₃膜１４が、Ａｌ₂Ｏ₃を砥粒として
含む研磨剤（アミン溶液）を用いた化学的機械的研磨法
により、シリコン酸化膜１３の表面が露出するまで研磨
されて除去される。その結果、シリコン酸化膜１３の開
孔部１３ａにのみ（Ｂａ，Ｓｒ）ＴｉＯ₃膜１４が残存
する。

【００２６】続いて、図２（ｃ）に示すように、膜厚５
００ｎｍ程度のアルミニウム膜１５が、開孔部１３ａ内
にのみ残存する（Ｂａ，Ｓｒ）ＴｉＯ₃膜１４上とシリ
コン酸化膜１３上とに形成される。

【００２７】その後、図示していないが、フォトレジス
ト膜がアルミニウム膜１５上に塗布されたのち、このフ
ォトレジスト膜が選択的にパターニングされる。パター
ニングされたフォトレジスト膜をマスクとしてアルミニ
ウム膜１５が選択的にエッチングされ、フォトレジスト
膜により覆われていない領域のアルミニウム膜１５が除
去される。その後、フォトレジスト膜が除去される。

【００２８】以上の工程により、下部電極としてのＰｔ
膜１２と強誘電体膜としての（Ｂａ，Ｓｒ）ＴｉＯ₃膜
１４と上部電極としてのアルミニウム膜１５とから構成
されるＤＲＡＭキャパシタが形成される。このとき、強
誘電体膜としての（Ｂａ，Ｓｒ）ＴｉＯ₃膜１４はエッ
チング法ではなく化学的機械的研磨法でパターニングさ
れるため、微細加工することができる。

【００２９】なお、（Ｂａ，Ｓｒ）ＴｉＯ₃膜１４の代
わりにＳｒＴｉＯ₃およびＢａＴｉＯ₃などの強誘電体
膜を用いてもよい。また、シリコン酸化膜１３の代わり
に窒化シリコン膜（ＳｉＮ膜）を用いてもよい。

【００３０】次に、本発明の半導体装置の製造方法の第
２の実施形態について説明する。前述した本発明の半導
体装置の製造方法の第１の実施形態では、図１（ｂ）に
示した工程において層間絶縁膜１０を研磨することなく
Ｔｉ膜１６およびＰｔ膜１２を形成した。

【００３１】しかし、シリコン基板１上にゲート電極４
などが形成されているため、層間絶縁膜１０の表面は平
坦でなく、下地段差（段差部や凹部）が生じている。そ
の結果、図２（ｂ）に示した工程において（Ｂａ，Ｓ
ｒ）ＴｉＯ₃膜１４を化学的機械的研磨法により研磨す
る際に、本来（Ｂａ，Ｓｒ）ＴｉＯ₃膜１４を残すべき
シリコン酸化膜１３の開孔部１３ａ内以外の下地段差に
も（Ｂａ，Ｓｒ）ＴｉＯ₃膜１４が残ってしまう恐れが
ある。

【００３２】そこで、本実施形態では、層間絶縁膜１０
をシリコン基板１上に形成したのちに、層間絶縁膜１０
の表面を化学的機械的研磨法により研磨して平坦化す
る。このときに用いる研磨剤としては、ＳｉＯ₂を砥粒
として含む研磨剤（アミン溶液）を用いることができ
る。

【００３３】この平坦化工程後は、第１の実施形態の図
１（ｂ）以降と同様で、これにより、強誘電体膜を化学
的機械的研磨法により研磨する際に下地段差があって
も、（Ｂａ，Ｓｒ）ＴｉＯ₃膜１４をシリコン酸化膜１
３の開孔部１３ａ内のみに埋め込むことができる。

【００３４】次に、本発明の半導体装置の製造方法の第
３の実施形態について説明する。本実施形態もまた、前
述した第２の実施形態と同様に、下地段差の問題を解決
するものである。

【００３５】本実施形態によれば、図３（ａ）に示すよ
うに、活性領域を規定するフィールド酸化膜２がシリコ
ン基板１上に形成されたのち、ゲート酸化膜３とサイド
ウォール酸化膜５とキャップ酸化膜６とで周囲が被覆さ
れた多結晶シリコン膜からなるゲート電極４が形成され
る。

【００３６】ゲート電極４の両側のシリコン基板１内
に、接合の浅い低濃度不純物拡散層７ａ，７ｂと接合の
深い高濃度不純物拡散層８ａ，８ｂとが形成される。こ
こまでの工程により、ＭＯＳトランジスタ９が形成され
る。その後、ＢＰＳＧ膜などの層間絶縁膜１０がシリコ
ン基板１の全面に形成される。

【００３７】続いて、図示左側の高濃度不純物拡散層８
ａに達するコンタクト孔１１が層間絶縁膜１０に形成さ
れる。コンタクト孔１１の底部において高濃度不純物拡
散層８ａと接触する膜厚５０ｎｍ程度のＴｉ膜２７を介
して膜厚１００ｎｍ程度のＰｔ膜２２が、層間絶縁膜１
０上の全面に形成される。

【００３８】その後、フォトレジスト膜（不図示）がＰ
ｔ膜２２上に塗布されたのち、このフォトレジスト膜が
選択的にパターニングされる。パターニングされたフォ
トレジスト膜をマスクとして、Ｐｔ膜２２およびＴｉ膜
２７が選択的にエッチングされる。

【００３９】その結果、図３（ａ）に示すように、コン
タクト孔１１の内部とその周辺にのみＰｔ膜２２および
Ｔｉ膜２７が残るようにされる。その後、フォトレジス
ト膜が除去される。

【００４０】続いて、図３（ｂ）に示すように、膜厚２
００ｎｍ程度のシリコン酸化膜（ＳｉＯ₂膜）２３が層
間絶縁膜１０上およびＰｔ膜１２上に形成される。

【００４１】続いて、図３（ｃ）に示すように、シリコ
ン酸化膜２３の表面が、ＳｉＯ₂を砥粒として含む研磨
剤（アミン溶液）を用いた化学的機械的研磨法により、
Ｐｔ膜２２の表面が露出するまで研磨除去される。続い
て、図３（ｄ）に示すように、膜厚１００ｎｍ程度のシ
リコン酸化膜（ＳｉＯ₂膜）２４がＰｔ膜２２上および
シリコン酸化膜２３上に形成される。

【００４２】続いて、フォトレジスト膜（不図示）がシ
リコン酸化膜２４上に塗布されたのち、このフォトレジ
スト膜が選択的にパターニングされる。パターニングさ
れたフォトレジスト膜をマスクとしてＰｔ膜２２の表面
が露出するまでシリコン酸化膜２４が選択的にエッチン
グされることにより、図４（ａ）に示すように、開孔部
２４ａがシリコン酸化膜２４に形成される。その後、フ
ォトレジスト膜が除去される。

【００４３】続いて、図４（ｂ）に示すように、膜厚２
００ｎｍ程度の（Ｂａ，Ｓｒ）ＴｉＯ₃膜２５が、開孔
部２４ａを埋め込むように、シリコン酸化膜２４上にス
パッタ法を用いて形成される。

【００４４】続いて、図４（ｃ）に示すように、（Ｂ
ａ，Ｓｒ）ＴｉＯ₃膜２５が、Ａｌ₂Ｏ₃を砥粒として
含む研磨剤（アミン溶液）を用いた化学的機械的研磨法
により、シリコン酸化膜２４の表面が露出するまで研磨
除去される。その結果、シリコン酸化膜２４の開孔部２
４ａ内にのみ（Ｂａ，Ｓｒ）ＴｉＯ₃膜２５が残存する
ことになる。

【００４５】続いて、図４（ｄ）に示すように、膜厚５
００ｎｍ程度のアルミニウム膜２６が、開孔部２４ａ内
にのみ残存する（Ｂａ，Ｓｒ）ＴｉＯ₃膜２５上とシリ
コン酸化膜２４上とに形成される。

【００４６】その後、図示していないが、フォトレジス
ト膜がアルミニウム膜２６上に塗布されたのち、このフ
ォトレジスト膜が選択的にパターニングされる。パター
ニングされたフォトレジスト膜をマスクとしてアルミニ
ウム膜２６が選択的にエッチングされ、フォトレジスト
膜により覆われていない領域のアルミニウム膜２６が除
去される。その後、フォトレジスト膜が除去される。

【００４７】以上の工程により、下部電極としてのＰｔ
膜２２と強誘電体膜としての（Ｂａ，Ｓｒ）ＴｉＯ₃膜
２５と上部電極としてのアルミニウム膜２６とから構成
されるＤＲＡＭキャパシタが形成される。このとき、強
誘電体膜としての（Ｂａ，Ｓｒ）ＴｉＯ₃膜２５はエッ
チング法ではなく化学的機械的研磨法でパターニングさ
れるため、微細加工することができる。

【００４８】また、Ｐｔ膜２２がシリコン酸化膜２３に
埋め込まれているため、下地段差がなくなり、（Ｂａ，
Ｓｒ）ＴｉＯ₃膜２５の研磨時に本来残すべき以外の領
域に（Ｂａ，Ｓｒ）ＴｉＯ₃膜２５が残ってしまうこと
がなくなる。

【００４９】なお、（Ｂａ，Ｓｒ）ＴｉＯ₃膜２５の代
わりに、ＳｒＴｉＯ₃およびＢａＴｉＯ₃などの強誘電
体膜を用いてもよい。また、シリコン酸化膜２３、２４
の代わりに窒化シリコン膜（ＳｉＮ膜）をそれぞれ用い
てもよい、

【００５０】本発明は、強誘電体膜を誘電体膜とする容
量素子（キャパシタ）を有するＤＲＡＭやこのような容
量素子を周辺回路部に有するＬＳＩなどに適用すること
ができる。それにより、容量素子を微細加工することが
できるため、このようなＤＲＡＭやＬＳＩなどのチップ
面積を小さくすることができる。

【００５１】

【発明の効果】本発明は前述したように、本発明によれ
ば、ドライ・エッチングによる加工が困難である強誘電
体膜を微細なパターニ形状に加工することができるた
め、チップ面積のうちキャパシタが占める割合を節約す
ることができ、高密度な半導体装置を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の第１の実施形
態による製造工程を示す断面図である。

【図２】本発明の半導体装置の製造方法の第１の実施形
態による製造工程を示す断面図である。

【図３】本発明の半導体装置の製造方法の第３の実施形
態による製造工程を示す断面図である。

【図４】本発明の半導体装置の製造方法の第３の実施形
態による製造工程を示す断面図である。

【符号の説明】

１２、２２Ｐｔ膜（下部電極）１３、２４ＳｉＯ₂ 膜（絶縁膜）１４、２５（Ｂａ，Ｓｒ）ＴｉＯ₃ 膜（強誘電体膜）１５、２６Ａｌ膜（上部電極）１６、２７Ｔｉ膜

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成されたキャパシタを
有する半導体装置の製造方法であって、前記キャパシタの下部電極を形成する第１の工程と、前記下部電極上に絶縁膜を形成する第２の工程と、前記絶縁膜を前記下部電極が露出するまで選択的にエッ
チングすることにより、前記下部電極に開孔部を形成す
る第３の工程と、前記開孔部内及び前記絶縁膜上に強誘電体膜を形成する
第４の工程と、前記開孔部内に前記強誘電体膜が残存するように、化学
的機械的研磨法により前記強誘電体膜を除去する第５の
工程と、前記強誘電体膜上に前記キャパシタの上部電極を形成す
る第６の工程とを具備することを特徴とする半導体装置
の製造方法。
【請求項２】請求項１に記載の半導体装置の製造方法
であって、前記強誘電体膜が、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び
（Ｂａ，Ｓｒ）ＴｉＯ₃からなる群より選択された少な
くとも１種の材料を含むことを特徴とする半導体装置の
製造方法。
【請求項３】半導体基板上に形成されたキャパシタを
有する半導体装置の製造方法であって、前記半導体基板上に層間絶縁膜を形成する第１の工程
と、前記層間絶縁膜の表面を化学的機械的研磨法により研磨
して、前記層間絶縁膜の表面を平坦化する第２の工程
と、前記表面が平坦化された層間絶縁膜上に前記キャパシタ
の下部電極を形成する第３の工程と、前記下部電極上に絶縁膜を形成する第４の工程と、前記絶縁膜を前記下部電極が露出するまで選択的にエッ
チングすることにより、前記絶縁膜に開孔部を形成する
第５の工程と、前記開孔部内及び前記絶縁膜上に強誘電体膜を形成する
第６の工程と、前記開孔部内に前記強誘電体膜が残存するように、化学
的機械的研磨法により前記強誘電体膜を研磨除去する第
７の工程と、前記強誘電体膜上に前記キャパシタの上部電極を形成す
る第８の工程とを具備することを特徴とする半導体装置
の製造方法。
【請求項４】請求項３に記載の半導体装置の製造方法
であって、前記強誘電体膜が、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び
（Ｂａ，Ｓｒ）ＴｉＯ₃からなる群より選択された少な
くとも１種の材料を含むことを特徴とする半導体装置の
製造方法。
【請求項５】半導体基板上に形成されたキャパシタを
有する半導体装置の製造方法であって、前記半導体基板上に層間絶縁膜を形成する第１の工程
と、前記層間絶縁膜にコンタクト孔を形成する第２の工程
と、前記コンタクト孔内及び前記コンタクト孔周辺の前記層
間絶縁膜上に前記キャパシタの下部電極を形成する第３
の工程と、前記下部電極上及び層間絶縁膜上に第１の絶縁膜を形成
する第４の工程と、前記下部電極が露出するまで化学的機械的研磨法により
前記第１の絶縁膜を研磨除去する第５の工程と、前記第１の絶縁膜及び前記露出された下部電極上に第２
の絶縁膜を形成する第６の工程と、前記露出された下部電極の表面が露出するまで前記第２
の絶縁膜を選択的にエッチングすることにより、前記露
出された下部電極の表面に達する開孔部を前記第２の絶
縁膜に形成する第７の工程と、前記開孔部内及び前記第２の絶縁膜上に強誘電体膜を形
成する第８の工程と、前記開孔部内に前記強誘電体膜が残存するように、化学
的機械的研磨法により前記強誘電体膜を研磨除去する第
９の工程と、前記強誘電体膜上に前記キャパシタの上部電極を形成す
る第１０の工程とを具備することを特徴とする半導体装
置の製造方法。
【請求項６】請求項５に記載の半導体装置の製造方法
であって、前記強誘電体膜が、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び
（Ｂａ，Ｓｒ）ＴｉＯ₃からなる群より選択された少な
くとも１種の材料を含むことを特徴とする半導体装置の
製造方法。
【請求項７】半導体基板上に形成されたキャパシタを
有する半導体装置であって、前記半導体基板上に形成された、表面が平坦化された層
間絶縁膜と、前記表面が平坦化された層間絶縁膜上に形成された前記
キャパシタの下部電極と、前記下部電極上に形成された、前記下部電極に達する開
孔部を有する絶縁膜と、前記開孔部内に形成された強誘電体膜と、前記強誘電体膜上に形成された前記キャパシタの上部電
極とを具備することを特徴とする半導体装置。
【請求項８】請求項７に記載の半導体装置であって、前記強誘電体膜が、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び
（Ｂａ，Ｓｒ）ＴｉＯ₃からなる群より選択された少な
くとも１種の材料を含むことを特徴とする半導体装置。
【請求項９】半導体基板上に形成されたキャパシタを
有する半導体装置であって、前記半導体基板上に形成された、第１の開孔部を有する
層間絶縁膜と、前記第１の開孔部内及び前記第１の開孔部の周辺の前記
層間絶縁膜上に形成された前記キャパシタの下部電極
と、表面が前記下部電極の表面と同一平面上にあるように前
記層間絶縁膜上に形成された第１の絶縁膜と、前記第１の絶縁膜及び前記下部電極上に形成された、前
記下部電極の表面に達する第２の開孔部を有する第２の
絶縁膜と、表面が前記第２の絶縁膜の表面と同一平面上にあるよう
に前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された前記キャパシタの上部電
極とを具備することを特徴とする半導体装置。
【請求項１０】請求項９に記載の半導体装置であっ
て、前記強誘電体膜が、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び
（Ｂａ，Ｓｒ）ＴｉＯ₃からなる群より選択された少な
くとも１種の材料を含むことを特徴とする半導体装置。
【請求項１１】半導体基板上に形成されたキャパシタ
を有する半導体装置であって、前記半導体基板上に形成されていて、所定位置には前記
半導体基板に達する開孔部が設けられている層間絶縁膜
と、前記層間絶縁膜上に形成され、前記開孔部を介して前記
半導体基板と電気的に接続する前記キャパシタの下部電
極と、前記下部電極上に形成された強誘電体膜と、前記強誘電体膜に隣接して設けられ、前記強誘電体膜の
形状を規定するとともに、その表面が前記強誘電体膜と
概同一平面に形成された絶縁膜と、前記強誘電体膜上に形成された前記キャパシタの上部電
極とを具備することを特徴とする半導体装置。
【請求項１２】請求項１１に記載の半導体装置であっ
て、前記強誘電体膜が、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び
（Ｂａ，Ｓｒ）ＴｉＯ₃からなる群より選択された少な
くとも１種の材料を含むことを特徴とする半導体装置。
【請求項１３】請求項１１に記載の半導体装置であっ
て、前記下部電極が、少なくともＰｔを含むことを特徴とす
る半導体装置。
【請求項１４】請求項１１に記載の半導体装置であっ
て、前記絶縁膜と前記強誘電体膜の膜厚は概等しいことを特
徴とする半導体装置。
【請求項１５】半導体基板上に形成されたキャパシタ
を有する半導体装置であって、前記半導体基板上に形成され、前記半導体基板に達する
第１の開孔部を有し、表面が平坦化た層間絶縁膜と、前記第１の開孔部を含む前記層間絶縁膜上に形成された
前記キャパシタの下部電極と、前記下部電極上に形成された、前記下部電極に達する第
２の開孔部を有する絶縁膜と、前記第２の開孔部内に形成された強誘電体膜と、前記強誘電体膜上に形成された前記キャパシタの上部電
極とを具備することを特徴とする半導体装置。
【請求項１６】請求項１５に記載の半導体装置であっ
て、前記強誘電体膜が、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び
（Ｂａ，Ｓｒ）ＴｉＯ₃からなる群より選択された少な
くとも１種の材料を含むことを特徴とする半導体装置。
【請求項１７】請求項１５に記載の半導体装置であっ
て、前記下部電極が、少なくともＰｔを含むことを特徴とす
る半導体装置。
【請求項１８】請求項１５に記載の半導体装置であっ
て、前記絶縁膜と前記強誘電体膜の膜厚は概等しいことを特
徴とする半導体装置。
【請求項１９】請求項１５に記載の半導体装置であっ
て、前記絶縁膜の表面が前記強誘電体膜の表面と慨同一平面
に形成されていることを特徴とする半導体装置。
【請求項２０】半導体基板上に形成された半導体装置
であって、前記半導体基板上に形成され、前記半導体基板に達する
第１の開孔部を有し、表面が平坦化された層間絶縁膜
と、前記第１の開孔部内を含む前記層間絶縁膜上に形成され
た導電膜と、前記導電膜上に形成された、前記導電膜に達する第２の
開孔部を有する絶縁膜と、前記第２の開孔部内に形成された強誘電体膜とを具備す
ることを特徴とする半導体装置。
【請求項２１】請求項２０に記載の半導体装置であっ
て、前記強誘電体膜が、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び
（Ｂａ，Ｓｒ）ＴｉＯ₃からなる群より選択された少な
くとも１種の材料を含むことを特徴とする半導体装置。
【請求項２２】請求項２０に記載の半導体装置であっ
て、前記導電膜が、少なくともＰｔを含むことを特徴とする
半導体装置。
【請求項２３】請求項２０に記載の半導体装置であっ
て、前記絶縁膜と前記強誘電体膜の膜厚は概等しいことを特
徴とする半導体装置。
【請求項２４】請求項２０に記載の半導体装置であっ
て、前記絶縁膜の表面が前記強誘電体膜の表面と慨同一平面
に形成されていることを特徴とする半導体装置。
【請求項２５】半導体基板上に形成されたキャパシタ
を有する半導体装置であって、前記半導体基板上に形成され、前記半導体基板に達する
第１の開孔部を有する層間絶縁膜と、前記第１の開孔部内及び前記第１の開孔部周辺の前記層
間絶縁膜上に形成された前記キャパシタの下部電極と、前記下部電極の端面で接し、前記層間絶縁膜上に形成さ
れた前記下部電極と慨等しい膜厚を有する第１の絶縁膜
と、前記第１の絶縁膜及び前記下部電極上に形成された、前
記下部電極に達する第２の開孔部を有する第２の絶縁膜
と、前記第２の絶縁膜の端面で接し、前記下部電極に形成さ
れた前記第２の絶縁膜と慨等しい膜厚を有する強誘電体
膜と、前記強誘電体膜上に形成された前記キャパシタの上部電
極とを具備することを特徴とする半導体装置。
【請求項２６】請求項２５に記載の半導体装置であっ
て、前記強誘電体膜が、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び
（Ｂａ，Ｓｒ）ＴｉＯ₃からなる群より選択された少な
くとも１種の材料を含むことを特徴とする半導体装置。
【請求項２７】請求項２５に記載の半導体装置であっ
て、前記下部電極が、少なくともＰｔを含むことを特徴とす
る半導体装置。
【請求項２８】半導体基板上に形成されたキャパシタ
を有する半導体装置であって、前記半導体基板上に形成され、前記半導体基板に達する
第１の開孔部を有し、表面が平坦化された層間絶縁膜
と、前記第１の開孔部内及び前記第１の開孔部周辺の前記層
間絶縁膜上に形成された前記キャパシタの下部電極と、表面が前記下部電極の表面と慨同一平面上にあるように
前記層間絶縁膜上に形成された第１の絶縁膜と、前記第１の絶縁膜上及び前記下部電極上に形成された、
前記下部電極に達する第２の開孔部を有する第２の絶縁
膜と、表面が前記第２の絶縁膜の表面と慨同一平面上にあるよ
うに前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された前記キャパシタの上部電
極とを具備することを特徴とする半導体装置。
【請求項２９】請求項２８に記載の半導体装置であっ
て、前記強誘電体膜が、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び
（Ｂａ，Ｓｒ）ＴｉＯ₃からなる群より選択された少な
くとも１種の材料を含むことを特徴とする半導体装置。
【請求項３０】請求項２８に記載の半導体装置であっ
て、前記下部電極が、少なくともＰｔを含むことを特徴とす
る半導体装置。
【請求項３１】半導体基板上に形成された半導体装置
であって、前記半導体基板上に形成され、前記半導体基板に達する
第１の開孔部を有し、表面が平坦化された層間絶縁膜
と、前記第１の開孔部内及び前記第１の開孔部周辺の前記層
間絶縁膜上に形成された導電膜と、表面が前記導電膜の表面と慨同一平面上にあるように前
記層間絶縁膜上に形成された第１の絶縁膜と、前記第１の絶縁膜上及び前記導電膜上に形成された、前
記下部電極に達する第２の開孔部を有する第２の絶縁膜
と、表面が前記第２の絶縁膜の表面と慨同一平面上にあるよ
うに前記導電膜上に形成された強誘電体膜とを具備する
ことを特徴とする半導体装置。
【請求項３２】請求項３１に記載の半導体装置であっ
て、前記強誘電体膜が、ＳｒＴｉＯ₃ 、ＢａＴｉＯ₃ 及び
（Ｂａ，Ｓｒ）ＴｉＯ₃からなる群より選択された少な
くとも１種の材料を含むことを特徴とする半導体装置。
【請求項３３】請求項３１に記載の半導体装置であっ
て、前記導電膜が、少なくともＰｔを含むことを特徴とする
半導体装置。
【請求項３４】請求項７に記載の半導体装置であっ
て、前記下部電極が、少なくともＰｔを含むことを特徴とす
る半導体装置。
【請求項３５】請求項７に記載の半導体装置であっ
て、前記絶縁膜と前記強誘電体膜の膜厚は概等しいことを特
徴とする半導体装置。
【請求項３６】請求項７に記載の半導体装置であっ
て、前記絶縁膜の表面が前記強誘電体膜の表面と慨同一平面
に形成されていることを特徴とする半導体装置。
【請求項３７】請求項９に記載の半導体装置であっ
て、前記下部電極が、少なくともＰｔを含むことを特徴とす
る半導体装置。