JP2006313833A - 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス - Google Patents

強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス Download PDF

Info

Publication number
JP2006313833A
JP2006313833A JP2005135998A JP2005135998A JP2006313833A JP 2006313833 A JP2006313833 A JP 2006313833A JP 2005135998 A JP2005135998 A JP 2005135998A JP 2005135998 A JP2005135998 A JP 2005135998A JP 2006313833 A JP2006313833 A JP 2006313833A
Authority
JP
Japan
Prior art keywords
ferroelectric
layer
forming
capacitor
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005135998A
Other languages
English (en)
Inventor
Masao Nakayama
雅夫 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005135998A priority Critical patent/JP2006313833A/ja
Priority to US11/405,607 priority patent/US7528034B2/en
Priority to KR20060040886A priority patent/KR100816597B1/ko
Publication of JP2006313833A publication Critical patent/JP2006313833A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 キャパシタ特性の良好な強誘電体キャパシタを提供することにある。
【解決手段】 本発明の強誘電体キャパシタの形成方法は、
（ａ）基体１０の上方に第１導電層２０ａを形成すること、
（ｂ）前記第１導電層２０ａ上に、酸素を有する強誘電体物質を含む強誘電体層３０ａを形成すること、
（ｃ）前記強誘電体層３０ａ上に第２導電層４０ａを形成すること、
（ｄ）前記第２導電層４０a上にマスクＭ１を形成すること、
（ｅ）前記マスクＭ１を用いて、少なくとも前記第２導電層４０ａをエッチングすることにより、前記第１導電層２０、前記強誘電体層３０、及び該第２導電層４０からなるキャパシタを形成すること、
（ｆ）前記（ｅ）の工程の後、前記エッチングにより露出した前記強誘電体層３０の露出面にフッ素を付着させること、
（ｇ）前記キャパシタに熱処理を施すこと、を含む。
【選択図】 図４

Description

本発明は、強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイスに関する。
強誘電体メモリは、キャパシタ絶縁層に強誘電体層を用いたＲＡＭであり、高速な読出し、書き込みができるＲＡＭとして注目されている。このような強誘電体メモリに含まれている強誘電体キャパシタは、下部電極と上部電極との間に強誘電体膜が形成された構造をとり、ドライエッチングによりパターニングされることで形成される。
特開２００３−２４３６２３号公報
上述した強誘電体キャパシタの形成では、強誘電体層が上部電極の形成時やパターニングのためのドライエッチング時にダメージを受けることがある。このようなダメージは、強誘電体層の結晶構造を崩し、ひいては強誘電体キャパシタの電気特性の劣化を招くこととなる。そのため、パターニングを終えた後に強誘電体層の結晶回復の熱処理が行われることがある。この熱処理において、十分に結晶構造の回復を図るためには、熱処理温度を高温化することまたは処理時間を長くすることが必要だが、いずれも、強誘電体層の構成成分（たとえば、Ｐｂ）の蒸発や下部電極および上部電極への拡散を引き起こすことがある。このことは、やはり電気特性の劣化を招くこととなる。
本発明の目的は、結晶回復が良好に行われ、特性のよい強誘電体キャパシタの形成方法および強誘電体キャパシタを提供することにある。また、本発明の他の目的は、上記強誘電体キャパシタを含む電子デバイスを提供することにある。
（１）本発明の強誘電体キャパシタの形成方法は、
（ａ）基体の上方に第１導電層を形成すること、
（ｂ）前記第１導電層上に、酸素を有する強誘電体物質を含む強誘電体層を形成すること、
（ｃ）前記強誘電体層上に第２導電層を形成すること、
（ｄ）前記第２導電層上にマスクを形成すること、
（ｅ）前記マスクを用いて、少なくとも前記第２導電層をエッチングすることにより、前記第１導電層、前記強誘電体層、及び該第２導電層からなるキャパシタを形成すること、
（ｆ）前記（ｅ）の工程の後、前記エッチングにより露出した前記強誘電体層の露出面にフッ素を付着させること、
（ｇ）前記キャパシタに熱処理を施すこと、を含む。
本発明の強誘電体キャパシタの形成方法によれば、前記（ｆ）において、強誘電体層の表面にフッ素を付着させた後に、前記（ｇ）において熱処理を行うことで、パターニング工程などでダメージを受けた強誘電体膜の結晶回復を促進させることができる。そのため、結晶性のよい強誘電体膜を有する強誘電体キャパシタを形成でき、その結果、ヒステリシス特性の良好な強誘電体キャパシタを提供することができる。
なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に特定のＢ層（以下、「Ｂ層」という。）を設けるというとき、Ａ層の上に直接Ｂ層を設ける場合と、Ａ層の上に他の層を介してＢ層を設ける場合とを含む意味である。
（２）本発明の強誘電体キャパシタの形成方法は、
（ａ）基体の上方に第１導電層を形成すること、
（ｂ）前記第１導電層上に、酸素を有する強誘電体物質を含む強誘電体層を形成すること、
（ｃ）前記強誘電体層上に第２導電層を形成すること、
（ｄ）前記第２導電層上にマスクを形成すること、
（ｅ）前記マスクを用いて、少なくとも前記第２導電層をエッチングすることにより、前記第１導電層、前記強誘電体層、及び該第２導電層からなるキャパシタを形成すること、
（ｆ）前記（ｅ）の工程の後、前記強誘電体物質が有する前記酸素の少なくとも一部をフッ素と置換すること、
（ｇ）前記キャパシタに熱処理を施すこと、を含む。
本発明の強誘電体キャパシタの形成方法によれば、前記（ｆ）において、強誘電体層を構成する強誘電物質の有する酸素の一部がフッ素と置換された状態で、前記（ｇ）において熱処理を行うことで、パターニング程などでダメージを受けた強誘電体膜の結晶回復を促進させることができる。そのため、結晶性のよい強誘電体膜を有する強誘電体キャパシタを形成でき、その結果、ヒステリシス特性の良好な強誘電体キャパシタを提供することができる。
本発明の強誘電体キャパシタの形成方法は、さらに、下記の態様をとることができる。
（３）本発明の強誘電体キャパシタの形成方法において、
前記（ｆ）の工程の前に、酸素プラズマ処理により前記マスクを除去すること、を含むことができる。
この態様によれば、たとえば、強誘電体キャパシタ形成時のレジスト層除去のための酸素プラズマを用いたアッシング工程などで、前記（ｆ）で強誘電体層の露出面に付着させたフッ素または強誘電体物質の酸素と置換されたフッ素が除去されてしまうことを防ぐことができる。
（４）本発明の強誘電体キャパシタの形成方法において、
前記（ｆ）の工程は、前記基体をフッ素を含むプラズマ雰囲気にさらすこと、を含むことができる。
（５）本発明の強誘電体キャパシタの形成方法において、
前記フッ素プラズマの原料ガスは、ＣＦ４、Ｃ２Ｆ６およびＮＦ３の少なくとも１種を含むことができる。
（６）本発明の強誘電体キャパシタの形成方法において、
前記強誘電体層は、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、ＳｒＢｉ２Ｔａ２Ｏ９、Ｂｉ４Ｔｉ３Ｏ１２、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２の少なくとも１種を含むことができる。
（７）本発明の電子デバイスは、
強誘電体キャパシタを含み、
前記強誘電体キャパシタは、上記の強誘電体キャパシタの形成方法により形成されたものである。
（８）本発明の強誘電体キャパシタは、
基体と、
前記基体上方に形成された下部電極と、
前記下部電極上に形成された、酸素を有する強誘電体物質を含む強誘電体層と、
前記強誘電体層上に形成された上部電極と、を含み、
前記強誘電体物質が有する前記酸素の少なくとも一部は、フッ素と置換されている。
（９）本発明の強誘電体キャパシタにおいて、
前記強誘電体層は、Ｐｂ（Ｚｒ,Ｔｉ）Ｏ３−ＸＦＸであって、０＜Ｘ＜３であることができる。
（１０）本発明の電子デバイスは、上記の強誘電体キャパシタを含む。
１．強誘電体キャパシタおよび強誘電体キャパシタの形成方法
以下、本発明の実施の形態の一例について、図１〜４を参照しつつ説明する。図１〜４は、本実施の形態にかかる強誘電体キャパシタの形成方法を模式的に示す断面図である。
（１）まず、図１に示すように、基体１０の上に、下部電極のための導電層２０ａ（以下、「下部電極層２０ａ」という）、強誘電体層のための層３０a（以下、「強誘電体層３０ａ」という）、および上部電極のための導電層４０ａ（以下、「上部電極層４０ａ」という）を順次積層する。
下部電極層２０ａは、強誘電体キャパシタの電極と成り得るものであれば、特に限定されない。下部電極層２０aは、たとえば、Ｐｔ又はＩｒ等の貴金属や、その酸化物（たとえば、ＩｒＯx等）を材料として用いることができる。また、下部電極層２０ａは、これらの材料の単層でもよいし、複数の材料からなる層を積層した多層構造であってもよい。下部電極層２０ａの成膜方法は、スパッタ法、真空蒸着、ＣＶＤ等の公知の方法である。
強誘電体層３０ａの材質としては、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＩＴ（Ｂｉ４Ｔｉ３Ｏ１２）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）などを挙げることができる。
強誘電体層３０ａの成膜方法としては、溶液塗布法（ゾル・ゲル法、ＭＯＤ（Metal Organic Decomposition）法などを含む）、スパッタ法またはＣＶＤ（Chemical Vapor Deposition）法（ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を含
む）などを挙げることができる。
上部電極層４０ａは、下部電極層２０ａと同様の材料、及び成膜方法を用いることができる。
（２）次に、図２に示すように、上部電極層４０ａの上に所定のパターンを有するマスク層Ｍ１を形成する。マスク層Ｍ１としては、本実施の形態では、ハードマスクを形成する場合を例として説明する。マスク層Ｍ１の材質としては、たとえば、酸化シリコン、窒化チタン、酸化チタン、酸化アルミニウム、窒化シリコン、およびタングステンを挙げることができる。マスク層Ｍ１は、単層であってもよいし、複数の層の積層体であってもよい。マスク層Ｍ１の形成では、まず、上部電極層４０ａの全面に上述した材質のハードマスク層（図示せず）を形成する。その後、ハードマスク層の上に公知のフォトリソグラフィ法およびエッチング技術によりレジスト層（図示せず）を形成する。このレジスト層をマスクとして、ＩＣＰ（Induction coupled plasma）プラズマなどを用いたドライエッチングによりハードマスク層をパターニングし、マスク層Ｍ１が形成される。
（３）次に、図３に示すように、上部電極層４０ａおよび強誘電体層３０ａをドライエッチングすることによりパターニングする。上部電極層４０ａ、および強誘電体層３０ａのエッチング方法としては、その材質によって、適宜選択することができ、スパッタエッチング、プラズマエッチング等を挙げることができる。たとえば、ＩＣＰプラズマ等の高密度プラズマを用いる場合には、まず、エッチングガスとして、ハロゲンを含むエッチングガスを用いて、上部電極層４０ａをドライエッチングする。ハロゲンを含むエッチングガスとしては、たとえば塩素と酸素の混合ガスを挙げることができる。その後、強誘電体層３０ａが露出する前に、エッチングガスを、フッ素を含むエッチングガスに切り替えて、残りの上部電極層４０ａと強誘電体層３０ａとをエッチングする。フッ素を含むエッチングガスとしては、たとえばＣＦ４やＣ４Ｆ８などのフロンガスを挙げることができる。エッチングガスはアルゴンなどの不活性ガスを含むことができる。また、上部電極層４０ａをエッチングし、その後マスク層Ｍ１を除去し、エッチングされた上部電極層４０ａをマスクとして、強誘電体層３０ａをパターニングしてもよい。
以上の工程により、下部電極２０、強誘電体膜３０および上部電極４０の積層構造が形成される。
（４）次に、強誘電体層３０の表面にフッ素を付着させる（以下、「フッ素処理」ともいう）。具体的には、図４に示すように、下部電極２０、強誘電体膜３０および上部電極４０が積層された基板１０をフッ素プラズマ雰囲気５０中に曝す。本工程では、プラズマを発生させることができる装置であれば、特に制限はない。たとえば、上部電極層４０ａや強誘電体層３０ａのエッチングに使用したプラズマエッチング装置をそのまま用いることができる。フッ素プラズマを発生させる方法としては、平行平板型リアクタまたはＩＣＰ、ＥＣＲもしくはマイクロ波などの各種の方式を用いることができる。フッ素プラズマの原料ガスとしては、ＣＦ４、Ｃ２Ｆ６、Ｃ４F８などのＣＦ系ガス、ＳＦ６およびＮＦ３を用いることができる。原料ガスの中には、アルゴンガスなどの不活性ガスや酸素ガスなどが含まれていてもよい。また、原料ガスとして、カーボンの割合が多いＣ２Ｆ６、Ｃ４F８などを用いる場合、カーボンのデポ物が形成されるため、後述の熱処理前に、デポ物を除去するため、純水などによるリンス工程を設けることが好ましい。
また、プラズマを発生させる方式としては、ＩＣＰなどの高密度プラズマを発生できる方法を適用することが好ましい。高密度プラズマを用いる場合、低圧力であってもプラズマを発生させることができるため、ラジカルの発生を抑制でき、下地層に酸化シリコン層などが設けられている場合であっても、下地層に与えるダメージを少なくすることができる。
フッ素処理としては、上述したフッ素プラズマ雰囲気に曝す他、フッ素含有の薬液の塗布、薬液に浸す、もしくは薬液による洗浄などの方法を用いることができる。
（５）次に、結晶回復のための熱処理を行う。この熱処理は、パターニング工程などのダメージにより崩れてしまった強誘電体膜３０の結晶構造を回復させ、電気特性を回復することを目的として行われる。熱処理は、ＦＡ（ファーネス）を用いてゆっくり加熱を行ってもよいし、ラピッドサーマルアニール法を用いて急速加熱を行ってもよい。この熱処理は、酸素雰囲気下で行われることが好ましい。
熱処理は、フッ素処理を終えた後、できるだけ早い段階で処理を行うことが望ましい。これは時間がたつにつれ付着させたフッ素が失われてしまい、結晶回復を有利に進めるという効果が低減してしまうためである。さらに、アッシングやコロージョン対策のための酸素プラズマ処理をフッ素処理後に行うと、同様に付着させたフッ素が失われてしまうことがある。そのため、これらの酸素プラズマを用いる処理は、工程（４）の前に行われていることが好ましい。
以上の工程により、本実施の形態にかかる強誘電体キャパシタを形成することができる。本実施の形態にかかる強誘電体キャパシタの形成方法によれば、結晶回復のための熱処理により強誘電体膜の結晶構造を良好に回復でき、電気特性の向上した強誘電体キャパシタを形成することができる。強誘電体膜３０の表面にフッ素を付着させることで、結晶回復を有利に進めることができる理由は、次のように考察される。なお、以下の考察では、強誘電体膜３０として、ＰＺＴを用いた場合について説明する。フッ素は、露出面に付着後ダメージを受けて結晶構造が崩れている強誘電体膜３０に拡散する。フッ素は酸素とイオン半径が似ているために、酸素と置き換わることができる。すなわち、強誘電体膜は３０は、たとえば、Ｐｂ（Ｚｒ,Ｔｉ）Ｏ３−ＸＦＸ（０＜Ｘ＜３）となっていると考えられる。このように、フッ素が酸素に置き換わることで、ドナーとして働き、欠損した鉛の電荷を補填する。よって、結晶構造の回復を促進することができるのである。その結果、本実施の形態にかかる形成方法によれば、電気特性の良い強誘電体キャパシタを形成することができる。
（変形例）
また、本実施の形態にかかる強誘電体キャパシタの形成方法の変形例について、図５を参照しつつ説明する。図５は、変形例にかかる強誘電体キャパシタの形成方法を模式的に示す断面図である。変形例は、上述の実施の形態と比して、強誘電体膜３０のパターンが異なる例である。
変形例では、まず、上述の工程（１）、（２）と同様に、基体１０の上に下部電極層２０ａ、強誘電体層３０ａおよび上部電極層４０ａを形成し、上部電極層４０ａの上に、所定のパターンのマスク層Ｍ１を形成する。
次に、図５に示すように、上部電極層４０ａおよび強誘電体層３０ａの上部をドライエッチングすることによりパターニングする。強誘電体層３０ａのエッチングは、上部電極層４０ａと強誘電体層３０ａの界面が露出した直後に止めることが好ましい。直後とは、たとえば上部電極の膜厚／上部電極のドライエッチング速度の変化が算出される時や、ドライエッチング中のプラズマ発光スペクトルの強度をモニタし、上部電極層がなくなり強誘電体層が露出することにより引き起こされるスペクトル強度の変化が観察される時である。また、ウェハーの面内均一性も考慮し、１０％程度のオーバーエッチングを加えて、強誘電体層３０ａのエッチングを止めても良い。
ついで、上述の実施の形態の工程（４）および（５）と同様に、フッ素処理および結晶回復のための熱処理を施す。以上の工程により、本変形例にかかる強誘電体キャパシタを形成することができる。
本変形例によれば、強誘電体層３０にフッ素を付着させることができる面が増加するため、結晶回復をより有利に促進することができる。その結果、電気特性のよい強誘電体キャパシタを提供することができる。
２．実験例
以下、本実施の形態にかかる強誘電体キャパシタの実験例について説明する。
２．１．第１の実験
第１の実験例では、下部電極２０、強誘電体膜３０および上部電極４０が積層された積層体を形成し、これに、フッ素プラズマ処理を行った強誘電体キャパシタ１と、塩素プラズマ処理を行った強誘電体キャパシタ２と、処理を行わなかった強誘電体キャパシタ３とを形成した。その後、ヒステリシス特性を測定し分極値を求めた。図６には、強誘電体キャパシタ１〜３のヒステリシス曲線を示し、図７には、分極値の測定結果を示す。
まず、強誘電体キャパシタ１〜３の形成方法について説明する。なお、以下の説明では強誘電体キャパシタ１の形成方法について説明した後、強誘電体キャパシタ２、３については、強誘電体キャパシタ１と異なる点についてのみ説明する。
（ａ）積層体の形成
基体の上に下部電極層２０ａとして、膜厚が４０ｎｍのＴｉＯ２層と膜厚が２００ｎｍのＰｔ層の積層体をスパッタ法により形成した。ついで、下部電極層２０ａの上に、強誘電体層３０ａとして、膜厚が、１５０ｎｍのＰＺＴＮ膜をスピンコート法により成膜、熱処理して形成した。ついで、強誘電体層３０ａの上に上部電極層４０ａとして、膜厚が２００ｎｍのＰｔ層をスパッタ法により形成した。ついで、マスク層Ｍ１として、レジスト層を形成し公知の方法でパターニングを行った。
その後、マスク層Ｍ１をマスクとして、上部電極層４０ａと強誘電体層３０ａをエッチングした。上部電極層４０ａのエッチングには、たとえばＩＣＰなどの高密度プラズマドライエッチング装置を使用し、塩素ガスとアルゴンガスの混合ガスを用いて１．０Ｐａ以下の低圧力で行うことができる。また、強誘電体層３０ａのエッチングでは、同様の装置を使用し、ＣＦ４などのフロン系のガスとアルゴンガスの混合ガスにより行うことができる。また、この後、マスク層Ｍ１を除去するために酸素プラズマでアッシングを行いレジストマスクを除去した。これにより、強誘電体キャパシタの基本構成である積層体が形成された。
（ｂ）フッ素付着処理
次に、形成された積層体の強誘電体膜の表面にフッ素を付着させた。具体的には、積層体が形成された基板をフッ素プラズマ雰囲気中に６０秒間曝した。フッ素ブラズマの発生条件は、原料ガスとして、たとえばＣＦ４ガスを１００ｓｃｃｍ、圧力は、１、０Ｐａ、また、ソースにかけるパワーは、９００Ｗであり、バイアスパワーは０Ｗであった。特にバイアス側にパワーをかけると下地のエッチングが進んでしまうため好ましくない。
（ｃ）結晶回復の熱処理
次に、結晶回復の熱処理として、酸素雰囲気で、７２５℃で５分間の熱処理を行った。
以上の工程（ａ）〜（ｃ）により、強誘電体キャパシタ１が形成された。
強誘電体キャパシタ２の形成では、強誘電体キャパシタ１と比して、工程（ｂ）が異なる。サンプル２では、工程（ｂ）として、塩素プラズマ雰囲気に基板を曝した。条件は塩素ガスを１００ｓｃｃｍ、圧力は、１、０Ｐａ、また、ソースにかけるパワーは、９００Ｗであった。また、強誘電体キャパシタ３の形成では、工程（ｂ）を行うことなく、強誘電体キャパシタを形成した。
図６から明らかなように、強誘電体キャパシタ１は、強誘電体キャパシタ２、３と比して角形性が向上していることがわかる。また、図７にも示されるように、強誘電体キャパシタ１は、強誘電体キャパシタ２、３と比して、分極値も大きくなっていることがわかる。その結果、フッ素の付着処理を行うことで、特性の良好な強誘電体キャパシタを形成できることが確認された。
２．２．第２の実験
次に、第２の実験について説明する。第２の実験では、工程（ｂ）を終えた後、工程（ｃ）を行うまで酸素プラズマによりアッシングの有無や、工程（ｃ）の熱処理の温度を様々に変更して各種サンプルを形成した。具体的には、表１に示す通りである。また、工程（ａ）および工程（ｂ）（ｃ）のうち表１に示されていない事項は、第１の実験と同様に行った。
図８は、強誘電体キャパシタ２１〜２３のヒステリシスを示す。
図８から分かるように、ヒステリシスの角型性およびＰｒの値は工程（ｂ）を行うと向上するが、工程（ｂ）の後に酸素プラズマによるアッシングを入れるとその効果がなくなる事がわかる。これは、酸素プラズマにより強誘電体膜３０に付着したフッ素が除去されるためと考えられる。したがって、酸素プラズマのアッシングを行う場合は、工程（ｂ）の前に行うことが好ましいことが確認された。
また、図９には、強誘電体キャパシタ２４〜２７の残留分極を比較して示す図である。強誘電体キャパシタ２４と２５、強誘電体キャパシタ２６と２７が異なる熱処理の温度にも関わらずほぼ同じ特性を示していることがわかる。このことより、工程（ｂ）の処理を行うことで、同様の特性の強誘電体キャパシタを得たいときには、より低温の処理でも十分な特性が得られることが分かった。つまり、プロセスの低温化を図ることもできることとなる。
３． 電子デバイス
次に、本実施形態にかかる強誘電体キャパシタを含む電子デバイスについて説明する。
なお、電子デバイスとしては、強誘電体メモリ、圧電素子、インクジェットプリンタのインクジェット式記憶ヘッド等を挙げることができる。
３．１ 強誘電体メモリ
次に、本実施の形態にかかる強誘電体キャパシタを含む強誘電体メモリについて説明する。
図１０（Ａ）および図１０（Ｂ）は、上記実施形態の製造方法により得られる強誘電体キャパシタを用いた強誘電体メモリ１０００を模式的に示す図である。なお、図１０（Ａ）は、強誘電体メモリ１０００の平面的形状を示すものであり、図１０（Ｂ）は、図１０（Ａ）におけるＩ−Ｉ断面を示すものである。
強誘電体メモリ装置１０００は、図１０（Ａ）に示すように、メモリセルアレイ２００と、周辺回路部３００とを有する。そして、メモリセルアレイ２００と周辺回路部３００とは、異なる層に形成されている。また、周辺回路部３００は、メモリセルアレイ２００に対して半導体基板４００上の異なる領域に配置されている。なお、周辺回路部３００の具体例としては、Ｙゲート、センスアンプ、入出力バッファ、Ｘアドレスデコーダ、Ｙアドレスデコーダ、又はアドレスバッファを挙げることができる。
メモリセルアレイ２００は、行選択のための下部電極２１０（ワード線）と、列選択のための上部電極２２０（ビット線）とが交叉するように配列されている。また、下部電極２１０および上部電極２２０は、複数のライン状の信号電極から成るストライプ形状を有する。なお、信号電極は、下部電極２１０がビット線、上部電極２２０がワード線となるように形成することができる。
そして、図１０（Ｂ）に示すように、下部電極２１０と上部電極２２０との間には、強誘電体膜２１５が配置されている。メモリセルアレイ２００では、この下部電極２１０と上部電極２２０との交叉する領域において、強誘電体キャパシタ２３０として機能するメモリセルが構成されている。強誘電体キャパシタ２３０として、本実施の形態にかかる強誘電体キャパシタが適用されている。
さらに、強誘電体メモリ装置１０００は、下部電極２１０、強誘電体膜２１５、および上部電極２２０を覆うように、第２の層間絶縁膜４３０が形成されている。さらに、配線層４５０、４６０を覆うように第２の層間絶縁膜４３０の上に絶縁性の保護層４４０が形成されている。
周辺回路部３００は、図１０（Ａ）に示すように、前記メモリセルアレイ２００に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、たとえば、下部電極２１０を選択的に制御するための第１の駆動回路３１０と、上部電極２２０を選択的に制御するための第２の駆動回路３２０と、その他にセンスアンプなどの信号検出回路（図示省略）とを含んで構成される。
また、周辺回路部３００は、図１０（Ｂ）に示すように、半導体基板４００上に形成されたＭＯＳトランジスタ３３０を含む。ＭＯＳトランジスタ３３０は、ゲート絶縁膜３３２、ゲート電極３３４、およびソース／ドレイン領域３３６を有する。各ＭＯＳトランジスタ３３０間は、素子分離領域４１０によって分離されている。このＭＯＳトランジスタ３３０が形成された半導体基板４００上には、第１の層間絶縁膜４２０が形成されている。そして、周辺回路部３００とメモリセルアレイ２００とは、配線層５１によって電気的に接続されている。
図１１には、他の強誘電体メモリの例として１Ｔ１Ｃ型強誘電体メモリ装置５００の構造図を示す。図１２は、強誘電体メモリ５００の等価回路図である。
強誘電体メモリ５００は、図１１に示すように、下部電極５０１、プレート線に接続される上部電極５０２、強誘電体膜５０３からなるキャパシタ５０４(１Ｃ)と、ソース／ドレイン電極の一方がデータ線５０５に接続され、ワード線に接続されるゲート電極５０６を有するスイッチ用のトランジスタ素子５０７(１Ｔ)からなるＤＲＡＭに良く似た構造のメモリ素子である。１Ｔ１Ｃ型のメモリは、書き込みおよび読み出しが１００ｎｓ以下と高速で行うことができ、かつ書き込んだデータは不揮発であるため、ＳＲＡＭの置き換え等に有望である。
本実施形態の強誘電体メモリによれば、上記実施形態の電気特性のよい強誘電体キャパシタ５０４を用いて構成されているため、性能が向上した強誘電体メモリ装置を提供することができる。また、低温で強誘電体膜５０３を結晶化することができ、ＭＯＳトランジスタなどの半導体素子との混載を実現することができる。本実施形態の強誘電体メモリ装置は、上述したものに限定されず、２Ｔ２Ｃ型強誘電体メモリ装置などにも適用できる
３．２ 圧電素子
次に、本実施の形態にかかる強誘電体キャパシタを圧電素子として適用した例について説明する。つまり、強誘電体膜を圧電体膜として用いた例である。
図１３は、本実施の形態にかかる圧電素子１を示す断面図である。この圧電素子１は、基板２と、基板２の上に形成された下部電極３と、下部電極３の上に形成された圧電体膜（強誘電体膜）４と、圧電体膜４の上に形成された上部電極５と、を含んでいる。
基板２は、たとえばシリコン基板を用いることができる。本実施形態において、基板２には、（１１０）配向の単結晶シリコン基板を用いている。なお、基板２としては、（１００）配向の単結晶シリコン基板または（１１１）配向の単結晶シリコン基板なども用いることができる。また、基板２としては、シリコン基板の表面に、熱酸化膜または自然酸化膜などのアモルファスの酸化シリコン膜を形成したものも用いることができる。
下部電極３は、圧電体膜４に電圧を印加するための一方の電極である。下部電極３は、たとえば、圧電体膜４と同じ平面形状に形成されることができる。下部電極３の膜厚は、たとえば１００ｎｍ〜２００ｎｍ程度に形成されている。圧電体膜４は、ペロブスカイト型構造を有する膜である。下部電極３および上部電極５は、たとえばスパッタ法あるいは真空蒸着法などによって形成することができる。下部電極３および上部電極５は、たとえばＰｔ（白金）からなる。なお、下部電極３および上部電極５の材料は、Ｐｔに限定されることなく、たとえば、Ｉｒ（イリジウム）、ＩｒＯｘ（酸化イリジウム）、Ｔｉ（チタン）、または、ＳｒＲｕＯ３などを用いることができる。
本実施形態によれば、圧電特性の良好な圧電素子を提供することができる。本実施の形態の圧電素子は、インクジェットプリンタのインクジェット式記憶ヘッドに好適に用いることができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本実施の形態にかかる強誘電体キャパシタの形成工程を模式的に示す図。 本実施の形態にかかる強誘電体キャパシタの形成工程を模式的に示す図。 本実施の形態にかかる強誘電体キャパシタの形成工程を模式的に示す図。 本実施の形態にかかる強誘電体キャパシタの形成工程を模式的に示す図。 本変形例にかかる強誘電体キャパシタの形成工程を模式的に示す図。 第１の実験の測定結果を示す図。 第１の実験の測定結果を示す図。 第２の実験の測定結果を示す図。 第２の実験の測定結果を示す図。 本実施の形態にかかる強誘電体メモリを説明する図。 本実施の形態にかかる強誘電体メモリを説明する図。 本実施の形態にかかる強誘電体メモリを説明する図。 本実施の形態にかかる圧電素子を説明する図。
符号の説明
１０…基体、 ２０…下部電極、 ３０…強誘電体膜、 ４０…上部電極、 ５０…フッ素プラズマ雰囲気、 Ｍ１…マスク層

Claims (10)

  1. （ａ）基体の上方に第１導電層を形成すること、
    （ｂ）前記第１導電層上に、酸素を有する強誘電体物質を含む強誘電体層を形成すること、
    （ｃ）前記強誘電体層上に第２導電層を形成すること、
    （ｄ）前記第２導電層上にマスクを形成すること、
    （ｅ）前記マスクを用いて、少なくとも前記第２導電層をエッチングすることにより、前記第１導電層、前記強誘電体層、及び該第２導電層からなるキャパシタを形成すること、
    （ｆ）前記（ｅ）の工程の後、前記エッチングにより露出した前記強誘電体層の露出面にフッ素を付着させること、
    （ｇ）前記キャパシタに熱処理を施すこと、を含む、強誘電体キャパシタの形成方法。
  2. （ａ）基体の上方に第１導電層を形成すること、
    （ｂ）前記第１導電層上に、酸素を有する強誘電体物質を含む強誘電体層を形成すること、
    （ｃ）前記強誘電体層上に第２導電層を形成すること、
    （ｄ）前記第２導電層上にマスクを形成すること、
    （ｅ）前記マスクを用いて、少なくとも前記第２導電層をエッチングすることにより、前記第１導電層、前記強誘電体層、及び該第２導電層からなるキャパシタを形成すること、
    （ｆ）前記（ｅ）の工程の後、前記強誘電体物質が有する前記酸素の少なくとも一部をフッ素と置換すること、
    （ｇ）前記キャパシタに熱処理を施すこと、を含む、強誘電体キャパシタの形成方法。
  3. 請求項１または２において、
    前記（ｆ）の工程の前に、酸素プラズマ処理により前記マスクを除去すること、を含む、強誘電体キャパシタの形成方法。
  4. 請求項１ないし３のいずれかにおいて、
    前記（ｆ）の工程は、前記基体をフッ素を含むプラズマ雰囲気にさらすこと、を含む、強誘電体キャパシタの形成方法。
  5. 請求項４において、
    前記フッ素を含むプラズマの原料ガスは、ＣＦ４、Ｃ２Ｆ６およびＮＦ３の少なくとも１種を含む、強誘電体キャパシタの形成方法。
  6. 請求項１ないし５のいずれかにおいて、
    前記強誘電体層は、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、ＳｒＢｉ２Ｔａ２Ｏ９、Ｂｉ４Ｔｉ３Ｏ１２、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２の少なくとも１種を含む、強誘電体キャパシタの形成方法。
  7. 強誘電体キャパシタを含む電子デバイスにおいて、
    前記強誘電体キャパシタは、請求項１ないし６のいずれかに記載の強誘電体キャパシタの形成方法により形成されている、電子デバイス。
  8. 基体と、
    前記基体の上方に形成された下部電極と、
    前記下部電極上に形成された、酸素を有する強誘電体物質を含む強誘電体層と、
    前記強誘電体層上に形成された上部電極と、を含み、
    前記強誘電体物質が有する前記酸素の少なくとも一部は、フッ素と置換されている、強誘電体キャパシタ。
  9. 請求項８において、前記強誘電体層は、Ｐｂ（Ｚｒ,Ｔｉ）Ｏ３−ＸＦＸであって、０＜Ｘ＜３である、強誘電体キャパシタ。
  10. 請求項８または９に記載の強誘電体キャパシタを含む、電子デバイス。
JP2005135998A 2005-05-09 2005-05-09 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス Withdrawn JP2006313833A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005135998A JP2006313833A (ja) 2005-05-09 2005-05-09 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
US11/405,607 US7528034B2 (en) 2005-05-09 2006-04-17 Method for forming ferroelectric capacitor, ferroelectric capacitor and electronic device
KR20060040886A KR100816597B1 (ko) 2005-05-09 2006-05-08 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005135998A JP2006313833A (ja) 2005-05-09 2005-05-09 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011062092A Division JP2011119779A (ja) 2011-03-22 2011-03-22 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス

Publications (1)

Publication Number Publication Date
JP2006313833A true JP2006313833A (ja) 2006-11-16

Family

ID=37394527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005135998A Withdrawn JP2006313833A (ja) 2005-05-09 2005-05-09 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス

Country Status (3)

Country Link
US (1) US7528034B2 (ja)
JP (1) JP2006313833A (ja)
KR (1) KR100816597B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086783A (ja) * 2009-10-16 2011-04-28 Sumitomo Precision Prod Co Ltd プラズマエッチング方法
JP2014017497A (ja) * 2013-08-21 2014-01-30 Spp Technologies Co Ltd 基板製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101566B1 (ko) * 2006-03-30 2012-01-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US20080170352A1 (en) * 2007-01-15 2008-07-17 Seiko Epson Corporation Capacitor and its manufacturing method
KR100984182B1 (ko) * 2008-04-14 2010-09-28 삼성전자주식회사 비휘발성 메모리 장치 및 이의 제조 방법
US9224592B2 (en) * 2013-09-12 2015-12-29 Texas Intruments Incorporated Method of etching ferroelectric capacitor stack

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208272A (ja) * 1989-02-09 1990-08-17 Seiko Epson Corp 強誘電体の処理方法
JPH08213364A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置の製造方法
JPH09167826A (ja) * 1995-12-14 1997-06-24 Sharp Corp 誘電体薄膜キャパシタ素子及びその製造方法
JP2000173999A (ja) * 1998-12-07 2000-06-23 Nec Corp 半導体装置の製造方法
JP2002029753A (ja) * 2000-07-17 2002-01-29 Tokyo Ohka Kogyo Co Ltd Ｂｉ系強誘電体薄膜形成用材料、Ｂｉ系強誘電体素子、およびＢｉ系強誘電体素子の製造方法
JP2002329660A (ja) * 2001-05-07 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002353414A (ja) * 2001-05-22 2002-12-06 Oki Electric Ind Co Ltd 誘電体キャパシタおよびその製造方法
JP2003273330A (ja) * 2002-03-15 2003-09-26 Matsushita Electric Ind Co Ltd 容量素子の製造方法
JP2003347279A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置の製造方法
JP2004079607A (ja) * 2002-08-12 2004-03-11 Sanyo Electric Co Ltd 誘電体素子および誘電体素子の製造方法
JP2004335491A (ja) * 2003-03-07 2004-11-25 Seiko Epson Corp 強誘電体膜と強誘電体膜の製造方法および強誘電体キャパシタならびに強誘電体メモリ
JP2004363118A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 半導体装置の製造方法及び成膜方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322695B1 (ko) 1995-03-20 2002-05-13 윤종용 강유전성캐패시터의제조방법
JP3166746B2 (ja) * 1998-12-28 2001-05-14 日本電気株式会社 キャパシタ及びその製造方法
DE10039411A1 (de) * 2000-08-11 2002-02-28 Infineon Technologies Ag Strukturierung ferroelektrischer Schichten
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
JP4243823B2 (ja) 2002-02-19 2009-03-25 セイコーエプソン株式会社 メモリセルアレイの製造方法
US20030176073A1 (en) * 2002-03-12 2003-09-18 Chentsau Ying Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry
US7368388B2 (en) * 2005-04-15 2008-05-06 Small Robert J Cerium oxide abrasives for chemical mechanical polishing

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208272A (ja) * 1989-02-09 1990-08-17 Seiko Epson Corp 強誘電体の処理方法
JPH08213364A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置の製造方法
JPH09167826A (ja) * 1995-12-14 1997-06-24 Sharp Corp 誘電体薄膜キャパシタ素子及びその製造方法
JP2000173999A (ja) * 1998-12-07 2000-06-23 Nec Corp 半導体装置の製造方法
JP2002029753A (ja) * 2000-07-17 2002-01-29 Tokyo Ohka Kogyo Co Ltd Ｂｉ系強誘電体薄膜形成用材料、Ｂｉ系強誘電体素子、およびＢｉ系強誘電体素子の製造方法
JP2002329660A (ja) * 2001-05-07 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002353414A (ja) * 2001-05-22 2002-12-06 Oki Electric Ind Co Ltd 誘電体キャパシタおよびその製造方法
JP2003273330A (ja) * 2002-03-15 2003-09-26 Matsushita Electric Ind Co Ltd 容量素子の製造方法
JP2003347279A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置の製造方法
JP2004079607A (ja) * 2002-08-12 2004-03-11 Sanyo Electric Co Ltd 誘電体素子および誘電体素子の製造方法
JP2004335491A (ja) * 2003-03-07 2004-11-25 Seiko Epson Corp 強誘電体膜と強誘電体膜の製造方法および強誘電体キャパシタならびに強誘電体メモリ
JP2004363118A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 半導体装置の製造方法及び成膜方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086783A (ja) * 2009-10-16 2011-04-28 Sumitomo Precision Prod Co Ltd プラズマエッチング方法
JP2014017497A (ja) * 2013-08-21 2014-01-30 Spp Technologies Co Ltd 基板製造方法

Also Published As

Publication number Publication date
KR20060116160A (ko) 2006-11-14
KR100816597B1 (ko) 2008-03-24
US7528034B2 (en) 2009-05-05
US20060252223A1 (en) 2006-11-09

Similar Documents

Publication Publication Date Title
JP4838811B2 (ja) 強誘電性キャパシタ積層エッチ・クリーニング
JP4800627B2 (ja) 強誘電体メモリ素子
JP3024747B2 (ja) 半導体メモリの製造方法
KR100816597B1 (ko) 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JP4838613B2 (ja) 半導体装置の製造方法
US7547638B2 (en) Method for manufacturing semiconductor device
US6524868B2 (en) Method for fabricating semiconductor memory device
JP3166746B2 (ja) キャパシタ及びその製造方法
JP2005183841A (ja) 半導体装置の製造方法
JP2006005152A (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法
JP2003273330A (ja) 容量素子の製造方法
JP2010080780A (ja) 半導体装置の製造方法及び容量素子の製造方法
JP4579236B2 (ja) 半導体装置の製造方法
JP2008251889A (ja) キャパシタの製造方法
JP2011119779A (ja) 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
JP3894275B2 (ja) 強誘電体メモリ装置およびその製造方法
JP4749218B2 (ja) 強誘電体素子の製造方法
JP2018046261A (ja) 強誘電体メモリ装置の製造方法
JP2003152167A (ja) 半導体素子のキャパシタ及びその製造方法
JP4314768B2 (ja) 強誘電体メモリ装置の製造方法
JP2003298015A (ja) 強誘電体メモリ装置およびその製造方法
KR100329784B1 (ko) 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법
KR100801202B1 (ko) 반도체 장치의 제조 방법
JP2006222283A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110314

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110329

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110428

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120329