JPH09167826A - 誘電体薄膜キャパシタ素子及びその製造方法 - Google Patents
誘電体薄膜キャパシタ素子及びその製造方法Info
- Publication number
- JPH09167826A JPH09167826A JP7325704A JP32570495A JPH09167826A JP H09167826 A JPH09167826 A JP H09167826A JP 7325704 A JP7325704 A JP 7325704A JP 32570495 A JP32570495 A JP 32570495A JP H09167826 A JPH09167826 A JP H09167826A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- dielectric thin
- fluorine
- capacitor
- capacitor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 本発明は、十分に高い誘電率を示し、リーク
電流が小さく、リーク電流の温度依存性が小さい、高信
頼性の誘電体薄膜キャパシタ素子を実現する。 【解決手段】 基体上に少なくとも下部電極４と誘電体
薄膜５と上部電極６とが順次積層された誘電体薄膜キャ
パシタ素子において、誘電体薄膜５をペロブスカイト構
造を有するフッ素含有酸化物から構成する。
電流が小さく、リーク電流の温度依存性が小さい、高信
頼性の誘電体薄膜キャパシタ素子を実現する。 【解決手段】 基体上に少なくとも下部電極４と誘電体
薄膜５と上部電極６とが順次積層された誘電体薄膜キャ
パシタ素子において、誘電体薄膜５をペロブスカイト構
造を有するフッ素含有酸化物から構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣ用キャパシ
タ、不揮発性メモリ素子等の電子部品に用いられる誘電
体薄膜キャパシタ素子及びその製造方法に関するもので
ある。
タ、不揮発性メモリ素子等の電子部品に用いられる誘電
体薄膜キャパシタ素子及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】従来より、半導体産業においては、誘電
体薄膜として、ＳｉＯ2（酸化シリコン）やＳｉＮ（窒
化シリコン）などが使用されてきた。しかしながら、近
年では、半導体技術の進歩による電子部品の小型化や高
集積化に伴い、キャパシタ面積の縮小化のために誘電体
膜の極薄膜化や３次元構造化が行われている。このた
め、半導体素子の作製工程はますます複雑化し、微細加
工技術も限界に近づき、歩留まりや信頼性等に問題を生
じている。そこで、従来と比較して誘電率が高い誘電体
薄膜が必要となり、現在では、高誘電率を有するペロブ
スカイト型酸化物から成る高誘電体薄膜の開発が盛んに
進められている。
体薄膜として、ＳｉＯ2（酸化シリコン）やＳｉＮ（窒
化シリコン）などが使用されてきた。しかしながら、近
年では、半導体技術の進歩による電子部品の小型化や高
集積化に伴い、キャパシタ面積の縮小化のために誘電体
膜の極薄膜化や３次元構造化が行われている。このた
め、半導体素子の作製工程はますます複雑化し、微細加
工技術も限界に近づき、歩留まりや信頼性等に問題を生
じている。そこで、従来と比較して誘電率が高い誘電体
薄膜が必要となり、現在では、高誘電率を有するペロブ
スカイト型酸化物から成る高誘電体薄膜の開発が盛んに
進められている。
【０００３】このような高誘電率を示すペロブスカイト
型酸化物の誘電体としては、ＰＬＴ（（Ｐｂ，Ｌａ）Ｔ
ｉＯ3）やＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）
Ｏ3）等のＰｂ系のものもあるが、このほかに、チタン
酸ストロンチウム（ＳｒＴｉＯ3）やチタン酸バリウム
ストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ3）等の酸化物
高誘電体材料がある。これらの誘電体材料から成る高誘
電体薄膜は、ＤＲＡＭの信号蓄積用キャパシタ、ＭＭＩ
Ｃ（Microwave Monolithic Integrated Cercuit）マイ
クロ波素子用キャパシタ等に代表されるＩＣ用の誘電体
薄膜キャパシタ素子として用いられるものである。
型酸化物の誘電体としては、ＰＬＴ（（Ｐｂ，Ｌａ）Ｔ
ｉＯ3）やＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）
Ｏ3）等のＰｂ系のものもあるが、このほかに、チタン
酸ストロンチウム（ＳｒＴｉＯ3）やチタン酸バリウム
ストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ3）等の酸化物
高誘電体材料がある。これらの誘電体材料から成る高誘
電体薄膜は、ＤＲＡＭの信号蓄積用キャパシタ、ＭＭＩ
Ｃ（Microwave Monolithic Integrated Cercuit）マイ
クロ波素子用キャパシタ等に代表されるＩＣ用の誘電体
薄膜キャパシタ素子として用いられるものである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
従来の酸化物高誘電体材料を用いて誘電体薄膜キャパシ
タ素子を作製した場合、誘電体薄膜の結晶格子の酸素欠
損により生じるリーク電流が大きいため、良好な絶縁性
が得られなかったり、リーク電流の温度異存性が大きく
なったりするなどの問題が発生していた。このため、従
来の酸化物高誘電体薄膜を用いた誘電体薄膜キャパシタ
素子を、デバイスとして応用するには、信頼性の点が大
きな問題となっていた。
従来の酸化物高誘電体材料を用いて誘電体薄膜キャパシ
タ素子を作製した場合、誘電体薄膜の結晶格子の酸素欠
損により生じるリーク電流が大きいため、良好な絶縁性
が得られなかったり、リーク電流の温度異存性が大きく
なったりするなどの問題が発生していた。このため、従
来の酸化物高誘電体薄膜を用いた誘電体薄膜キャパシタ
素子を、デバイスとして応用するには、信頼性の点が大
きな問題となっていた。
【０００５】上記の問題点の原因としては、以下のよう
なことが考えられる。一般に、ペロブスカイト構造を有
する酸化物においては、単結晶でも酸素の格子欠陥が存
在する。そして、通常ペロブスカイト構造を有する酸化
物薄膜においては、薄膜成長中に酸素の格子欠陥が生成
されるので、バルクの単結晶と比べると、さらに多数の
酸素の格子欠陥が発生してしまう。この酸素の格子欠陥
により、電子がキャリアとして生成するため、電圧印加
によってリーク電流が生じることになる。また、キャリ
ア発生量は温度の上昇と共に増加するため、リーク電流
の温度依存性に影響を与える。
なことが考えられる。一般に、ペロブスカイト構造を有
する酸化物においては、単結晶でも酸素の格子欠陥が存
在する。そして、通常ペロブスカイト構造を有する酸化
物薄膜においては、薄膜成長中に酸素の格子欠陥が生成
されるので、バルクの単結晶と比べると、さらに多数の
酸素の格子欠陥が発生してしまう。この酸素の格子欠陥
により、電子がキャリアとして生成するため、電圧印加
によってリーク電流が生じることになる。また、キャリ
ア発生量は温度の上昇と共に増加するため、リーク電流
の温度依存性に影響を与える。
【０００６】本発明は、上記のような課題を解決するた
めになされたものであって、十分に高い誘電率を示し、
リーク電流が小さく、リーク電流の温度依存性が小さ
い、高信頼性の誘電体薄膜キャパシタ素子及びその製造
方法を提供することを目的としている。
めになされたものであって、十分に高い誘電率を示し、
リーク電流が小さく、リーク電流の温度依存性が小さ
い、高信頼性の誘電体薄膜キャパシタ素子及びその製造
方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、基体上に少なくとも下部電極と誘電体
薄膜と上部電極とが順次積層された誘電体薄膜キャパシ
タ素子において、誘電体薄膜がペロブスカイト構造を有
するフッ素含有酸化物から成るものとしている。
め、本発明では、基体上に少なくとも下部電極と誘電体
薄膜と上部電極とが順次積層された誘電体薄膜キャパシ
タ素子において、誘電体薄膜がペロブスカイト構造を有
するフッ素含有酸化物から成るものとしている。
【０００８】本発明によれば、誘電体薄膜としてペロブ
スカイト構造を有するフッ素含有酸化物から成る薄膜を
用いているので、フッ素が酸素欠損位置の一部に入り込
むことにより、誘電体薄膜成膜中に発生する結晶格子の
酸素欠損によるキャリア発生を抑制することができ、リ
ーク電流を低く抑えることができる共に、誘電率やリー
ク電流の温度依存性をも低減することができる。このよ
うな本発明の作用は、フッ素が酸素に比べ電子親和力が
大きいので金属原子と結合し易く、また一旦フッ素と金
属原子とが結合するとその結合力が強いので、誘電体薄
膜成長中に発生した酸素格子欠陥に位置に入り込むと脱
離しにくくなるためと考えられる。
スカイト構造を有するフッ素含有酸化物から成る薄膜を
用いているので、フッ素が酸素欠損位置の一部に入り込
むことにより、誘電体薄膜成膜中に発生する結晶格子の
酸素欠損によるキャリア発生を抑制することができ、リ
ーク電流を低く抑えることができる共に、誘電率やリー
ク電流の温度依存性をも低減することができる。このよ
うな本発明の作用は、フッ素が酸素に比べ電子親和力が
大きいので金属原子と結合し易く、また一旦フッ素と金
属原子とが結合するとその結合力が強いので、誘電体薄
膜成長中に発生した酸素格子欠陥に位置に入り込むと脱
離しにくくなるためと考えられる。
【０００９】さらに、本発明では、上記の誘電体薄膜キ
ャパシタ素子において、フッ素含有酸化物がフッ素を含
有したチタン酸ストロンチウムであるものとしている。
ャパシタ素子において、フッ素含有酸化物がフッ素を含
有したチタン酸ストロンチウムであるものとしている。
【００１０】本発明によれば、誘電体薄膜を構成するフ
ッ素含有酸化物として、フッ素を含有したチタン酸スト
ロンチウムを用いているので、十分に高い誘電率を示
し、リーク電流が小さく、リーク電流の温度依存性が小
さい、高信頼性の誘電体薄膜キャパシタ素子を実現する
ことが可能となる。
ッ素含有酸化物として、フッ素を含有したチタン酸スト
ロンチウムを用いているので、十分に高い誘電率を示
し、リーク電流が小さく、リーク電流の温度依存性が小
さい、高信頼性の誘電体薄膜キャパシタ素子を実現する
ことが可能となる。
【００１１】また、本発明では、上記の誘電体薄膜キャ
パシタ素子において、フッ素含有酸化物がフッ素を含有
したチタン酸バリウムストロンチウムであるものとして
いる。
パシタ素子において、フッ素含有酸化物がフッ素を含有
したチタン酸バリウムストロンチウムであるものとして
いる。
【００１２】本発明によれば、誘電体薄膜を構成するフ
ッ素含有酸化物として、フッ素を含有したチタン酸バリ
ウムストロンチウムを用いているので、十分に高い誘電
率を示し、リーク電流が小さく、リーク電流の温度依存
性が小さい、高信頼性の誘電体薄膜キャパシタ素子を実
現することが可能となる。
ッ素含有酸化物として、フッ素を含有したチタン酸バリ
ウムストロンチウムを用いているので、十分に高い誘電
率を示し、リーク電流が小さく、リーク電流の温度依存
性が小さい、高信頼性の誘電体薄膜キャパシタ素子を実
現することが可能となる。
【００１３】さらに、本発明では、上記の誘電体薄膜キ
ャパシタ素子において、フッ素含有酸化物に含有される
フッ素の含有量を０．２ａｔ％以上０．５ａｔ％以下と
している。
ャパシタ素子において、フッ素含有酸化物に含有される
フッ素の含有量を０．２ａｔ％以上０．５ａｔ％以下と
している。
【００１４】本発明によれば、誘電体薄膜を構成するフ
ッ素含有酸化物に含有されるフッ素の含有量を最適化し
ているので、より特性向上を図ることができる。
ッ素含有酸化物に含有されるフッ素の含有量を最適化し
ているので、より特性向上を図ることができる。
【００１５】そして、本発明では、基体上に少なくとも
下部電極と誘電体薄膜と上部電極とが順次積層された誘
電体薄膜キャパシタ素子の製造方法において、ペロブス
カイト型フッ素含有酸化物から成るスパッタターゲット
を用いて、スパッタリング法により誘電体薄膜を形成す
ることとしている。
下部電極と誘電体薄膜と上部電極とが順次積層された誘
電体薄膜キャパシタ素子の製造方法において、ペロブス
カイト型フッ素含有酸化物から成るスパッタターゲット
を用いて、スパッタリング法により誘電体薄膜を形成す
ることとしている。
【００１６】本発明によれば、量産性に優れたスパッタ
リング法を用いているので、十分に高い誘電率を示し、
リーク電流が小さく、リーク電流の温度依存性が小さ
い、高信頼性の誘電体薄膜キャパシタ素子を低コストで
製造することができる。
リング法を用いているので、十分に高い誘電率を示し、
リーク電流が小さく、リーク電流の温度依存性が小さ
い、高信頼性の誘電体薄膜キャパシタ素子を低コストで
製造することができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の一形態につ
いて、図面を参照して説明する。図１は、本発明の一実
施形態により作製された誘電体薄膜キャパシタ素子の断
面構造を示す概略図である。図１に示すように、この誘
電体薄膜キャパシタ素子は、ｎ型シリコン基板１上に、
シリコン熱酸化膜２、Ｔｉ接着層３、Ｐｔ下部電極層
４、ペルブスカイト構造を有するフッ素含有酸化物から
成る誘電体薄膜５、Ｐｔ上部電極層６が、それぞれ順次
形成されているものである。
いて、図面を参照して説明する。図１は、本発明の一実
施形態により作製された誘電体薄膜キャパシタ素子の断
面構造を示す概略図である。図１に示すように、この誘
電体薄膜キャパシタ素子は、ｎ型シリコン基板１上に、
シリコン熱酸化膜２、Ｔｉ接着層３、Ｐｔ下部電極層
４、ペルブスカイト構造を有するフッ素含有酸化物から
成る誘電体薄膜５、Ｐｔ上部電極層６が、それぞれ順次
形成されているものである。
【００１８】なお、図１に示した構造は、あくまでも、
後述する本実施形態による誘電体薄膜キャパシタ素子の
基本的な電気特性を評価するためのものであり、本発明
による誘電体薄膜キャパシタ素子の構造がこれに限定さ
れるものでなく、実際には、ＤＲＡＭやＭＭＩＣ等のメ
モリ素子を初めとする様々なデバイスにに適宜自由な設
計で用いられるものである。
後述する本実施形態による誘電体薄膜キャパシタ素子の
基本的な電気特性を評価するためのものであり、本発明
による誘電体薄膜キャパシタ素子の構造がこれに限定さ
れるものでなく、実際には、ＤＲＡＭやＭＭＩＣ等のメ
モリ素子を初めとする様々なデバイスにに適宜自由な設
計で用いられるものである。
【００１９】次いで、第１の実施形態の誘電体薄膜キャ
パシタ素子の作製について説明する。まず、ｎ型シリコ
ン基板１の表面に、絶縁層として、膜厚２００ｎｍのシ
リコン熱酸化膜２を熱酸化法により形成した。そして、
このシリコン熱酸化膜２上に膜厚３０ｎｍのＴｉ接着層
３と、膜厚２００ｎｍのＰｔ下部電極層４とを、ＤＣス
パッタリング法により順次形成した。
パシタ素子の作製について説明する。まず、ｎ型シリコ
ン基板１の表面に、絶縁層として、膜厚２００ｎｍのシ
リコン熱酸化膜２を熱酸化法により形成した。そして、
このシリコン熱酸化膜２上に膜厚３０ｎｍのＴｉ接着層
３と、膜厚２００ｎｍのＰｔ下部電極層４とを、ＤＣス
パッタリング法により順次形成した。
【００２０】次に、このようにして形成したＰｔ下部電
極層４上へ、ペルブスカイト構造を有するフッ素含有酸
化物から成る誘電体薄膜５として、フッ素を含有するチ
タン酸ストロンチウム（ＳｒＴｉＯ3）薄膜（以下ＳＴ
ＯＦ薄膜と記載する）の形成を、ＲＦスパッタリング法
（高周波スパッタリング法）を用いて行った。スパッタ
ターゲットには、ペルブスカイト型酸化物であるチタン
酸ストロンチウム（ＳｒＴｉＯ3）粉体にフッ化ストロ
ンチウム（ＳｒＦ2）を十分に混合し、焼結したものを
用いた。そして、最初にスパッタターゲット表面をＳＴ
ＯＦ薄膜と同条件で１０分間予備スパッタした後、ＳＴ
ＯＦ薄膜の成膜を行った。このときの、予備スパッタ及
びＳＴＯＦ薄膜の成膜条件は、表１に示すように、基板
温度３５０℃、スパッタＲＦパワー４．２５Ｗ／ｃ
ｍ2、スパッタ圧力（成膜室内ガス圧力）２Ｐａ、スパ
ッタガスがＡｒ：Ｏ2＝１：１の比率の混合ガスという
ものであり、この条件で膜厚２００ｎｍのＳＴＯＦ薄膜
を形成した。なお、本実施形態では、ＳＴＯＦ薄膜のフ
ッ素の含有率を０．３ａｔ％とした。
極層４上へ、ペルブスカイト構造を有するフッ素含有酸
化物から成る誘電体薄膜５として、フッ素を含有するチ
タン酸ストロンチウム（ＳｒＴｉＯ3）薄膜（以下ＳＴ
ＯＦ薄膜と記載する）の形成を、ＲＦスパッタリング法
（高周波スパッタリング法）を用いて行った。スパッタ
ターゲットには、ペルブスカイト型酸化物であるチタン
酸ストロンチウム（ＳｒＴｉＯ3）粉体にフッ化ストロ
ンチウム（ＳｒＦ2）を十分に混合し、焼結したものを
用いた。そして、最初にスパッタターゲット表面をＳＴ
ＯＦ薄膜と同条件で１０分間予備スパッタした後、ＳＴ
ＯＦ薄膜の成膜を行った。このときの、予備スパッタ及
びＳＴＯＦ薄膜の成膜条件は、表１に示すように、基板
温度３５０℃、スパッタＲＦパワー４．２５Ｗ／ｃ
ｍ2、スパッタ圧力（成膜室内ガス圧力）２Ｐａ、スパ
ッタガスがＡｒ：Ｏ2＝１：１の比率の混合ガスという
ものであり、この条件で膜厚２００ｎｍのＳＴＯＦ薄膜
を形成した。なお、本実施形態では、ＳＴＯＦ薄膜のフ
ッ素の含有率を０．３ａｔ％とした。
【００２１】
【表１】
【００２２】その後、本実施形態による誘電体薄膜キャ
パシタ素子の電気特性を評価するために、ＳＴＯＦ薄膜
５上に、膜厚１００ｎｍのＰｔ上部電極層６を、直径１
００ｎｍの円形で真空蒸着法により形成し、図１に示し
たような構造の誘電体薄膜キャパシタ素子の作製を完了
した。
パシタ素子の電気特性を評価するために、ＳＴＯＦ薄膜
５上に、膜厚１００ｎｍのＰｔ上部電極層６を、直径１
００ｎｍの円形で真空蒸着法により形成し、図１に示し
たような構造の誘電体薄膜キャパシタ素子の作製を完了
した。
【００２３】なお、基板、絶縁層、接着層、及び電極層
のそれぞれの材料、膜厚、形成方法等については、本発
明が本実施形態に限定されるものではない。
のそれぞれの材料、膜厚、形成方法等については、本発
明が本実施形態に限定されるものではない。
【００２４】また、比較のため、誘電体薄膜成膜時のス
パッタターゲットとして、フッ化ストロンチウム（Ｓｒ
Ｆ2）を含まないチタン酸ストロンチウム（ＳｒＴｉ
Ｏ3）粉体を焼結したものを用い、それ以外の作製条件
を本実施形態と全く同様とした第１の比較例のＳｒＴｉ
Ｏ3薄膜（以下ＳＴＯ薄膜と記載する）から成る誘電体
薄膜キャパシタ素子も作製した。
パッタターゲットとして、フッ化ストロンチウム（Ｓｒ
Ｆ2）を含まないチタン酸ストロンチウム（ＳｒＴｉ
Ｏ3）粉体を焼結したものを用い、それ以外の作製条件
を本実施形態と全く同様とした第１の比較例のＳｒＴｉ
Ｏ3薄膜（以下ＳＴＯ薄膜と記載する）から成る誘電体
薄膜キャパシタ素子も作製した。
【００２５】次いで、上記のようにして作製した本実施
形態及び第１の比較例の電気特性の評価について説明す
る。図１に示すように、Ｐｔ上部電極層６とＰｔ下部電
極層４との間に、電界７を印加して、リーク電流及び誘
電率を測定した。
形態及び第１の比較例の電気特性の評価について説明す
る。図１に示すように、Ｐｔ上部電極層６とＰｔ下部電
極層４との間に、電界７を印加して、リーク電流及び誘
電率を測定した。
【００２６】まず、本実施形態（ＳＴＯＦ薄膜キャパシ
タ素子）及び第１の比較例（ＳＴＯ薄膜キャパシタ素
子）の誘電率、リーク電流、及びリーク電流の増加率
（リーク電流の温度依存性）の測定結果を表２に示す。
タ素子）及び第１の比較例（ＳＴＯ薄膜キャパシタ素
子）の誘電率、リーク電流、及びリーク電流の増加率
（リーク電流の温度依存性）の測定結果を表２に示す。
【００２７】
【表２】
【００２８】このときの測定条件は、上部電極層−Ｐｔ
下部電極層間に５Ｖ、１０Ｈｚの電圧を印加し、誘電率
及びリーク電流Ｉl（Ａ／ｃｍ2）については室温（２５
℃）で測定したもの、リーク電流の増加率（リーク電流
の温度依存性）については測定温度２５℃のリーク電流
Ｉl（２５℃）を１としたときに測定温度８０℃のリー
ク電流Ｉl（８０℃）における増加率（Ｉl（８０℃）／
Ｉl（２５℃））を測定したものである。なお、表２に
おいて、ＳＴＯＦ膜とはＳＴＯＦ薄膜キャパシタ素子
（本実施形態）での測定結果を示し、ＳＴＯ膜とはＳＴ
Ｏ薄膜キャパシタ素子（第１の比較例）での測定結果を
示すものである。
下部電極層間に５Ｖ、１０Ｈｚの電圧を印加し、誘電率
及びリーク電流Ｉl（Ａ／ｃｍ2）については室温（２５
℃）で測定したもの、リーク電流の増加率（リーク電流
の温度依存性）については測定温度２５℃のリーク電流
Ｉl（２５℃）を１としたときに測定温度８０℃のリー
ク電流Ｉl（８０℃）における増加率（Ｉl（８０℃）／
Ｉl（２５℃））を測定したものである。なお、表２に
おいて、ＳＴＯＦ膜とはＳＴＯＦ薄膜キャパシタ素子
（本実施形態）での測定結果を示し、ＳＴＯ膜とはＳＴ
Ｏ薄膜キャパシタ素子（第１の比較例）での測定結果を
示すものである。
【００２９】表２から、本実施形態（ＳＴＯＦ薄膜キャ
パシタ素子）の誘電率は１５０と、第１の比較例（ＳＴ
Ｏ薄膜キャパシタ素子）の誘電率１５２とほとんど同様
の高い誘電率を示していることがわかる。そして、本実
施形態の室温（２５℃）でのリーク電流は４．９×１０
-9と、第１の比較例の値３．８×１０-8よりほぼ１桁も
小さな良好な値が得られている。さらに、リーク電流の
増加率（リーク電流の温度依存性）をみると、本実施形
態では６．２に対して、第１の比較例では１１．６と、
本実施形態のものでは第１の比較例のものの約２分の１
に低減できていることがわかる。
パシタ素子）の誘電率は１５０と、第１の比較例（ＳＴ
Ｏ薄膜キャパシタ素子）の誘電率１５２とほとんど同様
の高い誘電率を示していることがわかる。そして、本実
施形態の室温（２５℃）でのリーク電流は４．９×１０
-9と、第１の比較例の値３．８×１０-8よりほぼ１桁も
小さな良好な値が得られている。さらに、リーク電流の
増加率（リーク電流の温度依存性）をみると、本実施形
態では６．２に対して、第１の比較例では１１．６と、
本実施形態のものでは第１の比較例のものの約２分の１
に低減できていることがわかる。
【００３０】次いで、第２の実施形態として、ＳＴＯＦ
薄膜のフッ素含有量を変化させたＳＴＯＦ薄膜キャパシ
タ素子を複数作製して、それらの誘電率、リーク電流、
及びリーク電流の温度依存性について評価したものにつ
いて説明する。
薄膜のフッ素含有量を変化させたＳＴＯＦ薄膜キャパシ
タ素子を複数作製して、それらの誘電率、リーク電流、
及びリーク電流の温度依存性について評価したものにつ
いて説明する。
【００３１】上記第１の実施形態ではＳＴＯＦ薄膜のフ
ッ素含有量を０．３ａｔ％として作製したＳＴＯＦ薄膜
キャパシタ素子について説明したが、第２の実施形態で
はＳＴＯＦ薄膜のフッ素含有量を変化させたＳＴＯＦ薄
膜キャパシタ素子を複数作製して、それらの諸特性につ
いて測定を行った。
ッ素含有量を０．３ａｔ％として作製したＳＴＯＦ薄膜
キャパシタ素子について説明したが、第２の実施形態で
はＳＴＯＦ薄膜のフッ素含有量を変化させたＳＴＯＦ薄
膜キャパシタ素子を複数作製して、それらの諸特性につ
いて測定を行った。
【００３２】第２の実施形態でのＳＴＯＦ薄膜キャパシ
タ素子の作製については、誘電体薄膜成膜時のスパッタ
ターゲットのフッ化ストロンチウム（ＳｒＦ2）の混合
率を変化させることによりＳＴＯＦ薄膜のフッ素含有量
を０．２、０．５、０．６、１．２（ａｔ％）と変化さ
せたことを除いて、それ以外は全て上記第１の実施形態
と同様にした。
タ素子の作製については、誘電体薄膜成膜時のスパッタ
ターゲットのフッ化ストロンチウム（ＳｒＦ2）の混合
率を変化させることによりＳＴＯＦ薄膜のフッ素含有量
を０．２、０．５、０．６、１．２（ａｔ％）と変化さ
せたことを除いて、それ以外は全て上記第１の実施形態
と同様にした。
【００３３】第２の実施形態で作製したものと、上述の
第１の実施形態（フッ素量０．３ａｔ％）及び第１の比
較例（フッ素量０ａｔ％）とのそれぞれの誘電率の値
を、フッ素含有量（フッ素量）の変化に対してグラフ化
したものを図２に示す。図２から、ＳＴＯＦ薄膜のフッ
素量が０．５以下であれば、誘電率が約１５０と十分に
高い良好な値が得られていることがわかる。これは、フ
ッ素量が０．５を越えると、ＳＴＯＦ薄膜において結晶
化が起こりにくくなり、誘電率が低下してしまうと考え
られる。
第１の実施形態（フッ素量０．３ａｔ％）及び第１の比
較例（フッ素量０ａｔ％）とのそれぞれの誘電率の値
を、フッ素含有量（フッ素量）の変化に対してグラフ化
したものを図２に示す。図２から、ＳＴＯＦ薄膜のフッ
素量が０．５以下であれば、誘電率が約１５０と十分に
高い良好な値が得られていることがわかる。これは、フ
ッ素量が０．５を越えると、ＳＴＯＦ薄膜において結晶
化が起こりにくくなり、誘電率が低下してしまうと考え
られる。
【００３４】第２の実施形態で作製したものと、上述の
第１の実施形態（フッ素量０．３ａｔ％）及び第１の比
較例（フッ素量０ａｔ％）とのそれぞれのリーク電流の
値を、フッ素含有量（フッ素量）の変化に対してグラフ
化したものを図３に示す。図３から、ＳＴＯＦ薄膜のフ
ッ素量が０．２以上０．５以下であれば、１×１０−８
以下の小さな良好な値が得られていることがわかる。
第１の実施形態（フッ素量０．３ａｔ％）及び第１の比
較例（フッ素量０ａｔ％）とのそれぞれのリーク電流の
値を、フッ素含有量（フッ素量）の変化に対してグラフ
化したものを図３に示す。図３から、ＳＴＯＦ薄膜のフ
ッ素量が０．２以上０．５以下であれば、１×１０−８
以下の小さな良好な値が得られていることがわかる。
【００３５】第２の実施形態で作製したものと、上述の
第１の実施形態（フッ素量０．３ａｔ％）及び第１の比
較例（フッ素量０ａｔ％）とのそれぞれについて、測定
温度２５℃のリーク電流Ｉｌ（２５℃）を１としたとき
に測定温度８０℃のリーク電流Ｉl（８０℃）における
変化割合（Ｉl（８０℃）／Ｉl（２５℃））、即ちリー
ク電流の温度依存性値を、フッ素含有量（フッ素量）の
変化に対してグラフ化したものを図４に示す。図４か
ら、ＳＴＯＦ薄膜のフッ素量が０．２以上０．５以下で
あれば、１０以下の小さな良好な値が得られていること
がわかる。
第１の実施形態（フッ素量０．３ａｔ％）及び第１の比
較例（フッ素量０ａｔ％）とのそれぞれについて、測定
温度２５℃のリーク電流Ｉｌ（２５℃）を１としたとき
に測定温度８０℃のリーク電流Ｉl（８０℃）における
変化割合（Ｉl（８０℃）／Ｉl（２５℃））、即ちリー
ク電流の温度依存性値を、フッ素含有量（フッ素量）の
変化に対してグラフ化したものを図４に示す。図４か
ら、ＳＴＯＦ薄膜のフッ素量が０．２以上０．５以下で
あれば、１０以下の小さな良好な値が得られていること
がわかる。
【００３６】以上の第１及び第２の実施形態の諸特性の
評価から、本発明の誘電体薄膜キャパシタ素子を構成す
るＳＴＯＦ薄膜のフッ素含有量が、０．２以上０．５以
下の範囲で非常に好ましい良好な特性が得られることが
わかる。
評価から、本発明の誘電体薄膜キャパシタ素子を構成す
るＳＴＯＦ薄膜のフッ素含有量が、０．２以上０．５以
下の範囲で非常に好ましい良好な特性が得られることが
わかる。
【００３７】次いで、第３の実施形態について説明す
る。第３の実施形態は、上記第１及び第２の実施形態の
ＳＴＯＦ薄膜に代えて、ペロブスカイト構造を有するフ
ッ素含有酸化物から成る誘電体薄膜として、フッ素を含
有したチタン酸バリウムストロンチウム（（Ｂａ0.7Ｓ
ｒ0.3）ＴｉＯ3）薄膜を用いた誘電体薄膜キャパシタ素
子である。
る。第３の実施形態は、上記第１及び第２の実施形態の
ＳＴＯＦ薄膜に代えて、ペロブスカイト構造を有するフ
ッ素含有酸化物から成る誘電体薄膜として、フッ素を含
有したチタン酸バリウムストロンチウム（（Ｂａ0.7Ｓ
ｒ0.3）ＴｉＯ3）薄膜を用いた誘電体薄膜キャパシタ素
子である。
【００３８】第３の実施形態での誘電体薄膜キャパシタ
素子の作製については、誘電体薄膜成膜時のスパッタタ
ーゲットとして、ペルブスカイト型酸化物であるチタン
酸バリウムストロンチウム（（Ｂａ0.7Ｓｒ0.3）ＴｉＯ
3）粉体にフッ化ストロンチウム（ＳｒＦ2）を十分に混
合し、焼結したものを用いた以外は、全く上記第１及び
第２の実施形態と同様にした。なお、第３の実施形態に
おいて、フッ素の含有量は、０．１０ａｔ％とした。
素子の作製については、誘電体薄膜成膜時のスパッタタ
ーゲットとして、ペルブスカイト型酸化物であるチタン
酸バリウムストロンチウム（（Ｂａ0.7Ｓｒ0.3）ＴｉＯ
3）粉体にフッ化ストロンチウム（ＳｒＦ2）を十分に混
合し、焼結したものを用いた以外は、全く上記第１及び
第２の実施形態と同様にした。なお、第３の実施形態に
おいて、フッ素の含有量は、０．１０ａｔ％とした。
【００３９】また、上記第１の実施形態と同様に、第２
の比較例として、誘電体薄膜キャパシタ素子を構成する
誘電体薄膜として、フッ素を含有しないチタン酸バリウ
ムストロンチウム（（Ｂａ0.7Ｓｒ0.3）ＴｉＯ3）薄膜
を用いた誘電体薄膜キャパシタ素子も作製した。なお、
この第２の比較例の作製については、誘電体薄膜成膜時
のスパッタターゲットとして、フッ化ストロンチウム
（ＳｒＦ2）を含まないチタン酸バリウムストロンチウ
ム（（Ｂａ0.7Ｓｒ0.3）ＴｉＯ3）粉体を焼結したもの
を用い、それ以外の作製条件を第３の実施形態と全く同
様とした。
の比較例として、誘電体薄膜キャパシタ素子を構成する
誘電体薄膜として、フッ素を含有しないチタン酸バリウ
ムストロンチウム（（Ｂａ0.7Ｓｒ0.3）ＴｉＯ3）薄膜
を用いた誘電体薄膜キャパシタ素子も作製した。なお、
この第２の比較例の作製については、誘電体薄膜成膜時
のスパッタターゲットとして、フッ化ストロンチウム
（ＳｒＦ2）を含まないチタン酸バリウムストロンチウ
ム（（Ｂａ0.7Ｓｒ0.3）ＴｉＯ3）粉体を焼結したもの
を用い、それ以外の作製条件を第３の実施形態と全く同
様とした。
【００４０】第３の実施形態及び第２の比較例の誘電体
薄膜キャパシタ素子について、上記第１の実施形態と同
様にして、誘電率、リーク電流Ｉl（Ａ／ｃｍ2）、及び
リーク電流の温度依存性（測定温度２５℃のリーク電流
Ｉl（２５℃）を１としたときに測定温度８０℃のリー
ク電流Ｉl（８０℃）における増加率（Ｉl（８０℃）／
Ｉl（２５℃）））のそれぞれを測定した結果を表３に
示す。
薄膜キャパシタ素子について、上記第１の実施形態と同
様にして、誘電率、リーク電流Ｉl（Ａ／ｃｍ2）、及び
リーク電流の温度依存性（測定温度２５℃のリーク電流
Ｉl（２５℃）を１としたときに測定温度８０℃のリー
ク電流Ｉl（８０℃）における増加率（Ｉl（８０℃）／
Ｉl（２５℃）））のそれぞれを測定した結果を表３に
示す。
【００４１】
【表３】
【００４２】なお、表３において、Ｆ添加（Ｂａ0.7Ｓ
ｒ0.3）ＴｉＯ3膜とは第３の実施形態の誘電体薄膜キャ
パシタ素子での測定結果を示し、（Ｂａ0.7Ｓｒ0.3）Ｔ
ｉＯ3膜とは第２の比較例の誘電体薄膜キャパシタ素子
での測定結果を示すものである。
ｒ0.3）ＴｉＯ3膜とは第３の実施形態の誘電体薄膜キャ
パシタ素子での測定結果を示し、（Ｂａ0.7Ｓｒ0.3）Ｔ
ｉＯ3膜とは第２の比較例の誘電体薄膜キャパシタ素子
での測定結果を示すものである。
【００４３】表３から、第３の本実施形態の誘電率は１
３０と、第２の比較例の誘電率１３１とほとんど同様の
高い誘電率を示していることがわかる。そして、第３の
実施形態の室温（２５℃）でのリーク電流は８．９×１
０-9と、第２の比較例の値７．５×１０-8よりほぼ１桁
も小さな良好な値が得られている。さらに、リーク電流
の増加率（リーク電流の温度依存性）をみると、第３の
実施形態では８．６に対して、第２の比較例では１３．
８と、第３の本実施形態のものでは第２の比較例のもの
よりも大幅に低減できていることがわかる。
３０と、第２の比較例の誘電率１３１とほとんど同様の
高い誘電率を示していることがわかる。そして、第３の
実施形態の室温（２５℃）でのリーク電流は８．９×１
０-9と、第２の比較例の値７．５×１０-8よりほぼ１桁
も小さな良好な値が得られている。さらに、リーク電流
の増加率（リーク電流の温度依存性）をみると、第３の
実施形態では８．６に対して、第２の比較例では１３．
８と、第３の本実施形態のものでは第２の比較例のもの
よりも大幅に低減できていることがわかる。
【００４４】フッ素を含有した（Ｂａ0.7Ｓｒ0.3）Ｔｉ
Ｏ3薄膜から構成される誘電体薄膜キャパシタ素子につ
いても、第２の実施形態と同様に、フッ素含有量を変化
させて、諸特性の評価を行った。その結果、誘電率につ
いてはフッ素含有量が０．５以外のものが良好な結果が
得られ、リーク電流及びリーク電流の温度依存性につい
ては０．２ａｔ％以上０．５以下ａｔ％で良好な結果が
得られた。
Ｏ3薄膜から構成される誘電体薄膜キャパシタ素子につ
いても、第２の実施形態と同様に、フッ素含有量を変化
させて、諸特性の評価を行った。その結果、誘電率につ
いてはフッ素含有量が０．５以外のものが良好な結果が
得られ、リーク電流及びリーク電流の温度依存性につい
ては０．２ａｔ％以上０．５以下ａｔ％で良好な結果が
得られた。
【００４５】すなわち、フッ素を含有した（Ｂａ0.7Ｓ
ｒ0.3）ＴｉＯ3薄膜から構成される誘電体薄膜キャパシ
タ素子は、フッ素含有量が０．２ａｔ％以上０．５ａｔ
％以下の範囲で、十分に高い良好な誘電率の値を得るが
でき、かつリーク電流及びリーク電流の温度依存性の低
減の効果があることが確認できた。
ｒ0.3）ＴｉＯ3薄膜から構成される誘電体薄膜キャパシ
タ素子は、フッ素含有量が０．２ａｔ％以上０．５ａｔ
％以下の範囲で、十分に高い良好な誘電率の値を得るが
でき、かつリーク電流及びリーク電流の温度依存性の低
減の効果があることが確認できた。
【００４６】
【発明の効果】以上のように、本発明の誘電体薄膜キャ
パシタ素子及び誘電体薄膜キャパシタ素子の製造方法に
よれば、十分に高い誘電率を示し、リーク電流が小さ
く、リーク電流の温度依存性が小さい、高信頼性の誘電
体薄膜キャパシタ素子を実現することができる。
パシタ素子及び誘電体薄膜キャパシタ素子の製造方法に
よれば、十分に高い誘電率を示し、リーク電流が小さ
く、リーク電流の温度依存性が小さい、高信頼性の誘電
体薄膜キャパシタ素子を実現することができる。
【００４７】したがって、本発明によれば、ＩＧレベル
以上のＤＲＡＭ用キャパシタや低コスト高性能のＭＭＩ
Ｃ素子等のＩＣ用キャパシタに応用すれば、素子の信頼
性を大きく向上させることができる。また、本発明をＥ
Ｌ素子用絶縁膜に応用すれば、その高絶縁耐圧性によ
り、信頼性に優れた高輝度ＥＬ素子を実現することも可
能となる。
以上のＤＲＡＭ用キャパシタや低コスト高性能のＭＭＩ
Ｃ素子等のＩＣ用キャパシタに応用すれば、素子の信頼
性を大きく向上させることができる。また、本発明をＥ
Ｌ素子用絶縁膜に応用すれば、その高絶縁耐圧性によ
り、信頼性に優れた高輝度ＥＬ素子を実現することも可
能となる。
【図１】本発明による誘電体薄膜キャパシタ素子の構造
を示す断面概略図である。
を示す断面概略図である。
【図２】第１及び第２の実施形態のＳＴＯＦ薄膜キャパ
シタ素子においるＳＴＯＦ薄膜のフッ素量変化に対する
誘電率の測定結果を示す図である。
シタ素子においるＳＴＯＦ薄膜のフッ素量変化に対する
誘電率の測定結果を示す図である。
【図３】第１及び第２の実施形態のＳＴＯＦ薄膜キャパ
シタ素子においるＳＴＯＦ薄膜のフッ素量変化に対する
リーク電流の測定結果を示す図である。
シタ素子においるＳＴＯＦ薄膜のフッ素量変化に対する
リーク電流の測定結果を示す図である。
【図４】第１及び第２の実施形態のＳＴＯＦ薄膜キャパ
シタ素子においるＳＴＯＦ薄膜のフッ素量変化に対する
リーク電流の変化割合（リーク電流の温度依存性）の測
定結果を示す図である。
シタ素子においるＳＴＯＦ薄膜のフッ素量変化に対する
リーク電流の変化割合（リーク電流の温度依存性）の測
定結果を示す図である。
１ ｎ型シリコン基板 ２ シリコン熱酸化膜 ３ Ｔｉ接着層 ４ Ｐｔ下部電極層 ５ 誘電体薄膜（ＳＴＯＦ薄膜） ６ Ｐｔ上部電極層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242 (72)発明者 荒井 尚子 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 大谷 昇 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 木場 正義 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (5)
- 【請求項１】 基体上に少なくとも下部電極と誘電体薄
膜と上部電極とが順次積層された誘電体薄膜キャパシタ
素子において、 前記誘電体薄膜がペロブスカイト構造を有するフッ素含
有酸化物から成ることを特徴とする誘電体薄膜キャパシ
タ素子。 - 【請求項２】 前記フッ素含有酸化物がフッ素を含有し
たチタン酸ストロンチウムであることを特徴とする請求
項１に記載の誘電体薄膜キャパシタ素子。 - 【請求項３】 前記フッ素含有酸化物がフッ素を含有し
たチタン酸バリウムストロンチウムであることを特徴と
する請求項１に記載の誘電体薄膜キャパシタ素子。 - 【請求項４】 前記フッ素含有酸化物に含有されるフッ
素の含有量が０．２ａｔ％以上０．５ａｔ％以下である
ことを特徴とする請求項１、２、又は３に記載の誘電体
薄膜キャパシタ素子。 - 【請求項５】 基体上に少なくとも下部電極と誘電体薄
膜と上部電極とが順次積層された誘電体薄膜キャパシタ
素子の製造方法において、 ペロブスカイト型フッ素含有酸化物から成るスパッタタ
ーゲットを用いて、スパッタリング法により前記誘電体
薄膜を形成することを特徴とする誘電体薄膜キャパシタ
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32570495A JP3172665B2 (ja) | 1995-12-14 | 1995-12-14 | 誘電体薄膜キャパシタ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32570495A JP3172665B2 (ja) | 1995-12-14 | 1995-12-14 | 誘電体薄膜キャパシタ素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09167826A true JPH09167826A (ja) | 1997-06-24 |
| JP3172665B2 JP3172665B2 (ja) | 2001-06-04 |
Family
ID=18179781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32570495A Expired - Fee Related JP3172665B2 (ja) | 1995-12-14 | 1995-12-14 | 誘電体薄膜キャパシタ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3172665B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313833A (ja) * | 2005-05-09 | 2006-11-16 | Seiko Epson Corp | 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス |
-
1995
- 1995-12-14 JP JP32570495A patent/JP3172665B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313833A (ja) * | 2005-05-09 | 2006-11-16 | Seiko Epson Corp | 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3172665B2 (ja) | 2001-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122923A (en) | Thin-film capacitors and process for manufacturing the same | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| US4464701A (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
| JP3383188B2 (ja) | 強誘電体キャパシタデバイスおよびその製造方法 | |
| US5907470A (en) | Dielectric thin film capacitor element | |
| JPH11297867A (ja) | ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス | |
| JP2703206B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| US7545625B2 (en) | Electrode for thin film capacitor devices | |
| KR20070089638A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JPH07263570A (ja) | 誘電体装置の製造方法 | |
| JP3172665B2 (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
| JPH10214947A (ja) | 薄膜誘電体素子 | |
| JPH09153598A (ja) | 誘電体薄膜素子の製造方法及び誘電体薄膜素子 | |
| JP2500611B2 (ja) | 高誘電率薄膜 | |
| JP2001189422A (ja) | 薄膜キャパシタの製造方法 | |
| JP5030349B2 (ja) | 誘電体膜の作製方法 | |
| JPH10144867A (ja) | 薄膜キャパシタ | |
| JPH0624222B2 (ja) | 薄膜コンデンサの製造方法 | |
| KR100335494B1 (ko) | Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법 | |
| JPH10242393A (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
| JPH08335580A (ja) | 誘電体薄膜の製造方法及びそれを用いた強誘電体記憶素子の製造方法 | |
| JP3514940B2 (ja) | 強誘電体薄膜の形成方法 | |
| JPH09331035A (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
| JPH0778727A (ja) | 薄膜コンデンサ | |
| JPH10152398A (ja) | 強誘電体薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080323 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |