JPH09331035A - 誘電体薄膜キャパシタ素子及びその製造方法 - Google Patents

誘電体薄膜キャパシタ素子及びその製造方法

Info

Publication number
JPH09331035A
JPH09331035A JP8145423A JP14542396A JPH09331035A JP H09331035 A JPH09331035 A JP H09331035A JP 8145423 A JP8145423 A JP 8145423A JP 14542396 A JP14542396 A JP 14542396A JP H09331035 A JPH09331035 A JP H09331035A
Authority
JP
Japan
Prior art keywords
thin film
dielectric thin
dielectric
film capacitor
lanthanum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8145423A
Other languages
English (en)
Inventor
Ryusuke Kita
隆介 喜多
Yoshiyuki Masuda
義行 増田
Yoshiyuki Matsu
良幸 松
Noboru Otani
昇 大谷
Morichika Yano
盛規 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8145423A priority Critical patent/JPH09331035A/ja
Publication of JPH09331035A publication Critical patent/JPH09331035A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 本発明は、高温通電での通電時間に伴うリー
ク電流の増大を抑制することができ、絶縁性及び信頼性
に優れた誘電体薄膜キャパシタ素子及びその製造方法を
提供することを目的としている。 【解決手段】 基板1上に下部電極4と誘電体薄膜5と
上部電極層6とが順次形成されて構成される誘電体薄膜
キャパシタ素子において、誘電体薄膜5が少なくともチ
タン及びストロンチウムを構成元素としランタンを含有
する酸化物材料から成ることを特徴とする誘電体薄膜キ
ャパシタ素子。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IC用キャパシ
タ、不揮発性メモリ素子等の電子部品に用いられる誘電
体薄膜キャパシタ素子及びその製造方法に関するもので
ある。
【0002】
【従来の技術】従来より、DRAMの信号蓄積用キャパ
シタ、MMIC(Microwave Monolithic Integrated Ci
rcuit)マイクロ波素子用キャパシタ等に代表されるI
C用の誘電体薄膜キャパシタの誘電体材料には、Ta2
5(五酸化タンタル)、SiO2(二酸化シリコン)、
及びSiN(窒化シリコン)が主に使用されてきた。し
かしながら、近年では、半導体技術の進歩による電子部
品の小型化や高集積化に伴い、キャパシタ面積の縮小化
のために誘電体膜の極薄膜化や3次元構造化が行われて
いる。このため、半導体素子の作製工程はますます複雑
化し、微細加工技術も限界に近づき、歩留まりや信頼性
等に問題を生じている。そこで、従来と比較して誘電率
が高い誘電体薄膜が必要となり、現在では、上記のSi
2やSiNと比較して誘電率が高い、SrTiO3(チ
タン酸ストロンチウム)や(Ba,Sr)TiO3(チ
タン酸バリウムストロンチウム)等からなる酸化物高誘
電体薄膜の研究が盛んに進められている。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
従来のSrTiO3や(Ba,Sr)TiO3等の酸化物
高誘電体薄膜を用いた誘電体薄膜キャパシタ素子では、
信頼性が大きな問題となっていた。即ち、通常の電子部
品の信頼性試験で行われるような、キャパシタをある一
定の温度に保持しある一定の電圧を印加する高温通電試
験において、十分に実用化が可能な特性が得られる高誘
電体薄膜キャパシタ素子は実現できていなかった。例え
ば、100℃一定に保持し10Vバイアス印加した場合
の高温通電試験においては、約10時間程度でリーク電
流が3桁から4桁増大してしまい、キャパシタとしての
必要な絶縁性が保てないキャパシタの抵抗劣化という問
題が生じていた。
【0004】このようなキャパシタの抵抗劣化の原因と
して、下記のような理由によるものと考えられる。Sr
TiO3や(Ba,Sr)TiO3等の酸化物高誘電体薄
膜において、薄膜成長中にはその中に酸素の格子欠陥
(酸素空孔)が発生する。例えば、通常のRFスパッタ
法を用い基板温度300〜400℃でSrTiO3薄膜
や(Ba,Sr)TiO3薄膜を形成した場合、その薄
膜中には酸素空孔が1〜10mol%程度含まれる。
【0005】この酸素空孔を含んだ誘電体薄膜から成る
キャパシタ素子においては、酸素空孔が+2価に帯電し
ているので、高温通電試験での温度加熱と電極への電圧
印加により、酸素空孔が陰極側に移動して行く。そし
て、陰極側に移動した酸素空孔は、陰極とSrTiO3
又は(Ba,Sr)TiO3とのポテンシャルバリアの
ために陰極に移動できず、陰極/誘電体薄膜界面でパイ
ルアップ(pile up)する。このとき、電気的補償のた
め陰極側から電子が注入される。また、一方陽極側から
は、新たに酸素空孔が導入されるが、この際電子をキャ
リアとして発生させる。これらの現象により、誘電体薄
膜全体としては、誘電率が時間とともに高くなり、リー
ク電流が上昇する。
【0006】これに対し、この酸素空孔を補償してキャ
パシタの劣化を防ぐため、成膜後に酸素雰囲気中で加熱
処理をする酸素アニール処理や、酸素プラズマ処理を施
すことが考えられる。しかしながら、これらの処理を行
っても、酸素が熱平衡的に安定に誘電体結晶格子に組み
込まれないため、誘電体薄膜の成膜後に酸素空孔を低減
することは困難なことである。
【0007】本発明は、上記のような課題を解決するた
めになされたものであって、高温通電での通電時間に伴
うリーク電流の増大を抑制することができ、絶縁性及び
信頼性に優れた誘電体薄膜キャパシタ素子及びその製造
方法を提供することを目的としている。
【0008】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、基板上に下部電極と誘電体薄膜と上部
電極層とが順次形成されて構成される誘電体薄膜キャパ
シタにおいて、誘電体薄膜中に酸素空孔が存在し、その
誘電体薄膜が少なくともチタン及びストロンチウムを構
成元素としランタンを含有する酸化物材料から成ること
としている。
【0009】基板上に下部電極と誘電体薄膜と上部電極
層とが順次形成されて構成される誘電体薄膜キャパシタ
素子において、誘電体薄膜が少なくともチタン及びスト
ロンチウムを構成元素としランタンを含有する酸化物材
料から成ることとしている。
【0010】さらに、本発明では、上記の誘電体薄膜キ
ャパシタ素子において、誘電体薄膜のランタンの含有率
が0.01mol%以上0.2mol%以下であること
としている。
【0011】また、本発明では、上記の誘電体薄膜キャ
パシタ素子において、誘電体薄膜が含有量0.01mo
l%以上0.2mol%以下のランタンを含有するチタ
ン酸ストロンチウムから成ることとしている。
【0012】また、本発明では、上記の誘電体薄膜キャ
パシタ素子において、誘電体薄膜が含有量0.01mo
l%以上0.3mol%以下のランタンを含有するチタ
ン酸バリウムストロンチウムから成ることとしている。
【0013】また、本発明では、基板上に下部電極と誘
電体薄膜と上部電極層とが順次形成されて構成される誘
電体薄膜キャパシタ素子の製造方法において、少なくと
もチタン、ストロンチウム、及びランタンを含有する酸
化物材料から成るスパッタターゲットを用いてスパッタ
法により前記誘電体薄膜を形成することとしている。
【0014】さらに、本発明では、上記の誘電体薄膜キ
ャパシタ素子の製造方法において、スパッタターゲット
としてチタン酸ストロンチウム粉体と酸化ランタン粉体
とが混合されて成り酸化ランタンの混合モル比が0.0
05%以上0.1%以下のスパッタターゲットを用い
て、誘電体薄膜としてランタンを含有するチタン酸スト
ロンチウム薄膜を形成することとしている。
【0015】また、本発明では、上記の誘電体薄膜キャ
パシタ素子の製造方法において、スパッタターゲットと
してチタン酸バリウム粉体とチタン酸ストロンチウム粉
体と酸化ランタン粉体とが混合されて成り酸化ランタン
の混合モル比が0.005%以上0.15%以下のスパ
ッタターゲットを用いて、誘電体薄膜としてランタンを
含有するチタン酸バリウムストロンチウム薄膜を形成す
ることとしている。
【0016】本発明による作用は以下のように考えられ
る。上述したとおり、SrTiO3や(Ba,Sr)T
iO3等の酸化物高誘電体薄膜中に酸素空孔が存在する
場合、電子がキャリアとして導入され、薄膜中に含まれ
る酸素空孔が多いほど、その誘電体薄膜の比抵抗は低下
する。この酸素空孔は、酸素がSr又はBaと同時に結
晶の格子位置から抜けることにより発生し易いものであ
り、ショットキー型欠陥と呼ばれるものである。
【0017】SrTiO3薄膜又は(Ba,Sr)Ti
3薄膜の成長中にLaが添加されると、LaがSrと
置換され、このときLaが+3価であるのでSr格子位
置では+1価となり、電子のドナーとして働く。したが
って、例えば、SrTiO3薄膜の場合、Laがドープ
されたSrTiO3薄膜内部では、質量保存の法則と電
気的中性条件とから下記のような関係式が成立する。
【0018】n+2[VSr]=p+2[VO]+[Mh] ここで、nは電子濃度、pは正孔濃度、[VSr]はSr
の格子欠陥密度(−2価)、[VO]は酸素空孔濃度
(+2価)、[Mh]はドープされたLaの濃度を示し
ている。この関係式から、[Mh]が存在していること
により[VO]の生成が少なくてもよくなるので、La
がSr格子位置に置換されることにより、ショットキー
型欠陥による誘電体薄膜成長中の酸素空孔の発生を抑制
できることになる。ただし、Laの濃度が高くなり過ぎ
ると、キャリア濃度が増え過ぎるために、逆に抵抗率が
減少することになるので、酸素空孔の発生を抑制するの
に必要なLaの濃度の上限が存在するものである。ま
た、Laは、原子価として安定に+3価をとり、Tiサ
イトに容易に置換されるので、SrTiO3や(Ba,
Sr)TiO3等の酸化物誘電体薄膜中でドナーとして
働くものである。
【0019】
【発明の実施の形態】以下、本発明の実施の一形態につ
いて、図面を参照して説明する。図1は、本発明の一実
施形態により作製された誘電体薄膜キャパシタ素子の断
面構造を示す概略図である。図1に示すように、この誘
電体薄膜キャパシタ素子は、n型シリコン基板1上に、
シリコン熱酸化膜2、Ti接着層3、Pt下部電極層
4、チタン及びストロンチウムを構成元素としランタン
を含有する酸化物材料から成る誘電体薄膜5、Pt上部
電極層6が、それぞれ順次形成されているものである。
【0020】なお、図1に示した構造は、あくまでも、
後述する本実施形態による誘電体薄膜キャパシタ素子の
基本的な電気特性を評価するためのものであり、本発明
による誘電体薄膜キャパシタ素子の構造がこれに限定さ
れるものでなく、実際には、DRAMやMMIC等のメ
モリ素子を初めとする様々なデバイスに適宜自由な設計
で用いられるものである。
【0021】次いで、第1の実施形態の誘電体薄膜キャ
パシタ素子の作製について説明する。まず、n型シリコ
ン基板1の表面に、絶縁層として、膜厚200nmのシ
リコン熱酸化膜2を熱酸化法により形成した。そして、
このシリコン熱酸化膜2上に膜厚30nmのTa接着層
3と、膜厚200nmのPt下部電極層4とを、DCス
パッタ法により順次形成した。
【0022】次に、このようにして形成したPt下部電
極層4上に、チタン及びストロンチウムを構成元素とし
ランタンを含有する酸化物材料から成る誘電体薄膜5を
RFスパッタ法(高周波スパッタ法)を用いて形成し
た。本実施形態では、誘電体薄膜5として、ランタンの
含有量を変化させたチタン酸ストロンチウム(SrTi
3)薄膜(以下STO薄膜と記載する)を形成したも
のと、ランタンの含有量を変化させたチタン酸バリウム
ストロンチウム((Ba,Sr)TiO3)薄膜(以下
BST薄膜と記載する)を形成したものとのそれぞれ複
数のサンプルを作製した。
【0023】ここで、誘電体薄膜5の形成について説明
する。スパッタターゲットとしては、酸化ランタン(L
23)をSTO薄膜中又はBSTO薄膜中のランタン
(La)濃度が所望の濃度になるように、SrTiO3
粉体又はSrTiO3粉体及びBaTiO3粉体に十分に
混合し焼結させたものを用いた。すなわち、Laの含有
量がxmol%のSTO薄膜を形成する場合には、Sr
TiO3粉体とLa23粉体とのモル比が1:x/20
0のモル比になるように混合し焼結させたものを用い
た。また、Laの含有量がxmol%のSTO薄膜を形
成する場合、BaTiO3粉体とSrTiO3粉体とLa
23粉体とのモル比が0.7:0.3:x/200のモ
ル比になるように混合し焼結させたものを用いた。
【0024】そして、誘電体薄膜5の成膜に先立って、
スパッタターゲット表面を成膜しようとする薄膜(ST
O薄膜又はBST薄膜)の成膜条件と同条件で10分間
予備スパッタした後、STO薄膜又はBST薄膜の成膜
を行った。このときの、予備スパッタ及びSTO薄膜又
はBST薄膜の成膜条件は、表1に示すように、スパッ
タRFパワー4.25W/cm2、スパッタ圧力(成膜
室内ガス圧力)2Pa、スパッタガスがO2というもの
であり、この条件で膜厚300nmのSTO薄膜又はB
ST薄膜を形成した。また、基板温度は、STO薄膜成
膜時には325℃、BST薄膜成膜時には350℃とし
た。
【0025】なお、本実施形態においては、STO薄膜
についてはLaの含有量を0,0.01,0.015,
0.02,0.05,0.10,0.15,0.2,
0.3mol%とした9種類のサンプルを作製し、BS
T薄膜についてはLaの含有量を0,0.01,0.0
15,0.02,0.05,0.10,0.2,0.
3,O.4mol%とした9種類のサンプルを作製し
た。
【0026】その後、本実施形態による誘電体薄膜キャ
パシタ素子の電気特性を評価するために、上記のそれぞ
れのサンプルの誘電体薄膜5上に、膜厚100nmのP
t上部電極層6を、直径100μmの円形で電子ビーム
蒸着法により形成し、図1に示したような構造の誘電体
薄膜キャパシタ素子の作製を完了した。
【0027】なお、基板、絶縁層、接着層、及び電極層
のそれぞれの材料、膜厚、形成方法等については、本発
明が本実施形態に限定されるものではない。
【0028】上記のようにして作製した合計18種類の
誘電体薄膜キャパシタ素子のサンプルについて、それぞ
れのPt上部電極6とPt下部電極4との間に10Vの
直流電圧7を印加した状態で、温度を100℃に保持し
て(高温通電)、それぞれのサンプルのリーク電流の時
間変化を測定した。そして、それぞれのLa含有量(L
aドープ量)が異なるサンプルについて、高温通電開始
後にリーク電流が1桁増加するまでの時間(tch)を
測定した結果と、誘電率及び比抵抗を測定した結果と
を、それぞれ図2〜図7に示す。
【0029】これらのうち、LaドープSTO薄膜にお
けるtchのLaドープ量依存性をグラフ化したものを
図2に、LaドープSTO薄膜における誘電率のLaド
ープ量依存性をグラフ化したものを図3に、Laドープ
STO薄膜における比抵抗のLaドープ量依存性をグラ
フ化したものを図4にそれぞれ示す。図2から、Laの
ドープ量(含有量)が0即ちLaを含有しないもののt
chが5時間であるのと比較すると、Laのドープ量
(含有量)が0.01mol%以上0.2mol%以下
ではtchが200時間以上と優れた特性が得られ、特
にLaのドープ量(含有量)が0.015mol%以上
0.10mol%以下ではtchが1000時間以上と
非常に優れた特性が得られている。
【0030】図3から、Laのドープ量(含有量)が0
即ちLaを含有しないものの誘電率が120であるのと
比較すると、Laのドープ量(含有量)が0.01mo
l%以上0.2mol%以下では誘電率が110以上と
十分な高誘電率を有する良好な特性が得られている。図
4から、Laのドープ量(含有量)が0即ちLaを含有
しないものの比抵抗が4.8×1013Ωcmであるのと
比較すると、Laのドープ量(含有量)が0.01mo
l%以上0.2mol%以下では比抵抗が2.0×10
14Ωcm以上と優れた特性が得られ、特にLaのドープ
量(含有量)が0.01mol%以上0.15mol%
以下では比抵抗が4.0×1014Ωcm以上と非常に優
れた特性が得られている。
【0031】また、LaドープBST薄膜におけるtc
hのLaドープ量依存性をグラフ化したものを図5に、
LaドープBST薄膜における誘電率のLaドープ量依
存性をグラフ化したものを図6に、LaドープBST薄
膜における比抵抗のLaドープ量依存性をグラフ化した
ものを図7にそれぞれ示す。図5から、Laのドープ量
(含有量)が0即ちLaを含有しないもののtchが6
時間であるのと比較すると、Laのドープ量(含有量)
が0.01mol%以上0.3mol%以下ではtch
が600時間以上と優れた特性が得られ、特にLaのド
ープ量(含有量)が0.02mol%以上0.2mol
%以下ではtchが1000時間以上と非常に優れた特
性が得られている。
【0032】図6から、Laのドープ量(含有量)が0
即ちLaを含有しないものの誘電率が130であるのと
比較すると、Laのドープ量(含有量)が0.01mo
l%以上0.3mol%以下では誘電率が110以上と
十分な高誘電率を有する良好な特性が得られている。図
7から、Laのドープ量(含有量)が0即ちLaを含有
しないものの比抵抗が3.8×1013Ωcmであるのと
比較すると、Laのドープ量(含有量)が0.01mo
l%以上0.3mol%以下では比抵抗が2.0×10
14Ωcm以上と優れた特性が得られ、特にLaのドープ
量(含有量)が0.01mol%以上0.2mol%以
下では比抵抗が5.0×1014Ωcm以上と非常に優れ
た特性が得られている。
【0033】以上のことから、STO薄膜については、
Laの含有量が0.01mol%以上0.2mol%以
下においてtchが長くなりキャパシタ劣化に対し顕著
な効果がみられた。そして、BST薄膜については、L
aの含有量が0.01mol%以上0.3mol%以下
においてtchが長くなりキャパシタ劣化に対し顕著な
効果がみられた。また、本発明によれば、酸素空孔が存
在し少なくともチタン及びストロンチウムを構成元素と
する誘電体薄膜に、Laを含有させることにより、誘電
率、比抵抗を劣化させることなく、薄膜中の酸素空孔を
減少させることできるものと考えられ、信頼性に優れた
誘電体薄膜キャパシタ素子を得ることができる。
【0034】
【発明の効果】以上のように、本発明の誘電体薄膜キャ
パシタ素子及び誘電体薄膜キャパシタ素子の製造方法に
よれば、直流電圧印加で1000時間以上高温動作して
も絶縁性がほとんど劣化しない誘電体薄膜キャパシタ素
子を得ることができるので、信頼性に優れたIC用薄膜
キャパシタを実現することが可能となる。
【図面の簡単な説明】
【図1】本発明による誘電体薄膜キャパシタ素子の構造
を示す断面概略図である。
【図2】LaドープSTO薄膜におけるtchのLaド
ープ量依存性を示す図である。
【図3】LaドープSTO薄膜における誘電率のLaド
ープ量依存性を示す図である。
【図4】LaドープSTO薄膜における比抵抗のLaド
ープ量依存性を示す図である。
【図5】LaドープBST薄膜におけるtchのLaド
ープ量依存性を示す図である。
【図6】LaドープBST薄膜における誘電率のLaド
ープ量依存性を示す図である。
【図7】LaドープBST薄膜における比抵抗のLaド
ープ量依存性を示す図である。
【符号の説明】
1 n型シリコン基板 2 シリコン熱酸化膜 3 Ti接着層 4 Pt下部電極層 5 誘電体薄膜 6 Pt上部電極層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/203 H01L 27/04 C 27/04 29/78 371 21/822 21/8247 29/788 29/792 (72)発明者 大谷 昇 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 矢野 盛規 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板上に下部電極と誘電体薄膜と上部電
    極層とが順次形成されて構成される誘電体薄膜キャパシ
    タにおいて、 前記誘電体薄膜中に酸素空孔が存在し、該誘電体薄膜が
    少なくともチタン及びストロンチウムを構成元素としラ
    ンタンを含有する酸化物材料から成ることを特徴とする
    誘電体薄膜キャパシタ。
  2. 【請求項2】 前記誘電体薄膜のランタンの含有量が
    0.01mol%以上0.2mol%以下であることを
    特徴とする請求項1に記載の誘電体薄膜キャパシタ。
  3. 【請求項3】 前記誘電体薄膜が含有量0.01mol
    %以上0.2mol%以下のランタンを含有するチタン
    酸ストロンチウムから成ることを特徴とする請求項2に
    記載の誘電体薄膜キャパシタ。
  4. 【請求項4】 前記誘電体薄膜が含有量0.01mol
    %以上0.2mol%以下のランタンを含有するチタン
    酸バリウムストロンチウムから成ることを特徴とする請
    求項1に記載の誘電体薄膜キャパシタ。
  5. 【請求項5】 基板上に下部電極と誘電体薄膜と上部電
    極層とが順次形成されて構成される誘電体薄膜キャパシ
    タ素子の製造方法において、 少なくともチタン、ストロンチウム、及びランタンを含
    有する酸化物材料から成るスパッタターゲットを用いて
    スパッタ法により前記誘電体薄膜を形成することを特徴
    とする誘電体薄膜キャパシタ素子の製造方法。
  6. 【請求項6】 前記スパッタターゲットとしてチタン酸
    ストロンチウム粉体と酸化ランタン粉体とが混合されて
    成り酸化ランタンの混合モル比が0.005%以上0.
    1%以下のスパッタターゲットを用いて、誘電体薄膜と
    してランタンを含有するチタン酸ストロンチウム薄膜を
    形成することを特徴とする請求項5に記載の誘電体薄膜
    キャパシタ素子の製造方法。
  7. 【請求項7】 前記スパッタターゲットとしてチタン酸
    バリウム粉体とチタン酸ストロンチウム粉体と酸化ラン
    タン粉体とが混合されて成り酸化ランタンの混合モル比
    が0.005%以上0.15%以下のスパッタターゲッ
    トを用いて、誘電体薄膜としてランタンを含有するチタ
    ン酸バリウムストロンチウム薄膜を形成することを特徴
    とする請求項5に記載の誘電体薄膜キャパシタ素子の製
    造方法。
JP8145423A 1996-06-07 1996-06-07 誘電体薄膜キャパシタ素子及びその製造方法 Pending JPH09331035A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8145423A JPH09331035A (ja) 1996-06-07 1996-06-07 誘電体薄膜キャパシタ素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8145423A JPH09331035A (ja) 1996-06-07 1996-06-07 誘電体薄膜キャパシタ素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09331035A true JPH09331035A (ja) 1997-12-22

Family

ID=15384914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8145423A Pending JPH09331035A (ja) 1996-06-07 1996-06-07 誘電体薄膜キャパシタ素子及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09331035A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042989A (ja) * 2005-08-05 2007-02-15 Ibiden Co Ltd 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板
CN117049597A (zh) * 2023-10-11 2023-11-14 北京航空航天大学宁波创新研究院 一种高能量比介质电容器制备方法及介质电容器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042989A (ja) * 2005-08-05 2007-02-15 Ibiden Co Ltd 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板
JP4708905B2 (ja) * 2005-08-05 2011-06-22 イビデン株式会社 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板
CN117049597A (zh) * 2023-10-11 2023-11-14 北京航空航天大学宁波创新研究院 一种高能量比介质电容器制备方法及介质电容器
CN117049597B (zh) * 2023-10-11 2024-01-09 北京航空航天大学宁波创新研究院 一种高能量比介质电容器制备方法及介质电容器

Similar Documents

Publication Publication Date Title
US5907470A (en) Dielectric thin film capacitor element
Roy et al. Excimer laser ablated barium strontium titanate thin films for dynamic random access memory applications
KR100228038B1 (ko) 박막캐패시터
US5821005A (en) Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate
JPH08198669A (ja) エルビウムドナーの付加によるチタン酸バリウムストロンチウム(bst)薄膜の改良
KR100319571B1 (ko) 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
Yoon et al. (Ba0, 5, Sr0. 5) TiO3 thin film preparation by rf magnetron sputtering and its electric properties
KR100315264B1 (ko) 산화물 유전체 소자의 제조방법, 그것을 사용한 메모리 및 반도체 장치
JP2002353422A (ja) 高誘電率材料を有するmfmosキャパシタおよびその製造方法
JPH09331035A (ja) 誘電体薄膜キャパシタ素子及びその製造方法
Duenas et al. Tantalum pentoxide obtained from TaNx and TaSi2 anodisation: an inexpensive and thermally stable high k dielectric
KR100335494B1 (ko) Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법
JP2001358303A (ja) 薄膜キャパシタおよびその製造方法
JPH10209386A (ja) 誘電体薄膜キャパシタ
JP3172665B2 (ja) 誘電体薄膜キャパシタ素子及びその製造方法
JP2001189422A (ja) 薄膜キャパシタの製造方法
JPH10242393A (ja) 誘電体薄膜キャパシタ素子及びその製造方法
Chou et al. Dielectric and electrical properties of SrTiO (3±y)–(SiO2) x thin films
JPH09153598A (ja) 誘電体薄膜素子の製造方法及び誘電体薄膜素子
JP4234234B2 (ja) 薄膜の形成方法
Kim et al. Microstructure and properties of SCT thin film by RF sputtering method
JPH10152398A (ja) 強誘電体薄膜の形成方法
Teng et al. Effect of TiN treated by rapid thermal annealing on properties of BST capacitors prepared by RF magnetron co-sputter system at low substrate temperature
Srivastava et al. LaNiO3 as contact material for (Ba, Sr) TiO3 dielectric thin films
JP3514940B2 (ja) 強誘電体薄膜の形成方法