JP2004335491A - 強誘電体膜と強誘電体膜の製造方法および強誘電体キャパシタならびに強誘電体メモリ - Google Patents

Abstract

【課題】角型性が良好なヒステリシス特性を有する強誘電体膜を形成することができる強誘電体膜の製造方法および強誘電体膜を提供する。
【解決手段】本発明の強誘電体膜の製造方法は、強誘電体材料膜に、結晶核を形成するための第１熱処理と、
前記強誘電体材料膜を結晶化させるための第２熱処理と、を含む。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、強誘電体膜とその製造方法、および強誘電体キャパシタならびに強誘電体メモリに関する。
【０００２】
【背景技術】
現在、ＩＣメモリとして強誘電体メモリが提案されている。強誘電体メモリは、強誘電体膜を有し、この強誘電体膜を１対の電極で挟んで構成されており、自発分極によりデータを保持するものである。そのような強誘電体メモリの一つにセルトランジスタを有せず、強誘電体キャパシタのみを用いた単純マトリクス型の強誘電体メモリがある。単純マトリクスが型の強誘電体メモリは、非常に簡単な構造を有し、高い集積度を得ることができることから、その開発が期待されている。
【０００３】
このような単純マトリクス型の強誘電体メモリには、非選択メモリセルに動作電圧の１／２〜１／３の電圧を加えなければならないため、クロストークやディスターブなどの問題がある。このような問題を防ぐには、抗電圧以下では、残留分極をほとんどもたず、抗電圧以上の動作電圧ではなるべく低い電圧で残留分極が飽和するような、角型性の良好な強誘電体膜を適用することが好ましい。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、角型性が良好なヒステリシス特性を有する強誘電体膜を形成することができる強誘電体膜の製造方法および強誘電体膜を提供することにある。本発明の他の目的は、前記強誘電体膜を有する強誘電体キャパシタならびに強誘電体メモリを提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明の第１の強誘電体膜の製造方法は、強誘電体材料膜に、短時間の高速熱処理を施し結晶核を形成する第１熱処理と、前記強誘電体材料膜を結晶化させるための第２熱処理と、を含む。
【０００６】
本発明によれば、強誘電体膜の結晶化の工程は、２段階の熱処理を経て行なうことができる。具体的には、第１熱処理により結晶核が形成され、第２熱処理により結晶化が行なわれる。ここで、高速熱処理とは、昇温レートが１０℃／ｓｅｃ以上の熱処理を行なうことをいい、短時間とは、結晶配向を制御するために結晶核を形成できるだけの時間であればよく、たとえば、所望の温度に達した後に長くても約３分以内の加熱を行なうことをいう。
【０００７】
通常、配向がそろった強誘電体膜を形成するために、昇温レートが高い熱処理で強誘電体膜の結晶化が行なわれることがある。しかし、この場合、昇温レートが高いために、強誘電体膜を組成する成分の一部が蒸発により脱離してしまうことがある。たとえば、ＰＺＴ膜の場合であれば、Ｐｂが脱離してしまう。このため、結晶配向が揃いかつ良好な組成の強誘電体膜を形成できないことがある。しかし、本発明によれば、第１熱処理で配向の制御が行なわれ、第２熱処理では結晶化が行なわれているため、配向が揃いかつ、良好な組成の強誘電体膜を形成することができる。その結果、角型性が向上し、強誘電体メモリに適した強誘電体膜を製造することができる。
【０００８】
本発明は、下記の態様をとることができる。
【０００９】
（Ａ）本発明の第１の強誘電体膜の製造方法において、前記第１熱処理は、ラピッド・サーマル・アニール法により行なわれることができる。この態様によれは、昇温レートが高いため、配向が揃った結晶核の形成を行うことができる。
【００１０】
（Ｂ）本発明の第１の強誘電体膜の製造方法において、前記第２熱処理は、２気圧以上に加圧された状態で、かつ酸素分圧が１気圧より低い状態で行なわれることができる。この態様によれば、２気圧以上に加圧されることにより、強誘電体材料膜に含まれる金属材料（例えば、Ｐｂ、Ｂｉなど）の蒸気発生を抑えることができる。また、雰囲気中に含まれる酸素分圧を１気圧より低くすることで、これらの金属材料と酸素との結合を抑制することができ、良好な結晶状態の強誘電体膜を得ることができる。
【００１１】
（Ｃ）本発明の第１の強誘電体膜の製造方法において、さらに、第２熱処理の後に回復熱処理を行なうこと、を含むことができる。この態様によれば、本発明の強誘電体膜の製造方法を適用して強誘電体キャパシタを形成する場合に、強誘電体膜と電極との界面状態を改善することができ、強誘電体特性の回復を図ることができる。
【００１２】
（２）また、本発明の第２の強誘電体膜の製造方法は、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３からなる強誘電体膜を製造するための方法であって、少なくともＰｂ（Ｚｒ、Ｔｉ）Ｏ_３を結晶化するための熱処理を行った後に、雰囲気中の酸素分圧を制御して他の熱処理を行うことを含み、前記他の熱処理では、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３の原料に含まれるＰｂ、Ｚｒ、およびＴｉの組成比に関連付けて、前記雰囲気中の酸素分圧が決定される。
【００１３】
本発明によれば、強誘電体であるＰｂ（Ｚｒ、Ｔｉ）Ｏ_３を結晶化するための熱処理とは個別に、かかる熱処理後に、いわゆるポストアニールとよばれる他の熱処理を行う。
【００１４】
通常、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３からなる強誘電体膜を形成する際には、鉛が結晶化温度に比べて十分に低い温度から酸素と結合して脱離しやすいため、化学量論的組成に比して高い組成比で原料中に含まれている場合が多い。しかし、かかる鉛の過剰成分は、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３とは別に形成膜中において常誘電体性を示すＰｂＯ_Ｘとなって混在することがある。このような常誘電体性を有する物質が膜中に混在すると、強誘電体膜の特性に望ましからぬ影響を与えるおそれがあり、例えば、ヒステリシス特性における角型性が劣化することが考えられる。また、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３からなる強誘電体膜は、その上下に例えば、Ｐｔなどの金属膜からなる電極を設けたキャパシタの状態でデバイスに用いることができるが、強誘電体膜の電極との界面において両者の格子整合性などが影響してキャパシタの特性の劣化をもたらすこともある。また、かかるキャパシタにエッチングなどによる加工を施せば、強誘電体膜が加工ダメージを受けてキャパシタの特性を劣化させることも考えられる。
【００１５】
しかし、本発明では、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３の結晶化のための熱処理を行った後に、ポストアニールとして雰囲気中の酸素分圧を制御しながら他の熱処理を行うことで、強誘電体膜の界面特性の改善や結晶状態の回復を行うことができる。
【００１６】
なお、酸素分圧は、雰囲気全体の圧力に酸素濃度を乗じた値として規定され、本発明において他の熱処理では、前記雰囲気全体の圧力に応じて酸素濃度を制御することにより酸素分圧を決定することができる。すなわち、他の熱処理を行う際の雰囲気全体の圧力がどのような状態であったとしても、雰囲気中の酸素濃度を制御することにより、酸素分圧を制御して熱処理を行うことができる。
【００１７】
また、結晶化のための熱処理を行ったＰｂ（Ｚｒ、Ｔｉ）Ｏ_３にさらに熱処理を行うことは、その原料に含まれるＰｂ、Ｚｒ、およびＴｉの組成比に関係して新たにＰｂＯ_Ｘが生成されることや、結晶中に酸素欠損が生じることがあり、これらは強誘電体膜の結晶状態に望ましからぬ影響を与えるおそれがある。しかし、本発明では、Ｐｂ、Ｚｒ、Ｔｉの組成比に関連付けて決定された雰囲気中の酸素分圧で他の熱処理を行うことで、新たなＰｂＯ_Ｘの生成を抑制することや、結晶中の酸素欠損を補充することもできる。
【００１８】
さらに、本発明では、下記の態様をとることができる。
【００１９】
（Ａ）本発明の第２の強誘電体膜の製造方法において、前記他の熱処理は、前記熱処理後の膜中に残存するＰｂＯ_Ｘを分解する処理であることができる。この態様によれば、他の熱処理によって膜中に残存するＰｂＯ_Ｘを分解することより、分解された構成元素が電荷中性条件を満たそうとして結晶中の酸素欠損などを回復させ、また分解されたＰｂ成分によるＰｂ（Ｚｒ、Ｔｉ）Ｏ_３の再結晶化を促進することにより、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３の結晶性を向上させることができる。
【００２０】
（Ｂ）本発明の第２の強誘電体膜の製造方法において、前記雰囲気中の酸素分圧を０．０１［ＭＰａ］以上０．０３［ＭＰａ］以下の範囲に制御して前記他の熱処理を行うことができる。この態様によれば、例えば、原料中に化学量論的組成に対して過剰な鉛成分が含まれている場合に有効である。一般に鉛は、強誘電体の結晶化温度に比べて十分に低い温度で酸素と結合してＰｂＯ_Ｘからなる常誘電体を構成しやすい。このため、例えば、他の熱処理が酸素分圧の高い雰囲気中で行われると、この過剰な鉛成分が熱処理の際に酸素と結合してしまい、ＰｂＯ_Ｘからなる常誘電体結晶が膜中に混在して強誘電体膜の特性に望ましからぬ影響を与えるおそれがある。また、例えば、他の熱処理が酸素分圧の低い状態で行われると、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３の還元反応が進行して、結晶中に酸素欠損が生じるおそれがある。しかし、かかる態様に示されるように雰囲気中の酸素分圧を０．０１［ＭＰａ］〜０．０３［ＭＰａ］の範囲に制御して他の熱処理を行うと、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３の結晶性を向上させることができる。より詳細には、後述する実施例の中で説明する。なお、かかる態様においては、前記原料に含まれるＰｂ、Ｚｒ、およびＴｉの組成比を、Ｐｂ：Ｚｒ：Ｔｉ＝１２０：２０：８０とすることができる。
【００２１】
本発明の強誘電体膜は、本発明の第１又は第２の強誘電体膜の製造方法により形成された強誘電体膜である。
【００２２】
本発明の強誘電体キャパシタは、本発明の強誘電体膜を有する。
【００２３】
本発明の強誘電体メモリは、本発明の強誘電体キャパシタを含む。
【００２４】
【発明の実施の形態】
［第１の実施の形態］
本発明の実施の形態について説明する。以下の説明では、本発明の第１の強誘電体膜の製造方法を適用した強誘電体キャパシタの製造方法について説明する。
【００２５】
まず、基体の上に第１電極を形成する。第１電極は、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ａｕ、Ａｇ、Ｒｕ、Ｓｒ等の金属や、酸化物導電体（例えば、ＩｒＯ_ｘ等）や、窒化物導電体（例えば、ＴｉＮ等）などを材料としてスパッタ法を用いて形成することができる。また、第１電極は、単層膜でもよいし、積層した多層膜でもよい。ここで、「基体」とは、半導体基板にトランジスタなどを有する構造をとることができる。
【００２６】
次に、第１電極の上に、強誘電体膜を形成する。強誘電体膜の形成は、まず、強誘電体材料の原料液を用いて、スピンコート法、ディッピング法などの塗布法により強誘電体材料膜（以下「塗布膜」ということもある）を形成する。この原材液には、ゾルゲル原料とＭＯＤ原料とが含まれる。原料液としたのは、ＰＺＴ（Ｌｅａｄ Ｚｉｒｃｏｎａｔｅ Ｔｉｔａｎａｔｅ）や、ＳＢＴなどの強誘電体材料を含んだものを用いる。ついで、必要に応じて塗布膜を乾燥および仮焼成する。
【００２７】
次に、第１熱処理を行なう。第１熱処理は、結晶核を形成するための工程であり、塗布膜に短時間の高速熱処理を施す。ここで、高速熱処理とは、昇温レートが１０℃／ｓｅｃ以上の熱処理を行なうことをいい、短時間とは、結晶配向を制御するために結晶核を形成できるだけの時間であればよく、たとえば、所望の温度に達した後に長くても約３分以内の加熱を行なうことをいう。たとえば、ラピッド・サーマル・アニール法により行なうことができ、酸素、窒素、および希ガスなどの不活性ガス雰囲気下で行なうことが好ましい。
【００２８】
続いて、第２熱処理を行なう。第２熱処理は、結晶核が形成された塗布膜にさらに加熱を行ない結晶化をさせるための工程である。第２熱処理は、全体として２気圧以上に加圧され、かつ、酸素分圧が１気圧以下である条件下で処理を行なう。このようにして、強誘電体膜を形成することができる。
【００２９】
次に、強誘電体膜の上に第２電極を形成する。第２電極は、第１電極と同様にして形成される。その後、一般的なリソグラフィおよびエッチング技術により第１電極、強誘電体膜および第２電極をパターニングする。このようにして、本実施の形態にかかる強誘電体キャパシタが形成される。
【００３０】
また、本実施の形態に係る強誘電体キャパシタの製造方法では、強誘電体キャパシタが形成された後に、回復熱処理を行なってもよい。回復熱処理は、強誘電体特性を回復するための熱処理を行なわれ、エッチング工程でのプロセスダメージを回復させることができる。
【００３１】
なお、回復熱処理は、ＦＡ（ファーネス）を用いてゆっくり加熱を行ってもよいし、ラピッド・サーマル・アニール法を用いて急速加熱を行ってもよい。
【００３２】
なお、上述した各種熱処理は、強誘電体材料膜を構成する金属材料の蒸気発生に対して不活性な気体、例えば、窒素、アルゴン、キセノンなどの雰囲気中で行うことができる。かかる雰囲気中で熱処理を行うことにより、複合酸化物を構成する金属材料の蒸気発生の抑止効果がさらに高まる。
【００３３】
また、上述した各種熱処理の昇温過程及び降温過程の少なくともいずれか一方において、複数段階の加圧を行うことができる。
【００３４】
本実施の形態の強誘電体膜の製造方法によれば、強誘電体膜の結晶化は２段階の熱工程により行なわれる。配向がそろった強誘電体膜を形成するために、昇温レート高い熱処理で強誘電体膜の結晶化が行なわれることがある。しかし、この場合、昇温レートが高いために、強誘電体膜を組成する成分に一部が蒸発により脱離してしまうことがある。たとえば、ＰＺＴ膜の場合であれば、Ｐｂが脱離してしまう。このため、結晶配向が揃いかつ良好な組成の強誘電体膜を形成できないことがあった。しかし、本発明によれば、第１熱処理で配向の制御が行なわれ、第２熱処理では結晶化が行なわれているため、配向が揃いかつ、良好な組成の強誘電体膜を形成することができる。その結果、角型性が向上し、強誘電体メモリに適した強誘電体膜を製造することができる。
【００３５】
また、本実施の形態に他の利点として、処理時間の短縮を挙げることができる。たとえば、ラピッド・サーマル・アニール法を用いて１段階の熱処理で結晶化を行なう場合、枚葉式の処理装置で熱処理が行なわれるため、ウエハの枚数に比例して処理時間が長くなってしまい、またコストもかかることとなる。しかし、本実施の形態によれば、第１熱処理は、たとえば、ラピッド・サーマル・アニール法により短時間の加熱処理を行ない、第２熱処理は、バッチ式の処理が行なえる炉を用いて処理ができる。そのため、全体の処理時間は、大幅に短縮でき、またコストの削減にも寄与する。
【００３６】
以下に、本実施の形態の強誘電体膜の製造方法の実施例および比較例について説明し、本実施の形態の製造方法の効果について説明する。
【００３７】
（実施例１）
実施例１では、Ｐｔ電極が形成された所与の基体上に、Ｐｂ（Ｚｒ_０．２、Ｔｉ_０．８）Ｏ_３をスピンコート法を用いて成膜した。
【００３８】
本実施例では、ＰＺＴ（Ｚｒ／Ｔｉ＝２０／８０）の化学量論的組成にそれぞれ調整されたゾルゲル溶液にモル比で１０％過剰となるようにＰｂを添加した原材料溶液を用いた。ゾルゲル溶液において、Ｐｂを過剰に含んでいるのは、結晶化などの化熱工程などでのＰｂの脱離を防ぐためである。
【００３９】
そして、これらの原料溶液を、スピンコーティング（３０００ｒｐｍ、３０秒）して４００℃で５分間、原料溶液を仮焼成する工程を３回繰り返して、Ｐｔ電極上に１５０ｎｍの塗布膜を形成した。次に、塗布膜を乾燥および仮焼成した。その後、結晶核を形成するために第１熱処理を行なった。第１熱処理の昇温レートは、５０℃／ｓｅｃであり、６５０℃の温度に達した後、１．５ｍｉｎの加熱処理を行なった。ついで、結晶化された強誘電体膜を得るために第２熱処理を行なった。第２熱処理は、全体の気圧が２気圧であり、酸素の分圧が０．１気圧より小さい雰囲気下で行なった。このようにして、実施例１にかかる強誘電体膜が製造された。
【００４０】
図１（ａ）は、このとき得られたＰＺＴ膜のＸ線回折パターンを示す図であり、図２の実線１は、本実施例の製造方法により得られた強誘電体キャパシタのヒステリシス特性を示す図である。
【００４１】
（実施例２）
実施例２では、２段階の熱処理により強誘電体膜の結晶化を行なった。具体的には、第１熱処理は、昇温レートは、５０℃／ｓｅｃであり、６５０℃の温度に達した後、１．５ｍｉｎの加熱処理を行なった。第２熱処理は、常圧で酸素雰囲気下で行なった。
【００４２】
図２の実線２は、実施例２の製造方法により得られた強誘電体キャパシタのヒステリシス特性を示す図である。実施例２により得られたＰＺＴ膜のＸ線回折パターンは、実施例１と同様であったため、特に図示しない。
【００４３】
（比較例）
比較例１では、１段階の熱処理により強誘電体膜の結晶化を行なった。具体的には、通常の炉を用いて全体の気圧が２気圧で、酸素分圧が０．１気圧より小さい雰囲気下で行ない、加熱温度は６５０℃であり、処理時間は６０ｍｉｎの熱処理を行なった。
【００４４】
図１（ｂ）は、比較例１により得られたＰＺＴ膜のＸ線回折パターンを示す図であり、図２の破線は、比較例１の製造方法により得られた強誘電体キャパシタのヒステリシス特性を示す図である。
【００４５】
（評価）
図１（ａ）および（ｂ）は、実施例１，２および比較例により得られたＰＺＴ膜のＸ線回折パターン示す図である。図１（ａ）より明らかなように、実施例１，２の強誘電体膜では３８ｄｅｇにピークがみられる。これにより、（１１１）面配向に成長したＰＺＴ膜が形成されたことがわかる。一方、図１（ｂ）より明らかなように、比較例１の強誘電体膜では広範囲わたりピークが見られ種々の面に配向成長した膜が形成されていることがわかる。すなわち、第１熱処理を行なうことにより、結晶の配向制御を良好に行なうことができた。
【００４６】
図２は、実施例１，２および比較例の製造方法により得られた強誘電体キャパシタのヒステリシス特性を示す図である。実線１および２は、実施例にかかる強誘電体キャパシタのヒステリシス特性を示し、破線は、比較例にかかる強誘電体キャパシタのヒステリシス特性を示す。
【００４７】
図２に示すように、実施例１，２の強誘電体キャパシタにおいては、比較例の強誘電体キャパシタと比して、２Ｖ以下の低電圧で飽和する角型性の良いヒステリシス形状が得られた。また、実施例の強誘電体キャパシタは、分極値Ｐｒが約３０Ｃ／ｃｍ^２となり、良好な分極特性を示すことが分かった。また、実施例１と２とを比較すると、実施例１の強誘電体キャパシタは、より低電圧で飽和する角型性のよいヒステリシス特性を有していることがわかった。これは、第２熱処理を加圧雰囲気下で行なうことにより、強誘電体材料膜に含まれるＰｂの蒸気発生を抑えることができ、また、雰囲気中に含まれる酸素分圧を１気圧より低くして行なったことで、これらの金属材料と酸素との結合を抑制することができたためと考えられる。
【００４８】
［第２の実施の形態］
本発明の強誘電体メモリは、上記強誘電体キャパシタを含んで形成され、以下に示す各種の態様を取りうる。
【００４９】
１．第１の強誘電体メモリ
図３は、第１の強誘電体メモリ１０００を模式的に示す断面図である。この強誘電メモリ装置１０００は、強誘電体メモリの制御を行うトランジスタ形成領域を有する。このトランジスタ形成領域が第１の実施の形態で述べた基体１００に相当する。
【００５０】
基体１００は、半導体基板１０にトランジスタ１２を有する。トランジスタ１２は、公知の構成を適用でき、薄膜トランジスタ（ＴＦＴ）、あるいはＭＯＳＦＥＴを用いることができる。図示の例ではＭＯＳＦＥＴを用いており、トランジスタ１２は、ドレインおよびソース１４、１６と、ゲート電極１８とを有する。ドレインおよびソースの一方１４には電極１５が形成され、ドレインおよびソースの他方１６にはプラグ電極２６が形成されている。プラグ電極２６は、必要に応じてバリア層を介して強誘電体キャパシタＣ１００の第１電極２０に接続されている。そして、各メモリセルは、ＬＯＣＯＳあるいはトレンチアイソレーションなどの素子分離領域１７によって分離されている。トランジスタ１２などが形成された半導体基板１０上には、酸化シリコンなどの絶縁物からなる層間絶縁膜１９が形成されている。
【００５１】
以上の構成において、強誘電体キャパシタＣ１００より下の構造体が基体１００であるトランジスタ形成領域を構成している。このトランジスタ形成領域は、具体的には、半導体基板１０に形成されたトランジスタ１２、電極１５，２６、層間絶縁層１９などを有する構造体からなる。このような基体１００上に、第１の実施の形態の製造方法により製造された強誘電体キャパシタＣ１００が形成されている。
【００５２】
この強誘電体メモリ１０００は、ＤＲＡＭセルと同様に、蓄積容量に情報としての電荷をため込む構造を有する。すなわち、メモリセルは、図４および図５に示すように、トランジスタと強誘電体キャパシタにより構成される。
【００５３】
図４は、メモリセルが１つのトランジスタ１２と１つの強誘電体キャパシタＣ１００とを有する、いわゆる１Ｔ１Ｃセル方式を示す。このメモリセルは、ワード線ＷＬとビット線ＢＬとの交点に位置し、強誘電体キャパシタＣ１００の一端は、ビット線ＢＬとの接続をオン・オフするトランジスタ１２を介してビット線に接続される。また、強誘電体キャパシタＣ１００の他端は、プレート線ＰＬと接続されている。そして、トランジスタ１２のゲートはワード線ＷＬに接続されている。ビット線ＢＬは、信号電荷を増幅するセンスアンプ２００に接続されている。
【００５４】
以下に、１Ｔ１Ｃセルにおける動作の例を簡単に説明する。
【００５５】
読み出し動作においては、ビット線ＢＬを０Ｖに固定した後、ワード線ＷＬに電圧を印加し、トランジスタ１２をオンする。その後、プレート線ＰＬを０Ｖから電源電圧Ｖ_ＣＣ程度まで印加することにより、強誘電体キャパシタＣ１００に記憶した情報に対応した分極電荷量がビット線ＢＬに伝達される。この分極電荷量によって生じた微少電位変化を差動式センスアンプ２００で増幅することにより、記憶情報をＶ_ＣＣまたは０Ｖの２つの情報として読み出すことができる。
【００５６】
書き込み動作においては、ワード線ＷＬに電圧を印加し、トランジスタ１２をオン状態にした後、ビット線ＢＬ−プレート線ＰＬ間に電圧を印加し、強誘電体キャパシタＣ１００の分極状態を変更し決定する。
【００５７】
図５は、２つのトランジスタ１２と２つの強誘電体キャパシタＣ１００とを有する、いわゆる２Ｔ２Ｃセルを示す図である。この２Ｔ２Ｃセルは、前述した１Ｔ１Ｃセルを２個組み合わせて、相補型の情報を保持する構造を有する。すなわち、２Ｔ２Ｃセルでは、センスアンプ２００への２つの差動入力として、相補型にデータを書き込んだ２つのメモリセルから相補信号を入力し、データを検出する。このため、２Ｔ２Ｃセル内の２つの強誘電体キャパシタＣ１００，Ｃ１００は同じ回数の書き込みが行われるため、強誘電体キャパシタＣ１００の強誘電体膜の劣化状態が等しくなり、安定な動作が可能となる。
【００５８】
２．第２の強誘電体メモリ
図６および図７は、ＭＩＳトランジスタ型メモリセルを有する強誘電体メモリ２０００を示す。この強誘電体メモリ２０００は、ゲート絶縁層１３に強誘電体キャパシタＣ１００を直接接続する構造を有する。具体的には、半導体基板１０にソースおよびドレイン１４，１６が形成され、さらに、ゲート絶縁層１３上には、フローティングゲート電極（第１電極）２０、本発明に係る強誘電体膜３０およびゲート電極（第２電極）２２が積層された強誘電体キャパシタＣ１００が接続されている。強誘電体膜３０は、第１の実施の形態の製造方法を適用して形成されたものを用いる。この強誘電体メモリ２０００においては、半導体基板１０、ソース，ドレイン１４，１６およびゲート絶縁層１３が、第１の実施の形態で述べた基体１００に相当する。
【００５９】
また、この強誘電体メモリ２０００は、図７に示すように、ワード線ＷＬは各セルのゲート電極２２に接続され、ドレインはビット線ＢＬに接続されている。この強誘電体メモリにおいては、データの書き込み動作は、選択するセルのワード線ＷＬとウェル（ソース）間に電界を印加することによって行われる。また、読み出し動作は、選択セルに対応するワード線ＷＬを選択し、選択セルのビット線ＢＬに接続したセンスアンプ２００によって各トランジスタを流れる電流量を検出することで行われる。
【００６０】
３．第３の強誘電体メモリ
図８は、第３の強誘電体メモリを模式的に示す図であり、図９は、メモリセルアレイの一部を拡大して示す平面図であり、図１０は、図８のＡ−Ａ線に沿った断面図である。平面図において、（ ）内の数字は最上層より下の層を示す。
【００６１】
この例の強誘電体メモリ３０００は、図８に示すように、メモリセル１２０が単純マトリクス状に配列されたメモリセルアレイ１００Ａと、メモリセル（強誘電体キャパシタＣ１００）１２０に対して選択的に情報の書き込みもしくは読み出しを行うための各種回路、例えば、第１信号電極（第１電極）２０を選択的に制御するための第１駆動回路１５０と、第２信号電極（第２電極）２２を選択的に制御するための第２駆動回路１５２と、センスアンプなどの信号検出回路（図示せず）とを含む。
【００６２】
メモリセルアレイ１００Ａは、行選択のための第１信号電極（ワード線）２０と、列選択のための第２信号電極（ビット線）２２とが直交するように配列されている。すなわち、Ｘ方向に沿って第１信号電極２０が所定ピッチで配列され、Ｘ方向と直交するＹ方向に沿って第２信号電極２２が所定ピッチで配列されている。なお、信号電極は、上記の逆でもよく、第１信号電極がビット線、第２信号電極がワード線でもよい。
【００６３】
本実施の形態に係るメモリセルアレイ１００Ａは、図９および図１０に示すように、絶縁性の基体１００上に、第１信号電極２０、本発明に係る強誘電体膜３０および第２信号電極２２が積層され、第１信号電極２０，第１の実施の形態の製造方法を適用して形成された強誘電体層３０および第２信号電極２２によって強誘電体キャパシタ１２０が構成される。すなわち、第１信号電極２０と第２信号電極２２との交差領域において、それぞれ強誘電体キャパシタ１２０からなるメモリセルが構成されている。
【００６４】
また、強誘電体膜３０と第２信号電極２２とからなる積層体の相互には、基体１００および第１信号電極２０の露出面を覆うように、誘電体層３８が形成されている。この誘電体層３８は、強誘電体膜３０に比べて小さい誘電率を有することが望ましい。このように強誘電体膜３０および第２信号電極２２からなる積層体の相互間に、強誘電体膜３０より誘電率の小さい誘電体層３８を介在させることにより、第１，第２信号電極２０，２２の浮遊容量を小さくすることができる。その結果、強誘電体メモリ３０００における書き込みおよび読み出しの動作をより高速に行うことが可能となる。
【００６５】
次に、強誘電体メモリ３０００における書き込み，読み出し動作の一例について述べる。
【００６６】
まず、読み出し動作においては、選択セルのキャパシタに読み出し電圧「Ｖ_０」が印加される。これは、同時に‘０’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流またはビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。さらにこのとき、非選択セルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
【００６７】
書き込み動作においては、‘１’の書き込みの場合は、選択セルのキャパシタに「−Ｖ_０」の電圧が印加される。‘０’の書き込みの場合は、選択セルのキャパシタに、該選択セルの分極を反転させない電圧が印加され、読み出し動作時に書き込まれた‘０’状態を保持する。このとき、非選択セルのキャパシタには、書き込み時のクロストークを防ぐため、所定の電圧が印加される。
【００６８】
以上、蓄積容量型、ＭＩＳトランジスタ型および単純マトリクス型の強誘電体メモリの例について述べたが、本発明の強誘電体メモリはこれらに限定されず、他のタイプのメモリトランジスタにも適用できる。なお、本実施の形態の強誘電体キャパシタは、上述の強誘電体メモリの他に、焦電型センサー、バイモルフ型圧電アクチュエーターに適用することができる。
【００６９】
［第３の実施形態］
本実施の形態では、本発明の第２の強誘電体膜の製造方法を適用して、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３（以下ＰＺＴと略す）系の強誘電体膜を有する強誘電体キャパシタの製造方法について説明する。
【００７０】
まず、基体の上に第１電極を形成し、この第１電極の上に、強誘電体膜を形成する。強誘電体膜の形成は、まず、強誘電体材料の原料液を用いて、スピンコート法、ディッピング法などの塗布法により強誘電体材料膜（以下「塗布膜」ということもある）を形成する。この原材液には、ゾルゲル原料とＭＯＤ原料とが含まれる。原料液としては、ＰＺＴの構成元素であるＰｂ、Ｚｒ、Ｔｉを含んだものを用いる。ついで、必要に応じて塗布膜を乾燥および仮焼成し、その後結晶化のためのアニール（熱処理）を行う。ここまでの工程については、第１の実施形態の場合と同様の手法を用いることができる。
【００７１】
次に、強誘電体膜の上に第２電極を形成する。第２電極は、第１電極と同様にして形成される。その後、一般的なリソグラフィおよびエッチング技術により第１電極、強誘電体膜および第２電極をパターニングする。このようにして、本実施の形態にかかる強誘電体キャパシタが形成される。
【００７２】
ここで、本実施の形態では、ＰＺＴを結晶化した後で、かつ第２電極を形成した後あるいはその後のパターニング工程を行った後に、雰囲気中の酸素分圧を制御してポストアニール（他の熱処理）を行う。このときポストアニールでは、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３の原料に含まれるＰｂ、Ｚｒ、およびＴｉの組成比に関連付けて、前記雰囲気中の酸素分圧が決定される。なお、酸素分圧は、雰囲気全体の圧力に酸素濃度を乗じた値として規定され、ポストアニールでは、雰囲気全体の圧力に応じて酸素濃度を制御することにより酸素分圧を決定することができる。すなわち、ポストアニールを行う際の雰囲気全体の圧力がどのような状態であったとしても、雰囲気中の酸素濃度を制御することにより、酸素分圧を制御して熱処理を行うことができる。
【００７３】
また、本実施の形態において、結晶化アニールとポストアニールの際の処理温度は、以下の温度範囲を用いることが好ましい。結晶化アニールの温度をＴ１、ポストアニールの温度をＴ２としたとき、Ｔ１とＴ２が以下の関係を満たす場合に、ポストアニールの効果がよりよいものとなる。具体的には、４５０℃≦Ｔ１≦Ｔ２−５０℃が好ましく、さらに好ましくは、４５０℃≦Ｔ１≦Ｔ２−１００℃となる関係であるようにＴ１とＴ２とが決定される。言い換えれば、結晶化アニールの温度は、ポストアニールの温度から５０℃以上低い温度、さらに好ましくは１００℃以上低い温度であることができる。
【００７４】
以下に、本実施の形態の強誘電体膜の製造方法の実施例について説明しながら、本実施の形態の製造方法の効果について説明する。
【００７５】
（実施例）
従来、ＰＺＴ系強誘電体を結晶化アニール（熱処理）あるいはポストアニール（他の熱処理）をする時は、酸素１００％中あるいは窒素１００％中にて大気圧力下にて行われる事が多い。しかしながら、アニールの際の酸素濃度（酸素分圧）およびアニール圧力（雰囲気全体の圧力）と、ヒステリシスカーブの角型性との関連性は明確になっていない。そこで、本実施例では、アニールの際の酸素濃度（または酸素分圧）およびアニール圧力がヒステリシスカーブの角型性に与える影響について検証した。
【００７６】
本実施例では、例えば、スピンコート法を用いたＰＺＴ成膜の場合について説明する。かかる成膜手順の一例を図１１に示す。まず、Ｐｔ／ＴｉＯｘ下部電極が形成されたＳｉウェハ上にＰＺＴ塗布溶液をスピンコートする。ついで、乾燥、脱脂工程を行う。この工程を所望の膜厚が得られるまで（例えば、３回）繰返した後、ＲＴＡ処理（またはファーネスを用いてもよい）によりＰＺＴを結晶化させる。ついで、Ｐｔ上部電極をスパッタ法により形成し、フォト／エッチングプロセスを経た後、ポストアニールを行う。このポストアニールは、少なくともＰＺＴを結晶化させるアニールを行った後であればよく、上述のようにフォト／エッチングプロセスを行った後に限られず、例えば、Ｐｔ上部電極を形成した後に行ってもよい。
【００７７】
ここで、Ｐｂ／Ｚｒ／Ｔｉ＝１２０／２０／８０の組成比からなる原料を用いて形成したＰＺＴからなる強誘電体膜の場合において、ポストアニール温度およびポストアニール時間を一定にし、アニール圧力および酸素濃度を変化させた時のヒステリシスカーブの形状の変化を図１２に示す。図１２によれば、酸素分圧ＰＯ_２が０．０１［ＭＰａ］〜０．０３［ＭＰａ］となる範囲でポストアニールが行われた場合を中心としてヒステリシスカーブの角型性が徐々に劣化していることがわかる。これを定量的に検証するために、２種類の指標を用いて、雰囲気中の酸素分圧ＰＯ_２がヒステリシスカーブの角型性に与える影響を評価した。なお、酸素分圧ＰＯ_２は、一般に雰囲気全体の圧力に酸素濃度を乗じたもので表される。したがって、酸素分圧ＰＯ_２は、線形軸上では、雰囲気全体の圧力に対して直角双曲線状に推移することになるが、図１２では両対数となる軸上で表すことにより、酸素分圧ＰＯ_２が一定の領域が直線状に表されることになる。
【００７８】
（第１の指標による検証）
まず、図１３に示すように、第１の指標として残留分極量Ｐｒと飽和分極量Ｐｓとの比Ｐｒ／Ｐｓを用いてヒステリシスカーブの角型性を検証した。このＰｒ／Ｐｓの値は、１に近づくほど角型性がよいことになる。また、この第１の指標による検証では、アニール圧力を０．１［ＭＰａ］、０．２［ＭＰａ］、０．４５［ＭＰａ］、１．０［ＭＰａ］として酸素濃度を変化させたときのヒステリシスカーブのＰｒ／Ｐｓの変動を測定した。図１４に、かかるＰｒ／Ｐｓのアニール圧力および酸素濃度の依存性を示す。かかる図１４によれば、アニール圧力が上記いずれの場合においても、Ｐｒ／Ｐｓの値が最大となる酸素濃度があることがわかる。具体的には、例えば、アニール圧力が０．１［ＭＰａ］の場合、酸素濃度が約１％のときが最大となり、このときの酸素分圧は、０．０１［ＭＰａ］となる。このようにして、Ｐｒ／Ｐｓが最大となる酸素濃度を元に酸素分圧を求めていくと、酸素分圧ＰＯ_２が０．０１［ＭＰａ］〜０．０３［ＭＰａ］の範囲内において、Ｐｒ／Ｐｓが最大となることが確認された。
【００７９】
（第２の指標による検証）
次に、図１５に示すように、第２の指標として抗電界Ｅｃにおけるヒステリシスカーブの接線の傾きを示すε_０×ε（Ｅｃ）と、残留分極量Ｐｒにおけるヒステリシスカーブの接線の傾きを示すε_０×ε（Ｐｒ）との比であるε（Ｅｃ）／ε（Ｐｒ）を用いてヒステリシスカーブの角型性を検証した。このε（Ｅｃ）／ε（Ｐｒ）では、値が大きいほど角型性が良いことを意味し、角型性が良い場合には、ε_０×ε（Ｐｒ）が９０°に近づき、またはε_０×ε（Ｐｒ）が０°に近づくため値が無限大に発散していき、角型性が悪い場合には、ε_０×ε（Ｅｃ）とε_０×ε（Ｐｒ）の値が近づいていくため最終的には１に収束していく。また、この第２の指標による検証においても、第１の指標による検証の場合と同様に、アニール圧力を０．１［ＭＰａ］、０．２［ＭＰａ］、０．４５［ＭＰａ］、１．０［ＭＰａ］として酸素濃度を変化させたときのヒステリシスカーブのε（Ｅｃ）／ε（Ｐｒ）の変動を測定した。図１６にε（Ｅｃ）／ε（Ｐｒ）のアニール圧力および酸素濃度の依存性を示す。すると、図１６においても、第１の指標で検証した場合と同様な傾向を示し、酸素分圧ＰＯ_２が０．０１［ＭＰａ］〜０．０３［ＭＰａ］の範囲内において、ε（Ｅｃ）／ε（Ｐｒ）が最大となることが確認された。
【００８０】
（検証結果の考察）
まず、図１４及び図１６に示されるように、上記第１の指標および第２の指標による検証の結果、各アニール圧力においてヒステリシスカーブの角型性を最大にする最適酸素濃度が存在する事がわかる。また、この最適酸素濃度は、アニール圧力を増すにつれて、低酸素濃度側にシフトすることが分かった。
【００８１】
図１２に示される各ヒステリシスカーブの角型性を高めるための最適アニール条件を図１７に示す。図１７から分かるように、ヒステリシス角型性を高めるための最適アニール領域は、酸素分圧ＰＯ_２が一定のラインにほぼ平行に存在している事が分かり、
０．０１［ＭＰａ］＜ＰＯ_２＜０．０３［ＭＰａ］・・・（１）
の間に入る事がわかる。なおＰＯ_２が式（１）の領域に入っていれば、ＰＺＴのアニール圧力は加圧側でも減圧側でもどちらでもよいといえる。
【００８２】
また、Ｘ線回折の結果（図示省略）によると実施例中に示された全てのＰＺＴ膜の配向性にはほとんど差はないことが分かった。すなわち、配向性はＰＺＴ溶液塗布後のＲＴＡ処理により決定されるので、ポストアニールは結晶配向性には直接影響を与えない。従って、実施例中のＰＺＴ膜において、ヒステリシスカーブの角型性を決定するのは、ポストアニールによって変動したＰＺＴの組成比や、生成された諸格子欠陥や、生成あるいは分解された異相成分などであるといえる。
【００８３】
また、本実施例中で確認された現象は、（１）酸素分圧ＰＯ_２に応じて生じた酸素欠陥、（２）ＰＺＴそれ自身の結晶中に含まれるＰｂやＰＺＴ界面近傍や結晶粒界に僅かに析出しているであろうＰｂＯ_Ｘの酸化状態が酸素分圧ＰＯ_２の値に応じて変化し、部分的に還元されたＰｂがＰｔ電極と反応し合金を形成する過程、が実施例中のＰＺＴのヒステリシス角型性に影響を与える因子であると考えられる。
【００８４】
例えば、高い酸素分圧ＰＯ_２下では、粒界や結晶界面層のＰｂＯ_Ｘは分解されにくく、粒界や結晶界面層に過剰のＰｂＯ_Ｘが残存した状態となる。むしろ、ＰｂＯ_Ｘ＋（δ／２）Ｏ_２→ＰｂＯ_Ｘ＋δの反応により、より酸化度の高いＰｂＯ_Ｘが生成されてしまう可能性さえある。この場合ＰｂＯ_Ｘの示す常誘電体性ゆえにヒステリシスの角型性は悪い。一方、最適化された（例えば、０．０１［ＭＰａ］〜０．０３［ＭＰａ］の範囲）酸素分圧ＰＯ_２下では、結晶界面層のＰｂＯ_Ｘは部分的に還元分解され、これらのＰｂが（１−ｙ）Ｐｔ＋ｙＰｂＯ_Ｘ→Ｐｂ_１−ｙＰｔ_ｙ＋（ｘｙ／２）Ｏ_２によりＰＺＴ膜の上部や下部のＰｔ電極と反応し合金化しやすい。この場合、良好な電極／強誘電体界面状態によりヒステリシスの角型性は良い。さらに、低酸素分圧ＰＯ_２下では、むしろＰｂ（Ｚｒ，Ｔｉ）Ｏ_３→Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３−δ＋（δ／２）Ｏ_２により還元的な反応が進み、ＰＺＴ結晶中の酸素空位を生成しやすくＰＺＴの強誘電体性を劣化させ、ヒステリシスカーブの角型性を落としてしまうと考えられる。
【００８５】
以上のような理由で、実施例中のＰＺＴにおいてリカバリーアニールにおける酸素分圧ＰＯ２に応じてヒステリシスの角型性が変わると考えられる。
【００８６】
従って、本実施例におけるＰＺＴ膜のヒステリシス角型性を高めるための最適リカバリーアニール条件領域は、酸素分圧ＰＯ_２が一定のラインにほぼ平行して存在し、Ｐｂ／Ｚｒ／Ｔｉ＝１２０／２０／８０の場合、０．０１［ＭＰａ］＜ＰＯ_２＜０．０３［ＭＰａ］・・・（１）の間にほぼ入る。この（１）式で表される酸素分圧ＰＯ２の領域でリカバリーアニールを行うと、ＰＺＴのヒステリシスカーブの角型性を向上させることができる。なお、ＰＯ_２が（１）式で表される領域に入っていれば、アニールの際の圧力雰囲気は、大気圧に対して加圧側でも減圧側でもどちらでもよいことがわかる。
【００８７】
以上、本発明に好適な実施の形態について述べたが、本発明は上記した実施の形態に限られるものではなく、発明の要旨の範囲内で種々の変形態様により実施することができる。
【図面の簡単な説明】
【図１】実施例１の強誘電体膜のＸ線回折パターンを示す図。
【図２】比較例の強誘電体膜のＸ線回折パターンを示す図。
【図３】実施例および比較例による強誘電体キャパシタのヒステリシス特性を示す図。
【図４】第２の実施の形態にかかる強誘電体メモリを示す断面図。
【図５】第２の実施の形態にかかる強誘電体メモリを示す断面図。
【図６】第２の実施の形態にかかる強誘電体メモリを示す断面図。
【図７】第２の実施の形態にかかる強誘電体メモリを示す断面図。
【図８】第２の実施の形態にかかる強誘電体メモリを示す平面図。
【図９】第２の実施の形態にかかる強誘電体メモリを示す平面図。
【図１０】第２の実施の形態にかかる強誘電体メモリを示す断面図。
【図１１】第３の実施形態の実施例に係る強誘電体キャパシタの製造工程の一例を示す図。
【図１２】第３の実施形態の実施例に係る強誘電体キャパシタのヒステリシスカーブを説明するための図。
【図１３】第３の実施形態の実施例に係るヒステリシスカーブの角型性の指標を説明するための図。
【図１４】第３の実施形態の実施例に係るヒステリシスカーブの角型性とアニール雰囲気中の酸素濃度との関係を示す図。
【図１５】第３の実施形態の実施例に係るヒステリシスカーブの角型性の指標を説明するための図。
【図１６】第３の実施形態の実施例に係るヒステリシスカーブの角型性とアニール雰囲気中の酸素濃度との関係を示す図。
【図１７】第３の実施形態の実施例に係る最適酸素分圧領域を説明するための図。
【符号の説明】
２０…第１電極、２２…第２電極、３０…強誘電体膜、１００…基体、Ｃ１００（１２０）…強誘電体キャパシタ、 １００Ａ…メモリセルアレイ、 １０００…第１の強誘電体メモリ、 ２０００…第２の強誘電体メモリ、 ３０００…第３の強誘電体メモリ

Claims (12)

1. 強誘電体材料膜に、短時間の高速熱処理を施し結晶核を形成する第１熱処理と、
   前記強誘電体材料膜を結晶化させるための第２熱処理と、を含む、強誘電体膜の製造方法。
2. 請求項１において、
   前記第１熱処理は、ラピッド・サーマル・アニール法により行なわれる、強誘電体膜の製造方法。
3. 請求項１または２において、
   前記第２熱処理は、２気圧以上加圧された状態で、かつ酸素分圧が１気圧より低い状態で行なわれる、強誘電体膜の製造方法。
4. 請求項１〜３のいずれかにおいて、
   さらに、第２熱処理の後に回復熱処理を行なうこと、を含む、強誘電体膜の製造方法。
5. 請求項１〜４のいずれかにおいて、
   前記強誘電体材料膜は、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３を成分として含む、強誘電体膜の製造方法。
6. Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３からなる強誘電体膜を製造するための方法であって、
   少なくともＰｂ（Ｚｒ、Ｔｉ）Ｏ_３を結晶化するための熱処理を行った後に、雰囲気中の酸素分圧を制御して他の熱処理を行うことを含み、
   前記他の熱処理では、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３の原料に含まれるＰｂ、Ｚｒ、およびＴｉの組成比に関連付けて、前記雰囲気中の酸素分圧が決定される、強誘電体膜の製造方法。
7. 請求項６において、
   前記他の熱処理は、前記熱処理後の膜中に残存するＰｂＯ_Ｘを分解する処理である、強誘電体膜の製造方法。
8. 請求項６または７において、
   前記雰囲気中の酸素分圧を０．０１［ＭＰａ］以上０．０３［ＭＰａ］以下の範囲に制御して前記他の熱処理を行う、強誘電体膜の製造方法。
9. 請求項８において、
   前記Ｐｂ、Ｚｒ、およびＴｉの組成比が、Ｐｂ：Ｚｒ：Ｔｉ＝１２０：２０：８０である、強誘電体膜の製造方法。
10. 請求項１〜９のいずれかに記載の強誘電体膜の製造方法により形成された強誘電体膜。
11. 請求項１０に記載の強誘電体膜を有する強誘電体キャパシタ。
12. 請求項１１に記載の強誘電体キャパシタを含む、強誘電体メモリ。

Images